JP5769990B2 - Colpitts oscillation circuit - Google Patents
Colpitts oscillation circuit Download PDFInfo
- Publication number
- JP5769990B2 JP5769990B2 JP2011056321A JP2011056321A JP5769990B2 JP 5769990 B2 JP5769990 B2 JP 5769990B2 JP 2011056321 A JP2011056321 A JP 2011056321A JP 2011056321 A JP2011056321 A JP 2011056321A JP 5769990 B2 JP5769990 B2 JP 5769990B2
- Authority
- JP
- Japan
- Prior art keywords
- oscillation
- voltage
- transistor
- emitter
- colpitts
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000010355 oscillation Effects 0.000 title claims description 128
- 238000001514 detection method Methods 0.000 claims description 10
- 230000007423 decrease Effects 0.000 description 12
- 239000003990 capacitor Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 239000000919 ceramic Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 230000010356 wave oscillation Effects 0.000 description 1
Images
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
Description
本発明は、出力波形歪を改善したコルピッツ発振回路に関する。 The present invention relates to a Colpitts oscillation circuit with improved output waveform distortion.
従来例のコルピッツ発振回路40を図8に示す(例えば、非特許文献1参照)。このコルピッツ発振回路40はコレクタ接地型であり、Q1は発振トランジスタ、R1,R2は発振トランジスタQ1のバイアス抵抗、C1,C2は発振周波数を決める正帰還用キャパシタ、Xは水晶振動子あるいは圧電セラミック振動子等からなる振動子、C3は発振周波数調整用キャパシタ、C4は電源安定化用キャパシタである。
A conventional
このコルピッツ発振回路40は、発振トランジスタQ1の動作電流が抵抗R1,R2で設定され、発振トランジスタQ1の増幅度βが十分に大きいとすると、抵抗R1に流れるベース電流による電圧降下はほぼ無視できるので、電源電圧Vccと、発振トランジスタQ1のベース・エミッタ間電圧Vbeと、抵抗R2とによって動作電流が定まる、比較的低電圧電源に向いた発振回路である。
In the
このコルピッツ発振回路40は、電源投入により発振動作が開始して発振が成長し、振動子Xの側の損失と発振トランジスタQ1から供給される電力がバランスしたところで発振が安定する。発振出力は、例えば、発振トランジスタQ1のエミッタから取り出される。このコルピッツ発振回路40は、この発振が確実に行われることを重視するため、使用する振動子の等価抵抗に比べて、例えば5倍程度の負性抵抗になるように目標動作電流を定めることが行われる。
The
ところが、負性抵抗の大きな回路にすると、発振が安定した定常状態での発振振幅が大きくなるので、発振トランジスタQ1のコレクタ・エミッタ間電圧Vceが飽和領域に入ってしまい、発振する正弦波の波形に大きな歪が発生してしまう問題点があった。 However, if a circuit with a large negative resistance is used, the oscillation amplitude in a steady state where oscillation is stable increases, so the collector-emitter voltage Vce of the oscillation transistor Q1 enters the saturation region, and the waveform of the sine wave that oscillates. There is a problem that large distortion occurs.
本発明の目的は、発振の定常状態において発振波形の歪みを低減することにある。 An object of the present invention is to reduce distortion of an oscillation waveform in a steady state of oscillation.
上記目的を達成するために、請求項1にかかる発明のコルピッツ発振回路は、コルピッツ発振回路本体と、該コルピッツ発振回路本体の発振トランジスタのエミッタとコレクタの差電圧の最小値を検出する最小値検出手段と、該最小値検出手段で検出された前記最小値と前記発振トランジスタのコレクタ・エミッタ間飽和電圧とを比較する判定手段とを備え、該判定手段の判定結果に応じて、前記発振トランジスタのコレクタ・エミッタ間電圧が飽和領域に入らないように、前記発振トランジスタのベース電圧が制御されるようにしたコルピッツ発振回路において、前記発振トランジスタはエミッタ接地されてなり、前記最小値検出手段は、前記発振トランジスタのコレクタ電圧のボトムホールド値から前記発振トランジスタのエミッタ電圧を減算した差電圧を検出する手段であることを特徴とする。
請求項2にかかる発明は、請求項1に記載のコルピッツ発振回路において、前記発振トランジスタを発振FETに置き換え、ベースをゲートに、コレクタをドレインに、エミッタをソースに置き換えたことを特徴とする。
To achieve the above object, a Colpitts oscillation circuit according to a first aspect of the present invention comprises a Colpitts oscillation circuit body and a minimum value detection for detecting a minimum value of a differential voltage between an emitter and a collector of the oscillation transistor of the Colpitts oscillation circuit body. And a determination means for comparing the minimum value detected by the minimum value detection means with the collector-emitter saturation voltage of the oscillation transistor, and according to the determination result of the determination means, In the Colpitts oscillation circuit in which the base voltage of the oscillation transistor is controlled so that the collector-emitter voltage does not enter the saturation region, the oscillation transistor is grounded at the emitter, and the minimum value detecting means includes the minimum value detecting means, The emitter voltage of the oscillation transistor from the bottom hold value of the collector voltage of the oscillation transistor Characterized in that it is a means for detecting the subtracted difference voltage.
The invention according to claim 2 is the Colpitts oscillation circuit according to claim 1 , wherein the oscillation transistor is replaced with an oscillation FET, the base is replaced with a gate, the collector is replaced with a drain, and the emitter is replaced with a source.
本発明によれば、発振トランジスタのコレクタ・エミッタ間電圧が飽和状態に入ったことを判定して発振トランジスタのベース電圧を制御し、発振トランジスタが飽和領域に入らないようにするので、発振トランジスタの動作電流が調整され、振動子の側に供給される電力を調整でき、正弦波の発振波形の歪を低減することができる。 According to the present invention, it is determined that the collector-emitter voltage of the oscillation transistor has entered the saturation state, and the base voltage of the oscillation transistor is controlled so that the oscillation transistor does not enter the saturation region. The operating current is adjusted, the power supplied to the vibrator side can be adjusted, and distortion of the sine wave oscillation waveform can be reduced.
<第1の実施例>
図1に本発明の第1の実施例のコレクタ接地型のコルピッツ発振回路を示す。10はコレクタ接地型のコルピッツ発振回路本体、20はVce最小値検出回路、30は判定回路である。コルピッツ発振回路本体10は、発振トランジスタQ1、バイアス抵抗R2,R3、発振周波数を決める正帰還用キャパシタC1,C2、水晶振動子あるいは圧電セラミック振動子の振動子X等を備える。Vce最小値検出回路20は、発振トランジスタQ1のコレクタ電圧Vcからエミッタ電圧Veを減算する減算器21と、その減算器21の出力電圧V1のボトム値VLを保持するボトムホールド回路22とから構成される。判定回路30は、発振トランジスタQ1のコレクタ・エミッタ間飽和電圧Vce_satに設定された基準電圧源31と、演算増幅器32とから構成されている。演算増幅器32の非反転入力端子にはボトムホールド回路22の出力電圧VLが入力し、反転入力端子には基準電圧源31の電圧Vce_satが入力する。発振出力は発振トランジスタQ1のエミッタから取り出される。
<First embodiment>
FIG. 1 shows a collector grounded Colpitts oscillation circuit according to a first embodiment of the present invention.
このコルピッツ発振回路では、減算器21から出力する電圧V1は発振トランジスタQ1のコレクタ・エミッタ間電圧Vceの反転電圧であり、ボトムホールド回路22において、図6に示すように、その反転電圧の振幅のボトム値を示す電圧VLが出力する。この電圧VLは発振トランジスタQ1のコレクタ・エミッタ間電圧Vceの最低電圧であり、発振振幅が大きくなるほど低下する。そして、その電圧VLが基準電圧源31の電圧Vce_satよりも低くなると、演算増幅器32の出力電圧V2が低下する。この電圧V2は、抵抗R3を経由して発振トランジスタQ1のベースに印加しているので、その発振トランジスタQ1の動作電流が減少する。
In this Colpitts oscillation circuit, the voltage V1 output from the
このように、発振振幅が大きくなり、発振トランジスタQ1のコレクタ・エミッタ間電圧Vceが飽和領域に入るようになると、発振トランジスタQ1のベース電圧を下げる方向に制御がかかるため、動作電流が減少し、発振トランジスタQ1の飽和による発振波形の歪みを低減することができる。 As described above, when the oscillation amplitude is increased and the collector-emitter voltage Vce of the oscillation transistor Q1 enters the saturation region, control is performed in the direction of lowering the base voltage of the oscillation transistor Q1, so that the operating current decreases. The distortion of the oscillation waveform due to the saturation of the oscillation transistor Q1 can be reduced.
<第2の実施例>
図2に本発明の第2の実施例のコレクタ接地型のコルピッツ発振回路を示す。図1に示したものと同じものには同じ符号を付けた。Vce最小値検出回路20Aは、減算器21とピークホールド回路23からなる。ピークホールド回路23は発振トランジスタQ1のエミッタ電圧Veのピーク値VHを保持する。判定回路30は、演算増幅器32の非反転入力端子に減算器21の出力電圧V3が入力し、反転入力端子に基準電圧源31の電圧Vce_satが入力する。
<Second embodiment>
FIG. 2 shows a collector grounded Colpitts oscillation circuit according to a second embodiment of the present invention. The same components as those shown in FIG. The Vce minimum
このコルピッツ発振回路では、ピークホールド回路23において、図7に示すようにエミッタ電圧Veの振幅のピーク値を示す電圧VHが出力する。この電圧VHは発振振幅が大きくなるほど高くなる。減算器21においてコレクタ電圧Vc(=Vcc)から電圧VHを減算した電圧V3は、発振トランジスタQ1のコレクタ・エミッタ間電圧Vceの最低電圧であり、発振振幅が大きいほど低下する。そして、その電圧V3が基準電圧源31の電圧Vce_satよりも低くなると、演算増幅器32の出力電圧V2が低下する。この電圧V2は、抵抗R3を経由して発振トランジスタQ1のベースに印加しているので、その発振トランジスタQ1の動作電流が減少する。
In this Colpitts oscillation circuit, the
このように、第2の実施例においても、発振振幅が大きくなり、発振トランジスタQ1のコレクタ・エミッタ間電圧Vceが飽和領域に入るようになると、発振トランジスタQ1のベース電圧を下げる方向に制御がかかるため、動作電流が減少し、発振トランジスタQ1の飽和による発振波形の歪みを低減することができる。 As described above, also in the second embodiment, when the oscillation amplitude increases and the collector-emitter voltage Vce of the oscillation transistor Q1 enters the saturation region, control is performed in a direction to lower the base voltage of the oscillation transistor Q1. Therefore, the operating current is reduced, and distortion of the oscillation waveform due to saturation of the oscillation transistor Q1 can be reduced.
<第3の実施例>
図3に本発明の第3の実施例のコレクタ接地型のコルピッツ発振回路を示す。図1、図2に示したものと同じものには同じ符号を付けた。Vce最小値検出回路20Bは、発振トランジスタQ1のエミッタ電圧Veのピーク値VHを保持するピークホールド回路23からなる。また、判定回路30Aは、演算増幅器32の非反転入力端子と電源端子との間に電圧Vce_satの基準電圧源33が接続され、演算増幅器32の反転入力端子にピークホールド回路23の出力側が接続されている。
<Third embodiment>
FIG. 3 shows a collector grounded Colpitts oscillation circuit according to a third embodiment of the present invention. The same components as those shown in FIGS. 1 and 2 are denoted by the same reference numerals. The Vce minimum
このコルピッツ発振回路では、発振振幅が大きくなるとピークホールド回路23の出力電圧VHが高くなる。そして、その電圧VHが電圧「Vcc−Vce_sat」よりも高くなると、演算増幅器32の出力電圧V2が低下する。この電圧V2は、抵抗R3を経由して発振トランジスタQ1のベースに印加しているので、その発振トランジスタQ1の動作電流が減少する。
In this Colpitts oscillation circuit, the output voltage VH of the
このように、第3の実施例においても、発振振幅が大きくなり、発振トランジスタQ1のコレクタ・エミッタ間電圧Vceが飽和領域に入るようになると、発振トランジスタQ1のベース電圧を下げる方向に制御がかかるため、動作電流が減少し、発振トランジスタQ1の飽和による発振波形の歪みを低減することができる。 As described above, also in the third embodiment, when the oscillation amplitude increases and the collector-emitter voltage Vce of the oscillation transistor Q1 enters the saturation region, control is performed in a direction to lower the base voltage of the oscillation transistor Q1. Therefore, the operating current is reduced, and distortion of the oscillation waveform due to saturation of the oscillation transistor Q1 can be reduced.
<第4の実施例>
図4に本発明の第4の実施例のエミッタ接地型のコルピッツ発振回路を示す。図1〜図3におけるものと同じもには同じ符号を付けた。本実施例は、エミッタ接地型のコルピッツ発振回路本体10Aに適用したものであり、R4は負荷抵抗、C5は発振周波数を決めるキャパシタである。Vce最小値検出回路20Cは、発振トランジスタQ1のコレクタ電圧Vcのボトム値VLを保持するボトムホールド回路23と、そのボトムホールド回路23の出力電圧VLから発振トランジスタQ1のエミッタ電圧Ve(=GND)を減算する減算器21からなる。
<Fourth embodiment>
FIG. 4 shows a grounded emitter Colpitts oscillation circuit according to a fourth embodiment of the present invention. The same components as those in FIGS. 1 to 3 are denoted by the same reference numerals. This embodiment is applied to a grounded emitter Colpitts
このコルピッツ発振回路では、発振振幅が大きくなるとボトムホールド回路23の出力電圧VLが低くなる。そして、その電圧VLが基準電圧源31の電圧Vce_satよりも低いとき、演算増幅器32の出力電圧V2が低下する。この電圧V2は、抵抗R3を経由して発振トランジスタQ1のベースに印加しているので、その発振トランジスタQ1の動作電流が減少する。
In this Colpitts oscillation circuit, the output voltage VL of the
このように、第4の実施例においても、発振振幅が大きくなり、発振トランジスタQ1のコレクタ・エミッタ間電圧Vceが飽和領域に入るようになると、発振トランジスタQ1のベース電圧を下げる方向に制御がかかるため、動作電流が減少し、発振トランジスタQ1の飽和による発振波形の歪みを低減することができる。 As described above, also in the fourth embodiment, when the oscillation amplitude becomes large and the collector-emitter voltage Vce of the oscillation transistor Q1 enters the saturation region, control is performed in the direction of lowering the base voltage of the oscillation transistor Q1. Therefore, the operating current is reduced, and distortion of the oscillation waveform due to saturation of the oscillation transistor Q1 can be reduced.
<第5の実施例>
図5に本発明の第5の実施例のエミッタ接地型のコルピッツ発振回路を示す。図1〜図4におけるものと同じものには同じ符号を付けた。図4のコルピッツ発振回路において、減算器21の減算側のエミッタ電圧Veは接地電圧であるので、演算増幅器32の非反転入力端子には電圧VLがそのまま入力する。よって、減算器21は省略できる。本実施例では、第4の実施例における減算器21を削除したものであり、第4の実施例と同様に動作する。
<Fifth embodiment>
FIG. 5 shows a grounded emitter Colpitts oscillation circuit according to a fifth embodiment of the present invention. The same components as those in FIGS. 1 to 4 are denoted by the same reference numerals. In the Colpitts oscillation circuit of FIG. 4, since the emitter voltage Ve on the subtraction side of the
<その他の実施例>
なお、以上では発振トランジスタとしてバイポーラトランジスタを使用した例で説明したが、FET(電界効果トランジスタ)を使用することもできることは勿論であり、このときは、ベースはゲートに、コレクタはドレインに、エミッタはソースに置き換わる。
<Other examples>
In the above description, the bipolar transistor is used as the oscillation transistor. However, it is a matter of course that an FET (field effect transistor) can be used. In this case, the base is the gate, the collector is the drain, and the emitter is the emitter. Replaces the source.
10,10A:コルピッツ発振回路本体、Q1:発振トランジスタ、R1〜R4:抵抗、C1〜C5:キャパシタ、X:振動子
20,20A,20B,20C,20D:Vce最小値検出回路、21:減算器、22:ボトムホールド回路、23:ピークホールド回路
30,30A:判定回路、31:基準電圧源、32:演算増幅器、33:基準電圧源
40:コルピッツ発振回路
10, 10A: Colpitts oscillation circuit body, Q1: oscillation transistor, R1 to R4: resistors, C1 to C5: capacitors, X:
Claims (2)
前記発振トランジスタはエミッタ接地されてなり、
前記最小値検出手段は、前記発振トランジスタのコレクタ電圧のボトムホールド値から前記発振トランジスタのエミッタ電圧を減算した差電圧を検出する手段であることを特徴とするコルピッツ発振回路。 Colpitts oscillation circuit body, minimum value detection means for detecting the minimum value of the differential voltage between the emitter and collector of the oscillation transistor of the Colpitts oscillation circuit body, the minimum value detected by the minimum value detection means, and the oscillation transistor Determining means for comparing the collector-emitter saturation voltage with the base voltage of the oscillation transistor so that the collector-emitter voltage of the oscillation transistor does not enter the saturation region according to the determination result of the determination means. In the Colpitts oscillation circuit in which is controlled ,
The oscillation transistor is grounded at the emitter,
The Colpitts oscillation circuit, wherein the minimum value detecting means is means for detecting a differential voltage obtained by subtracting an emitter voltage of the oscillation transistor from a bottom hold value of a collector voltage of the oscillation transistor .
前記発振トランジスタを発振FETに置き換え、ベースをゲートに、コレクタをドレインに、エミッタをソースに置き換えたことを特徴とするコルピッツ発振回路。
The Colpitts oscillation circuit according to claim 1 ,
A Colpitts oscillation circuit, wherein the oscillation transistor is replaced with an oscillation FET, the base is replaced with a gate, the collector is replaced with a drain, and the emitter is replaced with a source.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011056321A JP5769990B2 (en) | 2011-03-15 | 2011-03-15 | Colpitts oscillation circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011056321A JP5769990B2 (en) | 2011-03-15 | 2011-03-15 | Colpitts oscillation circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012195646A JP2012195646A (en) | 2012-10-11 |
JP5769990B2 true JP5769990B2 (en) | 2015-08-26 |
Family
ID=47087186
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011056321A Active JP5769990B2 (en) | 2011-03-15 | 2011-03-15 | Colpitts oscillation circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5769990B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6870403B2 (en) | 2017-03-16 | 2021-05-12 | セイコーエプソン株式会社 | Oscillator circuits, circuit devices, oscillators, electronic devices and mobiles |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3982210A (en) * | 1975-10-22 | 1976-09-21 | Motorola, Inc. | Automatic gain control circuit for a crystal oscillator |
JPS5688675A (en) * | 1979-12-19 | 1981-07-18 | Tsuneo Ikegami | Rectifier |
JP3525269B2 (en) * | 1995-03-09 | 2004-05-10 | 光洋精工株式会社 | Power steering device |
JPH11308103A (en) * | 1998-04-17 | 1999-11-05 | Nec Corp | Method and circuit for reducing noise of pll oscillation circuit |
JP3634228B2 (en) * | 2000-03-02 | 2005-03-30 | 日本電波工業株式会社 | Oscillator using a thermostatic chamber |
JP2003008350A (en) * | 2001-06-19 | 2003-01-10 | Takehiko Adachi | Piezoelectric oscillator |
JP4025158B2 (en) * | 2002-09-17 | 2007-12-19 | 日本無線株式会社 | Oscillator circuit |
-
2011
- 2011-03-15 JP JP2011056321A patent/JP5769990B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2012195646A (en) | 2012-10-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4738090B2 (en) | BTL type amplifier circuit | |
JP5390932B2 (en) | Power circuit | |
JP5774016B2 (en) | Physical quantity sensor | |
JP4640739B2 (en) | Stabilized DC power supply | |
JP5769990B2 (en) | Colpitts oscillation circuit | |
JP2017158419A (en) | Damping device | |
KR20010085563A (en) | Feed-forward compensation scheme for feedback circuits | |
US20070222532A1 (en) | Temperature-compensated crystal oscillator | |
JP2005311664A (en) | Frequency output circuit | |
JP6368591B2 (en) | Charge amplifier circuit | |
JP6046536B2 (en) | FM demodulator | |
JP6128483B2 (en) | Voltage controlled oscillator | |
Bajer et al. | Voltage-mode balanced-outputs quadrature oscillator using FB-VDBAs | |
JP6698045B2 (en) | amplifier | |
KR20100025789A (en) | Frequency double for wireless communication and driving method thereof | |
JP4867066B2 (en) | Amplifier circuit | |
JP4978134B2 (en) | Voltage controlled oscillator | |
JP2010161437A (en) | Temperature compensated piezoelectric oscillator | |
JP2006033200A (en) | Amplifier circuit and semiconductor device including the amplifier circuit | |
JP6933797B2 (en) | Audio amplifier and audio power amplifier | |
JP4190874B2 (en) | Piezoelectric oscillation circuit | |
JP2020043406A (en) | Amplifying device and sensor signal output device | |
JP2022041766A (en) | Voltage amplifier circuit | |
JP4936133B2 (en) | amplifier | |
WO2014203473A1 (en) | Differential amplifier |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140206 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140924 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141010 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141121 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150319 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150324 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150619 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150624 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5769990 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |