JP5752192B2 - 基板検査装置および基板検査方法 - Google Patents

基板検査装置および基板検査方法 Download PDF

Info

Publication number
JP5752192B2
JP5752192B2 JP2013166057A JP2013166057A JP5752192B2 JP 5752192 B2 JP5752192 B2 JP 5752192B2 JP 2013166057 A JP2013166057 A JP 2013166057A JP 2013166057 A JP2013166057 A JP 2013166057A JP 5752192 B2 JP5752192 B2 JP 5752192B2
Authority
JP
Japan
Prior art keywords
resistance
net
calculated
substrate
distribution ratio
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013166057A
Other languages
English (en)
Other versions
JP2014130128A (ja
Inventor
ラック ソン,ヨン
ラック ソン,ヨン
キ キム,ドン
キ キム,ドン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2014130128A publication Critical patent/JP2014130128A/ja
Application granted granted Critical
Publication of JP5752192B2 publication Critical patent/JP5752192B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/281Specific types of tests or tests for a specific type of fault, e.g. thermal mapping, shorts testing
    • G01R31/2812Checking for open circuits or shorts, e.g. solder bridges; Testing conductivity, resistivity or impedance
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2806Apparatus therefor, e.g. test stations, drivers, analysers, conveyors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0266Marks, test patterns or identification means
    • H05K1/0268Marks, test patterns or identification means for electrical inspection or testing

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)

Description

本発明は、基板検査装置および基板検査方法に関する。
電子製品が高機能化するにつれて基板技術も急激に発展している。このような現象は、半導体の集積度が増加するに伴ってPCBの集積度(Density)も増加しており、このような集積度は、PCBにおける回路の微細パターン(Fine Pattern)、微細孔(small hole)、ハイレイヤ(high layer)、そしてPCBを向上させるマイクロビア(micro via)とビルドアップ(Build Up)技術によって可能になった。
回路基板が微細化(Fine Pattern)するに伴い、基板の機能的信頼性が求められている。この中、基板電気検査の場合、従来、製品の良否だけを判断する基本的な検査が求められたが、基板の各ネット(NET)別の抵抗値の測定(4W検査)も求められるようになった。
これは、良否だけを判断する基本検査を越え、製品内の回路幅、Cu厚さが一定であるかを判断する基準となるため、製品の信頼度はより高くなり、信頼性の検証項目であるB−Hast、EOL抵抗においても一定したデータが取れるようになった。
しかし、各ネット別の抵抗値(4W検査)を測定しても回路のビアオープン(via open)、回路欠損(Nick)のような基板不良を従来の4W(または2W)検査によって良否を判断することは、各回路の工程偏差がビアオープンおよび回路欠損不良の抵抗値偏差より大きいので無理がある。
すなわち、回路基板が益々微細化する傾向に応じ、前記したバイトマウス(bite mouse)のようなニック(Nick)欠陥の不良発生率は益々高くなると予想される。
特許文献1には、一般的な半導体基板検査装置および半導体基板検査方法が開示されている。
しかし、このような従来の基板検査では、基板上に設計された複数個のネットのうち特定ネットに不良が発生した時に該当ネットの良否を判断することが困難であった。
したがって、基板上に形成された複数個のネットに対する断線および短絡の検出は勿論、バイトマウス(bite mouse)のようなニック(Nick)欠陥までも検出することができる新規の精密基板検査装置および方法に対する必要が台頭している。
特許第3859446号公報
本発明は、上述した従来技術の問題点を解決するためのものであり、本発明の一側面は、基板に形成された複数個のネットの設計抵抗に対して算出抵抗と測定抵抗の比率で算出された抵抗値分布比を用いて、断線および短絡は勿論、ニック(Nick)欠陥のような精密な不良も検出することができる基板検査装置および基板検査方法を提供することにある。
本発明の実施形態による基板検査装置は、基板上に設計された複数個のネットの設計抵抗Rに対する算出抵抗Rを算出する抵抗値算出部と、前記複数個のネットの設計抵抗Rに対する測定抵抗Rを測定する抵抗値測定部、および前記各ネットの算出抵抗Rに対する前記各ネットの測定抵抗Rの比率で算出された各ネットの抵抗値分布比Rおよび前記各ネットの抵抗値分布比の平均
を閾値と比較して、前記基板の良否を判断する制御部を含み、前記制御部は前記各ネットの算出抵抗R に対する前記各ネットの測定抵抗R の割合で算出された各ネットの抵抗値分布比R の総合を総ネット数に分けて前記抵抗値分布比の平均
を算出することを特徴とする。
また、前記抵抗値算出部は、前記各ネットの算出抵抗Rを下記の数式1および数式2を用いて算出する。
ここで、前記各ネットは複数個のセグメント(segment1、segment2、...、segmentN)からなり、Rsegmentは各セグメント抵抗であって、σは該当セグメントの抵抗率であり、lは該当セグメントの長さであり、Aは該当セグメントの断面積である。
また、前記制御部は、前記各ネットの算出抵抗Rに対する前記各ネットの測定抵抗Rの比率である前記各ネット別の抵抗値分布比Rを下記の数式3を用いて算出する。
ここで、Rは各ネットの抵抗値分布比であり、Rは各ネットの算出抵抗であり、Rは各ネットの測定抵抗である。
また、前記制御部は、前記各ネットの抵抗値分布比Rが閾値1の範囲内に存在する場合には良品と判断し、前記閾値1の範囲から外れる場合には不良と判断する。この時、前記閾値1は、50%〜138%であってもよい。
また、前記制御部は、前記各ネットの抵抗値分布比の平均
を算出し、前記平均
から前記各ネットの抵抗値分布比を引いた値の絶対値が閾値2より小さい場合には良品と判断し、前記絶対値が閾値2より大きいか等しい場合には不良と判断する。この時、前記閾値2は0%〜100%のうちいずれか一つであり、前記閾値2の値が小さいほど前記基板検査の精密性が高くなる。
一方、本発明の実施形態による基板検査方法は、(A)抵抗値算出部が、基板上に設計された各ネットの設計抵抗Rに対する算出抵抗Rを算出するステップと、(B)抵抗値測定部が、前記各ネットの設計抵抗Rに対する測定抵抗Rを測定するステップ、および(C)前記各ネットの算出抵抗Rに対する前記各ネットの測定抵抗Rの比率で算出された各ネットの抵抗値分布比Rおよび前記各ネットの抵抗値分布比の平均
を閾値と比較して、前記基板の良否を判断するステップを含み、前記(C)ステップの抵抗値分布比の平均
は前記各ネットの算出抵抗R に対する前記各ネットの測定抵抗R の割合で算出された各ネットの抵抗値分布比R の総合を総ネット数に分けて算出することを特徴とする
また、前記(A)ステップにおいて、前記各ネットの算出抵抗Rは、下記の数式1および数式2を用いて算出する。
ここで、前記各ネットは複数個のセグメント(segment1、segment2、...、segmentN)からなり、Rsegmentは各セグメント抵抗であって、σは該当セグメントの抵抗率であり、lは該当セグメントの長さであり、Aは該当セグメントの断面積である。
また、前記(B)ステップにおいて、前記各ネットの測定抵抗Rは、各ネットに流れる電流または電圧から測定される。
また、前記(C)ステップは、(C1)前記各ネットの算出抵抗Rに対する前記各ネットの測定抵抗Rの比率である前記各ネットの抵抗値分布比Rを下記の数式3を用いて算出するステップ、および(C2)前記算出した各ネットの抵抗値分布比Rと閾値1とを比較し、前記各ネットの抵抗値分布比Rが前記閾値1の範囲内に存在する場合に前記基板を良品と判断し、前記閾値1の範囲から外れる場合に前記基板を不良と判断するステップを含む。
ここで、Rは各ネットの抵抗値分布比であり、Rは各ネットの算出抵抗であり、Rは各ネットの測定抵抗である。この時、前記閾値1は、50%〜138%であってもよい。
また、前記(C)ステップは、前記(C1)ステップ後、(C3)前記算出した各ネットの抵抗値分布比Rの総和を総ネット数で分けて、前記各ネットの抵抗値分布比の平均
を算出するステップ、および(C4)前記算出した抵抗値分布比の平均
と前記各ネットの抵抗値分布比Rとの差の絶対値が閾値2より小さい場合には前記基板を良品と判断し、前記絶対値が前記閾値2より大きいか等しい場合には前記基板を不良と判断するステップをさらに含む。この時、前記閾値2は0%〜100%のうちいずれか一つであり、前記閾値2の値が小さいほど前記基板の不良検出の精密性が高くなる。
本発明の特徴および利点は、添付図面に基づいた次の詳細な説明によってさらに明らかになるであろう。
本発明の詳細な説明に先立ち、本明細書及び特許請求の範囲に用いられた用語や単語は、通常的かつ辞書的な意味に解釈されてはならず、発明者が自らの発明を最善の方法で説明するために用語の概念を適切に定義することができるという原則にしたがって本発明の技術的思想にかなう意味と概念に解釈されるべきである。
本発明によれば、基板に形成された複数個のネットの設計抵抗に対して算出抵抗と測定抵抗の比率で算出された抵抗値分布比と閾値とを比較して該当ネットの不良を検出することにより、前記基板の断線および短絡を検出することができる。
また、本発明によれば、前記閾値を調整してバイトマウス(bite mouse)のようなニック(Nick)欠陥も検出することにより、前記基板検査の精密性が向上する。
正常な回路基板の断面図である。 欠陥のある回路基板の断面図である。 本発明の一実施形態による基板検査装置の機能ブロック図である。 本発明による基板検査装置によって獲得された各ネットの抵抗値分布比のグラフである。 本発明による基板検査装置によって獲得された各ネットの抵抗値分布比のグラフである。 本発明の一実施形態による基板検査方法を示すフローチャートである。 本発明による基板検査装置および基板検査方法によって基板の不良を検出することができる基板不良の例示写真である。 本発明による基板検査装置および基板検査方法によって基板の不良を検出することができる基板不良の例示写真である。 本発明による基板検査装置および基板検査方法によって基板の不良を検出することができる基板不良の例示写真である。 本発明による基板検査装置および基板検査方法によって基板の不良を検出することができる基板不良の例示写真である。 本発明による基板検査装置および基板検査方法によって基板の不良を検出することができる基板不良の例示写真である。 本発明による基板検査装置および基板検査方法によって基板の不良を検出することができる基板不良の例示写真である。 本発明による基板検査装置および基板検査方法によって基板の不良を検出することができる基板不良の例示写真である。 本発明による基板検査装置および基板検査方法によって基板の不良を検出することができる基板不良の例示写真である。 本発明による基板検査装置および基板検査方法によって基板の不良を検出することができる基板不良の例示写真である。
本発明の目的、特定の長所及び新規の特徴は、添付図面に係る以下の詳細な説明及び好ましい実施形態によってさらに明らかになるであろう。本明細書において、各図面の構成要素に参照番号を付け加えるに際し、同一の構成要素に限っては、たとえ異なる図面に示されても、できるだけ同一の番号を付けるようにしていることに留意しなければならない。また、「第1」、「第2」、「一面」、「他面」などの用語は、一つの構成要素を他の構成要素から区別するために用いられるものであり、構成要素が前記用語によって限定されるものではない。以下、本発明を説明するにあたり、本発明の要旨を不明瞭にする可能性がある係る公知技術についての詳細な説明は省略する。
以下、添付図面を参照して、本発明の好ましい実施形態を詳細に説明する。
図1Aは、正常な回路基板の断面図であり、図1Bは、欠陥のある回路基板の断面図である。
図1Aおよび図1Bを参照すれば、基板1に回路2がパターニングされる時、図1Aに示すように、正常に形成されなければならないが、図1Bに示すように、回路の一部が脱離して破損したニック(Nick)欠陥(またはバイトマウス(bite mouse)欠陥)を有するか、回路の一部が完全に脱離して断線するか他の回路と合わさって短絡する欠陥が発生し得る。
このような基板上の欠陥を検出するために、特に、基板の断線および短絡は勿論、図3Bに示されたニック(Nick)欠陥までも検出するためには、より精密な基板検査装置および方法が必要である。
図2は、本発明の一実施形態による基板検査装置の機能ブロック図である。
図2を参照すれば、本発明の一実施形態による基板検査装置は、抵抗値算出部10と、抵抗値測定部20と、格納部30と、入力部40と、表示部50、および制御部60を含んで構成される。
抵抗値算出部10は、一つの基板(1pcs)上に設計された複数個の設計抵抗Rに対する算出抵抗Rを各ネット(net)別に算出する。
ここで、「ネット(net)」とは、電気的に接続する二つの電極パッドの間に形成された回路を意味するものであり、一般的に一つの基板(1pcs)内には、複数個のネットが形成される。
この時、一つのネットは、区間別に相異する抵抗率σ、長さl、および断面積Aを有してもよく、このように区別される各々の区間をセグメント(segment)と称する。すなわち、一つのネットは、相異する抵抗率σ、長さl、および断面積Aを有する複数個のセグメント(segment1、segment2、...、segmentN)からなる。
このようなセグメントは、該当セグメントの抵抗率σ、長さl、および断面積Aを用いて下記の数式1のように抵抗に換算することができる。
したがって、一つのネットは、複数個のセグメントからなっているため、一つのネットに設計された設計抵抗Rは、各セグメント抵抗(Rsegment1、Rsegemnt、...、RsegmentN)の総和となる。すなわち、一つのネットに設計された設計抵抗Rに対する算出抵抗Rを下記の数式2のように算出することができる。
これにより、前記抵抗値算出部10は、上述したように前記数式1および数式2を用いて、一つの基板(1pcs)上に設計された複数個のネットの設計抵抗Rに対する算出抵抗Rを各ネット別に算出できるようになる。
抵抗値測定部20は、前記基板上に設計された複数個のネットの設計抵抗Rに対する測定抵抗Rを測定する。
すなわち、前記抵抗値測定部20は、各ネットの二つの電極パッド間の抵抗値を所定の測定プローブ(不図示)を介して測定するが、この時、各ネットに流れる電気的信号(例えば、電流または電圧)から測定抵抗Rが測定される。
このような前記抵抗値測定部20は、例えば、電流計または電圧計を含むことができる。
格納部30は、一つの基板(1pcs)上に設計された全ネットの設計値(各ネットのセグメント別の長さ、断面積、および抵抗率など)が予め格納される。
また、前記格納部30は、前記抵抗値算出部10によって算出された各ネットの算出抵抗R、および前記抵抗値測定部20によって測定された各ネットの測定抵抗Rを格納することができる。
入力部40は、基板検査時、ユーザが後述する閾値などを入力するためのものであり、例えば、キーボードなどが使われてもよい。
表示部50は、基板検査時、後述する各ネット別の抵抗値分布比Rのグラフなどを表示することができる。このような表示部50を介して表示されたグラフにより、該当ネットの不良を視覚的に即刻に認知することができる。
制御部60は、前記各ネットの算出抵抗Rに対する前記各ネットの測定抵抗Rの比率で算出された各ネットの抵抗値分布比Rおよび前記各ネットの抵抗値分布比の平均
を閾値と比較して、前記基板の良否を判断する。
具体的には、前記制御部は、前記抵抗値算出部10によって算出された各ネットの算出抵抗Rと前記抵抗値測定部20によって測定された各ネットの測定抵抗Rを用いて、各ネットの抵抗値分布比Rを算出する。
ここで、前記各ネットの抵抗値分布比Rは、前記各ネットの算出抵抗Rに対する前記各ネットの測定抵抗Rの比率であり、下記の数式3のように求めることができる。
前記制御部60が前記数式3を用いて各ネットの抵抗値分布比Rを算出すると、図3Aおよび図3Bに示すように、各ネット別の抵抗値分布比Rのグラフが獲得される。
図3Aを参照すれば、各ネット別に抵抗値分布比Rが約80%として均一に分布していることが分かる。これは、被検査基板の電気検査を実施した結果、該当被検査基板の回路が、設計値に対して約80%程度一致するように設計されていることを意味する。
この時、前記制御部60は、前記各ネット別の抵抗値分布比Rが閾値の所定範囲(例えば、約50%〜138%)内に存在する場合には前記基板を良品と判断し、前記各ネット別の抵抗値分布比Rが前記閾値の範囲から外れる場合には前記基板を不良と判断することができる(1次基板検査)。
図3Bを参照すれば、各ネット別に抵抗値分布比Rが殆ど約80%として均一に分布するが、ある一つの特定ネット(例えば、ネット番号18)においては、抵抗値分布比Rが約120%(P地点)として表れる。
この時、前記制御部60は、各ネット別の抵抗値分布比の平均
と前記特定地点(例えば、P地点)の抵抗値分布比Rとの差(例えば、D)の絶対値が閾値(例えば、30%)以下である場合には前記基板を良品と判断し、前記絶対値が閾値より大きいか等しい場合には前記基板を不良と判断することができる(2次基板検査)。
このような前記制御部60は、図4に示された基板検査方法において、より詳細に説明する。
図4は、本発明の一実施形態による基板検査方法を示すフローチャートである。
図4を参照すれば、本発明の一実施形態による基板検査方法は、抵抗値算出部10が、基板上に設計された各ネットの設計抵抗Rに対する算出抵抗Rを上述した数式1および数式2を用いて算出する(S10)。
その次、抵抗値測定部20が、前記基板上に設計された各ネットの設計抵抗Rに対する測定抵抗Rを、所定の測定装置(例えば、電流計または電圧計)を使って測定した電流または電圧から測定する(S20)。
その次、制御部60が、前記各ネットの算出抵抗Rに対する前記各ネットの測定抵抗Rの比率で算出された各ネットの抵抗値分布比Rと前記各ネットの抵抗値分布比の平均
を算出する(S30)。
具体的には、前記制御部60は、前記各ネットの抵抗値分布比Rを上述した数式3を用いて算出することができ、前記各ネットの抵抗値分布比の平均
は、前記抵抗値算出部10によって算出された各ネットの抵抗値分布比Rの総和を総ネット数で分けて算出することができる。
前記S30ステップ後、前記制御部60は、前記各ネットの抵抗値分布比Rおよび前記各ネットの抵抗値分布比の平均
を所定の閾値と比較して、前記基板の良否を判断する(S40〜S80)。
具体的には、前記制御部60は、前記算出した各ネットの抵抗値分布比Rが閾値1の範囲内に存在するか否かを判断し(S40)、前記各ネットの抵抗値分布比Rが閾値1の範囲内に存在する場合には前記基板を良品と判断し(S70)、前記閾値1の範囲から外れる場合に前記基板を不良と1次判断する(S80)。
ここで、前記閾値1は、50%〜138%であってもよい。
前記制御部60は、S40ステップにおいて、前記基板の断線および短絡を検出する1次判断を行うことができる。
一方、前記制御部60は、図1Bに示すようにバイトマウス(bite mouse)のようなニック(Nick)欠陥を検出するために、前記閾値を調整してより精密に前記基板の不良を検出する2次判断を行うことができる。
すなわち、前記制御部60は、より精密な基板の不良検出が必要である場合、2次検査を行うか否かを判断する(S50)。
2次検査を行う場合、前記制御部60は、S30ステップにおいて算出した前記各ネットの抵抗値分布比の平均
と前記各ネットの抵抗値分布比Rとの差の絶対値が閾値2より小さいか否かを判断し(S60)、前記絶対値が閾値2より小さい場合には前記基板を良品と判断し、前記絶対値が前記閾値2より大きいか等しい場合には前記基板を不良と判断する。
ここで、前記閾値2は、0%〜100%のうちいずれか一つの値に設定することができる。この時、前記閾値2の値が小さいほど前記基板の不良検出の精密性は高くなる。
図5A〜図7Cは、本発明による基板検査装置および基板検査方法によって基板の不良を検出することができる基板不良の例示写真である。
図5A〜図5Cは、基板上に形成された回路の一部が完全に脱離し断線して断線欠陥が発生した回路の一例であり、図6A〜図6Cは、基板上に形成された回路の一部が互いに接続して短絡欠陥が発生した回路の一例であり、図7A〜図7Cは、基板上に形成された回路の一部がバイトマウス(bite mouse)形態に破損してニック(Nick)欠陥が発生した回路の一例である。
本発明の一実施形態による基板検査装置および方法によれば、基板に形成された複数個のネットの設計抵抗に対して算出抵抗と測定抵抗の比率で算出された抵抗値分布比と閾値とを比較して該当ネットの不良を検出することにより、図5A〜図6Cに示されたような前記基板の断線および短絡を検出することができる。
また、本発明によれば、前記閾値を調整して、図7A〜図7Cに示されたバイトマウス(bite mouse)のようなニック(Nick)欠陥も検出することにより、前記基板検査の精密性が向上することができる。
以上、本発明を具体的な実施形態に基づいて詳細に説明したが、これは本発明を具体的に説明するためのものであり、本発明はこれに限定されず、該当分野における通常の知識を有する者であれば、本発明の技術的思想内にての変形や改良が可能であることは明白であろう。
本発明の単純な変形乃至変更はいずれも本発明の領域に属するものであり、本発明の具体的な保護範囲は添付の特許請求の範囲により明確になるであろう。
本発明は、基板検査装置および基板検査方法に適用可能である。
10 抵抗値算出部
20 抵抗値測定部
30 格納部
40 入力部
50 表示部
60 制御部

Claims (14)

  1. 基板上に設計された複数個のネットの設計抵抗Rに対する算出抵抗Rを算出する抵抗値算出部と、
    前記複数個のネットの設計抵抗Rに対する測定抵抗Rを測定する抵抗値測定部、および
    前記各ネットの算出抵抗Rに対する前記各ネットの測定抵抗Rの比率で算出された各ネットの抵抗値分布比Rおよび前記各ネットの抵抗値分布比の平均
    を閾値と比較して、前記基板の良否を判断する制御部を含み、
    前記制御部は前記各ネットの算出抵抗R に対する前記各ネットの測定抵抗R の割合で算出された各ネットの抵抗値分布比R の総合を総ネット数に分けて前記抵抗値分布比の平均
    を算出することを特徴とする、基板検査装置。
  2. 前記抵抗値算出部は、
    前記各ネットの算出抵抗Rを下記の数式1および数式2を用いて算出することを特徴とする請求項1に記載の基板検査装置。
    ここで、前記各ネットは複数個のセグメント(segment1、segment2、...、segmentN)からなり、Rsegmentは各セグメント抵抗であって、σは該当セグメントの抵抗率であり、lは該当セグメントの長さであり、Aは該当セグメントの断面積である。
  3. 前記制御部は、
    前記各ネットの算出抵抗Rに対する前記各ネットの測定抵抗Rの比率である前記各ネット別の抵抗値分布比Rを下記の数式3を用いて算出することを特徴とする請求項1に記載の基板検査装置。
    ここで、Rは各ネットの抵抗値分布比であり、Rは各ネットの算出抵抗であり、Rは各ネットの測定抵抗である。
  4. 前記制御部は、
    前記各ネットの抵抗値分布比Rが、閾値1の範囲内に存在する場合には良品と判断し、前記閾値1の範囲から外れる場合には不良と判断することを特徴とする請求項1に記載の基板検査装置。
  5. 前記閾値1は、50%〜138%であることを特徴とする請求項4に記載の基板検査装置。
  6. 前記制御部は、
    前記各ネットの抵抗値分布比の平均
    を算出し、前記平均
    から前記各ネットの抵抗値分布比を引いた値の絶対値が閾値2より小さい場合には良品と判断し、前記絶対値が閾値2より大きいか等しい場合には不良と判断することを特徴とする請求項1に記載の基板検査装置。
  7. 前記閾値2は0%〜100%のうちいずれか一つであり、前記閾値2の値が小さいほど前記基板検査の精密性が高くなることを特徴とする請求項6に記載の基板検査装置。
  8. (A)抵抗値算出部が、基板上に設計された各ネットの設計抵抗Rに対する算出抵抗Rを算出するステップと、
    (B)抵抗値測定部が、前記各ネットの設計抵抗Rに対する測定抵抗Rを測定するステップ、および
    (C)前記各ネットの算出抵抗Rに対する前記各ネットの測定抵抗Rの比率で算出された各ネットの抵抗値分布比Rおよび前記各ネットの抵抗値分布比の平均
    を閾値と比較して、前記基板の良否を判断するステップを含み、
    前記(C)ステップの抵抗値分布比の平均
    は前記各ネットの算出抵抗R に対する前記各ネットの測定抵抗R の割合で算出された各ネットの抵抗値分布比R の総合を総ネット数に分けて算出することを特徴とする、基板検査方法。
  9. 前記(A)ステップにおいて、
    前記各ネットの算出抵抗Rは、下記の数式1および数式2を用いて算出することを特徴とする請求項8に記載の基板検査方法。
    ここで、前記各ネットは複数個のセグメント(segment1、segment2、...、segmentN)からなり、Rsegmentは各セグメント抵抗であって、σは該当セグメントの抵抗率であり、lは該当セグメントの長さであり、Aは該当セグメントの断面積である。
  10. 前記(B)ステップにおいて、前記各ネットの測定抵抗Rは、各ネットに流れる電流または電圧から測定されることを特徴とする請求項8に記載の基板検査方法。
  11. 前記(C)ステップは、
    (C1)前記各ネットの算出抵抗Rに対する前記各ネットの測定抵抗Rの比率である前記各ネットの抵抗値分布比Rを下記の数式3を用いて算出するステップ、および
    (C2)前記算出した各ネットの抵抗値分布比Rと閾値1とを比較し、前記各ネットの抵抗値分布比Rが前記閾値1の範囲内に存在する場合には前記基板を良品と判断し、前記閾値1の範囲から外れる場合には前記基板を不良と判断するステップを含むことを特徴とする請求項8に記載の基板検査方法。
    ここで、Rは各ネットの抵抗値分布比であり、Rは各ネットの算出抵抗であり、Rは各ネットの測定抵抗である。
  12. 前記閾値1は、50%〜138%であることを特徴とする請求項11に記載の基板検査方法。
  13. 前記(C)ステップは、
    前記(C1)ステップ後、
    (C3)前記算出した各ネットの抵抗値分布比Rの総和を総ネット数で分けて、前記各ネットの抵抗値分布比の平均
    を算出するステップ、および
    (C4)前記算出した抵抗値分布比の平均
    と前記各ネットの抵抗値分布比Rとの差の絶対値が閾値2より小さい場合には前記基板を良品と判断し、前記絶対値が前記閾値2より大きいか等しい場合には前記基板を不良と判断するステップをさらに含むことを特徴とする請求項11に記載の基板検査方法。
  14. 前記閾値2は0%〜100%のうちいずれか一つであり、前記閾値2の値が小さいほど前記基板の不良検出の精密性が高くなることを特徴とする請求項13に記載の基板検査方法。
JP2013166057A 2012-12-27 2013-08-09 基板検査装置および基板検査方法 Expired - Fee Related JP5752192B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020120155228A KR101474620B1 (ko) 2012-12-27 2012-12-27 기판 검사 장치 및 기판 검사 방법
KR10-2012-0155228 2012-12-27

Publications (2)

Publication Number Publication Date
JP2014130128A JP2014130128A (ja) 2014-07-10
JP5752192B2 true JP5752192B2 (ja) 2015-07-22

Family

ID=51408614

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013166057A Expired - Fee Related JP5752192B2 (ja) 2012-12-27 2013-08-09 基板検査装置および基板検査方法

Country Status (3)

Country Link
JP (1) JP5752192B2 (ja)
KR (1) KR101474620B1 (ja)
TW (1) TW201428307A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102485483B1 (ko) * 2018-01-09 2023-01-05 현대모비스 주식회사 인버터의 출력 전류 검출 장치 및 그 방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003215193A (ja) * 2002-01-29 2003-07-30 Mitsubishi Electric Corp 電極の検査方法、検査装置、プログラムおよび記録媒体
JP4150296B2 (ja) * 2003-06-18 2008-09-17 日本電産リード株式会社 基板検査装置
CN101363884B (zh) * 2007-08-10 2010-10-06 富葵精密组件(深圳)有限公司 电路板测试方法
JP5191805B2 (ja) * 2008-05-30 2013-05-08 日置電機株式会社 検査装置および検査方法
JP5463714B2 (ja) * 2009-04-02 2014-04-09 日本電産リード株式会社 基板検査方法及び基板検査装置
JP2013024582A (ja) * 2011-07-15 2013-02-04 Nidec-Read Corp 基板検査装置及び基板検査方法

Also Published As

Publication number Publication date
KR20140085066A (ko) 2014-07-07
TW201428307A (zh) 2014-07-16
KR101474620B1 (ko) 2014-12-18
JP2014130128A (ja) 2014-07-10

Similar Documents

Publication Publication Date Title
US7081758B2 (en) Inspection pattern, inspection method, and inspection system for detection of latent defect of multi-layer wiring structure
JP3953087B2 (ja) 絶縁検査装置及び絶縁検査方法
US10228411B2 (en) Testing apparatus
US20110285401A1 (en) Method for Determining the Lifetime of Interconnects
JP5463714B2 (ja) 基板検査方法及び基板検査装置
JP2015049100A (ja) 測定装置および測定方法
JP2009264736A (ja) 基板検査装置
JP6421463B2 (ja) 基板検査装置、及び基板検査方法
JP2009109379A (ja) 絶縁検査装置
JP5752192B2 (ja) 基板検査装置および基板検査方法
CN104124235B (zh) 测试结构及其测试方法
CN109752413B (zh) 测试两基板之间多个焊球的结构及其方法
US7800385B2 (en) Apparatus and method for testing electrical interconnects
US20180143243A1 (en) Assembly of conducting tracks, device, and method for the fault detection of a semiconductor circuit
Rodriguez-Montanes et al. Localization and electrical characterization of interconnect open defects
JP6633949B2 (ja) 基板検査装置及び基板検査方法
JP2007139797A (ja) 絶縁検査装置及び絶縁検査方法
JP2015010880A (ja) 絶縁検査装置
JP5604839B2 (ja) 基板検査方法及び基板検査装置
CN113051853B (zh) 受损部件载体确定方法、计算机程序、计算机可读介质以及检测***
US7901953B2 (en) Methods and apparatus for detecting defects in interconnect structures
JP2005300240A (ja) 回路配線検査方法およびその装置
JP2018004501A (ja) 被検査基板の検査方法
JP6219074B2 (ja) 絶縁検査装置
JP5485100B2 (ja) 回路基板検査装置および回路基板検査方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140902

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20141202

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20141205

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20141225

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150121

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150421

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150519

R150 Certificate of patent or registration of utility model

Ref document number: 5752192

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees