JP5291395B2 - 伝送システム、送信装置、受信装置、及び、伝送方法 - Google Patents
伝送システム、送信装置、受信装置、及び、伝送方法 Download PDFInfo
- Publication number
- JP5291395B2 JP5291395B2 JP2008163319A JP2008163319A JP5291395B2 JP 5291395 B2 JP5291395 B2 JP 5291395B2 JP 2008163319 A JP2008163319 A JP 2008163319A JP 2008163319 A JP2008163319 A JP 2008163319A JP 5291395 B2 JP5291395 B2 JP 5291395B2
- Authority
- JP
- Japan
- Prior art keywords
- transmission
- signal
- data
- timing
- edge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
- H04L25/493—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems by transition coding, i.e. the time-position or direction of a transition being encoded before transmission
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Dc Digital Transmission (AREA)
Description
本実施形態にかかる伝送システム1は、受信装置で受信するデータ列に発生した確定ジッタにより生じるビットエラーを低減させる。伝送システム1は、送信装置10と受信装置20とを備え、信号レベルがHとLの2値のデータの列であり、そのデータ形状に信号レベルと変化タイミングの情報が含まれるデータ列DTを伝送する。送信装置10は、データ列DTの入力信号DTinを入力して、第1伝送信号である送信信号DTtと、第2伝送信号である送信相補信号CDTtとを送信する。受信装置20は、第1伝送信号である受信信号DTrと、第2伝送信号である受信相補信号CDTrを受信して、出力信号DToutを出力する。
図2(a)は、送信装置10に入力される入力信号DTinの一例を示す。入力信号DTinは、タイミングエッジDEt1、DEt5、DEt8で信号レベルがLからHに変わり、タイミングエッジDEt4、DEt6、DEt9で信号レベルがHからLに変わる。
受信信号DTrの各タイミングエッジと、受信クロック信号RCKの各タイミングエッジは、同様に固定遅延及びジッタの影響を受けている。具体的には、受信信号DTrの各タイミングエッジが時間遅れの方向に変位している場合には、受信クロック信号RCKの各タイミングエッジも時間遅れの方向に同じ時間量で変位している。逆に、受信信号DTrの各タイミングエッジが時間進みの方向に変位している場合には、受信クロック信号RCKの各タイミングエッジも時間進みの方向に同じ時間量で変位している。従って、受信信号DTrの各タイミングエッジを、受信クロック信号RCKの各タイミングエッジでサンプリングする場合には、固定遅延及びジッタの影響を受けないことになる。
伝送システム2は、送信装置30と受信装置40とを備えてデータDTを伝送する。受信装置40は、図1の伝送システム1における受信装置20と同様の構成である。以下、図1の伝送システムにおける送信装置10と相違する点について説明し、同様な点については説明を省略する。
伝送システム4は、送信装置50と受信装置60とを備えてデータDTを伝送する。送信装置50は、図1の伝送システム1における送信装置10と同様の構成である。以下、図1の伝送システムにおける受信装置20と受信装置60が相違する点について説明し、同様な点については説明を省略する。受信装置60は、D−フリップフロップ61、XORゲート62、およびデータジッタ測定回路63を有する。D−フリップフロップ61およびXORゲート62は、図1のD−フリップフロップ21およびXORゲート22と同様であるので説明を省略する。
11 シフトレジスタ
12,22,32,35,62 XORゲート
13 XNORゲート
14,15,16,21,31,33,61 D−フリップフロップ
19,37 第2送信部
20,40,60 受信装置
34 インバータ
36 第1送信部
63 データジッタ測定回路
Claims (13)
- データ列を伝送する伝送システムであって、
前記データ列に含まれるデータを取得すべきタイミングを示す第1タイミングエッジと、当該データの値に応じた信号レベルのレベル信号とを有するエッジ有データ波形に成形した第1伝送信号を送信する送信装置と、
前記エッジ有データ波形の前記第1タイミングエッジにより指定されたタイミングで検出した前記信号レベルに応じたデータ値を出力する受信装置と、
を備え、
前記送信装置は、前記データ列に含まれる一部のデータを前記エッジ有データ波形に成形し、残りのデータを、前記第1タイミングエッジを有さず前記レベル信号を有するエッジ無データ波形に成形した前記第1伝送信号を送信する第1送信部と、
前記エッジ無データ波形のレベル信号を取得すべきタイミングを示す第2タイミングエッジを有する第2伝送信号を送信する第2送信部と、
を有し、
前記第1送信部は、前記データ列を入力信号として入力し、送信クロックのタイミングに応じて前記第1伝送信号である送信信号を出力するシフトレジスタを含み、
前記第2送信部は、前記シフトレジスタの出力の排他的論理和を出力するXORゲートと、前記送信信号の信号レベルが変化しない前記送信クロックのタイミングにおいて、信号レベルが変化する第2伝送信号である送信相補信号を出力するXNORゲート及びD−フリップフロップとを含む伝送システム。 - データ列を伝送する伝送システムであって、
前記データ列に含まれるデータを取得すべきタイミングを示す第1タイミングエッジと、当該データの値に応じた信号レベルのレベル信号とを有するエッジ有データ波形に成形した第1伝送信号を送信する送信装置と、
前記エッジ有データ波形の前記第1タイミングエッジにより指定されたタイミングで検出した前記信号レベルに応じたデータ値を出力する受信装置と、
を備え、
前記送信装置は、前記データ列に含まれる一部のデータを前記エッジ有データ波形に成形し、残りのデータを、前記第1タイミングエッジを有さず前記レベル信号を有するエッジ無データ波形に成形した前記第1伝送信号を送信する第1送信部と、
前記エッジ無データ波形のレベル信号を取得すべきタイミングを示す第2タイミングエッジを有する第2伝送信号を送信する第2送信部と、
を有し、
前記第1送信部は、送信クロックのタイミングで入力信号を入力する第1D−フリップフロップと、前記第1D−フリップフロップの出力と、外部の制御装置から入力される論理値との排他的論理和を送信信号として出力するXORゲートとを含み、
前記第2送信部は、第2D−フリップフロップと、前記送信クロックのタイミング毎に前記第2D−フリップフロップの論理値を反転させて前記第2D−フリップフロップの入力に返すインバータと、前記第2D−フリップフロップの出力と前記第1D−フリップフロップの出力との排他的論理和を送信相補信号として出力するXORゲートとを含む伝送システム。 - 前記受信装置は、前記エッジ無データ波形について、前記第2タイミングエッジにより指定されたタイミングで検出した前記信号レベルに応じたデータ値を出力する請求項1または2に記載の伝送システム。
- 前記第2送信部は、前記第1タイミングエッジを有さず前記第2タイミングエッジを有する前記第2伝送信号を送信する請求項1から3のいずれか一項に記載の伝送システム。
- 前記送信装置は、
前記第1送信部は、データが前のサイクルと同じ値であるサイクルについてはサイクル期間の間信号レベルを維持する前記エッジ無データ波形を送信し、データが前のサイクルと異なるサイクルについては前記第1タイミングエッジにおいて前のサイクルの信号レベルから当該データの値に応じた信号レベルに変化する前記エッジ有データ波形を前記第1伝送信号として送信し、
前記第2送信部は、データが前のサイクルと同じ値である各サイクルについて前記第2タイミングエッジにおいて信号レベルが変化する第2伝送信号を送信する
請求項1から4のいずれか一項に記載の伝送システム。 - 前記受信装置は、
前記第1伝送信号および前記第2伝送信号から、前記第1タイミングエッジおよび前記第2タイミングエッジを有する受信クロックを生成するクロック生成部と、
前記受信クロックにより指定されたタイミングで前記第1伝送信号を取得して前記データ列のデータ値を出力するデータ取得部と
を有する請求項1から5のいずれか一項に記載の伝送システム。 - 前記データ列に含まれる各データは2値のデータであり、
前記第1送信部は、データが前のサイクルと同じ値であるサイクルについては前のサイクルと同じ論理値であり、データが前のサイクルと異なるサイクルについては前のサイクルと反転した論理値の前記第1伝送信号を送信し、
前記第2送信部は、データが前のサイクルと同じ値であるサイクルについては前のサイクルと反転した論理値であり、データが前のサイクルと異なるサイクルについては前のサイクルと同じ論理値の前記第2伝送信号を送信する
請求項1から5のいずれか一項に記載の伝送システム。 - 前記受信装置は、
前記第1伝送信号および前記第2伝送信号の排他的論理和により前記第1タイミングエッジおよび前記第2タイミングエッジを有する受信クロックを生成するクロック生成部と、
前記受信クロックにより指定されたタイミングで前記第1伝送信号を取得して前記データ列のデータ値を出力するデータ取得部と
を有する請求項7に記載の伝送システム。 - データ列を伝送する送信装置であって、
前記データ列に含まれる各データのうち一部のデータについて、当該データを取得すべきタイミングを示す第1タイミングエッジと、当該データの値に応じた信号レベルのレベル信号とを有するエッジ有データ波形に成形し、残りのデータについて、前記第1タイミングエッジを有さず前記レベル信号を有するエッジ無データ波形に成形した第1伝送信号を送信する第1送信部と、
前記エッジ無データ波形のレベル信号を取得すべきタイミングを示す第2タイミングエッジを有し、前記第1タイミングエッジを有しない第2伝送信号を送信する第2送信部と
を備え、
前記第1送信部は、前記データ列を入力信号として入力し、送信クロックのタイミングに応じて前記第1伝送信号である送信信号を出力するシフトレジスタを有し、
前記第2送信部は、前記シフトレジスタの出力の排他的論理和を出力するXORゲートと、前記送信信号の信号レベルが変化しない前記送信クロックのタイミングにおいて、信号レベルが変化する第2伝送信号である送信相補信号を出力するXNORゲート及びD−フリップフロップとを有する送信装置。 - データ列を伝送する送信装置であって、
前記データ列に含まれる各データのうち一部のデータについて、当該データを取得すべきタイミングを示す第1タイミングエッジと、当該データの値に応じた信号レベルのレベル信号とを有するエッジ有データ波形に成形し、残りのデータについて、前記第1タイミングエッジを有さず前記レベル信号を有するエッジ無データ波形に成形した第1伝送信号を送信する第1送信部と、
前記エッジ無データ波形のレベル信号を取得すべきタイミングを示す第2タイミングエッジを有し、前記第1タイミングエッジを有しない第2伝送信号を送信する第2送信部と
を備え、
前記第1送信部は、送信クロックのタイミングで入力信号を入力する第1D−フリップフロップと、前記第1D−フリップフロップの出力と、外部の制御装置から入力される論理値との排他的論理和を送信信号として出力するXORゲートとを有し、
前記第2送信部は、第2D−フリップフロップと、前記送信クロックのタイミング毎に前記第2D−フリップフロップの論理値を反転させて前記第2D−フリップフロップの入力に返すインバータと、前記第2D−フリップフロップの出力と前記第1D−フリップフロップの出力との排他的論理和を送信相補信号として出力するXORゲートとを有する送信装置。 - データ列を受信する受信装置であって、
請求項1から10の何れか一項に記載の送信装置から第1伝送信号を入力する入力部と、
前記エッジ有データ波形について、前記第1タイミングエッジにより指定されたタイミングで検出した前記信号レベルに応じたデータ値を出力する受信部と
を備える受信装置。 - データ列を伝送する伝送方法であって、
前記データ列に含まれる各データのうち一部のデータについて、当該データを取得すべきタイミングを示す第1タイミングエッジと、当該データの値に応じた信号レベルのレベル信号とを有するエッジ有データ波形に成形し、残りのデータについて、前記第1タイミングエッジを有さず前記レベル信号を有するエッジ無データ波形に成形した第1伝送信号を送信する送信段階と、
前記エッジ有データ波形について、前記第1タイミングエッジにより指定されたタイミングで検出した前記信号レベルに応じたデータ値を出力する受信段階と
を備え、
前記送信段階は、前記データ列に含まれる一部のデータを前記エッジ有データ波形に成形し、残りのデータを、前記第1タイミングエッジを有さず前記レベル信号を有するエッジ無データ波形に成形した前記第1伝送信号を送信する第1送信段階と、
前記エッジ無データ波形のレベル信号を取得すべきタイミングを示す第2タイミングエッジを有する第2伝送信号を送信する第2送信段階と、
を有し、
前記第1送信段階は、前記データ列を入力信号として入力し、送信クロックのタイミングに応じて前記第1伝送信号である送信信号を出力する送信信号出力段階を含み、
前記第2送信段階は、前記送信信号出力段階の出力の排他的論理和を出力する排他的論理和出力段階と、前記送信信号の信号レベルが変化しない前記送信クロックのタイミングにおいて、信号レベルが変化する第2伝送信号である送信相補信号を出力する送信相補信号出力段階とを含む伝送方法。 - データ列を伝送する伝送方法であって、
前記データ列に含まれる各データのうち一部のデータについて、当該データを取得すべきタイミングを示す第1タイミングエッジと、当該データの値に応じた信号レベルのレベル信号とを有するエッジ有データ波形に成形し、残りのデータについて、前記第1タイミングエッジを有さず前記レベル信号を有するエッジ無データ波形に成形した第1伝送信号を送信する送信段階と、
前記エッジ有データ波形について、前記第1タイミングエッジにより指定されたタイミングで検出した前記信号レベルに応じたデータ値を出力する受信段階と
を備え、
前記送信段階は、前記データ列に含まれる一部のデータを前記エッジ有データ波形に成形し、残りのデータを、前記第1タイミングエッジを有さず前記レベル信号を有するエッジ無データ波形に成形した前記第1伝送信号を送信する第1送信段階と、
前記エッジ無データ波形のレベル信号を取得すべきタイミングを示す第2タイミングエッジを有する第2伝送信号を送信する第2送信段階と、
を有し、
前記第1送信段階は、送信クロックのタイミングで入力信号を入力する入力段階と、前記入力段階からの出力と、外部の制御装置から入力される論理値との排他的論理和を送信信号として出力する送信信号出力段階とを含み、
前記第2送信段階は、送信クロックを入力する送信クロック入力段階と、前記送信クロックのタイミング毎に前記送信クロック入力段階の論理値を反転させて前記送信クロック入力段階に返す反転段階と、前記送信クロック入力段階の出力と前記入力段階からの出力との排他的論理和を送信相補信号として出力する送信相補信号出力段階とを含む伝送方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/770,742 | 2007-06-29 | ||
US11/770,742 US8155215B2 (en) | 2007-06-29 | 2007-06-29 | Transmission system, transmitter, receiver, and transmission method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009017548A JP2009017548A (ja) | 2009-01-22 |
JP5291395B2 true JP5291395B2 (ja) | 2013-09-18 |
Family
ID=40357809
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008163319A Expired - Fee Related JP5291395B2 (ja) | 2007-06-29 | 2008-06-23 | 伝送システム、送信装置、受信装置、及び、伝送方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8155215B2 (ja) |
JP (1) | JP5291395B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7844020B2 (en) * | 2007-06-08 | 2010-11-30 | Advantest Corporation | Transmission system, transmitter, receiver, and transmission method |
JP6257391B2 (ja) * | 2014-03-17 | 2018-01-10 | オリンパス株式会社 | 内視鏡システム |
JP7007809B2 (ja) * | 2017-03-24 | 2022-02-10 | シナプティクス・ジャパン合同会社 | デジタル信号伝送装置、クロック信号伝送装置、及び、受信回路 |
US20230146120A1 (en) * | 2021-11-05 | 2023-05-11 | Samsung Display Co., Ltd. | Dc balanced transition encoding |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63257347A (ja) * | 1987-04-15 | 1988-10-25 | Hitachi Ltd | 復調方式 |
JPH06104936A (ja) * | 1992-09-18 | 1994-04-15 | Hitachi Ltd | 信号伝送方法と信号伝送回路 |
JPH10322404A (ja) * | 1997-05-19 | 1998-12-04 | Sharp Corp | シリアルデータ通信方法および装置 |
JP3526541B2 (ja) * | 2000-02-28 | 2004-05-17 | 松下電器産業株式会社 | 半導体集積回路装置およびそのデータ入出力部 |
US6509801B1 (en) * | 2001-06-29 | 2003-01-21 | Sierra Monolithics, Inc. | Multi-gigabit-per-sec clock recovery apparatus and method for optical communications |
JP4269855B2 (ja) * | 2003-09-05 | 2009-05-27 | ソニー株式会社 | データ受信装置 |
JP2005142615A (ja) * | 2003-11-04 | 2005-06-02 | Yaskawa Electric Corp | マンチェスタ符号データ受信装置 |
US7496137B2 (en) * | 2005-05-25 | 2009-02-24 | Advantest Corporation | Apparatus for measuring jitter and method of measuring jitter |
-
2007
- 2007-06-29 US US11/770,742 patent/US8155215B2/en not_active Expired - Fee Related
-
2008
- 2008-06-23 JP JP2008163319A patent/JP5291395B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20090103672A1 (en) | 2009-04-23 |
JP2009017548A (ja) | 2009-01-22 |
US8155215B2 (en) | 2012-04-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9577815B1 (en) | Clock data alignment system for vector signaling code communications link | |
KR20210139388A (ko) | 다상 클록 듀티 사이클 및 스큐 측정 및 보정 | |
JP3857696B2 (ja) | 半導体集積回路およびその検査方法 | |
KR102384609B1 (ko) | 멀티 레인 데이터 수신기의 클럭 데이터 복구 | |
US7869544B2 (en) | System for measuring an eyewidth of a data signal in an asynchronous system | |
CN110520815A (zh) | 加精确时间戳的方法和*** | |
US8842793B2 (en) | Communication circuit and method of adjusting sampling clock signal | |
US7844020B2 (en) | Transmission system, transmitter, receiver, and transmission method | |
JP5291395B2 (ja) | 伝送システム、送信装置、受信装置、及び、伝送方法 | |
Bartley et al. | Delay window blind oversampling clock and data recovery algorithm with wide tracking range | |
US20120014427A1 (en) | Methods and Apparatus for Determining a Phase Error in Signals | |
US10033523B1 (en) | Circuit for and method of measuring latency in an integrated circuit | |
US9509491B2 (en) | Data reception apparatus and method of determining identical-value bit length in received bit string | |
JP2022519139A (ja) | Adcサンプリングデータ識別方法及びシステム、集積回路及び復号装置 | |
JP2015046715A (ja) | 通信回路及び情報処理装置 | |
JP5369524B2 (ja) | クロック・データ・リカバリ回路 | |
JP2017508321A (ja) | 複数の相関器使用による送信信号および周波数オフセットの判定 | |
US7660364B2 (en) | Method of transmitting serial bit-stream and electronic transmitter for transmitting a serial bit-stream | |
US7321647B2 (en) | Clock extracting circuit and clock extracting method | |
KR20210133799A (ko) | 클럭 및 데이터 복구 장치를 포함하는 데이터 송수신 시스템 및 이의 동작방법 | |
TW201813315A (zh) | 時脈校正方法、參考時脈產生方法、時脈校正電路以及參考時脈產生電路 | |
US20240133953A1 (en) | Determination device, test system, and generation device | |
KR0157923B1 (ko) | 맨체스터코드의 디코딩 장치 | |
TW201714033A (zh) | 時脈校正方法、參考時脈產生方法、時脈校正電路以及參考時脈產生電路 | |
Sastry et al. | HDL design architecture for compatible multichannel multi-frequency rate serial bit error rate tester (BERT) ASIC IP core for testing of high speed wireless system products/applications |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110420 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121005 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121016 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121115 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130604 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130607 |
|
LAPS | Cancellation because of no payment of annual fees |