JP5749301B2 - ダイナミックバイアスを有するrfバッファ回路 - Google Patents
ダイナミックバイアスを有するrfバッファ回路 Download PDFInfo
- Publication number
- JP5749301B2 JP5749301B2 JP2013159885A JP2013159885A JP5749301B2 JP 5749301 B2 JP5749301 B2 JP 5749301B2 JP 2013159885 A JP2013159885 A JP 2013159885A JP 2013159885 A JP2013159885 A JP 2013159885A JP 5749301 B2 JP5749301 B2 JP 5749301B2
- Authority
- JP
- Japan
- Prior art keywords
- buffer circuit
- mode
- circuit
- bias
- setting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
- H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
- H03K17/6872—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor using complementary field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
- H03K19/00361—Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Amplifiers (AREA)
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Description
なお、以下に、出願当初の特許請求の範囲に記載された発明を付記する。
[C1]第1及び第2のトランジスタと、
前記第1及び第2のトランジスタにまたがるバッファされた出力電圧が、前記第1及び第2のトランジスタの一方又は他方での入力電圧スイング状態に基づいて、前記第1及び第2のトランジスタの入力端子での発振電圧と実質的に同相である(in-phase)か、又は前記発振電圧と実質的に同相でない(out of phase)ダイナミックバイアス回路と、
を備えたRFバッファ回路。
[C2]VCOコア回路の出力に結合するRFバッファ回路であって、2つのバッファ回路部分を含み、各バッファ回路部分が、
複数の入力端子でのハイスイングモード状態及びロウスイングモード状態を検出する手段と、
出力端子での電圧をバイアス入力端子での電圧に位相合わせするために、前記RFバッファ回路のバイアス電圧をコントロールすることにより、前記検出されたスイングモード状態に応答する手段と、
を備えるRFバッファ回路。
[C3]前記検出する手段は、振幅検出器/コントローラを含む
C2のRFバッファ回路。
[C4]前記応答する手段は、第1のトランジスタ及び第2のトランジスタにそれぞれ接続された第1のスイッチング回路及び第2のスイッチング回路を含む
C2のRFバッファ回路。
[C5]前記第1のスイッチング回路は前記第1のトランジスタのソースに接続され、前記第2のスイッチング回路は前記第2のトランジスタのソースに接続されている
C4のRFバッファ回路。
[C6]前記第1のスイッチング回路は、ハイスイングモード状態の最中にグラウンド電位のポイントにスイッチされ、ロウスイングモード状態の最中にバイアス電位の第1のソースにスイッチされる
C5のRFバッファ回路。
[C7]前記第2のスイッチング回路は、ハイスイングモード状態の最中にバイアス電位の第2のソースにスイッチされ、ロウスイングモード状態の最中にグラウンドにスイッチされる
C5のRFバッファ回路。
[C8]前記応答する手段は、それぞれ第1及び第2のトランジスタのゲートで印加されるバイアス電位を変化させる手段をさらに含む
C4のRFバッファ回路。
[C9]前記変化させる手段は、それぞれ第1の抵抗及び第2の抵抗を介して対応する第1及び第2のトランジスタのゲートで接続された第1の可変バイアスソース及び第2の可変バイアスソースをさらに備える
C8のRFバッファ回路。
[C10]前記変化させる手段は、第1のスイッチブロック及び第2のスイッチブロックを備える
C8のRFバッファ回路。
[C11]前記第1のスイッチブロックは、ハイスイングモード状態の最中にグラウンドにスイッチされ、ロウスイングモード状態の最中にバイアス電位の第1のソースの半分の電圧にスイッチされる
C10のRFバッファ回路。
[C12]前記第2のスイッチブロックは、ハイスイングモード状態の最中にバイアス電位の前記第1のソースの電圧にスイッチされ、ロウスイングモード状態の最中にバイアス電位の前記第1のソースの半分の電圧にスイッチされる
C10のRFバッファ回路。
[C13]前記RFバッファ回路への入力は、差動発振電圧信号のペアである
C3のRFバッファ回路。
[C14]前記振幅検出器/コントローラは、コンパレータを備える
C3のRFバッファ回路。
[C15]前記振幅検出器/コントローラは、コンパレータ、プロセッサ、メモリ及び可変閾値発生器を備える
C2のRFバッファ回路。
[C16]それぞれ第1及び第2の発振電圧が印加されるそれぞれの入力端子を有する第1及び第2の回路部分を備えたRFバッファ回路であって、
各回路部分が、
直列に結合された第1及び第2のトランジスタであって、バッファされた発振出力電圧を与える前記バッファ回路の第1の出力端子で、前記第1のトランジスタの第1の出力端子が前記第2のトランジスタの第1の出力端子に結合された第1及び第2のトランジスタと、
前記入力端子と前記第1及び第2のトランジスタのそれぞれのゲート端子との間に結合された第1及び第2のキャパシタと、
前記バッファされた発振出力電圧を前記第1及び第2のトランジスタのゲート端子での発振電圧に位相合わせするために、前記第1のトランジスタの第2の出力端子及び前記第2のトランジスタの第2の出力端子をダイナミックにバイアスするダイナミックバイアス回路と、
を備えたRFバッファ回路。
[C17]前記ダイナミックバイアス回路は、
バイアス電位の第1のソースとグラウンド電位のポイントとの間で、前記第1のトランジスタの前記第2の出力端子をスイッチする第1のスイッチと、
バイアス電位の第2のソースとグラウンド電位のポイントとの間で、前記第2のトランジスタの前記第2の出力端子をスイッチする第2のスイッチと、
を備え、
ハイスイングモード状態の最中に、前記第1のスイッチは前記グラウンド電位のポイントにスイッチされ、前記第2のスイッチは前記バイアス電位の第2のソースにスイッチされ、ロウスイングモード状態の最中に、前記第1のスイッチは前記バイアス電位の第1のソースにスイッチされ、前記第2のスイッチは前記グラウンド電位のポイントにスイッチされる
C16のRFバッファ回路。
[C18]前記入力端子での前記第1及び第2の発振電圧は、差動電圧のペアである
C16のRFバッファ回路。
[C19]それぞれ第1及び第2の発振電圧が印加されるそれぞれの入力端子を有する第1及び第2の回路部分を備えたRFバッファ回路であって、
各回路部分が、
直列に結合された第1及び第2のMOSデバイスであって、バッファされた発振出力電圧を与える前記RFバッファ回路の第1の出力端子で、前記第1のMOSデバイスの第1の出力端子が前記第2のMOSデバイスの第1の出力端子に結合された第1及び第2のMOSデバイスと、
前記入力端子と前記第1及び第2のMOSデバイスのそれぞれのゲート端子との間に結合された第1及び第2のキャパシタと、
前記第1及び第2のMOSデバイスの第2の端子に結合されたダイナミックバイアス回路と、
を備え、
ハイスイングモード状態の最中に、前記第1のMOSデバイスの第2の出力端子がロウ電位の第1のレベルにバイアスされ、前記第2のMOSデバイスの第2の出力端子がハイ電位の第1のレベルにバイアスされ、
ロウスイングモード状態の最中に、前記第1のMOSデバイスの第2の出力端子がハイ電位の第2のレベルにバイアスされ、前記第1のMOSデバイスの第2の出力がロウ電位の第2のレベルにバイアスされる
RFバッファ回路。
[C20]前記ハイスイングモード状態の最中に、前記第1のMOSデバイスのゲートは第1のバイアスパスを通してロウ電位の第3のレベルに結び付けられ、前記第2のMOSデバイスのゲートは第2のバイアスパスを通してバイアス電位の第3のソースに結び付けられ、
前記ロウスイングモード状態の最中に、前記第1のMOSデバイスのゲートは前記第1のバイアスパスを通してハイ電位の第4のレベルに結び付けられ、前記第2のMOSデバイスのゲートは前記第2のバイアスパスを通してハイ電位の第4のレベルに結び付けられる
C19のRFバッファ回路。
[C21]前記第1及び第2のバイアスパスは、それぞれ抵抗エレメントを含む
C20のRFバッファ回路。
[C22]前記ロウ電位の第1、第2及び第3のレベルは、それぞれグラウンド電位であり、
前記ハイ電位の第1、第2及び第3のレベルは、V DD に等しい電位のレベルであり、前記ハイ電位の第4のレベルは、実質的にV DD /2である
C20のRFバッファ回路。
[C23]前記ハイ及びロウスイングモード状態を検出し、前記第1及び第2のMOSデバイスのダイナミックバイアスをコントロールする振幅検出器/コントローラをさらに備えた
C20のRFバッファ回路。
[C24]前記第1のMOSデバイスはPMOSデバイスであり、前記第2のMOSデバイスはNMOSデバイスである
C19のRFバッファ回路。
[C25]前記入力端子での前記第1及び第2の発振電圧は、差動電圧のペアである
C19のRFバッファ回路。
[C26]前記バイアス電位の第1及び第2のソースは、バイアス電位のコモンソースである
C19のRFバッファ回路。
[C27]前記第1及び第2の差動電圧を与えるVCOコア回路を、それとの組み合わせでさらに備える
C19のRFバッファ回路。
[C28]前記RFバッファ回路は、単一のCMOS集積回路上に形成されている
C19のRFバッファ回路。
[C29]前記RFバッファ回路は、無線通信デバイスの一部である
C19のRFバッファ回路。
Claims (52)
- 出力信号を出力するバッファ回路のバイアス回路の動作モードを設定することを備え、前記動作モードが第1の動作モードと第2の動作モードとのうちの1つに設定される、方法であって、
前記出力信号は、前記動作モードが前記第1のモードである場合、前記バッファ回路によって受信された入力信号と実質的に同相であり、
前記出力信号は、前記動作モードが前記第2のモードである場合、前記入力信号と実質的に同相でない、方法。 - 前記動作モードは、前記入力信号の振幅に基づいて設定される、請求項1に記載の方法。
- 前記動作モードは、前記入力信号と閾値とを比較するように構成されたコンパレータによって供給されたコンパレータ出力信号に基づいて設定される、請求項1に記載の方法。
- 前記動作モードは、コントローラによって供給されたコントローラ出力信号に基づいて設定される、請求項1に記載の方法。
- 前記動作モードは、前記入力信号に関連づけられた値と閾値との比較に基づいて設定される、請求項1に記載の方法。
- 前記入力信号に関連づけられた値は、前記入力信号の平均電圧レベルに基づいている、請求項5に記載の方法。
- 第1の動作モードおよび第2の動作モードに設定可能なバイアス回路を備えるバッファ回路であって、
前記バッファ回路の出力電圧は、前記第1の動作モード中、前記バッファ回路において受信された発振入力電圧と実質的に同相であり、
前記出力電圧は、前記第2の動作モード中、前記発振入力電圧と実質的に同相でない、バッファ回路。 - 前記バッファ回路は無線周波数(RF)バッファ回路であり、前記発振入力電圧は、電圧制御発振器(VCO)コアから受信される、請求項7に記載のバッファ回路。
- 前記バイアス回路の設定を前記第1のモードと前記第2のモードとのうちの1つに設定するように動作可能なコントローラをさらに備える、請求項7に記載のバッファ回路。
- 前記コントローラは、前記バイアス回路の設定を前記バッファ回路において受信された入力電圧に基づいて設定する、請求項9に記載のバッファ回路。
- 前記コントローラは、前記バイアス回路の設定を設定するために前記発振入力電圧と閾値とを比較するように構成されたコンパレータを含む、請求項9に記載のバッファ回路。
- 第1のトランジスタと第2のトランジスタとをさらに備え、前記第1のトランジスタのドレイン端子および前記第2のトランジスタのドレイン端子は、前記出力電圧に関連づけられる、請求項7に記載のバッファ回路。
- 前記バイアス回路は集積回路に含まれる、請求項7に記載のバッファ回路。
- 前記集積回路は、セルラーフォン、ラップトップ、パーソナルデジタルアシスタント(PDA)、およびネットブックのうちの1つに組み込まれる、請求項13に記載のバッファ回路。
- 前記集積回路は、符号分割多元接続(CDMA)、ワイドバンド符号分割多元接続(WCDMA)、移動体通信のための全世界システム(GSM)、ロングタームエボリューション(LTE)、およびBluetoothのうちの1つの少なくとも1つを使用して通信するように構成された通信デバイスに組み込まれる、請求項13に記載のバッファ回路。
- バッファ回路のバイアス設定を設定するための手段であって、前記バイアス設定は、第1のモードと第2のモードとのうちの1つを備える動作モードに基づいて設定される、手段と、
前記設定に基づいて、前記バッファ回路の第1のトランジスタと第2のトランジスタとをバイアスするための手段と
を備える装置であって、前記第1のトランジスタおよび前記第2のトランジスタに関連づけられた出力は、前記設定が前記第1のモードに基づいて設定された場合、前記バッファ回路において受信された入力と実質的に同相であり、前記設定が前記第2のモードに基づいて設定された場合、前記バッファ回路において受信された入力と実質的に同相でない、装置。 - 前記設定が前記第1のモードに基づいて設定された場合、前記出力は、前記設定が前記第2のモードに設定された場合の前記出力と比較して、約180度位相がずれている、請求項16に記載の装置。
- 前記動作モードに基づいて前記第1のトランジスタのソース端子の第1の電位を選択するための手段をさらに備える、請求項16に記載の装置。
- 前記第1の電位を選択するための手段は、少なくとも1つのスイッチを備える、請求項18に記載の装置。
- 前記第1の電位は、バイアス電位とグラウンド電位とのうちの1つを備える、請求項19に記載の装置。
- 前記動作モードに基づいて前記第2のトランジスタのソース端子の第2の電位を選択するための手段をさらに備える、請求項19に記載の装置。
- 前記第1のモードの場合、前記第1の電位はグラウンド電位を備え、前記第2の電位はバイアス電位を備える、請求項21に記載の装置。
- プロセッサ実行可能な命令を備える非一時的なコンピュータ可読媒体であって、前記命令は、プロセッサによって実行されると、前記プロセッサに、
バッファ回路のバイアス回路の動作モードを第1の動作モードと第2の動作モードとのうちの1つに設定させ、
前記バイアス回路が前記第1の動作モードである場合の前記バッファ回路の出力は、前記バッファ回路によって受信された入力信号と実質的に同相であり、前記バイアス回路が前記第2の動作モードである場合の前記バッファ回路の出力は、前記バッファ回路によって受信された入力信号と実質的に同相でない、非一時的なコンピュータ可読媒体。 - 前記動作モードは、前記バッファ回路によって受信された発振入力信号に基づいて設定される、請求項23に記載の非一時的なコンピュータ可読媒体。
- 前記プロセッサによって実行されると、前記プロセッサに、前記バッファ回路において受信された発振入力信号の値が閾値を超えているかどうかを判定させる、プロセッサ実行可能な命令をさらに備える、請求項23に記載の非一時的なコンピュータ可読媒体。
- 前記発振入力信号の値は、前記発振入力信号の平均振幅レベルを備える、請求項25に記載の非一時的なコンピュータ可読媒体。
- 前記動作モードを設定することは、
前記バッファ回路の第1のトランジスタのゲートを、第1のバイアスパスを介して、第1の電位に設定することと、
前記バッファ回路の第2のトランジスタのゲートを、第2のバイアスパスを介して、第2の電位に設定することと
を備える、請求項23に記載の非一時的なコンピュータ可読媒体。 - 前記第1の動作モード中、前記第1の電位は、グラウンド電位であり、前記第2の電位は、バイアス電位であり、
前記第2の動作モード中、前記第1の電位は、前記バイアス電位の半分であり、前記第2の電位は、前記バイアス電位の半分である、請求項27に記載の非一時的なコンピュータ可読媒体。 - コントローラによって、バッファ回路のバイアス回路を、前記バッファ回路において受信された発振入力電圧の振幅に基づき、第1の設定または第2の設定に設定することを備える方法であって、
前記バッファ回路の出力電圧は、前記バイアス回路を前記第1の設定に設定することに応答して、前記発振入力電圧と実質的に同相であり、前記バッファ回路の出力電圧は、前記バイアス回路を前記第2の設定に設定することに応答して、前記発振入力電圧と実質的に同相でない、方法。 - 前記発振入力電圧の振幅を検出することをさらに備える、請求項29に記載の方法。
- 前記発振入力電圧の振幅の平均値を決定することをさらに備える、請求項29に記載の方法。
- 前記発振入力電圧の振幅に関連づけられた値を閾値と比較することをさらに備える、請求項29に記載の方法。
- 前記発振入力電圧の振幅に関連づけられた値と閾値との比較に基づいてロジックレベル出力を発生させることをさらに備える、請求項29に記載の方法。
- 位相ノイズ、電力消費、およびチューニングレンジのうちの少なくとも1つに基づいて閾値を発生させることをさらに備える、請求項29に記載の方法。
- 前記第1の設定と前記第2の設定とのうちの1つを選択することをさらに備え、前記バッファ回路の前記出力電圧は、前記バッファ回路の前記バイアス回路が前記第2の設定に設定された場合、前記発振入力電圧と実質的に同相でない、請求項29に記載の方法。
- バッファ回路のバイアス回路の設定を前記バッファ回路において受信された入力信号に基づいて設定するように構成されたコントローラを備える装置であって、
前記バッファ回路の出力信号は、前記設定が前記バッファ回路の第1の動作モードに関連づけられている場合、前記入力信号と実質的に同相であり、
前記出力信号は、前記設定が前記バッファ回路の第2の動作モードに関連づけられている場合、前記信号と実質的に同相でない、装置。 - 前記コントローラは、前記入力信号と閾値とを比較するように構成されたコンパレータを備え、前記バイアス回路の設定は、前記コンパレータのコンパレータ出力に少なくとも部分的に基づいて設定される、請求項36に記載の装置。
- 前記コンパレータ出力は、前記バッファ回路において受信された前記入力信号と閾値との間の比較に基づいている、請求項37に記載の装置。
- 前記コントローラは、閾値を発生させるように構成された閾値発生器をさらに備え、前記バイアス回路の設定は、前記閾値に少なくとも部分的に基づいて設定される、請求項37に記載の装置。
- 前記コントローラは、前記バッファ回路において受信された前記入力信号に基づいて前記バイアス回路の設定を設定するように構成されたプロセッサを備える、請求項36に記載の装置。
- 前記プロセッサは、閾値を制御し、前記閾値は、前記バイアス回路の設定を決定するために、前記入力信号の値と比較される、請求項40に記載の装置。
- バッファ回路のバイアス回路に関連づけられた動作モードを決定するための手段であって、前記動作モードは第1のモードと第2のモードとのうちの1つを含む、決定するための手段と、
前記バッファ回路の前記バイアス回路に、前記第1のモードと前記第2のモードとのうちの1つで動作することを可能にさせるための手段と
を備える装置であって、前記バイアス回路が前記第1のモードで動作する場合、前記バッファ回路の出力信号は、前記バッファ回路によって受信された入力信号と実質的に同相であり、
前記出力信号は、前記バイアス回路が前記第2のモードで動作する場合、前記入力信号と実質的に同相でない、装置。 - 前記入力信号の振幅を検出するための手段をさらに備える、請求項42に記載の装置。
- 閾値に関連づけられたコマンドを受信するための手段をさらに備える、請求項43に記載の装置。
- 前記受信されたコマンドに基づいて前記閾値を発生させるための手段をさらに備える、請求項44に記載の装置。
- 比較結果を生成するために前記入力信号に関連づけられた値を閾値と比較するための手段をさらに備える、請求項42に記載の装置。
- 前記比較結果に基づいて前記第1のモードと前記第2のモードとのうちの1つを選択するための手段をさらに備える、請求項46に記載の装置。
- プロセッサ実行可能な命令を備える非一時的なコンピュータ可読媒体であって、前記命令は、プロセッサによって実行されると、前記プロセッサに、
バッファ回路のバイアス回路に関連づけられた動作モードを決定させ、前記動作モードは、第1のモードと第2のモードとのうちの1つを含み、
前記バッファ回路の前記バイアス回路に前記決定された動作モードで動作させるためのイネーブル信号を供給させ、
前記バイアス回路が前記第1のモードで動作する場合、前記バッファ回路の出力信号は、前記バッファ回路によって受信された入力信号と実質的に同相であり、
前記バイアス回路が前記第2のモードで動作する場合、前記出力信号は、前記入力信号と実質的に同相でない、非一時的なコンピュータ可読媒体。 - 前記動作モードは、前記入力信号に基づいて決定される、請求項48に記載の非一時的なコンピュータ可読媒体。
- 前記バッファ回路は、第1の部分と第2の部分とを含み、前記第1の部分は、第1のトランジスタと第2のトランジスタとを含み、前記バイアス回路は、前記イネーブル信号に応答して、前記第1のトランジスタと前記第2のトランジスタとのうちの1つに関連づけられた少なくとも1つのスイッチをアクティブにする、請求項48に記載の非一時的なコンピュータ可読媒体。
- 前記プロセッサによって実行されると、前記プロセッサに、前記入力信号と閾値との間の比較に基づいた比較結果を受信させる、プロセッサ実行可能な命令をさらに備える、請求項48に記載の非一時的なコンピュータ可読媒体。
- 前記比較はコンパレータによって実行される、請求項51に記載の非一時的なコンピュータ可読媒体。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/603,379 US8149023B2 (en) | 2009-10-21 | 2009-10-21 | RF buffer circuit with dynamic biasing |
US12/603,379 | 2009-10-21 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012535391A Division JP5336001B2 (ja) | 2009-10-21 | 2010-10-21 | ダイナミックバイアスを有するrfバッファ回路 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014225506A Division JP5960228B2 (ja) | 2009-10-21 | 2014-11-05 | ダイナミックバイアスを有するrfバッファ回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013243765A JP2013243765A (ja) | 2013-12-05 |
JP5749301B2 true JP5749301B2 (ja) | 2015-07-15 |
Family
ID=43399435
Family Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012535391A Expired - Fee Related JP5336001B2 (ja) | 2009-10-21 | 2010-10-21 | ダイナミックバイアスを有するrfバッファ回路 |
JP2013159885A Expired - Fee Related JP5749301B2 (ja) | 2009-10-21 | 2013-07-31 | ダイナミックバイアスを有するrfバッファ回路 |
JP2014225506A Expired - Fee Related JP5960228B2 (ja) | 2009-10-21 | 2014-11-05 | ダイナミックバイアスを有するrfバッファ回路 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012535391A Expired - Fee Related JP5336001B2 (ja) | 2009-10-21 | 2010-10-21 | ダイナミックバイアスを有するrfバッファ回路 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014225506A Expired - Fee Related JP5960228B2 (ja) | 2009-10-21 | 2014-11-05 | ダイナミックバイアスを有するrfバッファ回路 |
Country Status (7)
Country | Link |
---|---|
US (2) | US8149023B2 (ja) |
EP (1) | EP2491656B1 (ja) |
JP (3) | JP5336001B2 (ja) |
KR (2) | KR101435550B1 (ja) |
CN (2) | CN104168008B (ja) |
TW (1) | TW201136163A (ja) |
WO (1) | WO2011050214A1 (ja) |
Families Citing this family (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8149023B2 (en) * | 2009-10-21 | 2012-04-03 | Qualcomm Incorporated | RF buffer circuit with dynamic biasing |
TWI429197B (zh) * | 2010-07-30 | 2014-03-01 | Mstar Semiconductor Inc | 多模態的傳送輸出電路 |
US8436660B2 (en) * | 2010-08-27 | 2013-05-07 | Mosys, Inc. | Voltage-mode driver with equalization |
JP5356444B2 (ja) | 2011-03-17 | 2013-12-04 | 株式会社東芝 | バッファ回路、伝送回路および無線通信装置 |
US8525549B1 (en) * | 2012-02-23 | 2013-09-03 | International Business Machines Corporation | Physical unclonable function cell and array |
US9331012B2 (en) | 2012-03-08 | 2016-05-03 | International Business Machines Corporation | Method for fabricating a physical unclonable interconnect function array |
US20140162573A1 (en) * | 2012-12-07 | 2014-06-12 | Anayas360.Com, Llc | Adaptive tuning voltage buffer for millimeter-wave multi-channel frequency synthesizer example embodiments |
CN103107772B (zh) * | 2012-12-21 | 2015-04-15 | 清华大学深圳研究生院 | 具有良好相位噪声性能的压控振荡器及电路 |
US9041440B2 (en) * | 2013-03-01 | 2015-05-26 | Purdue Research Foundation | Graphene-based frequency tripler |
US8928382B1 (en) * | 2013-03-15 | 2015-01-06 | Altera Corporation | Multiple gate semiconductor devices and their applications |
EP2779456B1 (en) * | 2013-03-15 | 2018-08-29 | Dialog Semiconductor B.V. | Method for reducing overdrive need in mos switching and logic circuit |
US8766674B1 (en) * | 2013-03-15 | 2014-07-01 | Qualcomm Incorporated | Current-mode buffer with output swing detector for high frequency clock interconnect |
CN104063030A (zh) * | 2013-03-22 | 2014-09-24 | 鸿富锦精密电子(天津)有限公司 | 开机电路 |
WO2015001371A1 (en) * | 2013-07-03 | 2015-01-08 | Freescale Semiconductor, Inc. | Emitter follower buffer with reverse-bias protection |
DE102013213981A1 (de) * | 2013-07-17 | 2015-01-22 | Rohde & Schwarz Gmbh & Co. Kg | Spule für Schalteinrichtung mit hoher Hochfrequenzleistung |
US9166588B2 (en) | 2014-01-20 | 2015-10-20 | Globalfoundires Inc. | Semiconductor device including enhanced variability |
US9680465B2 (en) * | 2014-08-21 | 2017-06-13 | Cypress Semiconductor Corporation | Switching circuit |
US9774324B2 (en) * | 2014-12-05 | 2017-09-26 | Intel Corporation | Biasing scheme for high voltage circuits using low voltage devices |
KR101704185B1 (ko) | 2015-04-14 | 2017-02-07 | 현대자동차주식회사 | 하이브리드 차량의 직류변환장치 제어 시스템 및 방법 |
US9473120B1 (en) * | 2015-05-18 | 2016-10-18 | Qualcomm Incorporated | High-speed AC-coupled inverter-based buffer with replica biasing |
KR101704711B1 (ko) | 2015-12-10 | 2017-02-08 | 연세대학교 산학협력단 | 전압 제어 발진기 및 그를 포함하는 위상 동기 루프 |
KR101813784B1 (ko) * | 2016-02-04 | 2017-12-29 | 연세대학교 산학협력단 | 데이터 신호의 진폭을 이용한 광 변조기의 바이어스 제어 장치 및 방법 |
US10690708B2 (en) | 2018-08-28 | 2020-06-23 | Psemi Corporation | Differential Phase and amplitude detector |
KR102459225B1 (ko) * | 2018-10-15 | 2022-10-27 | 한국전자통신연구원 | 푸쉬 풀 동작을 수행하는 전자 회로 및 그것을 포함하는 발진기 |
CN112564637B (zh) * | 2019-09-26 | 2023-08-25 | 瑞昱半导体股份有限公司 | 放大器装置 |
US11152917B1 (en) | 2020-05-28 | 2021-10-19 | Analog Devices International Unlimited Company | Multi-level buffers for biasing of radio frequency switches |
CN113835007B (zh) * | 2020-06-08 | 2022-09-20 | 长鑫存储技术有限公司 | 热载流效应耐受度的测试方法 |
JP7508874B2 (ja) * | 2020-06-10 | 2024-07-02 | セイコーエプソン株式会社 | 回路装置、発振器、電子機器及び移動体 |
US11967395B2 (en) * | 2021-01-05 | 2024-04-23 | Mediatek Inc. | Buffers and multiplexers |
Family Cites Families (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3751682A (en) * | 1971-12-17 | 1973-08-07 | Sperry Rand Corp | Pulsed voltage driver for capacitive load |
JPS6218978Y2 (ja) * | 1981-05-21 | 1987-05-15 | ||
JPS58147209A (ja) * | 1982-02-26 | 1983-09-02 | Toshiba Corp | 増幅回路 |
US5493232A (en) | 1992-03-11 | 1996-02-20 | Vlsi Technology, Inc. | Disturbance immune output buffer with switch and hold stages |
JP2759577B2 (ja) * | 1992-05-14 | 1998-05-28 | 三菱電機株式会社 | バッファ回路 |
US5534810A (en) * | 1994-12-28 | 1996-07-09 | Thomson Consumer Electronics, Inc. | Power stage bias circuit with improved efficiency and stability |
JPH0927736A (ja) * | 1995-07-13 | 1997-01-28 | Japan Radio Co Ltd | Fetスイッチ |
JPH09187034A (ja) * | 1995-12-27 | 1997-07-15 | Toshiba Corp | クシ形フィルタ |
JP3042473B2 (ja) * | 1997-11-14 | 2000-05-15 | 日本電気株式会社 | クロックバッファ回路 |
US6091265A (en) * | 1998-02-20 | 2000-07-18 | Sun Microsystems, Inc. | Low voltage CMOS input buffer with undershoot/overshoot protection |
CN1307795C (zh) * | 2002-01-17 | 2007-03-28 | 皇家飞利浦电子股份有限公司 | 改进的差分反相电路 |
JP3935925B2 (ja) * | 2002-03-04 | 2007-06-27 | 富士通株式会社 | 出力バッファ回路 |
JP4079953B2 (ja) * | 2005-02-17 | 2008-04-23 | 株式会社半導体理工学研究センター | 高周波回路 |
US7177775B2 (en) | 2005-04-29 | 2007-02-13 | International Business Machines Corporation | Testable digital delay line |
US7193443B1 (en) * | 2005-05-23 | 2007-03-20 | Altera Corporation | Differential output buffer with super size |
JP4453605B2 (ja) * | 2005-05-25 | 2010-04-21 | 株式会社デンソー | バッファ回路 |
JP2007053746A (ja) * | 2005-07-21 | 2007-03-01 | Citizen Miyota Co Ltd | 集積回路 |
JP4646856B2 (ja) * | 2006-06-09 | 2011-03-09 | ルネサスエレクトロニクス株式会社 | 周波数シンセサイザ |
JP4379446B2 (ja) * | 2006-07-28 | 2009-12-09 | ソニー株式会社 | 変調回路及び送信装置 |
US20080136498A1 (en) * | 2006-12-06 | 2008-06-12 | Razieh Roufoogaran | Method and System for Buffering A Clock Signal |
US7764086B2 (en) * | 2006-12-22 | 2010-07-27 | Industrial Technology Research Institute | Buffer circuit |
US7936217B2 (en) * | 2007-11-29 | 2011-05-03 | Qualcomm, Incorporated | High-linearity complementary amplifier |
US8552803B2 (en) * | 2007-12-18 | 2013-10-08 | Qualcomm Incorporated | Amplifier with dynamic bias |
CN101540603A (zh) * | 2008-03-21 | 2009-09-23 | 意法半导体研发(上海)有限公司 | 用于高频信号的功效推挽式缓冲电路、***和方法 |
CN101488710B (zh) | 2008-10-22 | 2012-06-13 | 成都国腾电子技术股份有限公司 | 一种电荷泵电路 |
US7924066B2 (en) * | 2009-03-25 | 2011-04-12 | Fairchild Semiconductor Corporation | Low speed, load independent, slew rate controlled output buffer with no DC power consumption |
US8242854B2 (en) * | 2009-06-30 | 2012-08-14 | Qualcomm, Incorporated | Enhancing device reliability for voltage controlled oscillator (VCO) buffers under high voltage swing conditions |
US8149023B2 (en) * | 2009-10-21 | 2012-04-03 | Qualcomm Incorporated | RF buffer circuit with dynamic biasing |
-
2009
- 2009-10-21 US US12/603,379 patent/US8149023B2/en not_active Expired - Fee Related
-
2010
- 2010-10-21 EP EP10779098.2A patent/EP2491656B1/en not_active Not-in-force
- 2010-10-21 KR KR1020137027715A patent/KR101435550B1/ko active IP Right Grant
- 2010-10-21 JP JP2012535391A patent/JP5336001B2/ja not_active Expired - Fee Related
- 2010-10-21 CN CN201410381644.XA patent/CN104168008B/zh not_active Expired - Fee Related
- 2010-10-21 KR KR1020127013082A patent/KR101388571B1/ko active IP Right Grant
- 2010-10-21 WO PCT/US2010/053627 patent/WO2011050214A1/en active Application Filing
- 2010-10-21 TW TW099136036A patent/TW201136163A/zh unknown
- 2010-10-21 CN CN201080047529.9A patent/CN102577123B/zh active Active
-
2012
- 2012-02-28 US US13/406,675 patent/US8415991B2/en not_active Expired - Fee Related
-
2013
- 2013-07-31 JP JP2013159885A patent/JP5749301B2/ja not_active Expired - Fee Related
-
2014
- 2014-11-05 JP JP2014225506A patent/JP5960228B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN102577123B (zh) | 2016-03-16 |
US20110089991A1 (en) | 2011-04-21 |
KR20120085828A (ko) | 2012-08-01 |
EP2491656B1 (en) | 2017-09-20 |
TW201136163A (en) | 2011-10-16 |
JP2013243765A (ja) | 2013-12-05 |
WO2011050214A1 (en) | 2011-04-28 |
JP2013509102A (ja) | 2013-03-07 |
KR20130133885A (ko) | 2013-12-09 |
US20120161850A1 (en) | 2012-06-28 |
US8149023B2 (en) | 2012-04-03 |
KR101435550B1 (ko) | 2014-09-02 |
CN104168008A (zh) | 2014-11-26 |
CN104168008B (zh) | 2018-11-23 |
JP5960228B2 (ja) | 2016-08-02 |
KR101388571B1 (ko) | 2014-04-23 |
CN102577123A (zh) | 2012-07-11 |
JP2015043625A (ja) | 2015-03-05 |
US8415991B2 (en) | 2013-04-09 |
EP2491656A1 (en) | 2012-08-29 |
JP5336001B2 (ja) | 2013-11-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5749301B2 (ja) | ダイナミックバイアスを有するrfバッファ回路 | |
US10536115B2 (en) | Crystal driver circuit with external oscillation signal amplitude control | |
US8493103B2 (en) | Output driver circuit | |
US8487670B2 (en) | Divide-by-two injection-locked ring oscillator circuit | |
US8866341B2 (en) | Voltage regulator | |
JP5479464B2 (ja) | 利得拡張ステージを備える増幅器 | |
KR101701258B1 (ko) | 실시간 클록 애플리케이션들을 위한 초 저-전력 고주파수 크리스탈 발진기 | |
US20060220754A1 (en) | Voltage controlled oscillator | |
US20150004909A1 (en) | Digital shunt regulator for nfc devices | |
KR20100087666A (ko) | 전자 회로 | |
CN106936388B (zh) | 通过谐波电平降低来提高占空比的无源混频器 | |
KR20080004072A (ko) | 높은 개시 이득과 함께 위상 노이즈/지터를 줄일 수 있는전압 제어 발진기 및 그 방법 | |
US20070127169A1 (en) | Integrated circuit with configurable bypass capacitance | |
US9281804B2 (en) | Semiconductor device with amplification circuit and output buffer circuit coupled to terminal | |
TW202013885A (zh) | 具有回饋控制之發射器 | |
JP2012161039A (ja) | クロックバッファ回路及びこれを用いたクロック分配回路 | |
Ch'ng et al. | Configurable output driver with programmable on-chip impedance supporting wide range data rates | |
Yuan | Design of Transmission Gate VCO and Dynamic PFD for Low Power CMOS PLL | |
JP2011159816A (ja) | 半導体装置、及びその設計方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140805 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141105 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150414 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150513 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5749301 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |