JP5479464B2 - 利得拡張ステージを備える増幅器 - Google Patents
利得拡張ステージを備える増幅器 Download PDFInfo
- Publication number
- JP5479464B2 JP5479464B2 JP2011514867A JP2011514867A JP5479464B2 JP 5479464 B2 JP5479464 B2 JP 5479464B2 JP 2011514867 A JP2011514867 A JP 2011514867A JP 2011514867 A JP2011514867 A JP 2011514867A JP 5479464 B2 JP5479464 B2 JP 5479464B2
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- class
- gain
- coupled
- bias current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
- H03F1/3276—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using the nonlinearity inherent to components, e.g. a diode
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
- H03F1/301—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in MOSFET amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
- H03F1/307—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in push-pull amplifiers
- H03F1/308—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in push-pull amplifiers using MOSFET
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
- H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
- H03F3/3001—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
- H03F3/3022—CMOS common source output SEPP amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/336—A I/Q, i.e. phase quadrature, modulator or demodulator being used in an amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/453—Controlling being realised by adding a replica circuit or by using one among multiple identical circuits as a replica circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/30—Indexing scheme relating to single-ended push-pull [SEPP]; Phase-splitters therefor
- H03F2203/30099—Indexing scheme relating to single-ended push-pull [SEPP]; Phase-splitters therefor the pull transistor being gated by a switching element
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/30—Indexing scheme relating to single-ended push-pull [SEPP]; Phase-splitters therefor
- H03F2203/30132—Indexing scheme relating to single-ended push-pull [SEPP]; Phase-splitters therefor the push transistor being gated by a switching element
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/72—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
- H03F2203/7231—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal the gated amplifier being switched on or off by putting into cascade or not, by choosing between amplifiers by one or more switch(es)
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Amplifiers (AREA)
Description
以下に本件出願当初の特許請求の範囲に記載された発明を付記する。
[1]入力信号および出力信号を有する第1の増幅器ステージと、および入力信号および出力信号を有する利得拡張増幅器ステージであって、前記利得拡張増幅器ステージの前記出力信号は、前記第1の増幅器ステージの前記入力に結合され、前記利得拡張増幅器ステージは、第1の入力信号の大きさに第1の利得を提供し、および第2の入力信号の大きさに第2の利得を提供し、前記第2の入力信号の大きさは、前記第1の入力信号の大きさよりも大きく、前記第2の利得は、前記第1の利得よりも大きい、利得拡張増幅器ステージとを具備する装置であって、前記利得拡張増幅器ステージは、B級増幅器またはAB級増幅器を具備する、装置。
[2]前記第1の増幅器ステージは、インバータ結合トランジスタを具備する、[1]に記載の装置。
[3]前記第1の増幅器ステージは、前記第1の増幅器ステージを選択的に利用可能または利用不能にするために、前記インバータ結合トランジスタと直列に結合されるトランジスタをさらに具備する、[2]に記載の装置。
[4]前記利得拡張増幅器ステージは、AB級増幅器に並列に結合されるB級増幅器を具備する、[1]に記載の装置。
[5]前記利得拡張増幅器ステージは、バイアス電流安定化回路をさらに具備する、[4]に記載の装置であって、前記バイアス電流安定化回路は、前記利得拡張回路におけるB級またはAB級メイン増幅器を複製するバイアス電流回路であって、前記バイアス電流回路は、バイアス電流Ibias1をサポートし、前記バイアス電流回路における第1のバイアス・トランジスタの前記バイアス電圧は、前記メイン増幅器における対応するトランジスタの前記ゲート・バイアスに結合される、バイアス電流回路を具備する、[4]に記載の装置。
[6]前記バイアス電流Ibias1は、バンドギャップ電圧基準から導出される、[5]に記載の装置。
[7]前記バイアス電流安定化回路は、前記利得拡張回路における前記メイン増幅器を複製する第1のレプリカ回路であって、前記第1のレプリカ回路は、前記メイン増幅器における対応するトランジスタの前記バイアス電圧に結合されるバイアス電圧を有するトランジスタを具備する、第1のレプリカ回路と、および第1および第2の入力端末電圧の間の差を増幅する差動増幅器であって、前記第1の入力端末は、前記バイアス電流回路の出力電圧に結合され、前記第2の入力端末は、前記第1のレプリカ回路の出力電圧に結合され、前記差動増幅器は、前記第1のバイアス・トランジスタに結合される出力電圧を生成する、差動増幅器とをさらに具備する、[5]に記載の装置。
[8]前記メイン増幅器は、第2のアクティブ・トランジスタをさらに具備する、[7]に記載の装置であって、前記第2のアクティブ・トランジスタの前記ドレインは、前記第2のアクティブ・トランジスタの前記ゲートに結合される、[7]に記載の装置。
[9]前記利得拡張増幅器ステージは、AB級増幅器に並列に結合されるB級増幅器を具備する、[7]に記載の装置であって、前記利得拡張増幅器ステージにおける各々の増幅器は、バイアス電流安定化回路を具備する、[7]に記載の装置。
[10]前記第1の増幅器ステージは、バイアス電流安定化回路をさらに具備する、[2]に記載の装置であって、前記バイアス電流安定化回路は、前記第1の増幅器ステージにおけるメイン増幅器を複製するバイアス電流回路であって、前記バイアス電流回路は、バイアス電流Ibias2をサポートし、前記バイアス電流回路における第1のバイアス・トランジスタの前記バイアス電圧は、前記メイン増幅器における対応するトランジスタの前記ゲート・バイアスに結合される、バイアス電流回路と、前記第1の増幅器ステージにおける前記メイン増幅器を複製する第1のレプリカ回路であって、前記第1のレプリカ回路は、前記メイン増幅器における対応するトランジスタの前記バイアス電圧に結合されるバイアス電圧を有するトランジスタを具備する、第1のレプリカ回路と、および第1および第2の入力端末電圧の間の差を増幅する第1の差動増幅器であって、前記第1の入力端末は、前記バイアス電流回路の出力電圧に結合され、前記第2の入力端末は、前記第1のレプリカ回路の出力電圧に結合され、前記第1の差動増幅器は、前記第1のバイアス・トランジスタに結合される出力電圧を生成する、差動増幅器とを具備する、装置。
[11]前記装置の温度が基準温度よりも低いとき、前記バイアス電流Ibias2は、バンドギャップ電圧基準から導出される、[2]に記載の装置。
[12]前記装置の温度が基準温度よりも高いとき、前記バイアス電流Ibias2は、絶対温度に比例する、[7]に記載の装置。
[13]前記第1の増幅器ステージは、出力電圧安定化回路をさらに具備する、[12]に記載の装置であって、前記出力電圧安定化回路は、第1および第2の入力端末電圧の間の差を増幅する第2の差動増幅器を具備し、前記第1の端末は、前記第1のレプリカ回路の出力電圧に結合され、前記第2の入力端末は、基準電圧に結合され、前記第2の差動増幅器は、前記第1の増幅器ステージの前記メイン増幅器における第2のアクティブ・トランジスタをバイアスするために結合される、[12]に記載の装置。
[14]前記基準電圧は、前記供給電圧の半分である、[13]に記載の装置。
[15]前記利得拡張増幅器ステージは、送信機装置におけるプリドライバ増幅器ステージである、[1]に記載の装置であって、前記第1の増幅器ステージは、送信機装置におけるドライバ増幅器ステージである、[1]に記載の装置。
[16]増幅器出力信号を生成するために増幅器入力信号を増幅するための方法であって、前記方法は、入力信号および出力信号を有する利得拡張増幅器ステージを使用して前記増幅器入力信号を増幅することと、ここにおいて、前記利得拡張増幅器ステージは、第1の利得拡張入力信号の大きさに第1の利得を提供し、第2の利得拡張入力信号の大きさに第2の利得を提供し、前記第2の利得拡張入力信号の大きさは、前記第1の利得拡張入力信号の大きさよりも大きく、前記第2の利得は、前記第1の利得よりも大きい、第1の増幅器ステージに前記利得拡張増幅器ステージの前記出力信号を結合することと、ここにおいて、前記第1の増幅器ステージの前記出力信号は、前記増幅器出力信号に結合される、を具備する方法であって、前記利得拡張増幅器は、B級またはAB級増幅器を具備する、方法。
[17]前記第1の増幅器ステージは、インバータ結合トランジスタを具備する、[16]に記載の方法。
[18]前記第1の増幅器ステージは、前記第1の増幅器ステージを選択的に利用可能または利用不能にするために前記インバータ結合トランジスタに直列に結合されるトランジスタをさらに具備する、[17]に記載の方法。
[19]前記利得拡張増幅器は、AB級増幅器に並列に結合されるB級増幅器を具備する、[16]に記載の方法。
[20]前記利得拡張増幅器は、バイアス電流安定化回路をさらに具備する、[17]に記載の方法であって、前記バイアス電流安定化回路は、前記利得拡張回路においてB級またはAB級メイン増幅器を複製するバイアス電流回路であって、前記バイアス電流回路は、バイアス電流Ibias1をサポートし、前記バイアス電流回路における第1のバイアス・トランジスタの前記バイアス電圧は、前記メイン増幅器における対応するトランジスタの前記ゲート・バイアスに結合される、[17]に記載の方法。
[21]前記バイアス電流Ibias1は、バンドギャップ電圧基準から導出される、[20]に記載の方法。
[22]前記バイアス電流安定化回路は、前記利得拡張回路における前記メイン増幅器を複製する第1のレプリカ回路であって、前記第1のレプリカ回路は、前記メイン増幅器における対応するトランジスタの前記バイアス電圧に結合されるバイアス電圧を有するトランジスタを具備する、第1のレプリカ回路と、および第1および第2の入力端末電圧の間の差を増幅する差動増幅器であって、前記第1の入力端末は、前記バイアス電流回路の出力電圧に結合され、前記第2の入力端末は、前記第1のレプリカ回路の出力電圧に結合され、前記差動増幅器は、前記第1のバイアス・トランジスタに結合される出力電圧を生成する、[20]に記載の方法。
[23]前記メイン増幅器は、第2のアクティブ・トランジスタをさらに具備する、[22]に記載の方法であって、前記第2のアクティブ・トランジスタの前記ドレインは、前記第2のアクティブ・トランジスタの前記ゲートに結合される、[22]に記載の方法。
[24]前記利得拡張増幅器ステージは、AB級増幅器に並列に結合されるB級増幅器を具備する、[22]に記載の方法であって、前記利得拡張増幅器ステージにおける各々の増幅器は、バイアス電流安定化回路を具備する、[22]に記載の方法。
[25]前記第1の増幅器ステージは、バイアス電流安定化回路をさらに具備する、[17]に記載の方法であって、前記バイアス電流安定化増幅器は、前記第1の増幅器ステージにおけるメイン増幅器を複製するバイアス電流回路であって、前記バイアス電流回路は、バイアス電流Ibias2をサポートし、前記バイアス電流回路における第1のバイアス・トランジスタの前記バイアス電圧は、前記メイン増幅器における対応するトランジスタの前記ゲート・バイアスに結合される、バイアス電流回路と、前記第1の増幅器ステージにおける前記メイン増幅器を複製する第1のレプリカ回路であって、前記第1のレプリカ回路は、前記メイン増幅器における対応するトランジスタの前記バイアス電圧に結合されるバイアス電圧を有するトランジスタを具備する、第1のレプリカ回路と、および第1および第2の入力端末電圧の間の差を増幅する第1の差動増幅器であって、前記第1の入力端末は、前記バイアス電流回路の出力電圧に結合され、前記第2の入力端末は、前記第1のレプリカ回路の出力電圧に結合され、前記第1の差動増幅器は、前記第1のバイアス・トランジスタに結合される出力電圧を生成する、第1の差動増幅器とを具備する、[17]に記載の方法。
[26]測定温度が基準温度よりも低いとき、前記バイアス電流Ibias2は、バンドギャップ電圧基準から導出される、[25]に記載の方法。
[27]前記測定温度が基準温度よりも高いとき、前記バイアス電流Ibias2は、絶対温度に比例する、[26]に記載の方法。
[28]前記第1の増幅器ステージは、出力電圧安定化回路をさらに具備する、[27]に記載の方法であって、前記出力電圧安定化回路は、第1および第2の入力端末電圧の間の差を増幅する第2の差動増幅器を具備し、前記第1の端末は、前記第1のレプリカ回路の出力電圧に結合され、前記第2の入力端末は、基準電圧に結合され、前記第2の差動増幅器は、前記第1の増幅器ステージの前記メイン増幅器における第2のアクティブ・トランジスタをバイアスするために結合される、[27]に記載の方法。
[29]前記基準電圧は、前記供給電圧の半分である、[28]に記載の方法。
[30]前記利得拡張増幅器ステージは、送信機装置におけるプリドライバ増幅器ステージである、[16]に記載の方法であって、前記第1の増幅器ステージは、送信機装置におけるドライバ増幅器ステージである、[16]に記載の方法。
[31]増幅器出力信号を生成するために増幅器入力信号を増幅するための装置であって、前記装置は、入力信号および出力信号を有する第1の増幅器ステージと、および入力信号の大きさの関数として入力信号に適用される前記利得を拡張するための利得拡張手段であって、前記利得拡張手段の前記出力信号は、前記第1の増幅器ステージの前記入力信号に結合される、利得拡張手段とを具備する装置。
[32]前記利得拡張手段における一定のバイアス電流を設定するための手段をさらに具備する[31]に記載の装置。
[33]前記第1の増幅器ステージにおける温度依存のバイアス電流を設定するための手段をさらに具備する[32]に記載の装置。
[34]前記第1の増幅器ステージの一定の出力電圧を設定するための手段をさらに具備する[33]に記載の装置。
Claims (10)
- 入力信号および出力信号を有する第1の増幅器ステージであって、前記第1の増幅器ステージが、インバータ結合トランジスタと、前記第1の増幅器ステージを選択的に利用可能または利用不能にするために、前記インバータ結合トランジスタと直列に結合されるトランジスタとを具備する、第1の増幅器ステージと、および
入力信号および出力信号を有する利得拡張増幅器ステージであって、前記利得拡張増幅器ステージの前記出力信号は、前記第1の増幅器ステージの前記入力に結合され、前記利得拡張増幅器ステージは、第1の入力信号の大きさに第1の利得を提供し、および第2の入力信号の大きさに第2の利得を提供し、前記第2の入力信号の大きさは、前記第1の入力信号の大きさよりも大きく、前記第2の利得は、前記第1の利得よりも大きい、利得拡張増幅器ステージと
を具備し、
前記利得拡張増幅器ステージは、AB級増幅器に並列に結合されるB級増幅器を具備し、プロセス、電圧、および温度のうち少なくとも1つにおける変化に対して安定したままであるように構成されたバイアス電流によってバイアスされ、
前記利得拡張増幅器ステージは、バイアス電流安定化回路をさらに具備し、前記バイアス電流安定化回路は、
前記利得拡張増幅器ステージにおける前記B級増幅器またはAB級増幅器を複製するバイアス電流回路であって、前記バイアス電流回路は、基準電流モジュールによって提供されるバイアス電流をミラーするように設計され、バイアス電流を供給し、前記バイアス電流回路におけるバイアス電圧は、前記B級増幅器またはAB級増幅器における対応するトランジスタのゲート・バイアスに結合される、バイアス電流回路を具備し、
前記バイアス電流安定化回路は、
前記利得拡張回路における前記B級増幅器またはAB級増幅器を複製する第1のレプリカ回路であって、前記第1のレプリカ回路は、前記B級増幅器またはAB級増幅器における対応するトランジスタの前記バイアス電圧に結合されるバイアス電圧を有するトランジスタを具備する、第1のレプリカ回路と、および
第1および第2の入力端末電圧の間の差を増幅する差動増幅器であって、前記第1の入力端末は、前記バイアス電流回路の出力電圧に結合され、前記第2の入力端末は、前記第1のレプリカ回路の出力電圧に結合され、前記差動増幅器は、前記第1のバイアス・トランジスタに結合される出力電圧を生成する、差動増幅器と
をさらに具備し、
測定温度が基準温度よりも低いとき、前記バイアス電流は、温度、プロセス、および供給電圧における変化に対して安定したままであるバンドギャップ電流ソースから導出され、
前記測定温度が基準温度よりも高いとき、前記バイアス電流は、絶対温度に比例するソースから導出され、
前記基準電圧は、前記供給電圧の半分である、装置。 - 前記B級増幅器またはAB級増幅器は、第2のアクティブ・トランジスタをさらに具備する、請求項1に記載の装置であって、前記第2のアクティブ・トランジスタの前記ドレインは、前記第2のアクティブ・トランジスタの前記ゲートに結合される、請求項1に記載の装置。
- 前記利得拡張増幅器ステージにおける各々の増幅器は、バイアス電流安定化回路を具備する、請求項1に記載の装置。
- 入力信号および出力信号を有する第1の増幅器ステージであって、前記第1の増幅器ステージが、インバータ結合トランジスタと、前記第1の増幅器ステージを選択的に利用可能または利用不能にするために、前記インバータ結合トランジスタと直列に結合されるトランジスタとを具備する、第1の増幅器ステージと、および
入力信号および出力信号を有する利得拡張増幅器ステージであって、前記利得拡張増幅器ステージの前記出力信号は、前記第1の増幅器ステージの前記入力に結合され、前記利得拡張増幅器ステージは、第1の入力信号の大きさに第1の利得を提供し、および第2の入力信号の大きさに第2の利得を提供し、前記第2の入力信号の大きさは、前記第1の入力信号の大きさよりも大きく、前記第2の利得は、前記第1の利得よりも大きく、前記利得拡張増幅器ステージが、B級増幅器またはAB級増幅器を具備し、プロセス、電圧、および温度のうち少なくとも1つにおける変化に対して安定したままであるように構成されたバイアス電流によってバイアスされる、利得拡張増幅器ステージと
を具備し、
前記第1の増幅器ステージは、バイアス電流安定化回路をさらに具備し、前記バイアス
電流安定化回路は、
前記第1の増幅器ステージにおける前記B級増幅器またはAB級増幅器を複製するバイアス電流回路であって、前記バイアス電流回路は、基準電流モジュールによって提供されるバイアス電流をミラーするように設計され、バイアス電流を供給し、前記バイアス電流回路におけるバイアス電圧は、前記B級増幅器またはAB級増幅器における対応するトランジスタのゲート・バイアスに結合される、バイアス電流回路と、
前記第1の増幅器ステージにおける前記B級増幅器またはAB級増幅器を複製する第1のレプリカ回路であって、前記第1のレプリカ回路は、前記B級増幅器またはAB級増幅器における対応するトランジスタの前記バイアス電圧に結合されるバイアス電圧を有するトランジスタを具備する、第1のレプリカ回路と、および
第1および第2の入力端末電圧の間の差を増幅する第1の差動増幅器であって、前記第1の入力端末は、前記バイアス電流回路の出力電圧に結合され、前記第2の入力端末は、前記第1のレプリカ回路の出力電圧に結合され、前記第1の差動増幅器は、前記第1のバイアス・トランジスタに結合される出力電圧を生成する、第1の差動増幅器と
を具備し、
測定温度が基準温度よりも低いとき、前記バイアス電流は、温度、プロセス、および供給電圧における変化に対して安定したままであるバンドギャップ電流ソースから導出され、
前記測定温度が基準温度よりも高いとき、前記バイアス電流は、絶対温度に比例するソースから導出され、
前記基準電圧は、前記供給電圧の半分である、装置。 - 前記第1の増幅器ステージは、出力電圧安定化回路をさらに具備する、請求項1に記載の装置であって、前記出力電圧安定化回路は、第1および第2の入力端末電圧の間の差を増幅する第2の差動増幅器を具備し、前記第1の端末は、前記第1のレプリカ回路の出力電圧に結合され、前記第2の入力端末は、基準電圧に結合され、前記B級増幅器またはAB級増幅器は、第2のアクティブ・トランジスタをさらに具備し、出力電圧を生成する前記第2の差動増幅器は、前記第1の増幅器ステージの前記B級増幅器またはAB級増幅器における前記第2のアクティブ・トランジスタをバイアスするために結合される、請求項1に記載の装置。
- 増幅器出力信号を生成するために増幅器入力信号を増幅するための方法であって、前記方法は、
入力信号および出力信号を有する利得拡張増幅器ステージを使用して前記増幅器入力信号を増幅することであって、前記利得拡張増幅器ステージは、第1の利得拡張入力信号の大きさに第1の利得を提供し、第2の利得拡張入力信号の大きさに第2の利得を提供し、前記第2の利得拡張入力信号の大きさは、前記第1の利得拡張入力信号の大きさよりも大きく、前記第2の利得は、前記第1の利得よりも大きい、増幅することと、および
第1の増幅器ステージに前記利得拡張増幅器ステージの前記出力信号を結合することであって、前記第1の増幅器ステージの前記出力信号は、前記増幅器出力信号に結合され、前記第1の増幅器ステージが、インバータ結合トランジスタと、前記第1の増幅器ステージを選択的に利用可能または利用不能にするために、前記インバータ結合トランジスタと直列に結合されるトランジスタとを具備する、結合することと
を具備し、
前記利得拡張増幅器ステージは、B級増幅器またはAB級増幅器を具備し、プロセス、電圧、および温度のうちの少なくとも1つにおける変化に対して安定したままであるように構成されたバイアス電流によってバイアスされ、
前記利得拡張増幅器ステージは、バイアス電流安定化回路をさらに具備し、前記バイアス電流安定化回路は、
前記利得拡張増幅器ステージにおける前記B級増幅器またはAB級増幅器を複製するバイアス電流回路であって、前記バイアス電流回路は、基準電流モジュールによって提供されるバイアス電流をミラーするように設計され、バイアス電流を供給し、前記バイアス電流回路におけるバイアス電圧は、前記B級増幅器またはAB級増幅器における対応するトランジスタのゲート・バイアスに結合される、バイアス電流回路を具備し、
前記バイアス電流安定化回路は、
前記利得拡張増幅器ステージにおける前記B級増幅器またはAB級増幅器を複製する第1のレプリカ回路であって、前記第1のレプリカ回路は、前記B級増幅器またはAB級増幅器増幅器における対応するトランジスタの前記バイアス電圧に結合されるバイアス電圧を有するトランジスタを具備する、第1のレプリカ回路と、および
第1および第2の入力端末電圧の間の差を増幅する差動増幅器であって、前記第1の入力端末は、前記バイアス電流回路の出力電圧に結合され、前記第2の入力端末は、前記第1のレプリカ回路の出力電圧に結合され、前記差動増幅器は、前記第1のバイアス・トランジスタに結合される出力電圧を生成する、差動増幅器と
をさらに具備し、
測定温度が基準温度よりも低いとき、前記バイアス電流は、温度、プロセス、および供給電圧における変化に対して安定したままであるバンドギャップ電流ソースから導出され、
前記測定温度が基準温度よりも高いとき、前記バイアス電流は、絶対温度に比例するソースから導出され、
前記基準電圧は、前記供給電圧の半分である、方法。 - 前記B級増幅器またはAB級増幅器は、第2のアクティブ・トランジスタをさらに具備する、請求項6に記載の方法であって、前記第2のアクティブ・トランジスタの前記ドレインは、前記第2のアクティブ・トランジスタの前記ゲートに結合される、請求項6に記載の方法。
- 前記利得拡張増幅器ステージは、AB級増幅器に並列に結合されるB級増幅器を具備する、請求項6に記載の方法であって、前記利得拡張増幅器ステージにおける各々の増幅器は、バイアス電流安定化回路を具備する、請求項6に記載の方法。
- 増幅器出力信号を生成するために増幅器入力信号を増幅するための方法であって、前記方法は、
入力信号および出力信号を有する利得拡張増幅器ステージを使用して前記増幅器入力信号を増幅することであって、前記利得拡張増幅器ステージは、第1の利得拡張入力信号の大きさに第1の利得を提供し、第2の利得拡張入力信号の大きさに第2の利得を提供し、前記第2の利得拡張入力信号の大きさは、前記第1の利得拡張入力信号の大きさよりも大きく、前記第2の利得は、前記第1の利得よりも大きい、増幅することと、および
第1の増幅器ステージに前記利得拡張増幅器ステージの前記出力信号を結合することであって、前記第1の増幅器ステージの前記出力信号は、前記増幅器出力信号に結合され、前記第1の増幅器ステージが、インバータ結合トランジスタと、前記第1の増幅器ステージを選択的に利用可能または利用不能にするために、前記インバータ結合トランジスタと直列に結合されるトランジスタとを具備する、結合することと
を具備し、
前記利得拡張増幅器は、B級増幅器またはAB級増幅器を具備し、プロセス、電圧、および温度のうちの少なくとも1つにおける変化に対して安定したままであるように構成されたバイアス電流によってバイアスされ、
前記第1の増幅器ステージは、バイアス電流安定化回路をさらに具備し、前記バイアス電流安定化増幅器は、
前記第1の増幅器ステージにおける前記B級増幅器またはAB級増幅器を複製するバイアス電流回路であって、前記バイアス電流回路は、基準電流モジュールによって提供されるバイアス電流をミラーするように設計され、バイアス電流を供給し、前記バイアス電流回路におけるバイアス電圧は、前記B級増幅器またはAB級増幅器における対応するトランジスタのゲート・バイアスに結合される、バイアス電流回路と、
前記第1の増幅器ステージにおける前記B級増幅器またはAB級増幅器を複製する第1のレプリカ回路であって、前記第1のレプリカ回路は、前記B級増幅器またはAB級増幅器における対応するトランジスタの前記バイアス電圧に結合されるバイアス電圧を有するトランジスタを具備する、第1のレプリカ回路と、および
第1および第2の入力端末電圧の間の差を増幅する第1の差動増幅器であって、前記第1の入力端末は、前記バイアス電流回路の出力電圧に結合され、前記第2の入力端末は、前記第1のレプリカ回路の出力電圧に結合され、前記第1の差動増幅器は、前記第1のバイアス・トランジスタに結合される出力電圧を生成する、第1の差動増幅器と
を具備し、
測定温度が基準温度よりも低いとき、前記バイアス電流は、温度、プロセス、および供給電圧における変化に対して安定したままであるバンドギャップ電流ソースから導出され、
前記測定温度が基準温度よりも高いとき、前記バイアス電流は、絶対温度に比例するソースから導出され、
前記基準電圧は、前記供給電圧の半分である、方法。 - 前記第1の増幅器ステージは、出力電圧安定化回路をさらに具備する、請求項9に記載の方法であって、前記出力電圧安定化回路は、第1および第2の入力端末電圧の間の差を増幅する第2の差動増幅器を具備し、前記第1の端末は、前記第1のレプリカ回路の出力電圧に結合され、前記第2の入力端末は、基準電圧に結合され、前記B級増幅器またはAB級増幅器は、第2のアクティブ・トランジスタをさらに具備し、出力電圧を生成する前記第2の差動増幅器は、前記第1の増幅器ステージの前記B級増幅器またはAB級増幅器における第2のアクティブ・トランジスタをバイアスするために結合される、請求項9に記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/143,669 | 2008-06-20 | ||
US12/143,669 US8035443B2 (en) | 2008-06-20 | 2008-06-20 | Amplifier with gain expansion stage |
PCT/US2009/048042 WO2009155566A1 (en) | 2008-06-20 | 2009-06-19 | Amplifier with gain expansion stage |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011525338A JP2011525338A (ja) | 2011-09-15 |
JP5479464B2 true JP5479464B2 (ja) | 2014-04-23 |
Family
ID=41057608
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011514867A Expired - Fee Related JP5479464B2 (ja) | 2008-06-20 | 2009-06-19 | 利得拡張ステージを備える増幅器 |
Country Status (7)
Country | Link |
---|---|
US (1) | US8035443B2 (ja) |
EP (1) | EP2340612A1 (ja) |
JP (1) | JP5479464B2 (ja) |
KR (1) | KR101232407B1 (ja) |
CN (1) | CN102067443B (ja) |
TW (1) | TW201004132A (ja) |
WO (1) | WO2009155566A1 (ja) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI474614B (zh) * | 2010-07-06 | 2015-02-21 | Realtek Semiconductor Corp | 功率放大器 |
US8665005B2 (en) * | 2010-12-03 | 2014-03-04 | Marvell World Trade Ltd. | Process and temperature insensitive inverter |
KR101761308B1 (ko) | 2010-12-23 | 2017-07-25 | 마벨 월드 트레이드 리미티드 | 처리 변동과 공급 변조를 위한 정밀한 바이어스 추적 |
US9154079B2 (en) | 2012-10-24 | 2015-10-06 | Qualcomm Incorporated | Threshold tracking bias voltage for mixers |
US9184707B2 (en) * | 2013-01-17 | 2015-11-10 | Qualcomm Incorporated | Amplifier with switchable common gate gain buffer |
EP2779456B1 (en) * | 2013-03-15 | 2018-08-29 | Dialog Semiconductor B.V. | Method for reducing overdrive need in mos switching and logic circuit |
CN103248326B (zh) * | 2013-04-19 | 2016-11-02 | 广州市迪士普音响科技有限公司 | 一种功率放大器的输出级电路 |
EP3066753A4 (en) * | 2013-11-04 | 2017-06-21 | Marvell World Trade Ltd. | Memory effect reduction using low impedance biasing |
US9787270B2 (en) * | 2013-11-26 | 2017-10-10 | Qorvo Us, Inc. | Overstress management for power amplifiers |
CN106330111A (zh) * | 2015-07-10 | 2017-01-11 | 福州瑞芯微电子股份有限公司 | 音频设备驱动放大器 |
US9843292B2 (en) * | 2015-10-14 | 2017-12-12 | Knowles Electronics, Llc | Method and apparatus for maintaining DC bias |
US10333394B2 (en) * | 2016-05-13 | 2019-06-25 | Mediatek Inc. | Switched-capacitor buffer and related methods |
CN108809259B (zh) * | 2017-05-05 | 2022-03-11 | 中芯国际集成电路制造(上海)有限公司 | 功率放大器电路及其形成方法 |
CN112564637B (zh) * | 2019-09-26 | 2023-08-25 | 瑞昱半导体股份有限公司 | 放大器装置 |
US11888454B2 (en) * | 2021-07-20 | 2024-01-30 | The Chinese University Of Hong Kong, Shenzhen | Blocking signal cancellation low noise amplifier system |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55128910A (en) * | 1979-03-28 | 1980-10-06 | Hitachi Ltd | Complementary mis amplifying circuit |
US5162753A (en) | 1991-11-27 | 1992-11-10 | At&T Bell Laboratories | Amplifier arrangement for use as a line driver |
JP3458595B2 (ja) * | 1996-05-15 | 2003-10-20 | セイコーエプソン株式会社 | 半導体装置及び電子機器 |
JPH10135750A (ja) * | 1996-11-01 | 1998-05-22 | Mitsubishi Electric Corp | マイクロ波帯アンプ |
US6522197B2 (en) * | 2000-04-21 | 2003-02-18 | Paradigm Wireless Systems, Inc. | Method and apparatus for optimum biasing of cascaded MOSFET radio-frequency devices |
JP2002111400A (ja) * | 2000-10-03 | 2002-04-12 | Nec Corp | 電力増幅器 |
US6864742B2 (en) * | 2001-06-08 | 2005-03-08 | Northrop Grumman Corporation | Application of the doherty amplifier as a predistortion circuit for linearizing microwave amplifiers |
US6525569B1 (en) | 2001-09-21 | 2003-02-25 | International Business Machines Corporation | Driver circuit having shapable transition waveforms |
JP3613232B2 (ja) * | 2001-11-26 | 2005-01-26 | ソニー株式会社 | 増幅回路 |
JP4130317B2 (ja) * | 2002-01-31 | 2008-08-06 | 三菱電機株式会社 | 高周波増幅器 |
US7444124B1 (en) * | 2003-05-14 | 2008-10-28 | Marvell International Ltd. | Adjustable segmented power amplifier |
US7250815B2 (en) * | 2004-02-25 | 2007-07-31 | Intel Corporation | Amplifier distortion management apparatus, systems, and methods |
US7199657B2 (en) | 2004-09-30 | 2007-04-03 | Intel Corporation | Amplification gain stages having replica stages for DC bias control |
US7573329B2 (en) * | 2006-02-09 | 2009-08-11 | Vt Silicon, Inc. | System and method for IM3 reduction and cancellation in amplifiers |
US7477102B1 (en) * | 2006-03-17 | 2009-01-13 | Hrl Laboratories, Llc | High efficiency linear microwave power amplifier |
JP4866158B2 (ja) * | 2006-06-20 | 2012-02-01 | 富士通セミコンダクター株式会社 | レギュレータ回路 |
US7920027B2 (en) | 2008-04-07 | 2011-04-05 | Qualcomm Incorporated | Amplifier design with biasing and power control aspects |
-
2008
- 2008-06-20 US US12/143,669 patent/US8035443B2/en active Active
-
2009
- 2009-06-19 CN CN200980123385.8A patent/CN102067443B/zh not_active Expired - Fee Related
- 2009-06-19 JP JP2011514867A patent/JP5479464B2/ja not_active Expired - Fee Related
- 2009-06-19 EP EP09767874A patent/EP2340612A1/en not_active Withdrawn
- 2009-06-19 KR KR1020117001465A patent/KR101232407B1/ko active IP Right Grant
- 2009-06-19 WO PCT/US2009/048042 patent/WO2009155566A1/en active Application Filing
- 2009-06-19 TW TW098120696A patent/TW201004132A/zh unknown
Also Published As
Publication number | Publication date |
---|---|
TW201004132A (en) | 2010-01-16 |
US8035443B2 (en) | 2011-10-11 |
WO2009155566A1 (en) | 2009-12-23 |
KR20110022066A (ko) | 2011-03-04 |
CN102067443A (zh) | 2011-05-18 |
JP2011525338A (ja) | 2011-09-15 |
US20090315621A1 (en) | 2009-12-24 |
CN102067443B (zh) | 2014-07-23 |
EP2340612A1 (en) | 2011-07-06 |
KR101232407B1 (ko) | 2013-02-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5479464B2 (ja) | 利得拡張ステージを備える増幅器 | |
US8552803B2 (en) | Amplifier with dynamic bias | |
JP5479594B2 (ja) | 電力増幅器の保護回路 | |
US8102211B2 (en) | Rail-to-rail input stage circuit with dynamic bias control | |
US8310279B2 (en) | Comparator with hysteresis | |
US8502603B2 (en) | Output common mode voltage stabilizer over large common mode input range in a high speed differential amplifier | |
JP2006094533A (ja) | カスコード形態のクラスab制御端を備える差動増幅回路 | |
US8841970B2 (en) | Low GM transconductor | |
JP5415623B2 (ja) | 増幅器バイアス技術 | |
US7378908B2 (en) | Variable gain differential amplifier, and variable degeneration impedance control device and method for use in the same | |
US6975170B2 (en) | Adaptive amplifier output common mode voltage adjustment | |
US11362629B2 (en) | Transimpedance amplifier circuit | |
US9966907B1 (en) | Method and apparatus for high-speed clipping and recovery in amplifier circuit | |
US7929241B1 (en) | Signal conversion system and method | |
US7403072B2 (en) | Integrated circuit devices having a control circuit for biasing an amplifier output stage and methods of operating the same | |
JP4867066B2 (ja) | 増幅回路 | |
Chan et al. | A high-bandwidth high-swing CMOS power amplifier for portable audio players | |
CN113810000A (zh) | 含压降元件的电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120221 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120228 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120528 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121106 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20130206 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20130214 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130405 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130507 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20130530 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20130606 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20130801 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20130808 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131107 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131203 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131213 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140114 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140212 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5479464 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |