JP5737753B2 - ネットワーク装置、ネットワーク装置の管理方法、管理プログラム、パケットネットワークシステム - Google Patents
ネットワーク装置、ネットワーク装置の管理方法、管理プログラム、パケットネットワークシステム Download PDFInfo
- Publication number
- JP5737753B2 JP5737753B2 JP2011074086A JP2011074086A JP5737753B2 JP 5737753 B2 JP5737753 B2 JP 5737753B2 JP 2011074086 A JP2011074086 A JP 2011074086A JP 2011074086 A JP2011074086 A JP 2011074086A JP 5737753 B2 JP5737753 B2 JP 5737753B2
- Authority
- JP
- Japan
- Prior art keywords
- storage means
- refresh
- registration data
- storage unit
- divisions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L45/00—Routing or path finding of packets in data switching networks
- H04L45/54—Organization of routing tables
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L45/00—Routing or path finding of packets in data switching networks
- H04L45/74—Address processing for routing
- H04L45/745—Address table lookup; Address filtering
- H04L45/74591—Address table lookup; Address filtering using content-addressable memories [CAM]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Small-Scale Networks (AREA)
Description
101:CPU部
102:スイッチモジュール部
121:スイッチプロセッサ(リフレッシュ手段)
122:SRAM/CAM(第1の記憶手段)
123:DRAM(第2の記憶手段)
124:回線部
Claims (7)
- パケット転送用の経路情報を含む管理データを記憶するための第1の記憶手段と、
パケットデータを記憶するための第2の記憶手段と、
前記パケット転送用の経路情報を含む登録データを前記第1の記憶手段に記憶すると共に前記第2の記憶手段に記憶させ、前記第2の記憶手段に記憶されている登録データにより前記第1の記憶手段の登録データをリフレッシュするリフレッシュ手段と
を備え、
前記リフレッシュ手段は、所定周期毎に、前記第2の記憶手段に記憶されている登録データを所定の分割数で読み出し、前記第1の記憶手段に上書きして、前記第1の記憶手段の登録データのリフレッシュを行い、
前記リフレッシュの分割数は変更可能であり、前記リフレッシュの分割数を重要度に応じて変更する
ことを特徴とするネットワーク装置。 - 前記第1の記憶手段はSRAM/CAMであり、前記第2の記憶手段はDRAMであることを特徴とする請求項1に記載のネットワーク装置。
- 前記リフレッシュの周期は変更可能であることを特徴とする請求項1または請求項2に記載のネットワーク装置。
- 前記リフレッシュの周期を重要度に応じて変更することを特徴とする請求項3に記載のネットワーク装置。
- パケット転送用の経路情報を含む管理データを記憶するための第1の記憶手段と、パケットデータを記憶するための第2の記憶手段を有するネットワーク装置の管理方法であって、
前記パケット転送用の経路情報を含む登録データを、前記第1の記憶手段に記憶すると共に前記第2の記憶手段に記憶させ、
前記第2の記憶手段に記憶されている登録データにより前記第1の記憶手段の登録データをリフレッシュし、
所定周期毎に、前記第2の記憶手段に記憶されている登録データを所定の分割数で読み出し、前記第1の記憶手段に上書きして、前記第1の記憶手段の登録データのリフレッシュを行い、
前記リフレッシュの分割数は変更可能であり、前記リフレッシュの分割数を重要度に応じて変更する
ことを特徴とするネットワーク装置の管理方法。 - パケット転送用の経路情報を含む管理データを記憶するための第1の記憶手段と、パケットデータを記憶するための第2の記憶手段を有するネットワーク装置の管理プログラムであって、
前記パケット転送用の経路情報を含む登録データを、前記第1の記憶手段に記憶すると共に前記第2の記憶手段に記憶させるステップと、
前記第2の記憶手段に記憶されている登録データにより前記第1の記憶手段の登録データをリフレッシュするステップと、
所定周期毎に、前記第2の記憶手段に記憶されている登録データを所定の分割数で読み出し、前記第1の記憶手段に上書きして、前記第1の記憶手段の登録データのリフレッシュを行うステップと、
前記リフレッシュの分割数は変更可能であり、前記リフレッシュの分割数を重要度に応じて変更するステップと、
を含むことを特徴とするコンピュータにより実行可能なネットワーク装置の管理プログラム。 - パケット転送用の経路情報に従ってパケット転送を行うパケットネットワークシステムであって、
前記パケットネットワークシステムを構成するネットワーク装置は、
パケット転送用の経路情報を含む管理データを記憶するための第1の記憶手段と、
パケットデータを記憶するための第2の記憶手段と、
前記パケット転送用の経路情報を含む登録データを前記第1の記憶手段に記憶すると共に前記第2の記憶手段に記憶させ、前記第2の記憶手段に記憶されている登録データにより前記第1の記憶手段の登録データをリフレッシュするリフレッシュ手段とを備え、
前記リフレッシュ手段は、所定周期毎に、前記第2の記憶手段に記憶されている登録データを所定の分割数で読み出し、前記第1の記憶手段に上書きして、前記第1の記憶手段の登録データのリフレッシュを行い、
前記リフレッシュの分割数は変更可能であり、前記リフレッシュの分割数を重要度に応じて変更する
ことを特徴とするパケットネットワークシステム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011074086A JP5737753B2 (ja) | 2011-03-30 | 2011-03-30 | ネットワーク装置、ネットワーク装置の管理方法、管理プログラム、パケットネットワークシステム |
US13/433,528 US9491096B2 (en) | 2011-03-30 | 2012-03-29 | Network apparatus, control method thereof, control program and packet network system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011074086A JP5737753B2 (ja) | 2011-03-30 | 2011-03-30 | ネットワーク装置、ネットワーク装置の管理方法、管理プログラム、パケットネットワークシステム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012209778A JP2012209778A (ja) | 2012-10-25 |
JP5737753B2 true JP5737753B2 (ja) | 2015-06-17 |
Family
ID=46927205
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011074086A Active JP5737753B2 (ja) | 2011-03-30 | 2011-03-30 | ネットワーク装置、ネットワーク装置の管理方法、管理プログラム、パケットネットワークシステム |
Country Status (2)
Country | Link |
---|---|
US (1) | US9491096B2 (ja) |
JP (1) | JP5737753B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10572377B1 (en) * | 2018-09-19 | 2020-02-25 | Micron Technology, Inc. | Row hammer refresh for content addressable memory devices |
US11049545B2 (en) | 2019-04-23 | 2021-06-29 | Micron Technology, Inc. | Methods for adjusting row hammer refresh rates and related memory devices and systems |
US11031066B2 (en) | 2019-06-24 | 2021-06-08 | Micron Technology, Inc. | Methods for adjusting memory device refresh operations based on memory device temperature, and related memory devices and systems |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4246812B2 (ja) * | 1997-06-12 | 2009-04-02 | パナソニック株式会社 | 半導体回路及びその制御方法 |
JP3623679B2 (ja) * | 1999-01-06 | 2005-02-23 | 日本電気株式会社 | 動画像符号化装置 |
JP2003282823A (ja) * | 2002-03-26 | 2003-10-03 | Toshiba Corp | 半導体集積回路 |
JP4355188B2 (ja) * | 2003-10-03 | 2009-10-28 | 株式会社日立製作所 | パケット転送装置 |
US7693075B2 (en) * | 2003-12-24 | 2010-04-06 | Intel Corporation | Updating address tables |
JP4680866B2 (ja) * | 2006-10-31 | 2011-05-11 | 株式会社日立製作所 | ゲートウェイ負荷分散機能を備えたパケット転送装置 |
JP2009216400A (ja) | 2008-03-07 | 2009-09-24 | Aisin Aw Co Ltd | ナビゲーション装置、及びナビゲーションプログラム |
JP2010237739A (ja) * | 2009-03-30 | 2010-10-21 | Fujitsu Ltd | キャッシュ制御装置,情報処理装置およびキャッシュ制御プログラム |
-
2011
- 2011-03-30 JP JP2011074086A patent/JP5737753B2/ja active Active
-
2012
- 2012-03-29 US US13/433,528 patent/US9491096B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20120250680A1 (en) | 2012-10-04 |
JP2012209778A (ja) | 2012-10-25 |
US9491096B2 (en) | 2016-11-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11269723B2 (en) | Memory controller and memory system including the same | |
JP5908375B2 (ja) | 半導体記憶装置 | |
US8286054B2 (en) | Semiconductor memory, operating method of semiconductor memory, and system | |
US10957413B2 (en) | Shared error check and correct logic for multiple data banks | |
TW201611020A (zh) | 記憶體裝置、記憶體模組以及傳達錯誤資訊的方法 | |
JP2005327437A (ja) | 半導体記憶装置 | |
JPH10177800A (ja) | エラー訂正ダイナミック・メモリ及びそのエラー訂正方法 | |
US11074127B1 (en) | Semiconductor memory devices and methods of operating semiconductor memory devices | |
TW200921360A (en) | Data preserving method and data accessing method for non-volatile memory | |
JP2018077833A5 (ja) | Ddrバスを通じてdram内のecc情報を伝達するデータチップ | |
JP5737753B2 (ja) | ネットワーク装置、ネットワーク装置の管理方法、管理プログラム、パケットネットワークシステム | |
JPH01128298A (ja) | 半導体記憶装置 | |
US11604693B2 (en) | Memory device, a controller for controlling the same, a memory system including the same, and an operating method of the same | |
CN114078510A (zh) | 半导体存储器装置和操作半导体存储器装置的方法 | |
TWI228724B (en) | Method and device for error checking and correcting in refresh cycle of dynamic random access memory | |
JP2005222593A (ja) | 半導体記憶装置および半導体記憶装置のリフレッシュ方法 | |
WO2011124185A2 (zh) | 内存检测方法和内存检测装置 | |
JP4964091B2 (ja) | メモリアクセス方法およびメモリ制御装置 | |
JP5066855B2 (ja) | Sram,半導体記憶装置,sramにおけるデータ維持方法,及び電子装置 | |
US20210272609A1 (en) | Memory refresh | |
CN115966229A (zh) | 半导体存储器件及操作半导体存储器件的方法 | |
WO2017065802A1 (en) | Scrubbing data in a memory device | |
TW201923572A (zh) | 記憶模組 | |
US20180196616A1 (en) | Memory device and memory module | |
US11854656B2 (en) | Memory refresh |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140212 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20141106 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141111 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150113 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150324 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150416 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5737753 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |