JP5733417B2 - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP5733417B2
JP5733417B2 JP2013544320A JP2013544320A JP5733417B2 JP 5733417 B2 JP5733417 B2 JP 5733417B2 JP 2013544320 A JP2013544320 A JP 2013544320A JP 2013544320 A JP2013544320 A JP 2013544320A JP 5733417 B2 JP5733417 B2 JP 5733417B2
Authority
JP
Japan
Prior art keywords
semiconductor device
conductivity type
proton
layer
atoms
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013544320A
Other languages
English (en)
Other versions
JPWO2013073623A1 (ja
Inventor
智教 水島
智教 水島
勇介 小林
勇介 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2013544320A priority Critical patent/JP5733417B2/ja
Publication of JPWO2013073623A1 publication Critical patent/JPWO2013073623A1/ja
Application granted granted Critical
Publication of JP5733417B2 publication Critical patent/JP5733417B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66128—Planar diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7804—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
    • H01L29/7805—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode in antiparallel, e.g. freewheel diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7817—Lateral DMOS transistors, i.e. LDMOS transistors structurally associated with at least one other device
    • H01L29/7818—Lateral DMOS transistors, i.e. LDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
    • H01L29/7819—Lateral DMOS transistors, i.e. LDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode in antiparallel, e.g. freewheel diode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、半導体装置および半導体装置の製造方法に関するものである。
電力用半導体装置として、例えば６００Ｖ、１２００Ｖの耐圧を有するダイオードや絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）等が公知である。これらの電力用半導体装置は、コンバーターやインバーター等の電力変換装置に多く用いられており、低損失・省電力かつ高速・高効率という特性が求められる。このような特性を実現した電力用半導体装置として、近年、ドリフト層にフィールドストップ（ＦＳ）層構造を備える半導体装置が提案され用いられている。
このＦＳ層構造は、オフ時にダイオードのカソード側（ＩＧＢＴではコレクタ側）に空乏層が到達しないように、ドリフト層の不純物濃度よりも高く緩やかな濃度勾配を持ち、かつドリフト層と同導電型の領域をドリフト層のカソード側（ＩＧＢＴではコレクタ側）に備える構造である。このＦＳ層構造を備えることで、オフ電圧が印加された際のパンチスルーを防ぎ、ＦＳ層構造を備えない半導体装置と比較してドリフト層の厚さを薄くしても同等の耐圧が得られる。その結果、オン電圧の低減が可能となる。また、ドリフト層の厚さが薄くなるため、ドリフト層内の過剰キャリアが少なくなり、ダイオードの逆回復損失の低減（ＩＧＢＴではターンオフ損失の低減）が可能となる。
従来、ＦＳ層構造を備えた半導体装置を作製（製造）する際に、ウェハプロセス中でのウェハ割れ防止のための方法として次の方法が用いられている。ウェハの厚さが厚い状態でウェハプロセスに投入し、まず、ウェハのおもて面側にデバイスとして必要な半導体機能領域（アルミニウム（Ａｌ）電極膜を含む）を形成する。次に、ウェハ裏面を研削してほぼ仕上がり時のウェハ厚にまで薄くする。その後、ウェハの研削された裏面側からリン（Ｐ）あるいはセレン（Ｓｅ）等のｎ型不純物をイオン注入してＦＳ層を形成する。
しかしながら、この方法では、ウェハ裏面へのイオン注入後に行うＦＳ層を活性化させるための熱処理を、ウェハおもて面のＡｌ電極膜の劣化温度以上の高い熱処理温度で行うことができない。このため、ＦＳ層の活性化のための熱処理に、ウェハおもて面のＡｌ電極膜の劣化温度以上の高い熱処理温度を必要とする場合は、ＦＳ層形成後すなわち、ウェハ裏面研削後のウェハ厚の薄い（以下、薄ウェハとする）状態で、ウェハのおもて面側のＡｌ電極膜を形成する必要があった。その結果、薄ウェハ状態での工程数が増加するため、ウェハ割れが多くなり、良品率が低下するリスクが高まるという問題がある。
このような問題に対して、裏面研削後の薄ウェハ状態で処理する工程数を増加させないために、プロトン照射によりドリフト層に形成した結晶欠陥をドナー化して形成されたｎバッファ層（ＦＳ層に相当）を備えたＦＳ層構造の形成方法が新たに開発されている。この方法により、Ａｌ電極膜の劣化温度より低い温度でのＦＳ層の活性化処理が可能となる。さらに、ダイオードやＩＧＢＴの損失低減や発振抑制を目的として、ドリフト層の内部にブロードバッファ（ＢＢ）層構造を設けたダイオードやＩＧＢＴも提案されている（例えば、下記特許文献１参照。）。
従来のダイオードの構成について説明する。図７は、従来の一般的なｐｉｎ（ｐ−ｉｎｔｒｉｎｓｉｃ−ｎ）ダイオードの構成を示す概略断面図である。図１０は、従来のＢＢ層構造を備えたｐｉｎダイオードの構成を示す概略断面図である。図８は、図７，１０の切断線Ｘ−Ｘ’における不純物濃度分布を示す特性図である。ＢＢ層構造とは、シリコン半導体基板（ｎ-型半導体基板）１からなるｎ型ドリフト層２に、不純物濃度分布が同領域の中央付近の深さで極大値を持ち、かつアノード領域４側およびカソード領域５側の両方向に緩やかに減少するような濃度勾配を有するＢＢ層７（ドナー層）を設けた構造のことである。図７と図１０とで同符号は同等の機能を有する箇所を示す。なお、図７，１０およびそれ以外の図７，１０と同様の断面図において、Ａはアノード端子、Ｋはカソード端子を示す。
このようなＢＢ層構造を形成する方法として、プロトン照射によるＢＢ層７の形成方法が公知になっている。この方法は、ＦＺ（フロートゾーン）法によるシリコン半導体基板１のｎ型ドリフト層２の中央付近の深さを飛程とするプロトン（Ｈ+）を照射し、さらに熱処理を施すことでプロトン照射により形成される結晶欠陥をドナー化させてＢＢ層７とする方法である。また、プロトン照射の際に、ｎ型ドリフト層に酸素（Ｏ2）を含有させておくことで、プロトン照射により形成される結晶欠陥をドナー化する際に、ＢＢ層の不純物濃度および電子移動度が向上することも知られている（例えば、下記特許文献２参照。）。
また、水素等のイオン注入で生じた結晶欠陥を終端処理することでリーク電流が減少することや、水素終端処理により生じるトラップ準位の結晶欠陥において深準位過渡分光（ＤＬＴＳ：Ｄｅｅｐ Ｌｅｖｅｌ Ｔｒａｎｓｉｅｎｔ Ｓｐｅｃｔｒｏｓｃｏｐｙ）法により測定されたトラップ密度のピーク強度（以下、ＤＬＴＳ信号ピーク強度とする）が大きいとよいことが提案されている（例えば、下記特許文献３参照。）。また、ＣＺ（チョクラルスキー）法によるウェハにプロトン照射で空孔を導入し、熱処理を施すことで酸素を外方に拡散させ、低酸素析出層を形成することが提案されている（例えば、下記特許文献４参照。）。
特開２００３−３１８４１２号公報 特開２００７−０５５３５２号公報 特開２０１１−０４９３００号公報 特表２００９−５２４２２７号公報
しかしながら、上述したプロトン照射によるドナー層をＦＳ層やＢＢ層とする方法では、プロトン照射によって形成される結晶欠陥をドナー化させてドナー層を形成しているため、ドナー層の不純物濃度を高くするほど結晶欠陥が増加し、オン電圧の上昇やリーク電流の増加が避けられないという問題がある。
また、上記特許文献２には、プロトン照射後の熱処理温度の好ましい範囲が記載されている。しかしながら、結晶欠陥には幾つもの種類があり、プロトン照射によるＦＳ層やＢＢ層の形成条件によってどのような種類の欠陥が形成されるのかは明らかにされていない。また、プロトン照射により形成されたどの種類の欠陥がドナー層を形成したり、オン電圧やリーク電流に影響したりしているのかが明らかにされていない。
本発明は、上述した従来技術による問題点を解消するため、オン電圧の上昇を抑制することができる半導体装置および半導体装置の製造方法を提供することを目的とする。また、本発明は、上述した従来技術による問題点を解消するため、リーク電流の増加を抑制することのできる半導体装置および半導体装置の製造方法を提供することを目的とする。
上述した問題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置は、第１導電型不純物を有する半導体基板からなる第１導電型ドリフト層と、前記第１導電型ドリフト層の一方の主面側に設けられた第２導電型半導体領域と、プロトン照射により前記第１導電型ドリフト層の内部に形成された結晶欠陥がドナー化されてなる、前記第１導電型ドリフト層の深さ方向に異なる深さで設けられた複数のドナー層と、を備え、前記ドナー層は、不純物濃度が極大となる第１箇所と、前記第１箇所から前記第１導電型ドリフト層の両主面側に向かって低下する濃度勾配をもつ第２箇所とからなる不純物濃度分布を有し、前記結晶欠陥は、空孔、酸素原子および水素原子に起因する第１複合欠陥と、複空孔、空孔および前記第１導電型不純物に起因する第２複合欠陥と、空孔および酸素原子に起因する第３複合欠陥とを含み、深準位過渡分光法により測定された前記第１複合欠陥の信号強度が、深準位過渡分光法により測定された前記第２複合欠陥の信号強度よりも高く、オフ時に前記第１導電型ドリフト層と前記第２導電型半導体領域とのｐｎ接合から広がる空乏層の端部の、前記ｐｎ接合からの距離を示す距離指標を下記（１）式とし、前記第１導電型ドリフト層の厚さをＷ０としたときに、複数の前記ドナー層のうち、前記空乏層が最初に到達する前記ドナー層の濃度がピークとなる位置の、前記第１導電型ドリフト層の他方の主面からの距離Ｘは、Ｗ０−１．５Ｌ≦Ｘ≦Ｗ０−０．８Ｌを満たすことを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、深準位過渡分光法により測定された前記第１複合欠陥の信号強度が、深準位過渡分光法により測定された前記第２複合欠陥の信号強度の２倍よりも高いことを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、深準位過渡分光法により測定された前記第３複合欠陥の信号強度が、深準位過渡分光法により測定された前記第２複合欠陥の信号強度よりも高く、かつ深準位過渡分光法により測定された前記第１複合欠陥の信号強度よりも低いことを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、深準位過渡分光法により測定された前記第１複合欠陥の信号強度が、深準位過渡分光法により測定された前記第３複合欠陥の信号強度の２倍よりも高いことを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記第１複合欠陥のトラップ準位密度が、前記第２複合欠陥のトラップ準位密度よりも高いことを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記第１複合欠陥のトラップ準位密度が、前記第２複合欠陥のトラップ準位密度の２倍よりも高いことを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記第３複合欠陥のトラップ準位密度が、前記第２複合欠陥のトラップ準位密度よりも高く、かつ前記第１複合欠陥のトラップ準位密度よりも低いことを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記第１複合欠陥のトラップ準位密度が、前記第３複合欠陥のトラップ準位密度の２倍よりも高いことを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記第１導電型ドリフト層を挟んで対向する、前記第１導電型ドリフト層よりも低抵抗な第１導電型半導体領域および前記第２導電型半導体領域を備えたｐｉｎダイオードであることを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記第１導電型ドリフト層の一方の主面側に金属−酸化膜−半導体からなる絶縁ゲート構造を備えた絶縁ゲート型バイポーラトランジスタであることを特徴とする。
Figure 0005733417
また、この発明にかかる半導体装置は、上述した発明において、前記距離Ｘは、Ｗ０−１．４Ｌ≦Ｘ≦Ｗ０−０．９Ｌを満たすことを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記距離Ｘは、Ｗ０−１．３Ｌ≦Ｘ≦Ｗ０−１．０Ｌを満たすことを特徴とする。
上述した問題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置の製造方法は、第１導電型不純物を有する半導体基板からなる第１導電型ドリフト層と、前記第１導電型ドリフト層の一方の主面側に設けられた第２導電型半導体領域と、プロトン照射により前記第１導電型ドリフト層の内部に形成された結晶欠陥がドナー化されてなる、前記第１導電型ドリフト層の深さ方向に異なる深さで設けられた複数のドナー層と、を備え、前記ドナー層は、不純物濃度が極大となる第１箇所と、前記第１箇所から前記第１導電型ドリフト層の両表面側に向かって低下する濃度勾配をもつ第２箇所とからなる不純物濃度分布を有する半導体装置の製造方法であって、前記第１導電型ドリフト層となる第１導電型半導体基板にプロトン照射を行い、前記第１導電型半導体基板の内部に結晶欠陥を形成する工程と、３００℃以上４５０℃以下の温度で１分間以上３００分間以下の熱処理により、前記結晶欠陥をドナー化する工程と、を含み、オフ時に前記第１導電型ドリフト層と前記第２導電型半導体領域とのｐｎ接合から広がる空乏層の端部の、前記ｐｎ接合からの距離を示す距離指標を上記（１）式とし、前記第１導電型ドリフト層の厚さをＷ０としたときに、複数の前記ドナー層のうち、前記空乏層が最初に到達する前記ドナー層の濃度がピークとなる位置の、前記第１導電型ドリフト層の他方の主面からの距離Ｘが前記第１導電型ドリフト層の他方の主面からＷ０−１．５Ｌ≦Ｘ≦Ｗ０−０．８Ｌを満たす深さとなる加速エネルギーで前記プロトン照射を行うことを特徴とする。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記熱処理の温度が３５０℃よりも高いことを特徴とする。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記プロトン照射のプロトンのドーズ量が７．０×１０11ａｔｏｍｓ／ｃｍ2以上５．０×１０13ａｔｏｍｓ／ｃｍ2以下であり、前記熱処理の温度が４００℃以下であることを特徴とする。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記プロトン照射のプロトンのドーズ量が７．０×１０11ａｔｏｍｓ／ｃｍ2以上２．５×１０13ａｔｏｍｓ／ｃｍ2以下であることを特徴とする。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記プロトン照射のプロトンのドーズ量が１．０×１０12ａｔｏｍｓ／ｃｍ2以上１．０×１０13ａｔｏｍｓ／ｃｍ2以下であることを特徴とする。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記プロトン照射のプロトンのドーズ量が５．０×１０11ａｔｏｍｓ／ｃｍ2以上５．０×１０14ａｔｏｍｓ／ｃｍ2以下であり、前記熱処理の温度が３８０℃以上４５０℃以下であることを特徴とする。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記プロトン照射のプロトンのドーズ量が７．０×１０11ａｔｏｍｓ／ｃｍ2以上３．０×１０14ａｔｏｍｓ／ｃｍ2以下であることを特徴とする。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記プロトン照射のプロトンのドーズ量が１．０×１０12ａｔｏｍｓ／ｃｍ2以上３．０×１０14ａｔｏｍｓ／ｃｍ2以下であることを特徴とする。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記プロトン照射のプロトンのドーズ量が３．０×１０12ａｔｏｍｓ／ｃｍ2以上３．０×１０14ａｔｏｍｓ／ｃｍ2以下であることを特徴とする。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記プロトン照射のプロトンのドーズ量が１．０×１０13ａｔｏｍｓ／ｃｍ2以上１．０×１０14ａｔｏｍｓ／ｃｍ2以下であることを特徴とする。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記熱処理の温度が３９０℃以上４２０℃以下であることを特徴とする。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記プロトン照射により飛程Ｒｐの前記ドナー層を形成するときのプロトンの加速エネルギーＥは、前記プロトンの飛程Ｒｐの対数ｌｏｇ（Ｒｐ）をｒ、前記プロトンの加速エネルギーＥの対数ｌｏｇ（Ｅ）をｙとして、下記式（２）を満たすことを特徴とする。
ｙ＝−０．００４７ｒ4＋０．０５２８ｒ3−０．２２１１ｒ2＋０．９９２３ｒ＋５．０４７４ ・・・（２）
上述した発明によれば、プロトン照射によりドリフト層の内部に主に空孔、酸素原子および水素原子に起因する複合結晶欠陥を形成することで、ドナー層の不純物濃度を高くするためにプロトン照射により形成される結晶欠陥密度を高くした場合においても、ドナー化率が高くかつ量の多い主要な結晶欠陥を効率よくドナー化させることができる。これにより、ドリフト層の内部に、オン電圧の上昇やリーク電流の増加などの影響を抑えたドナー層を得ることができる。
本発明にかかる半導体装置および半導体装置の製造方法によれば、オン電圧の上昇を抑制することができるという効果を奏する。また、本発明にかかる半導体装置および半導体装置の製造方法によれば、リーク電流の増加を抑制することができるという効果を奏する。
図１は、本発明にかかる半導体装置の構成を示す概略断面図である。 図２は、図１のＸ−Ｘ’方向におけるドナー層の不純物濃度分布を示す特性図である。 図３は、実施例１にかかる半導体装置のプロトン照射後のＤＬＴＳスペクトル波形を示す特性図である。 図４は、実施例１にかかる半導体装置のプロトン照射後のアニール温度とＤＬＴＳ信号ピーク強度との関係を示す特性図である。 図５は、実施例１にかかる半導体装置のプロトン照射後のアニール温度とドナー化ピーク濃度との関係を示す特性図である。 図６は、実施例１にかかる半導体装置のプロトン照射後のアニール温度とＶｆ−Ｉｒ特性との関係を示す特性図である。 図７は、従来の一般的なｐｉｎダイオードの構成を示す概略断面図である。 図８は、図７，１０の切断線Ｘ−Ｘ’における不純物濃度分布を示す特性図である。 図９は、本発明にかかる半導体装置のプロトン照射後のＤＬＴＳスペクトル波形を示す特性図である。 図１０は、従来のＢＢ層構造を備えたｐｉｎダイオードの構成を示す概略断面図である。 図１１は、実施例２にかかる半導体装置のプロトン照射後のＤＬＴＳスペクトル波形を示す特性図である。 図１２は、実施例２にかかる半導体装置のプロトン照射後のＤＬＴＳ信号強度とプロトンドーズ量との関係を示す特性図である。 図１３は、ＤＬＴＳ測定の条件を示す特性図である。 図１４は、本発明にかかる半導体装置の別の一例の構成を示す説明図である。 図１５は、図１４のネットドーピング濃度分布の一部の拡大図である。 図１６は、図１４の半導体装置のプロトン照射後のＤＬＴＳ信号強度とプロトンドーズ量との関係を示す特性図である。 図１７は、本発明にかかる半導体装置のプロトンの飛程とプロトンの加速エネルギーとの関係を示す特性図である。 図１８は、本発明にかかる半導体装置において空乏層が最初に達するｎ型ＢＢ領域の位置条件を示す図表である。 図１９は、図１４の半導体装置の製造途中の状態を示す断面図である。
以下に添付図面を参照して、本発明にかかる半導体装置および半導体装置の製造方法の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋および−は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。本発明はその要旨を超えない限り、以下に説明する実施の形態の記載に限定されるものではない。
まず、プロトン照射によって形成される結晶欠陥について説明する。図９は、本発明にかかる半導体装置のプロトン照射後のＤＬＴＳスペクトル波形を示す特性図である。図９には、後述する本発明にかかる半導体装置のＦＳ層を形成するためのプロトン照射によって形成される結晶欠陥の詳細をＤＬＴＳ（Ｄｅｅｐ Ｌｅｖｅｌ Ｔｒａｎｓｉｅｎｔ Ｓｐｅｃｔｒｏｓｃｏｐｙ）法で測定したスペクトル波形（◆印）を示す。また、図９には、比較用として、プロトン照射と同条件でヘリウム（Ｈｅ）を照射した際のＤＬＴＳ法によるスペクトル波形（□印）も同時に示す。プロトン照射後、３５０℃の温度で１時間の熱処理を行った。
図９の横軸は絶対温度（Ｋ）であり、シリコン基板内に形成されている結晶欠陥のトラップ準位の深さを示す。トラップ準位は図の左から右方向へ向かって準位が深くなっている。縦軸のＤＬＴＳ ｓｉｇｎａｌ（ＤＬＴＳ信号強度）とは、電気容量の変化量（ΔＦ）を示す。ピーク１、２、３で示されるピーク波形は、電気容量の変化量（ΔＦ）に基づいて測定したそれぞれのトラップ準位における結晶欠陥のトラップ密度、すなわち結晶欠陥密度を示す。また、トラップ密度はピーク強度（ＤＬＴＳ信号ピーク強度）が大きいほど密度が高い、すなわち結晶欠陥の総量が多いことを示している（図３、１１の横軸・縦軸も同様）。
図９に示す結果より、プロトン照射では、前述のように３つのピーク１、２、３が確認されている。ピーク１は空孔（Ｖ）と酸素（Ｏ）原子とによるＶＯ複合欠陥であり、ピーク２は空孔（Ｖ）、酸素（Ｏ）原子と水素（Ｈ）原子とによるＶＯＨ複合欠陥であり、ピーク３は複空孔（ＶＶ）と空孔（Ｖ）およびリン（Ｐ）原子とによる（ＶＶ＋ＶＰ）複合欠陥であることが本発明者によって別途確認されている。一方、ヘリウム照射では、空孔＋酸素のピーク１（ＶＯ複合欠陥）と、複空孔＋空孔およびリンのピーク３（ＶＶ＋ＶＰ複合欠陥）は認められるが、ピーク２は確認されていない。
このように、プロトン照射では、ヘリウム照射と異なり、前述のように、空孔＋酸素＋水素のピーク２（ＶＯＨ複合欠陥）が明確な大きいピークとして図９に確認することができる。また、これら３つの結晶欠陥のうち、ドナー源として寄与しているのはピーク２の空孔＋酸素＋水素によるＶＯＨ複合欠陥だけであることも本発明者によって別途確認されている。また、このピーク２がドナー源として寄与することは、図９に示すようにヘリウム照射による結晶欠陥ではピーク２のＶＯＨ複合欠陥がほとんど無いに等しいこと、かつヘリウム照射ではプロトン照射の場合のようなドナー化は起こらないことからも確認することができる。
これらの結果から、本発明者らは、ピーク２（ＶＯＨ複合欠陥）が主成分となるような条件で結晶欠陥を形成させることが、効率の良いドナー化、すなわちオン電圧の上昇やリーク電流の増加などの影響を抑えたドナー層を得ることに有効であることを見出した。さらに、本発明者らは、ＶＯＨ複合欠陥およびＶＯ複合欠陥のＤＬＴＳ信号強度のピーク値よりもＶＶ＋ＶＰ複合欠陥のＤＬＴＳ信号強度のピーク値を小さくすることで、後述するようにドナー層の濃度分布のピーク濃度（以下、ドナー化ピーク濃度とする）の高濃度化、リーク電流の低減、およびオン電圧の低減という効果が得られることを見出した。本発明は、このような知見に基づいてなされたものである。
（実施の形態１）
本発明にかかる半導体装置の構成について説明する。図１は、本発明にかかる半導体装置の構成を示す概略断面図である。図１に示す本発明にかかる半導体装置は、プロトン照射に由来して形成されたドナー層３からなるＢＢ層を備えたｐｉｎダイオード１０である。詳細には、ドナー層３は、シリコン半導体基板（ｎ-型半導体基板）１からなるｎ型ドリフト層２の中央付近の深さに設けられている。ドナー層３を形成するにあたって、シリコン半導体基板１からなるｎ型ドリフト層２に、まず本発明にかかるプロトン照射により結晶欠陥を形成する。後述する実施例１ではプロトンのドーズ量を１×１０12（ａｔｏｍｓ／ｃｍ2）、加速エネルギーを８ＭｅＶとした（以下、本実施例条件でのプロトン照射条件とする）。そして、プロトン照射後、熱処理することにより結晶欠陥をドナー化し、このドナー化により形成されるドナー層３をＦＳ層とすることにより、本発明にかかるｐｉｎダイオード１０とする。
図１においてＡはアノード端子、Ｋはカソード端子、符号４、５はそれぞれアノード領域、カソード領域を示し、符号８、９はそれぞれアノード電極、カソード電極を示す。符号６、１１はそれぞれガードリング、フィールドプレートなどの終端構造を示す。前記結晶欠陥のドナー化に必要な熱処理は、例えば、３００℃〜４５０℃程度で１分〜３００分間程度の熱処理（アニール）であってもよい。後述する実施例１では、３５０℃の温度で１時間のアニールを行った（以下、本実施例条件でのアニールとする）。
次に、ドナー層３の不純物濃度分布について説明する。図２は、図１のＸ−Ｘ’方向におけるドナー層３の不純物濃度分布を示す特性図である。この不純物濃度分布は、後述するＤＬＴＳ（Ｄｅｅｐ Ｌｅｖｅｌ Ｔｒａｎｓｉｅｎｔ Ｓｐｅｃｔｒｏｓｃｏｐｙ）法もしくはＣ−Ｖ（Ｃｕｒｒｅｎｔ−Ｖｏｌｔａｇｅ）法により得られる分布である。図２の縦軸はドナー層３の不純物濃度（ａｔｏｍｓ／ｃｍ3）、横軸はアノード領域４とアノード電極８との界面からの距離（μｍ）、すなわちシリコン半導体基板１のおもて面（アノード側表面）からの深さを示す。
図２には、実施例１のシリコン半導体基板１の不純物濃度分布、すなわち上述した本実施例条件でのアニールを行った場合（本実施例条件でアニール）のシリコン半導体基板１の不純物濃度分布を示す。また、この図２には、比較用としてプロトン照射後に熱処理（アニール）を行わない場合（以下、アニール無しとする）および５００℃以上の高温の熱処理（アニール）を行った場合（以下、５００℃以上の高温条件でのアニールとする）のシリコン半導体基板の不純物濃度分布も示す。
図２に示されるように、プロトン照射によってシリコン半導体基板１のおもて面（アノード側表面）から飛程Ｒｐの位置を中心に形成された結晶欠陥が、アニール無しおよび本実施例条件でのアニールの場合にはそれぞれドナー化し、５００℃以上の高温条件でのアニールでは結晶欠陥が回復してドナー化していないことがわかる。
さらに、本実施例条件でのプロトン照射と本実施例条件でのアニールを行った場合、シリコン半導体基板１のおもて面（アノード側表面）からプロトン照射の飛程Ｒｐの深さの位置にドナー層３の不純物濃度の極大値があり、ドナー層３の不純物濃度は極大値からアノード領域４側およびカソード領域５側に緩やかに傾斜する濃度勾配を有することが分かる。
（実施の形態２）
次に、本実施例条件でのアニール、アニール無しおよび５００℃以上の高温条件でのアニールにおいて、ＤＬＴＳ信号ピーク強度とアニール温度との関係、およびドナー化ピーク濃度とアニール温度との関係について説明する。図３は、実施例１にかかる半導体装置のプロトン照射後のＤＬＴＳスペクトル波形を示す特性図である。図４は、実施例１にかかる半導体装置のプロトン照射後のアニール温度とＤＬＴＳ信号ピーク強度との関係を示す特性図である。図５は、実施例１にかかる半導体装置のプロトン照射後のアニール温度とドナー化ピーク濃度との関係を示す特性図である。
図３には、上記各熱処理条件でのＤＬＴＳ測定結果のスペクトル波形を示す。図４、５には、上記各熱処理条件での熱処理温度だけでなく、より詳細な熱処理温度条件での各ＤＬＴＳ信号ピーク強度とアニール温度との関係、ドナー化ピーク濃度とアニール温度との関係をそれぞれ示す。なお、図３〜５の横軸でアニール温度が０℃のデータは、０℃でアニールしたのではなく、室温（２０〜３０℃）よりも高い温度によるアニールを行っていない、という意味である（他の図においても同様）。
また、ＤＬＴＳスペクトル波形は、図１３に示す条件にて取得する。図１３は、ＤＬＴＳ測定の条件を示す特性図である。図１３には、アノード領域４からの距離に対して、Ｃ−Ｖ法またはＤＬＴＳ法により得られるキャリア濃度（すなわち不純物濃度）分布を示す。Ｃ−Ｖ法またはＤＬＴＳ法では、半導体装置に印加された電圧を増加させることで、その電圧に応じて広がる空乏層端の位置における不純物濃度が測定される。そこで、図１３に示すように、ＤＬＴＳスペクトル波形は、不純物濃度が最大となる位置（ピーク位置）となる電圧にて取得する。ＤＬＴＳスペクトル波形は、周知のＤＬＴＳ法に従い、測定する素子の温度を極低温（数Ｋ、Ｋはケルビンで絶対温度のこと）から室温（例えば３００Ｋ）に近い温度まで変化（スイープ）させて取得する。
ＤＬＴＳ法は、パルス状の電圧を印加した時における空乏層の電気容量過渡変化（トラップからのキャリア放出現象）を、温度を変化（スイープ）させて観察することによって、深い準位を持つトラップの活性化エネルギー、捕獲断面積、結晶欠陥のトラップ密度を測定する方法である。キャリア放出時間（時定数）が温度の関数となっていることを利用する。ＤＬＴＳ法の測定では、観測する時間範囲（時定数）を固定し、温度を極低温（液体ヘリウム、あるいは液体窒素などで得られる低温）から上昇させる。そして、温度をスイープさせたときの温度差（Ｋ）に伴う電気容量差（ＤＬＴＳ信号（ΔＦ））をプロットすることにより、トラップ準位の深さ（エネルギーギャップ中心からのエネルギー準位）に対応したピーク値を持つＤＬＴＳスペクトルと呼ばれる曲線が得られる。
図３に示すとおり、同じプロトン照射であっても、その後の熱処理条件によって主要な結晶欠陥の種類が変わっていることが確認された。図３に示す結果より、アニール無し（×印）では複空孔（ＶＶ）＋空孔（Ｖ）およびリン（Ｐ）のＶＶ＋ＶＰ複合欠陥が最も多く、本実施例条件でのアニール（◆印）では空孔（Ｖ）＋酸素（Ｏ）＋水素（Ｈ）のＶＯＨ複合欠陥が最も多く、かつＶＯＨ複合欠陥のＤＬＴＳ信号ピーク強度が他の欠陥のＤＬＴＳ信号ピーク強度より高いことが確認された。また、図３からは、５００℃以上の高温条件でのアニール（○印）ではＤＬＴＳ ｓｉｇｎａｌ（ＤＬＴＳ信号強度）（ΔＦ）がほぼ０であり、熱処理により結晶欠陥がほぼ消滅していることも分かる。
図４には、本実施例条件（３５０℃）以外のアニール温度におけるＤＬＴＳ信号強度について、ＶＯＨ複合欠陥、ＶＯ複合欠陥、およびＶＶ＋ＶＰ複合欠陥それぞれの最大強度を示す。なお、図４において、アニール温度０℃が上記アニール無しであり、アニール温度５００℃以上が５００℃以上の高温条件でのアニールである。図２では、アニール無しの場合（０℃の位置に表示）と、本実施例条件（３５０℃）でのアニールの場合のいずれの場合においてもドナー層ができていることを確認することができた。そして、図４では、３つの欠陥種の間の信号の最大強度の大小関係、すなわち比率が異なっていることがわかる。
アニール無しの場合では、ＤＬＴＳ信号の最大強度の比は、ＶＯＨ：ＶＯ：ＶＶ＋ＶＰ＝０．５：２：４であり、最も信号強度の強い欠陥はＶＶ＋ＶＰ複合欠陥である。一方、本実施例条件でのアニールの場合、ＶＯＨ複合欠陥の信号強度が最も高く、比率はＶＯＨ：ＶＯ：ＶＶ＋ＶＰ＝２：１：１となっている。すなわち、アニール無しの場合と本実施例条件でのアニールの場合とでは、プロトン照射によってドナー層が形成されているにも関わらず、分布している欠陥（トラップ準位）の密度の構成が異なっている。このＤＬＴＳ信号強度の構成比の相違は、後述する特性に強く現れる。なお、３５０℃より高い温度でのアニールの場合では、各欠陥のＤＬＴＳ信号の最大強度は、本実施例条件でのアニールと同程度の比率（２：１：１）を保ったまま、強度の大きさが減少することが確認された。また、５００℃以上の高温条件でのアニールでは、ＤＬＴＳ信号強度はいずれの欠陥においても０になっているため、これらの欠陥が消滅していることを意味する。
図５には、Ｃ−Ｖ法やＤＬＴＳ法によるドナー層の濃度分布のピーク濃度（ドナー化ピーク濃度）と、アニール温度との関係を示す。図５に示すように、ドナー化ピーク濃度は、３００℃のアニール温度で最も高く、４５０℃以上の温度ではバルクの結晶濃度とほぼ同じ値となっている。特に、アニール温度が３００℃である場合と３５０℃である場合でのピーク濃度がほぼ同じ値であり、アニール温度が４００℃である場合はこれらに比べて１／３程度に減少し、アニール無しの場合と同等であることが確認された。
一方、本発明にかかる半導体装置の、プロトン照射後のアニール温度に対するオン電圧Ｖｆ−リーク電流Ｉｒ特性を検証した結果、図４、５に示す結果と異なる結果が確認された。図６は、実施例１にかかる半導体装置のプロトン照射後のアニール温度とＶｆ−Ｉｒ特性との関係を示す特性図である。図６には、アニール温度に対する、ダイオードの順電流が２００Ａ／ｃｍ2におけるオン電圧Ｖｆと、ダイオードの逆バイアスが６００Ｖにおけるリーク電流Ｉｒとを示す。図６に示すように、オン電圧Ｖｆおよびリーク電流Ｉｒは、アニール無しの場合がともに最大である。そして、３００℃以上でのアニールでこれらの値は減少し、特に３００℃から４００℃の間において、単位温度における減少割合が大きい。特に３５０℃でのアニール温度におけるリーク電流は、３００℃でのアニール温度におけるリーク電流の１／３程度に減少している。このように、これらの電気的特性は、図４、５のＤＬＴＳ信号強度およびドナー化ピーク濃度とは、異なる傾向である。
すなわち、図３〜６に示す結果より、ドナー化ピーク濃度を高くし、かつリーク電流を小さくするためには、単に酸素の含有濃度を高くしたり、高温でアニールしたりするだけでなく、ＶＯＨ複合欠陥、ＶＯ複合欠陥およびＶＶ＋ＶＰ複合欠陥それぞれのＤＬＴＳ信号強度比を制御しなければならないことが確認された。アニール無しの場合が３００℃でのアニールの場合に対して、ドナー化ピーク濃度が同様に高いにも関わらずリーク電流Ｉｒが異なるのは、ＶＶ＋ＶＰ複合欠陥のＤＬＴＳ信号強度の比率が他のＶＯＨ複合欠陥、ＶＯ複合欠陥よりも相対的に高いこと、すなわちトラップ準位密度が高いためである。また、３５０℃でのアニールにおけるドナー化ピーク濃度が３００℃でのアニールにおけるドナー化ピーク濃度とほぼ同じ値であることに対して、３５０℃でのアニールにおいてリーク電流Ｉｒが１／３程度に減少しているのは、ＶＯＨ複合欠陥およびＶＯ複合欠陥のＤＬＴＳ信号強度よりもＶＶ＋ＶＰ複合欠陥のＤＬＴＳ信号強度が半分以下であり、特にＶＯ複合欠陥がＶＯＨ複合欠陥の強度に近いためである。
以上の結果より本発明の特徴をまとめると、より好ましい実施の形態は、
（ａ）ＶＯＨ複合欠陥のＤＬＴＳ信号強度（すなわちトラップ準位密度）が最も高いこと、
（ｂ）ＶＯＨ複合欠陥およびＶＯ複合欠陥は、ＶＶ＋ＶＰ複合欠陥よりもＤＬＴＳ信号強度（トラップ準位密度）が高いこと、好ましくはそれぞれＶＶ＋ＶＰ複合欠陥の２倍以上であること、
（ｃ）ＶＯＨ複合欠陥、ＶＯ複合欠陥、ＶＶ＋ＶＰ複合欠陥のＤＬＴＳ信号強度の比は、ＶＯ複合欠陥をパラメータとしてみた場合、ＶＯＨ：ＶＯ：ＶＶ＋ＶＰが２：１：１と２：２：１およびこれらの間の比（例えば２：１．２：１、２：１．５：１、２：１．８：１）にあること、
以上の３点の特徴を有することが好ましい。
本発明によれば、ドナー化に寄与する空孔（Ｖ）＋酸素（Ｏ）＋水素（Ｈ）によるＶＯＨ複合欠陥が主要な結晶欠陥となる３００℃以上４５０℃以下の熱処理条件とすることで、ドナー化率が高くかつ量の多い主要な結晶欠陥がドナー化される。このため、結晶欠陥による順電圧降下（オン電圧Ｖｆ）およびリーク電流Ｉｒへの影響も少なくなり、望ましいドナー化条件となる。特に、アニール温度が３５０℃以上４００℃以下の場合には、ＶＯＨ：ＶＯ：ＶＶ＋ＶＰのＤＬＴＳ信号強度（トラップ準位密度）の比率が上記の特徴の（ａ）、（ｂ）および（ｃ）の全てを有するため、好ましい。アニール温度が３５０℃よりも高く、４００℃よりも小さい場合が、さらに好ましい。
（実施の形態３）
次に、本発明にかかる半導体装置の製造方法について詳細に説明する。ここでは、図１に示した耐圧１２００Ｖクラスのｐｉｎダイオードを製造する場合を例に説明する。シリコン半導体基板として、比抵抗が９０Ωｃｍ（リン濃度５．０×１０13ａｔｏｍｓ／ｃｍ3）のＦＺ−ｎ型シリコン半導体基板１（以降、ウェハ１）を用意する。このウェハ１の両主面から、窒素および酸素雰囲気下で、１２５０℃の温度で１００時間の熱処理を行ってリンを８０μｍ程度の深さに熱拡散させる。これによりウェハ１の内部に形成されたリン拡散層の表面不純物濃度は、例えば１．０×１０20ａｔｏｍｓ／ｃｍ3程度である。この熱処理によって、ウェハ１の両面からウェハ内に大量の酸素が導入され、ウェハ１における酸素濃度は、固溶限界濃度（約１×１０18ａｔｏｍｓ／ｃｍ3）となる。次に、ウェハ１の一方の主面を研削してリン拡散層を除去した後、ウェハ１の両主面に鏡面加工を施す。
次に、標準的なダイオードのプロセス工程によって、ウェハ１の鏡面加工されたおもて面にアノード領域４、アノード電極８、ガードリング６、フィールドプレート１１および層間絶縁膜などを形成する。アノード領域４の不純物濃度は、例えば５×１０16ａｔｏｍｓ／ｃｍ3であり、深さは、例えば３μｍである。また、アノード電極８の材料は、例えばシリコンを１％の割合で含むアルミニウム（Ａｌ−Ｓｉ１％）からなるアルミニウム（Ａｌ）合金である。
次に、アノード電極８側からウェハ１に、例えばサイクロトロンにより加速されたプロトンを照射する。その際、サイクロトロンの加速エネルギーは、例えば７．９ＭｅＶであり、プロトンのドーズ量は、例えば１．０×１０12ａｔｏｍｓ／ｃｍ2である。また、アルミアブソーバーを用い、その厚さを調節して、プロトンの飛程Ｒｐがウェハ１のおもて面とアノード電極８との界面から６０μｍとなるように調節する。あるいは、例えば静電加速器を用いて、プロトンの飛程Ｒｐが６０μｍとなるような加速エネルギーとし、アルミアブソーバーを介さずに直接プロトンを照射してもよい。このときの加速エネルギーは、２．３ＭｅＶとなる。プロトン照射のドーズ量は１．０×１０11ａｔｏｍｓ／ｃｍ2以上１．０×１０14ａｔｏｍｓ／ｃｍ2以下の範囲から選ぶことが好ましい。このプロトン照射により形成される結晶欠陥をＤＬＴＳ法で測定したスペクトル波形（◆印）を図９に示す。
次に、例えば３５０℃の温度で１時間の熱処理（アニール）を水素雰囲気で行い、図９に◆印のスペクトル波形で示される結晶欠陥を一部回復させてドナー化する。それによって、ウェハ１のおもて面とアノード電極８との界面から６０μｍの深さのところを中心としてその前後に高濃度のドナー層３が形成される。このドナー層３によって、所望のＢＢ層が形成される。プロトン照射後の熱処理条件は、熱処理温度を３００℃から４００℃までの範囲、熱処理時間を１分間から３００分間までの範囲から選ぶことが好ましいことが本発明者によって確認されている。また、図４からわかるように、３００℃から４００℃までの範囲、特に３５０℃の熱処理温度では、プロトンの入射面（表面）から、プロトンが通過してドナー層３のあたりで止まるまでの領域には、ＶＶ＋ＶＰ複合欠陥が残留する。そのため、プロトンの通過領域とドナー層３の少数キャリアのライフタイムは、０．３μｓ〜３．０μｓ程度となる。
次に、ウェハ１の裏面を研削またはやウエットエッチングし、ウェハ１を所定の厚さ、例えば１４０μｍにまで薄くする。次に、ウェハ１の裏面にリン、砒素（Ａｓ）等のｎ型不純物をイオン注入する。その際の加速エネルギーは、例えば５０ｋｅＶであり、ドーズ量は、例えば１×１０15ａｔｏｍｓ／ｃｍ2である。次に、ウェハ１のイオン注入された裏面に対して、ＹＡＧ第２高調波レーザ等のレーザ光を公知の技術であるダブルパルス法にて照射する。ここで、ダブルパルス法とは、レーザ光の照射エリアごとに、複数のレーザ照射装置から所定の遅延時間だけ照射タイミングをずらして複数のパルスレーザを連続的に照射する方法である。
ダブルパルス法によりレーザ光を照射する際のエネルギー密度は、レーザ光の照射エリアごとに、合計で例えば３Ｊ／ｃｍ2である。また、ダブルパルスの遅延時間は、例えば３００ｎｓｅｃである。このレーザ照射によって、イオン注入されたリン、砒素等のｎ型不純物が電気的に活性化され、ウェハ１の裏面の表面層にｎ+カソード領域５が形成される。
最後に、ｎ+カソード領域５の表面に、例えばチタン（Ｔｉ）、ニッケル（Ｎｉ）および金（Ａｕ）の順で金属膜を成膜し、ｎ+カソード領域５にオーミック接触するカソード電極９を形成することで、図１に示す本発明にかかるｐｉｎダイオードが完成する。
なお、前述のようにプロトンを表面からではなく、研削・エッチング面（裏面）から照射してもよい。例えば、ドナー層３のピーク位置を表面から７０μｍとするには、プロトンの飛程を研削・エッチング面から７０μｍとすればよい。このときのプロトンの加速エネルギーは２．５ＭｅＶである。ただし、プロトン照射後の熱処理温度は、前述よりも高い温度とする。その理由は、ダイオードが逆回復するときには裏面側にキャリアが残留しており、この残留キャリアが発振を抑えるためである。すなわち、裏面からプロトンを照射した場合、このキャリアの残留する領域にＶＶ＋ＶＰ複合欠陥が存在するため、キャリアの再結合を促進する。そのため、逆回復中にキャリアが枯渇し、発振が生じやすくなる。よって、ダイオードの製造において、研削・エッチング面（裏面）からプロトン照射する場合は、ＶＶ＋ＶＰ複合欠陥を十分少なくする必要があり、それには図４からわかるように熱処理温度を少なくとも３５０℃以上、好ましくは４００℃以上とする。このとき、プロトンの通過領域とドナー層３の少数キャリアのライフタイムは、３．０μｓ以上３０μｓ以下の程度となる。
（実施の形態４）
次に、ＤＬＴＳ信号ピーク強度とプロトンドーズ量との関係について説明する。図１１は、実施例２にかかる半導体装置のプロトン照射後のＤＬＴＳスペクトル波形を示す特性図である。図１１では、プロトンのドーズ量が、１×１０11／ｃｍ2および１×１０12／ｃｍ2の場合について各欠陥のＤＬＴＳ信号ピーク強度を比較している。図１１に示すピークは、図３，９と同様に温度が低い方のピークから順に、ＶＯ複合欠陥、ＶＯＨ複合欠陥、ＶＶ＋ＶＰ複合欠陥を示している。実施例２では、プロトン照射後のアニールの温度は３５０℃である。実施例２のプロトンドーズ量以外の構成は、実施例１と同様である。図１１に示す結果より、ドーズ量が低い１×１０11／ｃｍ2の場合、ドーズ量が１×１０12／ｃｍ2の場合と比べてＶＯＨ複合欠陥のＤＬＴＳ信号ピーク強度が１／５以下に低下していることが確認された。このようにＶＯＨ複合欠陥のＤＬＴＳ信号強度（欠陥密度、トラップ密度）が相対的に低くなると、ＦＳ層のピーク濃度が低くなるため、好ましくない。
図１２は、実施例２にかかる半導体装置のプロトン照射後のＤＬＴＳ信号強度とプロトンドーズ量との関係を示す特性図である。図１２には、ＶＯＨ複合欠陥、ＶＯ複合欠陥，ＶＶ＋ＶＰ複合欠陥それぞれのＤＬＴＳ信号強度について、プロトンドーズ量の依存性を示す。図１２に示すように、プロトンドーズ量が７×１０11／ｃｍ2以上２．５×１０13／ｃｍ2以下の範囲において、ＶＯＨ複合欠陥の信号強度が他のＶＯ複合欠陥やＶＶ＋ＶＰ複合欠陥よりも高くなっていることが確認された。さらに、プロトンドーズ量が１×１０12／ｃｍ2以上１×１０13／ｃｍ2以下の範囲であれば、確実にＶＯＨ複合欠陥のＤＬＴＳ信号強度が高く、すなわちＶＯＨ複合欠陥のトラップ密度（すなわち欠陥密度）を最も高くすることができる。
プロトンドーズ量が２．５×１０13／ｃｍ2よりも高い場合、まずＶＯＨ複合欠陥のＤＬＴＳ信号強度がＶＯ複合欠陥のＤＬＴＳ信号強度を下回るようになる。このため、ＶＯＨ複合欠陥の欠陥密度もしくはトラップ密度が低くなり、ＦＳ層のピーク濃度が低くなる。さらにプロトンドーズ量が５×１０13／ｃｍ2よりも高い場合、ＶＶ＋ＶＰ複合欠陥のＤＬＴＳ信号強度がＶＯＨ複合欠陥のＤＬＴＳ信号強度よりも高くなる。このようにＶＶ＋ＶＰ複合欠陥の信号強度が相対的に高く、すなわち欠陥密度もしくはトラップ密度が高くなれば、例えば漏れ電流が増加するようになるため、好ましくない。
また、プロトンドーズ量が７×１０11／ｃｍ2以上であれば、ＶＶ＋ＶＰ複合欠陥の信号強度（欠陥・トラップ密度）は最も小さく、かつ前述のようにＶＯＨ複合欠陥のＤＬＴＳ信号強度（欠陥・トラップ密度）が最も高くなるため、漏れ電流は低く抑えられ、かつオン電圧の増加も抑えられる。よって、プロトンドーズ量は少なくとも７×１０11／ｃｍ2以上５×１０13／ｃｍ2以下の範囲、より好ましくは７×１０11／ｃｍ2以上２．５×１０13／ｃｍ2以下の範囲であるとよい。なお、このＤＬＴＳ信号強度とプロトンドーズ量との関係は、熱処理温度が３５０℃から±１０℃の範囲であれば同様に再現できるため、好ましい。
（実施の形態５）
図１４は、本発明にかかる半導体装置の別の一例の構成を示す説明図である。図１４に示す本発明にかかる半導体装置は、ｎ-ドリフト層２１の内部にｎ型ブロードバッファ（ＢＢ）領域を設けたＢＢ層構造のＩＧＢＴである。図１４には、上側にブロードバッファ（ＢＢ）型ＩＧＢＴの断面構造を示し、下側にブロードバッファ（ＢＢ）型ＩＧＢＴのネットドーピング濃度分布を示す。図１４下側のネットドーピング濃度分布において、横軸はエミッタ電極２４と、ｎ-ドリフト層２１となるｎ-型半導体基板のおもて面との界面からの深さであり、縦軸は極性が異なるｎ型ドナーおよびｐ型アクセプタの正味のドーピングであるネットドーピング濃度である。
ｎ-ドリフト層２１（例えば厚さ１０７μｍ）は、フロートゾーン（ＦＺ）法もしくはチョクラルスキー（ＣＺ）法によるｎ-型半導体基板（ｎ型半導体ウェハ、例えば厚さ１２０μｍ）からなる。ｎ-型半導体基板のおもて面の表面層には、ｎ-ドリフト層２１よりも高濃度のｐベース層２２（例えば深さ３μｍ）が選択的に形成されている。ｐベース層２２の内部には、ｐベース層２２よりも高濃度のｎエミッタ層２９（例えば深さ０．５μｍ）が形成されている。ｎ-型半導体基板のおもて面からｎエミッタ層２９およびｐベース層２２を貫通して深さ約５μｍのトレンチが形成されている。このトレンチの中に、ｎエミッタ層２９、ｐベース層２２、ｎ-ドリフト層２１とゲート絶縁膜３１を介して対向するようにゲート電極２７が形成されている。すなわち、ｐベース層２２、ｎエミッタ層２９、ゲート絶縁膜３１およびゲート電極２７からなる周知のＭＯＳゲート（金属−酸化膜−半導体からなる絶縁ゲート）構造が形成されている。
一方、ｎ-型半導体基板の裏面側には、ｎ-ドリフト層２１よりも高濃度のｐコレクタ層２８（例えば深さ０．５μｍ）が形成されており、このｐコレクタ層２８に深さ方向に隣接して、ｎ-ドリフト層２１よりも高濃度のｎフィールドストップ（ＦＳ）層２３（例えば深さ１．０μｍ）が形成されている。そして、ｐベース層２２とｎ-ドリフト層２１とのｐｎ接合面からｎＦＳ層２３までのｎ-ドリフト層２１の内部には、ｎ-ドリフト層２１よりも高濃度でｎＦＳ層２３よりは低濃度のｎ型ブロードバッファ（ＢＢ）領域２６が複数個形成されている。このｎ型ＢＢ領域２６は、プロトン照射とその後の熱処理によって形成され、ＶＯＨ複合欠陥を含む複合欠陥のドナー層である。この場合、プロトン照射は、基板おもて面からでも裏面からでもよいが、基板裏面から行うのが好ましい。この理由は、プロトンの飛程を基板おもて面からプロトンを照射する場合よりも浅くすることができるため、ｎ-型半導体基板内の残留欠陥（ディスオーダー）を小さくできるからである。
複数のｎ型ＢＢ領域２６のうち、最もエミッタ電極２４に近いｎ型ＢＢ領域２６ａは、最大濃度となる位置（ピーク位置）がエミッタ電極２４とｎ-型半導体基板との界面から７０μｍであり、コレクタ電極２５とｎ-型半導体基板との界面からは５０μｍである。ｎ型ＢＢ領域２６ａの最大濃度は例えば４×１０14ａｔｏｍｓ／ｃｍ3で、ｎ型ＢＢ領域２６ａの幅（深さ方向の厚み）はおよそ１０μｍである。ここで幅とは、例えばｎ型ＢＢ領域２６の最大濃度の１／ｅとなる２点間の距離としているが、半値全幅（ＦＷＨＭ）でも構わない。このｎ型ＢＢ領域２６ａは、基板裏面（コレクタ層側）からプロトンを照射して形成する。ｎ型ＢＢ領域２６ａを形成するにあたって、プロトンの加速エネルギーは、基板裏面からの深さ５０μｍに対応するように例えば２．０７ＭｅＶとする。プロトンドーズ量は、例えば３×１０13ａｔｏｍｓ／ｃｍ2である。
ｎ型ＢＢ領域２６ｂのピーク位置は、コレクタ電極２５とｎ-型半導体基板との界面からおよそ２０μｍの深さである。ｎ型ＢＢ領域２６ｂの最大濃度は例えば８×１０14ａｔｏｍｓ／ｃｍ3であり、ｎ型ＢＢ領域２６ｂの幅はおよそ５μｍである。ｎ型ＢＢ領域２６ｂを形成するにあたって、プロトンの加速エネルギーは例えば１．３４ＭｅＶである。プロトンドーズ量は、例えば３×１０13ａｔｏｍｓ／ｃｍ2である。最もコレクタ電極２５側のｎ型ＢＢ領域２６ｃのピーク位置は、コレクタ電極２５とｎ-型半導体基板との界面から１０μｍの深さである。ｎ型ＢＢ領域２６ｃの最大濃度は例えば５×１０15ａｔｏｍｓ／ｃｍ3で、ｎ型ＢＢ領域２６ｃの幅はおよそ３μｍである。ｎ型ＢＢ領域２６ｃを形成するにあたって、プロトンの加速エネルギーは７３６ｋｅＶとする。プロトンドーズ量は、例えば２×１０14ａｔｏｍｓ／ｃｍ2である。
ここで、発明者らは鋭意研究の結果、プロトンの飛程Ｒｐ（ここのｎ型ＢＢ領域２６のピーク位置）と、プロトンの加速エネルギーＥについて、プロトンの飛程Ｒｐの対数ｌｏｇ（Ｒｐ）をｘ、プロトンの加速エネルギーＥの対数ｌｏｇ（Ｅ）をｙとすると、下記（３）式の関係があることを見出した。
ｙ＝−０．００４７ｘ4＋０．０５２８ｘ3−０．２２１１ｘ2＋０．９９２３ｘ＋５．０４７４ ・・・（３）
上記（３）式を示す特性グラフを図１７に示す。図１７は、本発明にかかる半導体装置のプロトンの飛程とプロトンの加速エネルギーとの関係を示す特性図である。図１７には、プロトンの所望の飛程を得るためのプロトンの加速エネルギーを示す。図１７の横軸はプロトンの飛程Ｒｐの対数ｌｏｇ（Ｒｐ）であり、ｌｏｇ（Ｒｐ）の軸数値の下側の括弧内に対応する飛程Ｒｐ（μｍ）を示す。また、縦軸はプロトンの加速エネルギーＥの対数ｌｏｇ（Ｅ）であり、ｌｏｇ（Ｅ）の軸数値の左側の括弧内に対応するプロトンの加速エネルギーＥを示す。上記（３）式は、プロトンの飛程Ｒｐの対数ｌｏｇ（Ｒｐ）と加速エネルギーの対数ｌｏｇ（Ｅ）との各値をｘ（＝ｌｏｇ（Ｒｐ））の４次の多項式でフィッティングさせた式である。
上記（３）式を用いることにより、所望のプロトンの飛程Ｒｐを得るのに必要なプロトンの加速エネルギーＥを求めることができる。上述したｎ型ＢＢ領域２６ａ〜２６ｃを形成するためのプロトンの各加速エネルギーＥも、上記（３）式を用いており、実際に上記の加速エネルギーでプロトンを照射した試料を周知の広がり抵抗測定法（ＳＲ法）にて測定した実測値ともよく一致する。したがって、上記（３）式を用いることで、極めて精度よく、プロトンの飛程Ｒｐに基づいて必要なプロトンの加速エネルギーＥを予測することが可能となった。
図１５は、図１４のネットドーピング濃度分布の一部の拡大図である。図１５には、図１４のコレクタ電極２５側からエミッタ電極２４側に向かう方向に沿ったドナー濃度分布を示す。図１５の横軸はコレクタ電極２５とｎ-型半導体基板の裏面との界面からの距離（深さ）である。図１５に示す濃度分布はドナー濃度であるため、ｐコレクタ層２８の分布は図示省略している。ＩＧＢＴのターンオフ発振現象（ターンオフ過程の途中で波形が振動を始めること）を抑えるためには、このようにコレクタ電極２５とｎ-型半導体基板の裏面との界面から５０μｍ程度の深さに、１つ目のＢＢ層（最もエミッタ電極２４側のＢＢ層）を形成することが効果的である。その理由は、次のとおりである。ターンオフ時に空乏層が表面のｐベース層２２からｎ-ドリフト層２１を広がるときに、空乏層端が１つ目のＢＢ層に達することでその広がりが抑えられ、蓄積キャリアの掃き出しが弱まる。その結果、キャリアの枯渇が抑えられるので、発振が抑えられるからである。
空乏層端が最初に達するＢＢ層のピーク位置（ＢＢ層が最大濃度となる位置）の好ましい位置について述べる。ターンオフ時の空乏層は、ｐベース層２２とｎ-ドリフト層２１とのｐｎ接合Ｊ１からコレクタ電極２５に向かって深さ方向に沿って広がる。このため、空乏層端が最初に達するＢＢ層のピーク位置は、ｐｎ接合Ｊ１に最も近いｎ型ＢＢ領域２６ａとなる。そこで、ｎ-型半導体基板の厚さ（エミッタ電極２４とコレクタ電極２５とに挟まれた部分の厚さ）をＷ０、空乏層端が最初に達するｎ型ＢＢ領域２６ａのピーク位置の、コレクタ電極２５とｎ-型半導体基板の裏面との界面からの深さ（以下、裏面からの距離とする）をＸとする。ここで、距離指標Ｌを導入する。距離指標Ｌは、下記の（４）式であらわされる。
Figure 0005733417
上記（４）式に示す距離指標Ｌは、ターンオフ時に、アノード・カソード電流が最大となるとき、すなわち逆回復最大電流となるときに、ｐｎ接合Ｊ１からｎ-ドリフト層２１に広がる空乏層（正しくは空間電荷領域）の端部（空乏層端）の、ｐｎ接合Ｊ１からの距離を示す指標である。平方根の内部の分数の中で、分母はターンオフ時の空間電荷領域（簡単には、空乏層）の空間電荷密度を示している。周知のポアソンの式は、ｄｉｖＥ＝ρ／εで表され、Ｅは電界強度、ρは空間電荷密度でρ＝ｑ（ｐ−ｎ＋Ｎｄ−Ｎａ）である。ｑは電荷素量、ｐは正孔濃度、ｎは電子濃度、Ｎｄはドナー濃度、Ｎａはアクセプタ濃度、εは半導体の誘電率である。
この空間電荷密度ρは、ターンオフ時に空間電荷領域（空乏層）を駆け抜ける正孔の濃度ｐとｎ-ドリフト層２１の平均的なドナー濃度Ｎdmで記述され、電子濃度はこれらよりも無視できるほど低く、アクセプタが存在しないため、ρ≒ｑ（ｐ＋Ｎｄｍ）と表すことができる。このときの正孔濃度ｐは、ＩＧＢＴの遮断電流によって決まり、特に素子の定格電流密度が通電している状況を想定するため、ｐ＝ＪＦ／（ｑｖsat）で表され、ＪＦは素子の定格電流密度、ｖsatはキャリアの速度が所定の電界強度で飽和した飽和速度である。
上記ポアソンの式を距離ｘで２回積分し、電圧ＶとしてＥ＝−ｇｒａｄＶ（周知の電界Ｅと電圧Ｖとの関係）であるため、境界条件を適当にとれば、Ｖ＝（１／２）（ρ／ε）ｘ2となる。ここで、ｘは空間電荷領域の長さであり、上記（３）式のｌｏｇ（Ｒｐ）とは異なるので注意する。また、Ｅは電界であり、上記（３）式の加速エネルギーとは異なる。この電圧Ｖが、定格電圧ＢＶの１／２としたときに得られる空間電荷領域の長さｘを、上記の距離指標Ｌとしているのである。その理由は、インバーター等の実機では、電圧Ｖとなる動作電圧（電源電圧）を、定格電圧の半値程度とするためである。ｎ型ＢＢ領域２６は、ドーピング濃度をｎ-ドリフト層２１よりも高濃度とすることで、ターンオフ時に広がる空間電荷領域の伸びを、ｎ型ＢＢ領域２６において広がり難くする機能を有する。ＩＧＢＴのコレクタ電流がＭＯＳゲートのオフにより遮断電流から減少を始めるときに、空乏層が最初に達するｎ型ＢＢ領域２６のピーク位置が、ちょうどこの空間電荷領域の長さにあれば、蓄積キャリアがｎ-ドリフト層２１に残存した状態で、空間電荷領域の伸びを抑えることができるので、残存キャリアの掃出しが抑えられる。
実際のターンオフ動作は、例えばＩＧＢＴモジュールを周知のＰＷＭインバーターでモーター駆動するときには、電源電圧や遮断電流が固定ではなく可変である。よって、このような場合では、空乏層が最初に達するｎ型ＢＢ領域２６のピーク位置の好ましい位置に、ある程度の幅を持たせる必要がある。発明者らの検討の結果、空乏層が最初に達するｎ型ＢＢ領域２６ａのピーク位置の裏面からの距離Ｘは、図１８に示すようになる。図１８は、本発明にかかる半導体装置において空乏層が最初に達するｎ型ＢＢ領域の位置条件を示す図表である。図１８には、定格電圧が６００Ｖ〜６５００Ｖのそれぞれにおいて、最初に空乏層端が達するｎ型ＢＢ領域２６ａのピーク位置の裏面からの距離Ｘを示す。
図１８に示すように、各定格電圧では、素子（ＩＧＢＴ）が定格電圧よりも１０％程度高い耐圧を持つように、安全設計をする。そして、オン電圧やターンオフ損失がそれぞれ十分低くなるように、図１８に示すようにｎ-型半導体基板の総厚（研削等によって薄くした後の仕上がり時の厚さ）およびｎ-ドリフト層２１の平均的な比抵抗とする。平均的とは、ｎ型ＢＢ領域２６を含めたｎ-ドリフト層２１全体の平均濃度および比抵抗である。定格電圧によって、定格電流密度も図１８に示したような典型値となる。定格電流密度は、定格電圧と定格電流密度との積によって決まるエネルギー密度が、およそ一定の値となるように設定され、ほぼ図１８に示す値のようになる。これらの値を用いて上記（４）式に従い距離指標Ｌを計算すると、図１８に記載した値となる。最初に空乏層端が達するｎ型ＢＢ領域２６ａのピーク位置の裏面からの距離Ｘは、この距離指標Ｌを０．７〜１．６倍した値をｎ-型半導体基板の厚さＷ０から引いた値となる。
これら距離指標Ｌおよびｎ-型半導体基板の厚さＷ０の値に対して、ターンオフ発振が十分抑えられるような、最初に空乏層端が達するｎ型ＢＢ領域２６ａのピーク位置の裏面からの距離Ｘは、いずれの定格電圧においても、下記（５）式を満たすことが確認された。
Ｗ０−１．５Ｌ≦Ｘ≦Ｗ０−０．８Ｌ ・・・（５）
上記（５）式は、定格電圧と定格電流密度の積が略一定となることに起因する。そのため、最初に空乏層端が達するｎ型ＢＢ領域２６ａのピーク位置の裏面からの距離Ｘを上記（５）式の範囲とすることで、ターンオフ時にＩＧＢＴは蓄積キャリアを十分残存させることができ、ターンオフ時の発振現象を抑えることができる。したがって、いずれの定格電圧においても、最初に空乏層端が達するｎ型ＢＢ領域２６ａのピーク位置の裏面からの距離Ｘを上記（５）式の範囲とすることがよい。好ましくは、下記（６）式を満たすことでより効果的にターンオフ時の発振現象を抑制できる。さらに好ましくは、下記（７）式となる。
Ｗ０−１．４Ｌ≦Ｘ≦Ｗ０−０．９Ｌ以下 ・・・（６）
Ｗ０−１．３Ｌ≦Ｘ≦Ｗ０−１．０Ｌ以下 ・・・（７）
上記（６）式や（７）式に示す条件を満たすように、空乏層が最初に達するｎ型ＢＢ領域２６ａのピーク位置の裏面からの距離Ｘを有するｎ型ＢＢ領域２６ａを実際にプロトン照射で形成するには、プロトンの加速エネルギーを、上記（４）式および図１７の特性グラフから決めればよい。
次に、図１４に示すＩＧＢＴの製造方法について説明する。図１９は、図１４の半導体装置の製造途中の状態を示す断面図である。ここでは、一例として、定格電圧Ｖ0＝１２００Ｖ、定格電流１５０ＡのＩＧＢＴを製造する場合を例に説明する。まず、ウェハ（ｎ-型半導体基板）として、バルク比抵抗が１４４Ωｃｍ〜３００Ωｃｍ、例えば、１５０Ωｃｍ（リン濃度２．０×１０13ａｔｏｍｓ／ｃｍ3）で、厚さ５００μｍ程度のＦＺウェハ２０を用意する。このＦＺウェハ２０をｎ-ドリフト層とする（図１９（ａ））。このＦＺウェハ２０は、事前に室温程度（例えば２０℃）の固溶度よりも高濃度の酸素をドライブインにて拡散させて導入してもよい。
次に、標準的なＩＧＢＴの製造プロセスによって、ＦＺウェハ２０のおもて面側に、ｐベース層２２、図示しないガードリングを含む終端構造、トレンチ、トレンチ内にゲート絶縁膜３１、ゲート電極２７、ｎエミッタ層２９、層間絶縁膜３２をそれぞれ形成する（図１９（ｂ））。ｐベース層２２の不純物濃度は、例えば、２×１０17ａｔｏｍｓ／ｃｍ3であり、その接合深さは表面から、例えば、３μｍである。ｎエミッタ層２９の不純物濃度は、１×１０20ａｔｏｍｓ／ｃｍ3であり、その接合深さは表面から、例えば、０．５μｍである。また、ゲート電極２７の材料は、例えば、ポリシリコンを用いてもよい。
次に、ｎエミッタ層２９に接するエミッタ電極２４を形成する。また、ガードリングを含む終端構造に保護膜（不図示）を形成する。エミッタ電極２４は、例えばＡｌ−Ｓｉ１％であり、保護膜は、例えば、ポリイミドや窒化シリコン（ＳｉＮ）膜である。次に、ＦＺウェハ２０裏面の研削およびウエットエッチング４２を行い、ＦＺウェハ２０を所要の厚さにする（図１９（ｃ））。この段階でＦＺウェハ２０の厚さは、定格電圧Ｖ0＝１２００Ｖの場合例えば１００μｍ〜１６０μｍである。ここでは、この段階でのＦＺウェハ２０の厚さを１２０μｍとする。
次に、ＦＺウェハ２０の裏面の研削・エッチング面側（後にコレクタ電極２５を形成する側）から、静電加速器等により加速されたプロトンＨ+４１を照射する（図１９（ｄ））。その際、プロトンＨ+４１の飛程ＲｐがＦＺウェハ２０のおもて面から７０μｍ、すなわち裏面の研削・エッチング面から５０μｍとなるようにする。このときプロトンの加速エネルギーは２．０６ＭｅＶであり、プロトンＨ+４１のドーズ量は、１．０×１０14ａｔｏｍｓ／ｃｍ2である。アルミアブソーバーは用いない。図１９（ｄ）において、プロトンＨ+４１の照射によりＦＺウェハ２０内に生じた結晶欠陥１３を×印で示す。
次に、例えば、４００℃の温度で５時間の熱処理を窒素雰囲気で行い（水素を含んでいても構わない）、結晶欠陥１３を回復させる。それにより、ＦＺウェハ２０の裏面から５０μｍの深さのところを中心としてその前後にｎ型の高濃度領域が形成される。この高濃度領域によって、所望のｎ型ＢＢ領域２６が形成される（図１９（ｅ））。図１９（ｄ），１９（ｅ）に示す工程を繰り返し行い、図１４に示すように複数のｎ型ＢＢ領域２６を形成する。図１９（ｅ）〜１９（ｈ）には、複数のｎ型ＢＢ領域２６を１つの層として示す。
次に、ＦＺウェハ２０の、前述の研削およびウエットエッチング４２が行われた裏面からｎＦＳ層２３となるプロトンＨ+あるいはリン+１５等のｎ型不純物を照射する。このｎ型不純物の照射では、ｎＦＳ層２３の活性化後（後述）の不純物濃度が、例えば、２×１０16ａｔｏｍｓ／ｃｍ3となるようなドーズ量を設定する（図１９（ｆ））。次に、ｐコレクタ層２８となるボロン+１４等のｐ型不純物をイオン注入する（図１９（ｇ））。このイオン注入の加速エネルギーは、例えば、５０ｋｅＶであり、ｐコレクタ層２８の活性化後の不純物濃度が３×１０17ａｔｏｍｓ／ｃｍ3となるようなドーズ量とする。
次に、ＦＺウェハ２０のイオン注入面（裏面）に対して、レーザーアニールによる電気的な活性化を行いｐコレクタ層２８が形成される。ｐコレクタ層２８の活性化は、レーザーアニールに代えて、炉アニールとしてもよい。炉アニールとした場合、例えば、４５０℃の温度で５時間の熱処理を窒素雰囲気で行う（水素を含んでいても構わない）。最後に、ｐコレクタ層２８の表面に、例えば、Ａｌ−Ｓｉ１％、チタン、ニッケルおよび金の順で金属膜を成膜し、ｐコレクタ層２８の表面にオーミック接触するコレクタ電極２５を形成することで（図１９（ｈ））、図１４に示すＩＧＢＴが完成する。
次に、ＩＧＢＴのｎ型ＢＢ領域をどのような条件で形成すればよいのかについて説明する。ターンオフや逆回復のときには蓄積キャリアが裏面側（図１５の横軸０μｍ〜５０μｍ程度の領域）に残留しながら減少していく。このキャリアが残留する領域を、残留領域と呼ぶことにする。この残留領域のキャリアがダイオードやＩＧＢＴの発振を抑えるのであるが、残留領域の欠陥（ディスオーダー）が多い場合、このディスオーダーが再結合中心となる。この再結合中心が多く残っている場合、ライフタイムが低くなってキャリアの減少が増強されるため、ＢＢ層を形成しても発振しやすくなる。ＩＧＢＴの場合、上記のようにウェハ裏面側からプロトンを照射するため、プロトンの通過領域に残留領域が位置し、ディスオーダーが残りやすい。したがって、特にＩＧＢＴでは、プロトン通過領域でもある残留領域のディスオーダーを、減らす必要がある。
ディスオーダーを低減するには、もともとプロトンのドーズ量を低くするか、プロトン照射後のアニールの温度を高くしたり、時間を長くする必要がある。しかし、所定のドーピング濃度のＢＢ層を形成するには、プロトンのドーズ量と活性化率（プロトンのドーズ量に対する、形成されたＢＢ層の領域で積分したドナー積分濃度の割合）をある程度確保する必要がある。前述の実施の形態３のようなダイオードのドナー層を形成する場合、ダイオード自体のライフタイムを低減（例えば０．３μｓ〜３．０μｓ）することができるため、上記の熱処理温度を３５０℃とする。それに対して、ＩＧＢＴのドナー層（ＢＢ層）を形成する際に熱処理温度３５０℃を適用した場合、欠陥が多くなってオン電圧が増加するので好ましくない。よって、アニール温度は少なくとも３５０℃以上、好ましくは３８０℃以上の必要がある。
一方、プロトン照射後のアニールの温度が４５０℃を超えることは、既に形成しているウェハ表面側のエミッタ電極２４を構成するアルミニウム薄膜が変質する虞があるため、４５０℃を超えるアニール温度とすることは難しい。よって、プロトン照射後のアニールの温度は４５０℃以下であることがよい。後述する図１６に示す特性図では、プロトン照射後のアニールの温度を４００℃とした場合の結果を例に説明している。
図１６は、図１４の半導体装置のプロトン照射後のＤＬＴＳ信号強度とプロトンドーズ量との関係を示す特性図である。図１６には、図１５において最も深いｎ型ＢＢ領域２６ａの最大濃度位置におけるＤＬＴＳ信号強度を測定したときの、ＶＯＨ複合欠陥、ＶＯ複合欠陥、ＶＶ＋ＶＰ複合欠陥それぞれのＤＬＴＳ信号強度について、プロトンドーズ量の依存性を示す。図１６に示すように、ＶＶ＋ＶＰ複合欠陥は、７×１０11／ｃｍ2以上３×１０14／ｃｍ2以下の範囲で他の欠陥よりもＤＬＴＳ信号強度が低くなっており、ＶＶ＋ＶＰ複合欠陥の欠陥（トラップ）密度の比は低くなっている。
一方、ＶＯＨ複合欠陥は５×１０11／ｃｍ2以上５×１０14／ｃｍ2以下の範囲で、他の欠陥よりも信号強度が強くなっており、ＶＯＨ複合欠陥の欠陥（トラップ）密度の比は高くなっている。この傾向は、プロトン照射後のアニールの温度を３８０℃以上４５０℃以下の範囲とした場合に共通の傾向を示すことが分かった。特に、プロトン照射後のアニールの温度を３９０℃以上４２０℃以下の範囲の場合によく傾向が一致する。したがって、プロトン照射後のアニールの温度は、３８０℃以上４５０℃以下の範囲、さらに好ましくは３９０℃以上４２０℃以下の範囲であればよい。また、これら２つの温度範囲のどちらかにおいて、プロトンドーズ量は５×１０11／ｃｍ2以上５×１０14／ｃｍ2以下の範囲がよく、より好ましくは７×１０11／ｃｍ2以上３×１０14／ｃｍ2以下の範囲、さらに好ましくは１×１０12／ｃｍ2以上３×１０14／ｃｍ2以下の範囲であれば、ＶＯＨ複合欠陥の欠陥密度は他の欠陥の密度よりも高くなるのでよい。
また、ＶＯＨ複合欠陥の信号強度は、プロトンのドーズ量が３×１０12／ｃｍ2以上３×１０14／ｃｍ2以下の範囲で他の欠陥よりも格段にＤＬＴＳ信号強度が増加している。これは、前述のようにＶＯＨ複合欠陥の欠陥（トラップ）密度の比が高いことを意味しており、ディスオーダーが低く、漏れ電流が小さくなるので、より好ましいドーズ量範囲である。特に、プロトンのドーズ量が１×１０13／ｃｍ2以上１×１０14／ｃｍ2以下の範囲では、ＶＯＨ複合欠陥のＤＬＴＳ信号強度が臨界的に高く、ＶＯＨ複合欠陥の欠陥（トラップ）密度の比が他の欠陥（ＶＯ複合欠陥やＶＶ＋ＶＰ複合欠陥）よりもクリティカルに高いことがわかる。よって、ＩＧＢＴのＢＢ層の場合、最も好ましくは、プロトンドーズ量が１×１０13／ｃｍ2以上１×１０14／ｃｍ2以下であるとする。また、以上のプロトンドーズ量の範囲のそれぞれに対して、プロトン照射よりも後の工程にて行うアニールの温度が３９０℃以上４２０℃以下とすることで、ＶＯＨ複合欠陥の比を格段に高くすることができる。
次に、ＶＯＨ複合欠陥およびＶＯ複合欠陥の形成に必要な、半導体基板中の酸素濃度について述べる。半導体基板中の酸素は、ＦＺ法やＣＺ法による基板の形成時、プロセス中の高温熱処理や酸化工程等で基板に侵入する。しかし、この酸素濃度が低すぎる場合、当然のことながらＶＯＨ複合欠陥およびＶＯ複合欠陥は十分形成されない。本発明者によって検討された結果、ＶＯＨ複合欠陥およびＶＯ複合欠陥は、酸素濃度が１×１０15／ｃｍ3以上で、上記のような好ましいＤＬＴＳ信号強度（欠陥・トラップ密度）が得られることが分かった。この酸素濃度は、高いほど好ましいが、１×１０18／ｃｍ3を超えた場合、プロセス中に発生する酸素誘起積層欠陥（Ｏｘｉｄｅ−ｉｎｄｕｃｅｄ Ｓｔａｃｋｉｎｇ Ｆａｕｌｔ、ＯＳＦ）が顕著に発生し、素子の特性劣化（オン電圧増加、漏れ電流増加）やこれらの良品率低下につながることがわかった。したがって、半導体基板中の酸素濃度は、１×１０18／ｃｍ3以下であることが好ましい。
以上、説明したように、本発明によれば、プロトン照射によりドリフト層の内部に主にＶＯＨ複合欠陥を形成することで、ドナー層の不純物濃度を高くするためにプロトン照射により形成される結晶欠陥密度を高くした場合においても、ドナー化率が高くかつ量の多い主要な結晶欠陥を効率よくドナー化させることができる。これにより、ドリフト層の内部に、オン電圧の上昇やリーク電流の増加などの影響を抑えたドナー層を得ることができる。したがって、オン電圧の上昇およびリーク電流の増加を抑制した半導体装置を提供することができる。
以上の実施の形態では、本発明の半導体装置および半導体装置の製造方法にかかるダイオードのＦＳ層やＩＧＢＴのＢＢ層への適用例について説明したが、他にもＩＧＢＴのＦＳ層への適用など、プロトン照射によりドリフト層へドナー層を形成する場合に同様に適用可能であり、本発明の効果が得られる。
以上のように、本発明にかかる半導体装置および半導体装置の製造方法は、ｐｉｎダイオードやＩＧＢＴなどに使用されるパワー半導体装置に有用である。
１ ｎ-型半導体基板、ウェハ
２ ｎ型ドリフト層
３ ドナー層
４ アノード領域
５ カソード領域
６ ガードリング
７ ＢＢ層
８ アノード電極
９ カソード電極
１０ ｐｉｎダイオード
１１ フィールドプレート

Claims (24)

  1. 第１導電型不純物を有する半導体基板からなる第１導電型ドリフト層と、
    前記第１導電型ドリフト層の一方の主面側に設けられた第２導電型半導体領域と、
    プロトン照射により前記第１導電型ドリフト層の内部に形成された結晶欠陥がドナー化されてなる、前記第１導電型ドリフト層の深さ方向に異なる深さで設けられた複数のドナー層と、
    を備え、
    前記ドナー層は、不純物濃度が極大となる第１箇所と、前記第１箇所から前記第１導電型ドリフト層の両主面側に向かって低下する濃度勾配をもつ第２箇所とからなる不純物濃度分布を有し、
    前記結晶欠陥は、空孔、酸素原子および水素原子に起因する第１複合欠陥と、複空孔、空孔および前記第１導電型不純物に起因する第２複合欠陥と、空孔および酸素原子に起因する第３複合欠陥とを含み、
    深準位過渡分光法により測定された前記第１複合欠陥の信号強度が、深準位過渡分光法により測定された前記第２複合欠陥の信号強度よりも高く、
    オフ時に前記第１導電型ドリフト層と前記第２導電型半導体領域とのｐｎ接合から広がる空乏層の端部の、前記ｐｎ接合からの距離を示す距離指標を下記（１）式とし、前記第１導電型ドリフト層の厚さをＷ０としたときに、
    複数の前記ドナー層のうち、前記空乏層が最初に到達する前記ドナー層の濃度がピークとなる位置の、前記第１導電型ドリフト層の他方の主面からの距離Ｘは、Ｗ０−１．５Ｌ≦Ｘ≦Ｗ０−０．８Ｌを満たすことを特徴とする半導体装置。
    Figure 0005733417
  2. 深準位過渡分光法により測定された前記第１複合欠陥の信号強度が、深準位過渡分光法により測定された前記第２複合欠陥の信号強度の２倍よりも高いことを特徴とする請求項１に記載の半導体装置。
  3. 深準位過渡分光法により測定された前記第３複合欠陥の信号強度が、深準位過渡分光法により測定された前記第２複合欠陥の信号強度よりも高く、かつ深準位過渡分光法により測定された前記第１複合欠陥の信号強度よりも低いことを特徴とする請求項１に記載の半導体装置。
  4. 深準位過渡分光法により測定された前記第１複合欠陥の信号強度が、深準位過渡分光法により測定された前記第３複合欠陥の信号強度の２倍よりも高いことを特徴とする請求項３に記載の半導体装置。
  5. 前記第１複合欠陥のトラップ準位密度が、前記第２複合欠陥のトラップ準位密度よりも高いことを特徴とする請求項１に記載の半導体装置。
  6. 前記第１複合欠陥のトラップ準位密度が、前記第２複合欠陥のトラップ準位密度の２倍よりも高いことを特徴とする請求項５に記載の半導体装置。
  7. 前記第３複合欠陥のトラップ準位密度が、前記第２複合欠陥のトラップ準位密度よりも高く、かつ前記第１複合欠陥のトラップ準位密度よりも低いことを特徴とする請求項５に記載の半導体装置。
  8. 前記第１複合欠陥のトラップ準位密度が、前記第３複合欠陥のトラップ準位密度の２倍よりも高いことを特徴とする請求項７に記載の半導体装置。
  9. 前記第１導電型ドリフト層を挟んで対向する、前記第１導電型ドリフト層よりも低抵抗な第１導電型半導体領域および前記第２導電型半導体領域を備えたｐｉｎダイオードであることを特徴とする請求項１〜８のいずれか一つに記載の半導体装置。
  10. 前記第１導電型ドリフト層の一方の主面側に金属−酸化膜−半導体からなる絶縁ゲート構造を備えた絶縁ゲート型バイポーラトランジスタであることを特徴とする請求項１〜８のいずれか一つに記載の半導体装置。
  11. 前記距離Ｘは、Ｗ０−１．４Ｌ≦Ｘ≦Ｗ０−０．９Ｌを満たすことを特徴とする請求項１〜１０のいずれか一つに記載の半導体装置。
  12. 前記距離Ｘは、Ｗ０−１．３Ｌ≦Ｘ≦Ｗ０−１．０Ｌを満たすことを特徴とする請求項１１に記載の半導体装置。
  13. 第１導電型不純物を有する半導体基板からなる第１導電型ドリフト層と、前記第１導電型ドリフト層の一方の主面側に設けられた第２導電型半導体領域と、プロトン照射により前記第１導電型ドリフト層の内部に形成された結晶欠陥がドナー化されてなる、前記第１導電型ドリフト層の深さ方向に異なる深さで設けられた複数のドナー層と、を備え、前記ドナー層は、不純物濃度が極大となる第１箇所と、前記第１箇所から前記第１導電型ドリフト層の両表面側に向かって低下する濃度勾配をもつ第２箇所とからなる不純物濃度分布を有する半導体装置の製造方法であって、
    前記第１導電型ドリフト層となる第１導電型半導体基板にプロトン照射を行い、前記第１導電型半導体基板の内部に結晶欠陥を形成する工程と、
    ３００℃以上４５０℃以下の温度で１分間以上３００分間以下の熱処理により、前記結晶欠陥をドナー化する工程と、
    を含み、
    オフ時に前記第１導電型ドリフト層と前記第２導電型半導体領域とのｐｎ接合から広がる空乏層の端部の、前記ｐｎ接合からの距離を示す距離指標を下記（２）式とし、前記第１導電型ドリフト層の厚さをＷ０としたときに、
    複数の前記ドナー層のうち、前記空乏層が最初に到達する前記ドナー層の濃度がピークとなる位置の、前記第１導電型ドリフト層の他方の主面からの距離Ｘが前記第１導電型ドリフト層の他方の主面からＷ０−１．５Ｌ≦Ｘ≦Ｗ０−０．８Ｌを満たす深さとなる加速エネルギーで前記プロトン照射を行うことを特徴とする半導体装置の製造方法。
    Figure 0005733417
  14. 前記熱処理の温度が３５０℃よりも高いことを特徴とする請求項１３に記載の半導体装置の製造方法。
  15. 前記プロトン照射のプロトンのドーズ量が７．０×１０ 11 ａｔｏｍｓ／ｃｍ 2 以上５．０×１０ 13 ａｔｏｍｓ／ｃｍ 2 以下であり、
    前記熱処理の温度が４００℃以下であることを特徴とする請求項１４に記載の半導体装置の製造方法。
  16. 前記プロトン照射のプロトンのドーズ量が７．０×１０ 11 ａｔｏｍｓ／ｃｍ 2 以上２．５×１０ 13 ａｔｏｍｓ／ｃｍ 2 以下であることを特徴とする請求項１５に記載の半導体装置の製造方法。
  17. 前記プロトン照射のプロトンのドーズ量が１．０×１０ 12 ａｔｏｍｓ／ｃｍ 2 以上１．０×１０ 13 ａｔｏｍｓ／ｃｍ 2 以下であることを特徴とする請求項１６に記載の半導体装置の製造方法。
  18. 前記プロトン照射のプロトンのドーズ量が５．０×１０ 11 ａｔｏｍｓ／ｃｍ 2 以上５．０×１０ 14 ａｔｏｍｓ／ｃｍ 2 以下であり、前記熱処理の温度が３８０℃以上４５０℃以下であることを特徴とする請求項１３に記載の半導体装置の製造方法。
  19. 前記プロトン照射のプロトンのドーズ量が７．０×１０ 11 ａｔｏｍｓ／ｃｍ 2 以上３．０×１０ 14 ａｔｏｍｓ／ｃｍ 2 以下であることを特徴とする請求項１８に記載の半導体装置の製造方法。
  20. 前記プロトン照射のプロトンのドーズ量が１．０×１０ 12 ａｔｏｍｓ／ｃｍ 2 以上３．０×１０ 14 ａｔｏｍｓ／ｃｍ 2 以下であることを特徴とする請求項１９に記載の半導体装置の製造方法。
  21. 前記プロトン照射のプロトンのドーズ量が３．０×１０ 12 ａｔｏｍｓ／ｃｍ 2 以上３．０×１０ 14 ａｔｏｍｓ／ｃｍ 2 以下であることを特徴とする請求項２０に記載の半導体装置の製造方法。
  22. 前記プロトン照射のプロトンのドーズ量が１．０×１０ 13 ａｔｏｍｓ／ｃｍ 2 以上１．０×１０ 14 ａｔｏｍｓ／ｃｍ 2 以下であることを特徴とする請求項２１に記載の半導体装置の製造方法。
  23. 前記熱処理の温度が３９０℃以上４２０℃以下であることを特徴とする請求項１８〜２２のいずれか一つに記載の半導体装置の製造方法。
  24. 前記プロトン照射により飛程Ｒｐの前記ドナー層を形成するときのプロトンの加速エネルギーＥは、前記プロトンの飛程Ｒｐの対数ｌｏｇ（Ｒｐ）をｒ、前記プロトンの加速エネルギーＥの対数ｌｏｇ（Ｅ）をｙとして、下記式（３）を満たすことを特徴とする請求項１３〜２３のいずれか一つに記載の半導体装置の製造方法。
    ｙ＝−０．００４７ｒ 4 ＋０．０５２８ｒ 3 −０．２２１１ｒ 2 ＋０．９９２３ｒ＋５．０４７４ ・・・（３）
JP2013544320A 2011-11-15 2012-11-15 半導体装置および半導体装置の製造方法 Active JP5733417B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013544320A JP5733417B2 (ja) 2011-11-15 2012-11-15 半導体装置および半導体装置の製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2011249982 2011-11-15
JP2011249982 2011-11-15
JP2013544320A JP5733417B2 (ja) 2011-11-15 2012-11-15 半導体装置および半導体装置の製造方法
PCT/JP2012/079674 WO2013073623A1 (ja) 2011-11-15 2012-11-15 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPWO2013073623A1 JPWO2013073623A1 (ja) 2015-04-02
JP5733417B2 true JP5733417B2 (ja) 2015-06-10

Family

ID=48429677

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013544320A Active JP5733417B2 (ja) 2011-11-15 2012-11-15 半導体装置および半導体装置の製造方法

Country Status (5)

Country Link
US (3) US9443774B2 (ja)
EP (1) EP2782121B1 (ja)
JP (1) JP5733417B2 (ja)
CN (1) CN103890920B (ja)
WO (1) WO2013073623A1 (ja)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5733417B2 (ja) 2011-11-15 2015-06-10 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6090329B2 (ja) * 2012-10-23 2017-03-08 富士電機株式会社 半導体装置およびその製造方法
GB201310471D0 (en) * 2013-06-12 2013-07-24 Dynex Semiconductor Ltd Method of fabricating diodes
KR102206507B1 (ko) * 2013-06-26 2021-01-22 후지 덴키 가부시키가이샤 반도체 장치 및 반도체 장치의 제조 방법
JP2016029685A (ja) * 2014-07-25 2016-03-03 株式会社東芝 半導体装置
JP6237915B2 (ja) * 2014-09-04 2017-11-29 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6237921B2 (ja) * 2014-09-30 2017-11-29 富士電機株式会社 半導体装置および半導体装置の製造方法
US9613916B2 (en) * 2015-03-12 2017-04-04 Taiwan Semiconductor Manufacturing Co., Ltd. Protection ring for image sensors
CN107431087B (zh) * 2015-03-13 2020-12-11 三菱电机株式会社 半导体装置及其制造方法
DE112016000168T5 (de) * 2015-06-17 2017-08-03 Fuji Electric Co., Ltd. Halbleitervorrichtung
JP6406452B2 (ja) * 2015-06-30 2018-10-17 富士電機株式会社 半導体装置及びその製造方法
JP2017055046A (ja) * 2015-09-11 2017-03-16 トヨタ自動車株式会社 半導体装置の製造方法
JP6676988B2 (ja) 2016-01-29 2020-04-08 株式会社デンソー 半導体装置
US9960269B2 (en) * 2016-02-02 2018-05-01 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same
JP6610768B2 (ja) * 2016-02-23 2019-11-27 富士電機株式会社 半導体装置
JP6846119B2 (ja) * 2016-05-02 2021-03-24 株式会社 日立パワーデバイス ダイオード、およびそれを用いた電力変換装置
DE102016112139B3 (de) * 2016-07-01 2018-01-04 Infineon Technologies Ag Verfahren zum Reduzieren einer Verunreinigungskonzentration in einem Halbleiterkörper
WO2018056233A1 (ja) * 2016-09-20 2018-03-29 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2018092788A1 (ja) * 2016-11-16 2018-05-24 富士電機株式会社 半導体装置
DE102016015475B3 (de) * 2016-12-28 2018-01-11 3-5 Power Electronics GmbH IGBT Halbleiterstruktur
CN108447903B (zh) * 2017-02-16 2023-07-04 富士电机株式会社 半导体装置
JP6661575B2 (ja) * 2017-06-20 2020-03-11 三菱電機株式会社 半導体装置およびその製造方法
WO2019017034A1 (ja) 2017-07-19 2019-01-24 三菱電機株式会社 半導体装置の製造方法および半導体装置
JP7220508B2 (ja) * 2017-08-24 2023-02-10 住友化学株式会社 半導体層の電気的欠陥濃度評価方法
TWI628792B (zh) * 2017-09-21 2018-07-01 新唐科技股份有限公司 半導體基底結構及半導體裝置
CN109979984B (zh) * 2017-12-27 2023-08-29 深圳尚阳通科技股份有限公司 超结器件及其制造方法
CN110660658B (zh) * 2018-06-28 2022-02-18 上海先进半导体制造有限公司 Vdmos及其制造方法
JP6702467B2 (ja) * 2019-02-25 2020-06-03 三菱電機株式会社 半導体装置及びその製造方法
WO2020217683A1 (ja) * 2019-04-26 2020-10-29 富士電機株式会社 半導体装置および製造方法
DE102019112985B4 (de) * 2019-05-16 2024-07-18 mi2-factory GmbH Verfahren zur Herstellung von Halbleiterbauelementen
WO2020230900A1 (ja) * 2019-05-16 2020-11-19 富士電機株式会社 半導体装置および半導体装置の製造方法
JP2021082725A (ja) * 2019-11-20 2021-05-27 三菱電機株式会社 半導体装置
JP7200917B2 (ja) * 2019-12-16 2023-01-10 信越半導体株式会社 シリコンウェーハの欠陥評価方法
JP7283370B2 (ja) * 2019-12-19 2023-05-30 信越半導体株式会社 デバイスの電気特性の評価方法
JP7361634B2 (ja) * 2020-03-02 2023-10-16 三菱電機株式会社 半導体装置及び半導体装置の製造方法
CN111855704B (zh) * 2020-07-28 2024-01-12 哈尔滨工业大学 双极晶体管电离损伤敏感部位的检测方法
DE102020123847A1 (de) * 2020-09-14 2022-03-17 Infineon Technologies Ag Feldstoppgebiet enthaltende leistungs-halbleiterdiode
JP2022112689A (ja) * 2021-01-22 2022-08-03 株式会社 日立パワーデバイス 半導体装置の製造方法、半導体装置、半導体モジュールおよび電力変換装置
JP7515428B2 (ja) 2021-02-16 2024-07-12 三菱電機株式会社 半導体装置およびその製造方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100643442B1 (ko) * 1996-06-26 2006-11-10 오스람 게젤샤프트 미트 베쉬랭크터 하프퉁 발광 변환 소자를 포함하는 발광 반도체 소자
JP4167313B2 (ja) * 1997-03-18 2008-10-15 株式会社東芝 高耐圧電力用半導体装置
US6110763A (en) * 1997-05-22 2000-08-29 Intersil Corporation One mask, power semiconductor device fabrication process
NL1007129C2 (nl) 1997-09-26 1999-05-04 Thyssen De Reus Bv Besturingsschakeling.
KR100613703B1 (ko) 1998-07-17 2006-08-21 인피니언 테크놀로지스 아게 높은 저지 전압용 전력 반도체 소자
WO2000004598A2 (de) 1998-07-17 2000-01-27 Infineon Technologies Ag Leistungshalbleiterelement mit einem emitterbereich, dem eine stoppzone vorgelagert ist
US6482681B1 (en) 2000-05-05 2002-11-19 International Rectifier Corporation Hydrogen implant for buffer zone of punch-through non epi IGBT
US20020137264A1 (en) * 2001-03-23 2002-09-26 Ming-Jer Kao Method of fabrication thin wafer IGBT
JP4539011B2 (ja) 2002-02-20 2010-09-08 富士電機システムズ株式会社 半導体装置
DE10243758A1 (de) 2002-09-20 2004-04-01 eupec Europäische Gesellschaft für Leistungshalbleiter mbH Verfahren zur Herstellung einer vergrabenen Stoppzone in einem Halbleiterbauelement und Halbleiterbauelement mit einer vergrabenen Stoppzone
US6747310B2 (en) * 2002-10-07 2004-06-08 Actrans System Inc. Flash memory cells with separated self-aligned select and erase gates, and process of fabrication
WO2004066391A1 (ja) * 2003-01-20 2004-08-05 Mitsubishi Denki Kabushiki Kaisha 半導体装置
DE102005026408B3 (de) 2005-06-08 2007-02-01 Infineon Technologies Ag Verfahren zur Herstellung einer Stoppzone in einem Halbleiterkörper und Halbleiterbauelement mit einer Stoppzone
JP2007055352A (ja) 2005-08-23 2007-03-08 Calsonic Kansei Corp 車両用表示装置及び組付方法
WO2007055352A1 (ja) * 2005-11-14 2007-05-18 Fuji Electric Device Technology Co., Ltd. 半導体装置およびその製造方法
JP5358189B2 (ja) 2006-01-20 2013-12-04 インフィネオン テクノロジーズ オーストリア アクチエンゲゼルシャフト 酸素含有半導体ウェハの処理方法
JP5162964B2 (ja) * 2006-05-29 2013-03-13 富士電機株式会社 半導体装置及び半導体電力変換装置
JP5396689B2 (ja) * 2006-09-07 2014-01-22 富士電機株式会社 半導体装置およびその製造方法
JP5203667B2 (ja) * 2007-10-16 2013-06-05 トヨタ自動車株式会社 半導体装置の製造方法
EP2086012A1 (en) * 2007-12-19 2009-08-05 ABB Technology AG Reverse-conducting insulated gate bipolar transistor and method for manufacturing such a reverse-conducting insulated gate bipolar transistor
JP5261324B2 (ja) 2009-08-26 2013-08-14 トヨタ自動車株式会社 半導体装置とその製造方法
KR101794182B1 (ko) * 2009-11-02 2017-11-06 후지 덴키 가부시키가이샤 반도체 장치 및 반도체 장치의 제조 방법
JP5195816B2 (ja) * 2010-05-17 2013-05-15 富士電機株式会社 半導体装置の製造方法
JP5733417B2 (ja) * 2011-11-15 2015-06-10 富士電機株式会社 半導体装置および半導体装置の製造方法
EP2800143B1 (en) * 2011-12-28 2020-04-08 Fuji Electric Co., Ltd. Semiconductor device and method for producing semiconductor device

Also Published As

Publication number Publication date
US20140217407A1 (en) 2014-08-07
US20160351400A1 (en) 2016-12-01
WO2013073623A1 (ja) 2013-05-23
US9443774B2 (en) 2016-09-13
EP2782121B1 (en) 2021-01-06
US10049880B2 (en) 2018-08-14
CN103890920B (zh) 2017-05-31
CN103890920A (zh) 2014-06-25
US20180337050A1 (en) 2018-11-22
JPWO2013073623A1 (ja) 2015-04-02
EP2782121A4 (en) 2015-05-27
US10720330B2 (en) 2020-07-21
EP2782121A1 (en) 2014-09-24

Similar Documents

Publication Publication Date Title
JP5733417B2 (ja) 半導体装置および半導体装置の製造方法
US10128360B2 (en) Semiconductor device and method for producing the same
JP6460153B2 (ja) 半導体装置の製造方法
JP6269776B2 (ja) 半導体装置の製造方法
US9530672B2 (en) Production method for a semiconductor device
KR101702942B1 (ko) 반도체 장치 및 반도체 장치의 제조방법
JP6111572B2 (ja) 半導体装置および半導体装置の製造方法
WO2016010097A1 (ja) 半導体装置および半導体装置の製造方法
WO2013147274A1 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141216

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150216

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150317

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150330

R150 Certificate of patent or registration of utility model

Ref document number: 5733417

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250