CN110660658B - Vdmos及其制造方法 - Google Patents
Vdmos及其制造方法 Download PDFInfo
- Publication number
- CN110660658B CN110660658B CN201810683880.5A CN201810683880A CN110660658B CN 110660658 B CN110660658 B CN 110660658B CN 201810683880 A CN201810683880 A CN 201810683880A CN 110660658 B CN110660658 B CN 110660658B
- Authority
- CN
- China
- Prior art keywords
- doped region
- vdmos
- region
- type
- target
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 48
- 238000000034 method Methods 0.000 claims abstract description 33
- -1 hydrogen ions Chemical class 0.000 claims abstract description 30
- 230000006798 recombination Effects 0.000 claims abstract description 24
- 239000004065 semiconductor Substances 0.000 claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 19
- 239000001257 hydrogen Substances 0.000 claims abstract description 19
- 238000011084 recovery Methods 0.000 claims abstract description 15
- 238000005215 recombination Methods 0.000 claims abstract description 11
- 239000012535 impurity Substances 0.000 claims abstract description 9
- 150000002500 ions Chemical class 0.000 claims abstract description 9
- 238000000137 annealing Methods 0.000 claims description 16
- 229910052782 aluminium Inorganic materials 0.000 claims description 13
- 230000000903 blocking effect Effects 0.000 claims description 11
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 8
- 229920001721 polyimide Polymers 0.000 claims description 7
- 239000009719 polyimide resin Substances 0.000 claims description 7
- 230000005540 biological transmission Effects 0.000 claims description 6
- 229910052733 gallium Inorganic materials 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 229910052796 boron Inorganic materials 0.000 claims description 3
- 238000005224 laser annealing Methods 0.000 claims description 3
- 239000007943 implant Substances 0.000 claims description 2
- 238000005468 ion implantation Methods 0.000 abstract description 15
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 abstract description 8
- 239000000463 material Substances 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 229910052698 phosphorus Inorganic materials 0.000 description 6
- 239000011574 phosphorus Substances 0.000 description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 5
- 230000004913 activation Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 238000002791 soaking Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/66727—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the source electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
- H01L29/7804—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种VDMOS及其制造方法，VDMOS包括内置的续流二极管，续流二极管包括相邻的p型掺杂区和n型掺杂区，半导体衬底基片具有第一主面和第二主面，第一主面设置有第一目标掺杂区，第二主面设置有第二目标掺杂区，第一目标掺杂区为用于制作p型掺杂区的区域，第二目标掺杂区为用于制作n型掺杂区的区域，制造方法包括：向第一目标区域中掺杂p型杂质离子，以形成p型掺杂区；向第二目标区域中注入氢离子，以形成n型掺杂区和复合中心，复合中心用于降低续流二极管的临界饱和电压以及加速反向恢复时间。本发明采用氢离子注入工艺在n型掺杂层中形成复合中心，能够加速内置的续流二极管的反向恢复速度，提高性能。
Description
技术领域
本发明属于半导体器件及制造工艺技术领域，尤其涉及一种VDMOS(垂直金属绝缘栅场效应管)及其制造方法。
背景技术
VDMOS无论是开关应用还是线形应用，VDMOS都是理想的功率器件，VDMOS主要应用于电机调速、逆变器、不间断电源、电子开关、高保真音响、汽车电器和电子镇流器等。VDMOS可以分为平面VDMOS和沟槽VDMOS。
有些VDMOS中，会内置续流二极管(freewheel diode)。图1示出了一种包括内置续流二极管的沟槽VDMOS的半导体器件结构，其中采用虚线示出了续流二极管D的等效电路。参照图1，该沟槽VDMOS包括第一n型重掺杂层104、n型掺杂层102、n型轻掺杂层101、第二p型掺杂层108、第三p型掺杂层114、第三n型重掺杂层109、第四n型重掺杂层112、第五n型重掺杂层111、第六n型重掺杂层110、栅氧化层106、栅极107、金属层源级(Source)113，n型掺杂层102以及第一n型重掺杂层104并联构成漏极(drain)。其中，第二p型掺杂层108、n型轻掺杂层101、n型掺杂层102构成内置的续流二极管D。其中，n型掺杂层102即为续流二极管D的n型区。
在制作该续流二极管的n型区的过程中，需要在衬底中进行离子注入，形成n型掺杂层。现有技术中，衬底中进行离子注入以形成该续流二极管的n型区的流程中，往往采用注磷推扩技术。具体参照图1所示，向半导体衬底基片中注入浓度适宜的磷离子，在半导体衬底的目标区域内形成n型掺杂层，该n型掺杂层作为该VDMOS中内置的续流二极管的n型区。但采用该方法得到的续流二极管，其反向恢复速度较慢，导致该VDMOS的性能不佳。
发明内容
本发明要解决的技术问题是为了克服现有技术中VDMOS中的续流二极管的反向恢复速度较慢导致该VDMOS的性能不佳的缺陷，提供一种VDMOS及其制造方法。
本发明是通过下述技术方案来解决上述技术问题：
本发明提供了一种VDMOS的制造方法，所述VDMOS包括内置的续流二极管，所述续流二极管包括相邻的p型掺杂区和n型掺杂区，所述VDMOS在半导体衬底基片上制造，所述半导体衬底基片具有第一主面和第二主面，所述第一主面设置有第一目标掺杂区，所述第二主面设置有第二目标掺杂区，所述第一目标掺杂区与所述第二目标掺杂区相邻，所述第一目标掺杂区为用于制作所述p型掺杂区的区域，所述第二目标掺杂区为用于制作所述n型掺杂区的区域，所述VDMOS的制造方法包括以下步骤：
向所述第一目标区域中掺杂p型杂质离子，以形成所述p型掺杂区；
向所述第二目标区域中注入氢离子，以形成所述n型掺杂区和复合中心，所述复合中心用于降低所述续流二极管的临界饱和电压以及加速所述续流二极管的反向恢复时间。
较佳地，在向所述第二目标区域中注入氢离子，以形成所述n型掺杂区和复合中心的步骤之前，所述VDMOS的制造方法还包括以下步骤：
在所述半导体衬底基片的表面设置掩膜，所述掩膜包括阻挡区和透射区，所述阻挡区用于阻挡所述氢离子注入所述半导体衬底基片；所述透射区用于供氢离子穿过，以注入所述半导体衬底基片。
较佳地，在向所述第二目标区域中注入氢离子，以形成所述n型掺杂区和复合中心的步骤之后，所述VDMOS的制造方法还包括以下步骤：
对所述续流二极管的n型掺杂区进行电子辐照。
较佳地，向所述第二目标区域中注入氢离子，以形成所述n型掺杂区和复合中心的过程中，对所述续流二极管的n型掺杂区退火，以在所述续流二极管的n型掺杂区内形成所述复合中心。
较佳地，所述退火步骤采用炉管退火，退火温度为200-400摄氏度，退火时间为1-5小时。
较佳地，所述掩膜包括聚酰亚胺树脂掩膜，或铝掩膜，或氮化硅掩膜。
较佳地，所述掩膜的厚度为2-100微米。
较佳地，所述退火步骤采用激光退火。
较佳地，所述p型杂质离子包括铝离子或镓离子或硼离子。
本发明还提供了一种VDMOS，所述VDMOS利用前述的VDMOS的制造方法制造。
本发明的积极进步效果在于：本发明的VDMOS及其制造方法中，在制作VDMOS的续流二极管的n型区的步骤中，采用氢离子注入工艺，取代现有技术中的磷离子注入工艺，再经退火激活，使得氢离子在该n型掺杂层中形成复合中心，一箭双雕，该复合中心能够同时降低所述续流二极管的临界饱和电压和加速所述续流二极管的反向恢复时间，从而缩短其反向恢复时间，提高该VDMOS的性能。
附图说明
图1为现有技术中一种常见的沟槽VDMOS的结构示意图。
图2为本发明的一较佳实施例的VDMOS的制造方法的流程图。
图3为基于图2的VDMOS的制造方法制造的一种沟槽VDMOS的结构示意图。
图4为基于图2的VDMOS的制造方法制造的一种平面VDMOS的结构示意图。
具体实施方式
下面通过实施例的方式进一步说明本发明，但并不因此将本发明限制在所述的实施例范围之中。
本实施例提供一种VDMOS的制造方法，用于制作包括内置的续流二极管的VDMOS，该续流二极管包括相邻的p型掺杂区和n型掺杂区，VDMOS在半导体衬底基片上制造，半导体衬底基片具有第一主面和第二主面，第一主面设置有第一目标掺杂区，第二主面设置有第二目标掺杂区，第一目标掺杂区与第二目标掺杂区相邻，第一目标掺杂区为用于制作p型掺杂区的区域，第二目标掺杂区为用于制作n型掺杂区的区域，如图2所示，该VDMOS的制造方法包括以下步骤：
步骤S401、在半导体衬底基片的表面设置掩膜；
步骤S402、向第一目标区域中掺杂p型杂质离子，以形成p型掺杂区；
步骤S403、向第二目标区域中注入氢离子，以形成n型掺杂区和复合中心；
其中，所述复合中心用于降低所述续流二极管的临界饱和电压以及加速所述续流二极管的反向恢复时间。具体为，对所述续流二极管的n型掺杂区退火，以在所述续流二极管的n型掺杂区内形成所述复合中心。
步骤S404、对续流二极管的n型掺杂区进行电子辐照。
在步骤S401中，掩膜包括阻挡区和透射区，阻挡区用于阻挡杂质离子注入半导体衬底基片；透射区用于供杂质离子穿过，以注入半导体衬底基片。
该掩膜采用聚酰亚胺树脂材料、或铝材料、或氮化硅材料制成。该聚酰亚胺树脂材料、或铝材料、或氮化硅材料均为市售可得。根据实验数据，在氢离子注入过程中，1微米厚的铝材料掩膜的阻挡效率为1微米，即，假设铝材料掩膜的厚度为5微米，进行氢离子注入时，氢离子注入至透射区下5微米的区域时，阻挡区下没有氢离子注入，全部被阻挡。根据实验数据，1微米厚的聚酰亚胺树脂掩膜的阻挡效率为0.7微米。聚酰亚胺树脂掩膜的较佳厚度为2-100微米，铝材料掩膜的较佳厚度为2-100微米。现有技术中，往往采用二氧化硅掩膜，而二氧化硅掩膜因张力、应力因素，当达到一定厚度时，容易发生翘曲，会影响VDMOS的可靠性。因此，二氧化硅掩膜无法达到较大的厚度。而聚酰亚胺树脂掩膜、铝材料掩膜均可以达到较大的厚度，依然不会发生翘曲，可以保证VDMOS的可靠性。
本发明的VDMOS的制造方法在制作该续流二极管的n型区的过程中，采用氢离子注入工艺，取代现有技术的磷离子注入工艺，在形成续流二极管的n型区的同时，在续流二极管的n型区中形成复合中心，一箭双雕，该复合中心能够同时降低所述续流二极管的临界饱和电压和加速所述续流二极管的反向恢复时间，从而缩短其反向恢复时间，提高该VDMOS的性能。
现有技术中，该续流二极管的p型掺杂区系掺杂硼离子形成，但形成的续流二极管为突变结，为了使得该续流二极管为渐变结，在步骤S402中，p型杂质离子可以选择铝离子或镓离子。向第一目标区域中掺杂铝离子或镓离子，可以采用注入、蒸发、溅射、浸泡等工艺。鉴于铝离子、镓离子的扩散系数较大，该p型掺杂区与n型掺杂区形成的续流二极管为渐变结，从而使得反向击穿电压较高，该VDMOS更加稳定。
为了获得较佳的离子注入效果，在步骤S403之后，还执行步骤S404，即对续流二极管的n型掺杂区进行电子辐照。
本实施例中，对续流二极管的n型掺杂区退火，以在续流二极管的n型掺杂区内形成复合中心。退火步骤采用炉管退火，退火温度为200-400摄氏度，退火时间为1-5小时。在其他可选的实施方式中，退火步骤采用激光退火。
本实施例还提供了一种如图3所示的沟槽VDMOS，该沟槽VDMOS基于图2所示的VDMOS的制造方法制造而成，具体为用于制造该沟槽VDMOS中内置的续流二极管的n型区。该沟槽VDMOS包括第一n型重掺杂层104、n型掺杂层202、n型轻掺杂层101、第二p型掺杂层108、第三p型掺杂层114、第三n型重掺杂层109、第四n型重掺杂层112、第五n型重掺杂层111、第六n型重掺杂层110、栅氧化层106、栅极107、金属层源级113，n型掺杂层202以及第一n型重掺杂层104并联构成漏极。其中，第二p型掺杂层108、n型轻掺杂层101、n型掺杂层202构成内置的续流二极管D’。其中，该n型掺杂层202作为该沟槽VDMOS中内置的续流二极管的n型区。该沟槽VDMOS采用本实施例的VDMOS的制造方法制造而成，具体流程不再赘述。因为在制作该沟槽VDMOS的续流二极管的n型区的步骤中，采用氢离子注入工艺，取代现有技术中的磷离子注入工艺，再经退火激活，使得氢离子在该n型掺杂层中形成复合中心，可以加速该内置的续流二极管的反向恢复速度，缩短其反向恢复时间，因此，该沟槽VDMOS的性能较佳。
本实施例还提供了一种如图4所示的平面VDMOS，该平面VDMOS基于图2所示的VDMOS的制造方法制造而成，具体为用于制造该平面VDMOS中内置的续流二极管的n型区。该平面VDMOS包括漏极503、第一n型重掺杂层104、n型掺杂层302、n型漂移区505、p阱506、第二n型重掺杂层507、源级501、栅氧化层504、栅极508。p阱506、n型漂移区505、n型掺杂层302形成续流二极管D1，图4中采用虚线示出了该续流二极管D1的等效电路，其中，该n型掺杂层302作为该平面VDMOS中内置的续流二极管的n型区。该平面VDMOS采用本实施例的VDMOS的制造方法制造，具体流程不再赘述。因为在制作该平面VDMOS的续流二极管的n型区的步骤中，采用氢离子注入工艺，取代现有技术中的磷离子注入工艺，再经退火激活，使得氢离子在该n型掺杂层中形成复合中心，可以加速该内置的续流二极管的反向恢复速度，缩短其反向恢复时间，因此，该平面VDMOS的性能较佳。
虽然以上描述了本发明的具体实施方式，但是本领域的技术人员应当理解，这仅是举例说明，本发明的保护范围是由所附权利要求书限定的。本领域的技术人员在不背离本发明的原理和实质的前提下，可以对这些实施方式做出多种变更或修改，但这些变更和修改均落入本发明的保护范围。
Claims (10)
1.一种VDMOS的制造方法，其特征在于，所述VDMOS包括内置的续流二极管，所述续流二极管包括相邻的p型掺杂区和n型掺杂区，所述VDMOS在半导体衬底基片上制造，所述半导体衬底基片具有第一主面和第二主面，所述第一主面设置有第一目标掺杂区，所述第二主面设置有第二目标掺杂区，所述第一目标掺杂区与所述第二目标掺杂区相邻，所述第一目标掺杂区为用于制作所述p型掺杂区的区域，所述第二目标掺杂区为用于制作所述n型掺杂区的区域，所述VDMOS的制造方法包括以下步骤： 向所述第一目标掺杂区中掺杂p型杂质离子，以形成所述p型掺杂区； 向所述第二目标掺杂区中注入氢离子，以形成所述n型掺杂区和复合中心，所述复合中心用于降低所述续流二极管的临界饱和电压以及加速所述续流二极管的反向恢复时间；
其中，所述n型掺杂区为所述续流二极管的n型区，且在所述续流二极管的所述n型区中形成所述复合中心。
2.如权利要求1所述的VDMOS的制造方法，其特征在于，在向所述第二目标掺杂区中注入氢离子，以形成所述n型掺杂区和复合中心的步骤之前，所述VDMOS的制造方法还包括以下步骤： 在所述半导体衬底基片的表面设置掩膜，所述掩膜包括阻挡区和透射区，所述阻挡区用于阻挡所述氢离子注入所述半导体衬底基片；所述透射区用于供氢离子穿过，以注入所述半导体衬底基片。
3.如权利要求1所述的VDMOS的制造方法，其特征在于，在向所述第二目标掺杂区中注入氢离子，以形成所述n型掺杂区和复合中心的步骤之后，所述VDMOS的制造方法还包括以下步骤： 对所述续流二极管的n型掺杂区进行电子辐照。
4.如权利要求1所述的VDMOS的制造方法，其特征在于，向所述第二目标掺杂区中注入氢离子，以形成所述n型掺杂区和复合中心的过程中，对所述续流二极管的n型掺杂区退火，以在所述续流二极管的n型掺杂区内形成所述复合中心。
5.如权利要求4所述的VDMOS的制造方法，其特征在于，所述退火步骤采用炉管退火，退火温度为200-400摄氏度，退火时间为1-5小时。
6.如权利要求2所述的VDMOS的制造方法，其特征在于，所述掩膜包括聚酰亚胺树脂掩膜，或铝掩膜，或氮化硅掩膜。
7.如权利要求6所述的VDMOS的制造方法，其特征在于，所述掩膜的厚度为2-100微米。
8.如权利要求4所述的VDMOS的制造方法，其特征在于，所述退火步骤采用激光退火。
9.如权利要求1所述的VDMOS的制造方法，其特征在于，所述p型杂质离子包括铝离子或镓离子或硼离子。
10.一种VDMOS，其特征在于，所述VDMOS利用如权利要求1-9中任意一项所述的VDMOS的制造方法制造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810683880.5A CN110660658B (zh) | 2018-06-28 | 2018-06-28 | Vdmos及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810683880.5A CN110660658B (zh) | 2018-06-28 | 2018-06-28 | Vdmos及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110660658A CN110660658A (zh) | 2020-01-07 |
| CN110660658B true CN110660658B (zh) | 2022-02-18 |
Family
ID=69026272
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810683880.5A Active CN110660658B (zh) | 2018-06-28 | 2018-06-28 | Vdmos及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110660658B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103946985A (zh) * | 2011-12-28 | 2014-07-23 | 富士电机株式会社 | 半导体装置及半导体装置的制造方法 |
| CN104157569A (zh) * | 2014-08-26 | 2014-11-19 | 清华大学 | 快恢复二极管制造工艺方法 |
| CN106463528A (zh) * | 2014-11-17 | 2017-02-22 | 富士电机株式会社 | 碳化硅半导体装置的制造方法 |
| CN106558557A (zh) * | 2015-09-25 | 2017-04-05 | 上海先进半导体制造股份有限公司 | 半导体器件的制作方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09121052A (ja) * | 1995-08-21 | 1997-05-06 | Fuji Electric Co Ltd | 半導体装置およびその製造方法 |
| JP4167313B2 (ja) * | 1997-03-18 | 2008-10-15 | 株式会社東芝 | 高耐圧電力用半導体装置 |
| CN101404292A (zh) * | 2008-09-27 | 2009-04-08 | 电子科技大学 | 一种vdmos器件 |
| CN102723363B (zh) * | 2011-03-29 | 2015-08-26 | 比亚迪股份有限公司 | 一种vdmos器件及其制作方法 |
| EP2782121B1 (en) * | 2011-11-15 | 2021-01-06 | Fuji Electric Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
| CN103022154B (zh) * | 2012-11-05 | 2016-03-02 | 国网智能电网研究院 | 一种快速恢复二极管及制造方法 |
| CN109065441B (zh) * | 2013-06-26 | 2023-06-30 | 富士电机株式会社 | 半导体装置及半导体装置的制造方法 |
| CN103560151B (zh) * | 2013-10-18 | 2016-04-20 | 西安龙腾新能源科技发展有限公司 | 优化体二极管反向恢复特性的超结vdmos及制备方法 |
| US9209027B1 (en) * | 2014-08-14 | 2015-12-08 | Infineon Technologies Ag | Adjusting the charge carrier lifetime in a bipolar semiconductor device |
| CN104201102B (zh) * | 2014-08-28 | 2017-12-12 | 苏州启澜功率电子有限公司 | 一种快恢复二极管frd芯片及其制作工艺 |
| JP6547724B2 (ja) * | 2016-11-15 | 2019-07-24 | トヨタ自動車株式会社 | 半導体装置の製造方法 |
-
2018
- 2018-06-28 CN CN201810683880.5A patent/CN110660658B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103946985A (zh) * | 2011-12-28 | 2014-07-23 | 富士电机株式会社 | 半导体装置及半导体装置的制造方法 |
| CN104157569A (zh) * | 2014-08-26 | 2014-11-19 | 清华大学 | 快恢复二极管制造工艺方法 |
| CN106463528A (zh) * | 2014-11-17 | 2017-02-22 | 富士电机株式会社 | 碳化硅半导体装置的制造方法 |
| CN106558557A (zh) * | 2015-09-25 | 2017-04-05 | 上海先进半导体制造股份有限公司 | 半导体器件的制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110660658A (zh) | 2020-01-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8450793B2 (en) | Semiconductor module | |
| US11239356B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| US8343862B2 (en) | Semiconductor device with a field stop zone and process of producing the same | |
| JP5396689B2 (ja) | 半導体装置およびその製造方法 | |
| US8435863B2 (en) | Reverse-conducting semiconductor device and method for manufacturing such a reverse-conducting semiconductor device | |
| JP5543364B2 (ja) | 逆導電半導体デバイス及びそのような逆導電半導体デバイスを製造するための方法 | |
| JP4746927B2 (ja) | 半導体装置の製造方法 | |
| JP2002305305A (ja) | 半導体装置 | |
| US20060001122A1 (en) | Semiconductor device and method for manufacturing the same | |
| US6946711B2 (en) | Semiconductor device | |
| US20020079534A1 (en) | Power semiconductor switching devices with low power loss and method for fabricating the same | |
| CN110660658B (zh) | Vdmos及其制造方法 | |
| US11605725B2 (en) | Insulated gate bipolar transistor and fabrication method therefor | |
| CN102714218B (zh) | 穿通半导体装置及其生产方法 | |
| JP2002359373A (ja) | 半導体装置及びその製造方法 | |
| JPH03259537A (ja) | 半導体装置及びその製法 | |
| JPH09153609A (ja) | 縦型絶縁ゲート電界効果トランジスタ | |
| JP4882214B2 (ja) | 逆阻止型絶縁ゲート形半導体装置およびその製造方法 | |
| JP2006140309A (ja) | 半導体装置の製造方法 | |
| CN110660847B (zh) | 双极型晶体管及其制造方法 | |
| CN111092120A (zh) | 场效应管器件及其制造方法 | |
| JP2002110987A (ja) | 半導体装置及びその製造方法 | |
| JPS6390169A (ja) | 絶縁ゲ−ト形電界効果トランジスタ | |
| JP2023088540A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2006332231A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information | ||
| CB02 | Change of applicant information |
Address after: No.385, Hongcao Road, Xuhui District, Shanghai 200233 Applicant after: SHANGHAI ADVANCED SEMICONDUCTO Address before: No.385, Hongcao Road, Xuhui District, Shanghai 200233 Applicant before: ADVANCED SEMICONDUCTOR MANUFACTURING Co.,Ltd. |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant |