JP5724260B2 - 画像読取装置及び画像形成装置 - Google Patents
画像読取装置及び画像形成装置 Download PDFInfo
- Publication number
- JP5724260B2 JP5724260B2 JP2010207223A JP2010207223A JP5724260B2 JP 5724260 B2 JP5724260 B2 JP 5724260B2 JP 2010207223 A JP2010207223 A JP 2010207223A JP 2010207223 A JP2010207223 A JP 2010207223A JP 5724260 B2 JP5724260 B2 JP 5724260B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- image
- circuit
- waveform
- clock signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/40—Picture signal circuits
- H04N1/40056—Circuits for driving or energising particular reading heads or original illumination means
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/00912—Arrangements for controlling a still picture apparatus or components thereof not otherwise provided for
- H04N1/00933—Timing control or synchronising
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N2201/00—Indexing scheme relating to scanning, transmission or reproduction of documents or the like, and to details thereof
- H04N2201/0077—Types of the still picture apparatus
- H04N2201/0081—Image reader
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Facsimile Scanning Arrangements (AREA)
- Facsimile Heads (AREA)
- Image Input (AREA)
- Facsimile Image Signal Circuits (AREA)
Description
図13において、発振器21から出力される基準のクロック信号CKはSSCG回路22によってSSCGの周波数変調(以下、「SSCG変調」という)されたクロック信号CKaとなり、PLL回路23に加えられる。PLL回路23は、クロック信号CKaを逓倍してタイミング生成回路24に基本となるクロック信号CKbとして出力する。
通常、CCD25を駆動する駆動クロック信号としては、発振精度が50ppm〜100ppmといった高精度の基準クロックから生成するのが一般であるが、上述のように不要輻射強度の不具合への対策のためにSSCG変調を行った場合には、図15(b)に示すように横軸を時間、縦軸を周波数とすると、時間経過と共に周波数が変化することになる。
しかし、補正信号の信号伝送がアナログ波形での信号伝送になるので、信号を補正する段階ではクロック信号が、図17(b)に実線で示した波形の状態から、伝送路上のノイズの影響及び周波数特性の影響によってさらに歪んでしまうことがある。そうすると、補正信号と補正される信号との信号波形の形状(三角波の位相や形状)が異なってしまい、実際に補正をかけてもノイズ成分を取り切れない状態になる。
さらに、暗状態において上記CCD駆動信号によって上記CCDラインイメージセンサを駆動した際に、上記信号処理回路から出力されるデジタル画像信号を、上記読み出しクロック信号によってサンプリングして補正用波形データとして格納した波形メモリと、
原稿画像読み取り状態において、上記読み出しクロック信号によって上記波形メモリから読み出される補正用波形データをその振幅と位相を調整して、デジタル信号のまま上記A/Dコンバータから出力されるデジタル画像信号に加算するか、あるいはアナログ信号に変換して上記A/Dコンバータに入力する前のアナログ画像信号に加算する画像信号補正手段とを設ける。
その場合、上記波形メモリから読み出された補正用波形データを、上記デジタル画像信号に重畳されたノイズ波形と振幅が一致し位相が反転するように、上記乗算/反転回路の乗算係数と位相を反転するかしないかを設定する手段を備えるのが望ましい。
上記画像信号補正手段が、振幅と位相を調整した補正用波形データをアナログ信号に変換するD/Aコンバータを有するようにしてもよい。
上記信号処理回路を集積回路として構成し、その集積回路内に上記波形メモリ及び上記画像信号補正手段を設けるとなおよい。
図1は、本発明による画像読取装置の一実施例の概略構成図である。
この図1において、画像読取装置の筐体101の上面には、コンタクトガラス102が配設されており、このコンタクトガラス102には、読取原稿103が載置される。通常、読取原稿103の背面には、読取原稿103の読取面をコンタクトガラス102へ密着させるための圧板が設けられているが、図では、省略している。また、コンタクトガラス102の左端(読取開始位置)には、シェーディング補正用の白基準画像を構成するため白基準板104が設けられている。
タイミング発生部119は図3に示すように、SSCG機能付きのPLL回路119aとタイミング発生回路119bとレジスタ部119cとを備えている。
PLL回路119aは、入力した基準クロック信号CK1に基づいて、SSCG機能によって周波数拡散が施された所望の周波数の第2のクロック信号CK2を形成する。
また、レジスタ部119cは、このタイミング発生部119の各部の動作を制御するための各種データや各部の動作状況を表わすステータス情報などを保存するためのものであり、図1に示した制御ボード115のCPUによってその内容がアクセスされる。
発振器118は水晶発振子118aを用いた水晶発振器であり、PLL回路119aは、その発振器118から出力される基準クロック信号である第1のクロック信号CK1を所定の分周率(分周比)で分周する分周器119acと、このPLL回路119aが出力する第2のクロック信号CK2を所定の分周率で分周する分周器119adと、分周器119acの出力と分周器119adの出力とを位相比較する位相比較器119aeとを備えている。
このようにして、基準クロック信号に応じた信号であるフィルタ回路119agの出力電圧が、加算回路119ahを通して波形ROM119abから出力されるSSCG変調のプロファイル(三角波)で値が周期的に変化し、それによって、VCO119aiから出力される第2のクロック信号CK2は、SSCG変調(周波数変調)された信号となる。
また、同様に、青色成分信号PBo,PBeは、それぞれエミッタフォロア回路121e,121f及び交流結合用のコンデンサ122e,122fを順次介して、AFE124の緑色成分の信号を処理するためのB信号処理部124Bに入力する。
また、このAFE124内には、画像信号に重畳されるノイズを除去するための補正用波形データを格納した波形メモリ124Aを設けている。その詳細に関しては後述する。
この実施例では、AFE124が、CCDラインイメージセンサ113から出力されるアナログ画像信号をデジタル画像信号に変換して出力するA/Dコンバータ134,140を含む信号処理回路である。
その後、AFE駆動信号DEのうちの増幅制御パルスによりプログラマブルゲインアンプ133,139が動作して、所定の増幅率でそのアナログ画像信号を増幅し、AFE駆動信号DEのうちのA/D変換パルスによってA/Dコンバータ134,140が動作して、その増幅されたアナログ画像信号を多ビット(例えば10ビット)のデジタルデータであるデジタル画像信号に変換して、加算回路135,141の一方の入力端に入力させる。
また、AFE駆動信号DEのうちのA/D変換パルスも、A/Dコンバータ134,140と、G信号処理部124G及びB信号処理部124B内の各A/Dコンバータに、所定のタイミングで個別に印可される。
さらに、波形メモリ124Aから読み出された補正用波形データも、G信号処理部124G及びB信号処理部124B内の各乗算・反転回路にも、それぞれ入力される。
まず、図2の波形メモリ124Aに格納される波形データは、暗状態でCCDラインイメージセンサ113をCCD駆動信号DDによって駆動した際に実測して取得した暗時読み取りデジタル画像信号であり(詳細は後述)、補正用波形データとして用いられる。
その波形メモリ124Aからの補正用波形データの読み出しタイミングは、タイミング発生部119の図3に示したPLL回路119aの波形ROM119abから三角波データを読み出す際に用いられるのと同じ読み出しクロック信号CCrにより規定されるから、SSCG変調の振幅の変化に対応して、補正用波形データの振幅も変化する。
このように補正用波形データの振幅の変化とSSCG変調の振幅の変化との関係が一定のタイミングとなるのは、後述する補正用波形データの実測時における補正用波形データの読み取りを、SSCG変調の変調プロファイルの振幅変化に対応して行うようにすることで可能になる。
図6は、この画像読取装置の製造工程の出荷時において、治具を用いて補正用波形データを実測する際の構成の要部を示している。
次に、この乗算/反転回路136,142に設定する位相の決定の処理(位相決定処理)と、振幅を定める乗算値の決定の処理(乗算値決定処理)について説明する。
すなわち、信号PRo,PRe,PGo,PGe,PBo,PBeについて、それぞれ行う。例えば、信号PRoの位相の決定の処理を行う際には、図2に示したマルチプレクサ143により加算回路135のみを選択する状態を維持してこの処理を実行する。また、信号PReの位相の決定の処理を行う際には、マルチプレクサ143により加算回路141のみを選択する状態を維持してこの処理を実行する。他の信号PGo,PGe,PBo,PBeの位相の決定の処理を行う場合も同様である。
以下の説明においては、信号PRoの位相決定処理についてのみ説明し、他の信号の位相決定処理についての説明を省略する。
次に、ステップS2で、図1におけるランプ105を点灯しない状態で画像読取装置に1ライン分の読み取り動作を行わせて、そのときに、図2に示したピークボトム検出回路125が検出したピーク値P1とボトム値B1を取得し、ステップS3でそのピーク値P1とボトム値B1との差分Δ1を、Δ1=P1−B1演算によって算出する。
そして、ステップS5で、ランプ105を点灯しない状態で画像読取装置に1ライン分の読み取り動作を行わせ、そのときに、ピークボトム検出回路125が検出したピーク値P2とボトム値B2を取得し、ステップS5で取得したピーク値P2とボトム値B2との差分Δ2を、Δ2=P2−B2演算によって算出する。
そこで、以下の説明においては、信号PRoの乗算値決定処理についてのみ説明し、他の信号の乗算値決定処理についての説明を省略する。なお、この場合、位相決定処理において、乗算/反転回路136の位相設定値として波形メモリ124Aの出力データを反転した状態で加算回路135に出力させる値を設定しているものとする。
次に、ステップS12で、図1におけるランプ105を点灯しない状態で画像読取装置に1ライン分の読み取り動作を行わせて、そのときに、図2におけるピークボトム検出回路125が検出したピーク値Paとボトム値Baを取得する。そして、ステップS13でそのピーク値Paとボトム値Baとの差分Δaを、Δa=Pa−Baの演算によってを算出する。
そして、ステップ15で、ランプ105を点灯しない状態で画像読取装置に1ライン分の読み取り動作を行わせて、そのときに、ピークボトム検出回路125が検出したピーク値Pbとボトム値Bbを取得し、ステップS16でそのピーク値Pbとボトム値Bbとの差分Δbを、Δb=Pb−Bbの演算によって算出する。
図9(a)〜(d)及び図10は、乗算係数の算出方法について説明するための線図である。この場合、乗算係数Xaと乗算係数Xbとの間にはXa>Xbの関係があるものとして説明する。
ここで、図9(a)から明らかなように、画像信号の振幅よりも補正信号の振幅の方が大きいため、この場合の差分Δaは負の値になる。
図11において、サンプルホールド回路132,138の出力信号を加算回路235a,241aに入力すると共に、乗算/反転回路136,142の出力をD/Aコンバータ(DAC)150,151によってアナログ信号に変換し、その出力信号を加算回路235a,241aの他方の入力とし、A/Dコンバータ134,140に入力する前のアナログ画像信号に加算して、それに重畳されているノイズを除去する。
そして、加算回路235a,241aの出力信号をPGA133,139で増幅した後に、A/Dコンバータ134,140でデジタル画像信号に変換し、それぞれマルチプレクサ143に入力させている。その他の構成は図2に示した実施例と同じである。
また、この実施例でも、AFE124が、CCDラインイメージセンサ113から出力されるアナログ画像信号をデジタル画像信号に変換して出力するA/Dコンバータ134,140を含む信号処理回路である。
このように構成すると、読み取った画像信号をアナログ信号の状態で波形メモリデータによる補正信号と加算するので、加算回路235a,241aをそれぞれ1つのオペアンプ(加算器)によって構成することができ、装置のコストを低減することができる。
この場合、2つのAFE124−1,124−2を備え、CCDラインイメージセンサ213aの信号PRo1,PRe1,PGo1,PGe1,PBo1,PBe1の6つのチャネルの処理をAFE124−1に行わせるとともに、他の信号PRo2,PRe2,PGo2,PGe2,PBo2,PBe2の6つのチャネルの処理をAFE124−2に行わせるようにしている。
したがって、この図12のタイミング発生部119と図2、図11におけるタイミング発生部119とは若干相違しているが、便宜上同一の符号を使用している。
また、図12においては、エミッタフォロア回路、交流結合用のコンデンサ、およびピークボトム検出回路に対する符号を省略しているが、これらは図2におけるエミッタフォロア回路121a等、コンデンサ122a等、およびピークボトム検出回路125等と同じ機能を持つものである。
この実施例は、AFE124−1とAFE124−2が、CCDラインイメージセンサから出力されるアナログ画像信号をデジタル画像信号に変換して出力するA/Dコンバータを含む信号処理回路である。
なお、上述した各実施例において、タイミング発生部119やAFE124は、それぞれASIC等の集積回路により実現することができる。
そして、上述した各実施例のように、A/Dコンバータを含む信号処理回路を集積回路(IC)として構成し、その集積回路内に波形メモリ及び画像信号補正手段を構成する乗算・反転回路や加算回路等も設けることにより、これらをワンチップで構成することができる。
以上で画像読取装置の実施例の説明を終了するが、画像読取装置およびその各部の構成や、具体的な処理内容等が上述の実施例で説明したものに限られないことは勿論である。
カラー画像読取装置に限らず、モノクロ画像読取装置であってもよい。
また、センサボード112の動作の制御を制御ボード115のCPUにより実現する例を説明したが、そのCPUが実行する処理プログラムなどは、はじめから制御ボード115のコンピュータシステム(図示省略)に備えるROM,HDDあるいはSSD等の記憶手段(メモリ)に格納しておいてもよい。
また、以上述べてきた各実施形態の構成及び変形例は、矛盾しない範囲で適宜組み合わせて適用することも可能である。
次に、本発明による画像読取装置を備えた画像形成装置の一実施例を図18によって説明する。図18はその画像形成装置の概略構成を示す正面図であるが、その画像形成部であるプリンタユニット5だけは、簡略化した断面図にしている。
この図18に示す画像形成装置1は、例えば、複写機能とプリンタ機能とスキャナ機能とファクシミリ機能等を有するデジタル複合機であり、その複写機能、スキャナ機能およびファクシミリ機能で使用する画像読取部(スキャナ)として、図1等に示したこの発明による画像読取装置2を備えている。
複写モードでは、原稿束が自動原稿送り装置3によって、順に画像読取装置(スキャナ)2に給送され、その画像読取装置2によって各原稿の画像情報が読み取られる。読み取られた画像情報は、図2に示した信号処理ICを含む図1に示したセンサボード112及び制御ボード115によって画像処理され、書き込みユニット4によってレーザ光等の光情報に変換される。
また、説明を簡単にするため、モノクロの画像形成装置の例を説明したが、前述した画像読取装置の実施例はカラー画像読取装置であるから、それを用いて図18における画像形成部であるプリンタユニット5を、タンデム型等のカラープリンタユニットに代えれば、カラー画像形成装置を構成することができる。
4:書き込みユニット 5:プリンタユニット(画像形成部)
112:センサボード 113,213a:CCDラインイメージセンサ
115:制御ボード 118:発振器 119:タイミング発生部(TG)
121a〜121f:エミッタフォロア回路(EF)
122a〜122f:交流結合用のコンデンサ
124,124−1,124−2:AFE(アナログフロントエンド:信号処理部)
124A:波形メモリ 124C:レジスタ部 124R:R信号処理部
124G:G信号処理部 124B:B信号処理部
131,137:クランプ回路 132,138:サンプルホールド回路(S/H)
133,139:プログラムゲインアンプ(PGA)
134,140:A/Dコンバータ(ADC)
135,235a,141,241a:加算回路
136,142:乗算/反転回路 143:マルチプレクサ
125,126,127:ピークボトム検出回路
150,151:D/Aコンバータ(DAC)
Claims (6)
- 基準クロック信号を発生する発振回路と、
該発振回路によって発生された基準クロック信号に応じた信号を周波数変調して周波数拡散した第2のクロック信号を発生し、該第2のクロック信号に基づいてCCDラインイメージセンサを駆動するCCD駆動信号を生成するタイミング発生回路と、
前記CCD駆動信号によって駆動され、原稿の画像を読み取ってアナログ画像信号に変換して出力するCCDラインイメージセンサと、
該CCDラインイメージセンサから出力される前記アナログ画像信号をデジタル画像信号に変換して出力するA/Dコンバータを含む信号処理回路とを備えた画像読取装置において、
前記タイミング発生回路が、前記第2のクロック信号に基づいて読み出しクロック信号を生成する手段と、波形ROMに格納した三角波の波形データを前記読み出しクロック信号によって読み出して、前記基準クロック信号に応じた信号を周波数変調して前記第2のクロック信号を発生する手段とを有し、
暗状態において前記CCD駆動信号によって前記CCDラインイメージセンサを駆動した際に、前記信号処理回路から出力されるデジタル画像信号を、前記読み出しクロック信号によってサンプリングして補正用波形データとして格納した波形メモリと、
原稿画像読み取り状態において、前記読み出しクロック信号によって前記波形メモリから読み出される補正用波形データをその振幅と位相を調整して、デジタル信号のまま前記A/Dコンバータから出力されるデジタル画像信号に加算するか、あるいはアナログ信号に変換して前記A/Dコンバータに入力する前のアナログ画像信号に加算する画像信号補正手段とを設けた
ことを特徴とする画像読取装置。 - 前記画像信号補正手段は、前記波形メモリから読み出された補正用波形データに乗算係数を乗算して振幅を調整し、該補正用波形データの位相を選択的に反転させる乗算/反転回路を有していることを特徴とする請求項1に記載の画像読取装置。
- 前記波形メモリから読み出された補正用波形データを、前記デジタル画像信号に重畳されたノイズ波形と振幅が一致し位相が反転するように、乗算/反転回路の前記乗算係数と位相を反転するかしないかを設定する手段を備えたことを特徴とする請求項2に記載の画像読取装置。
- 前記画像信号補正手段が、振幅と位相を調整した前記補正用波形データをアナログ信号に変換するD/Aコンバータを有することを特徴とする請求項1乃至3のいずれか一項に記載の画像読取装置。
- 前記信号処理回路が集積回路として構成され、該集積回路内に前記波形メモリ及び前記画像信号補正手段が設けられていることを特徴とする請求項1乃至4のいずれか一項に記載の画像読取装置。
- 請求項1乃至5のいずれか一項に記載の画像読取装置と、該画像読取装置が読み取って出力する画像信号に基づいて画像を形成する画像形成部とを備えたことを特徴とする画像形成装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010207223A JP5724260B2 (ja) | 2010-09-15 | 2010-09-15 | 画像読取装置及び画像形成装置 |
US13/231,339 US8861041B2 (en) | 2010-09-15 | 2011-09-13 | Image reading device provided with a spread spectrum clock generator and correction waveform data and an image forming apparatus comprising the image reading device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010207223A JP5724260B2 (ja) | 2010-09-15 | 2010-09-15 | 画像読取装置及び画像形成装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012065121A JP2012065121A (ja) | 2012-03-29 |
JP5724260B2 true JP5724260B2 (ja) | 2015-05-27 |
Family
ID=45806458
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010207223A Active JP5724260B2 (ja) | 2010-09-15 | 2010-09-15 | 画像読取装置及び画像形成装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8861041B2 (ja) |
JP (1) | JP5724260B2 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5728420B2 (ja) * | 2012-03-26 | 2015-06-03 | ルネサスエレクトロニクス株式会社 | 半導体集積回路 |
JP6116152B2 (ja) | 2012-07-31 | 2017-04-19 | キヤノン株式会社 | イメージセンサ駆動装置および方法、放射線画像撮像装置 |
JP6205885B2 (ja) | 2013-06-18 | 2017-10-04 | 株式会社リコー | 光電変換素子、画像読取装置、画像形成装置及び画像読取方法 |
JP6243160B2 (ja) * | 2013-07-25 | 2017-12-06 | 株式会社日立情報通信エンジニアリング | シェーディング補正方法及びその方法を適用したスキャナ装置 |
JP6383143B2 (ja) | 2013-10-08 | 2018-08-29 | 株式会社リコー | 撮像素子、画像読取装置、画像形成装置及び撮像方法 |
JP6451344B2 (ja) | 2015-01-23 | 2019-01-16 | 株式会社リコー | 画像読取装置、画像処理装置及び画像読取方法 |
JP6885190B2 (ja) * | 2017-05-10 | 2021-06-09 | 富士フイルムビジネスイノベーション株式会社 | 画像処理装置及びプログラム |
JP7287227B2 (ja) | 2019-09-30 | 2023-06-06 | 株式会社リコー | 信号補正装置、画像読取装置、画像処理装置、信号補正方法およびプログラム |
JP2021125823A (ja) * | 2020-02-06 | 2021-08-30 | 京セラドキュメントソリューションズ株式会社 | 画像処理装置 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04160870A (ja) * | 1990-10-24 | 1992-06-04 | Matsushita Graphic Commun Syst Inc | イメージセンサの出力レベル補正装置 |
US6493830B2 (en) * | 1998-07-03 | 2002-12-10 | Canon Kabushiki Kaisha | Clock control device used in image formation |
JP3599567B2 (ja) * | 1998-07-03 | 2004-12-08 | キヤノン株式会社 | 画像読取装置及びその制御方法 |
JP4437620B2 (ja) * | 2001-03-16 | 2010-03-24 | 株式会社リコー | 画像処理装置及び画像形成装置 |
JP2008118366A (ja) | 2006-11-02 | 2008-05-22 | Ricoh Co Ltd | 画像読み取り装置及び画像形成装置 |
US8305663B2 (en) | 2007-09-05 | 2012-11-06 | Ricoh Company, Limited | Signal generator, image reading device, and image forming apparatus |
JP5257089B2 (ja) * | 2009-01-15 | 2013-08-07 | 株式会社リコー | 画像読取装置および画像形成装置 |
JP5493397B2 (ja) | 2009-03-10 | 2014-05-14 | 株式会社リコー | 画像読み取り装置、画像読み取り方法、および、画像形成装置 |
-
2010
- 2010-09-15 JP JP2010207223A patent/JP5724260B2/ja active Active
-
2011
- 2011-09-13 US US13/231,339 patent/US8861041B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US8861041B2 (en) | 2014-10-14 |
US20120062962A1 (en) | 2012-03-15 |
JP2012065121A (ja) | 2012-03-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5724260B2 (ja) | 画像読取装置及び画像形成装置 | |
JP5493397B2 (ja) | 画像読み取り装置、画像読み取り方法、および、画像形成装置 | |
US7948661B2 (en) | Image reading apparatus and image forming apparatus including the image reading apparatus | |
CN1972365A (zh) | 图像处理设备、图像读取设备和图像形成设备 | |
US20060176525A1 (en) | Analog front-end circuit and electronic apparatus | |
JP5257089B2 (ja) | 画像読取装置および画像形成装置 | |
CN112583993B (zh) | 信号校正设备和方法、图像读取设备、图像处理装置 | |
JP5743526B2 (ja) | 画像読取装置、マルチファンクションプリンタ装置、及び画像読取方法 | |
JPH03285459A (ja) | 画像読取装置 | |
JP4059500B2 (ja) | 画像読取装置 | |
JP5262414B2 (ja) | 信号発生器、画像読取装置および画像形成装置 | |
JP2000224392A (ja) | 撮像装置、方法及びコンピュータ読み取り可能な記憶媒体 | |
JP2006222688A (ja) | 画像読取装置及び画像形成装置 | |
JP2009189012A (ja) | 画像処理装置及び画像処理方法 | |
JPH01144816A (ja) | 画像処理装置 | |
JP2592825B2 (ja) | 画信号処理装置 | |
JP2001326768A (ja) | 画像読取り装置のノイズ抑制装置 | |
JP2024044019A (ja) | 画像読取装置、画像形成装置、画像読取方法、及び画像読取プログラム | |
JP2012004764A (ja) | 画像読取装置及び画像形成装置 | |
JP5100783B2 (ja) | 受信機器及び画像形成装置 | |
JP4065512B2 (ja) | データ処理装置 | |
JP2015012547A (ja) | 撮像装置、画像読取装置、画像形成装置、および撮像装置の駆動方法 | |
JPH03273760A (ja) | 画像読取装置 | |
JP2012195873A (ja) | 信号処理回路と画像読取装置および画像形成装置 | |
JPH01126874A (ja) | 記録装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130718 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140625 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140701 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140826 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150303 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150316 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5724260 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |