JP2012195873A - 信号処理回路と画像読取装置および画像形成装置 - Google Patents

Abstract

【課題】 高速駆動を行った際にも真の出力信号を得られるようにする。
【解決手段】 差動増幅回路９が、サンプルホールド回路５によって検出された信号成分とサンプルホールド回路７によって検出された基準成分との差分を取り、真に有効な信号として後段へ出力する場合、サンプルホールド回路７での信号検出速度を、フィルタ回路１０がサンプルホールド回路５での信号検出速度よりも遅くすることにより、複数のノイズ要因が合成された合成ノイズが重畳された出力信号自身から、高速化に伴った画素レベルの暴れをフィルタリングにより除去し、画像に現れるスジ状ノイズの原因となる比較的周期の遅いノイズのみを検出する。
【選択図】 図２

Description

この発明は、信号処理回路、それを備えたスキャナ等の画像読取装置（デジタル複写機やデジタル複合機，ファクシミリ装置等の画像形成装置に搭載された画像読取部あるいは単体の画像読取装置）、およびその画像読取装置を搭載した画像形成装置に関する。

例えば、スキャナは、原稿の画像面（以下単に「原稿」ともいう）からの反射光を取得し、それをセンサ制御基板内に配置されているＣＣＤ（Charge Coupled Device）イメージセンサ（以下単に「ＣＣＤ」と略称する）で光電変換して電気信号（画像信号）に変えることで原稿の画像を読み取るようにしている。
このようなスキャナにおいて、近年、画像信号に重畳するノイズを補正する回路の提案が盛んに行われており、代表的なものとして、ＳＳＣＧ（スペクトラム拡散クロックジェネレータ）補正回路等がある。

ＳＳＣＧ起因によるノイズは、駆動クロックの拡散を行うことで出力信号の基準レベルとなるオフセットレベルが変動し、画像にはスジとして現れてしまうことが問題である。
提案されている対策回路（補正回路）としては、ＳＳＣＧ変調の掛かった信号を取り出し、その信号の変動分を増幅させ、同信号の重畳している出力信号との差分を取ることで、出力信号に重畳するＳＳＣＧ起因のノイズの補正を行うものが既に知られている。

また、ノイズ検出のために、ＣＤＳ（相関２重サンプリング）回路を備え、光に反応しない非信号領域の信号をサンプリングすることで変動ノイズを検出し、その検出したノイズと信号出力との差分を取ることによってノイズを低減した信号出力（画像信号）を得るという提案も既に知られている。例えば、特許文献１には、ＳＳＣＧの変動による影響でオフセット変動が生じる問題があり、それを解決する目的で、ＣＤＳ回路を用いて信号領域と非信号領域の各信号を各々サンプルホールド（以下「Ｓ／Ｈ」ともいう）し、それら信号の差分を求める差動増幅器によりオフセット変動低減を行う提案が開示されている。

ここで、光に反応しない非信号領域の信号とは、ＣＣＤからの１画素毎の出力信号のうち、光入射に反応しない期間（非信号領域）内の信号のことである。また、光に反応する信号領域の信号とは、ＣＣＤからの１画素毎の出力信号のうち、光入射に反応する期間（信号領域）内の信号のことである。

しかしながら、上述したような従来の補正回路では、１つのノイズ要因に対する対策でしかなかった。
すなわち、ノイズ要因となる複数の信号によるノイズ対策を実施する場合には、複数の対策回路を構成する必要があり、回路規模が膨大になってしまうという問題があった。
また、ＣＤＳ回路を使用し、単純にセンサ出力の光に反応する信号領域および光に反応しない非信号領域の各信号をＳ／Ｈしてオフセット変動を起こすノイズ検出を行うやり方では、高速駆動を行った場合、画素レベルでの暴れが顕著であるため、非信号領域は全く安定した領域がなく、Ｓ／Ｈして得られたレベルが本来検出したいノイズなのか画素毎の暴れなのか分からず、またその信号を使用して補正すると、逆にノイズを増やしてしまうという逆効果の問題があった。

この発明は、上記の点に鑑みてなされたものであり、高速駆動を行った際にも安定して出力信号に重畳したノイズを検出し、その検出したノイズで補正を行うことにより真の出力信号を得られるようにして、高画質の画像を提供できるようにすることを目的とする。

この発明は、上記の目的を達成するため、以下の（１）〜（１０）に示す信号処理回路、画像読取装置、および画像形成装置を提供する。
（１）信号出力手段からの出力信号に対して信号成分を検出する信号検出手段と、上記信号成分の基準となる基準成分を検出する基準検出手段と、上記信号検出手段によって検出された信号成分と上記基準検出手段によって検出された基準成分との差分を取り、真に有効な信号として後段へ出力する差分出力手段とを有する信号処理回路であって、上記基準検出手段での信号検出速度を上記信号検出手段での信号検出速度よりも遅くする速度遅延手段を設けたものである。

（２）（１）の信号処理回路において、上記信号出力手段を、光電変換を行うイメージセンサとし、上記信号成分を、上記イメージセンサからの出力信号のうちの光に反応する信号成分とし、上記基準成分を、上記イメージセンサからの出力信号のうちの光に反応しない信号成分とし、上記信号検出手段および上記基準検出手段を、いずれもサンプルホールド回路とし、上記差分出力手段を、差動増幅回路とし、上記速度遅延手段を、フィルタとしたものである。

（３）（１）の信号処理回路において、上記基準検出手段に上記速度遅延手段を備えたものである。
（４）（３）の信号処理回路において、上記信号出力手段を、光電変換を行うイメージセンサとし、上記信号成分を、上記イメージセンサからの出力信号のうちの光に反応する信号成分とし、上記基準成分を、上記イメージセンサからの出力信号のうちの光に反応しない信号成分とし、上記信号検出手段を、サンプルホールド回路とし、上記速度遅延手段をフィルタとし、上記基準検出手段を、サンプルホールド回路と上記フィルタとによって構成し、上記差分出力手段を、差動増幅回路としたものである。

（５）（１）〜（４）のいずれかの信号処理回路において、上記基準検出手段が、上記信号出力手段からの出力信号のうち、リセットノイズを含む光に反応しない信号部分から上記基準成分の検出を行うものである。
（６）（１）〜（５）のいずれかの信号処理回路において、上記信号出力手段の後段に、その信号出力手段（イメージセンサ）からの出力信号を受ける信号バッファ手段を設けたものである。
（７）（１）〜（５）のいずれかの信号処理回路において、上記信号検出手段および上記基準信号検出手段を、同一の半導体チップ上に形成したものである。
（８）（６）の信号処理回路において、上記信号検出手段、上記基準検出手段、および上記信号バッファ手段を、同一の半導体チップ上に形成したものである。
（９）（１）〜（８）のいずれかの信号処理回路を備えた画像読取装置である。
（１０）（９）の画像読取装置を備え、その画像読取装置によって読み取られた画像データに基づいて画像形成処理を行う画像形成装置である。

この発明の信号処理回路によれば、差分出力手段が、信号検出手段によって検出された信号成分と基準検出手段によって検出された基準成分との差分を取り、真に有効な信号として後段へ出力する場合、基準検出手段での信号検出速度を信号検出手段での信号検出速度よりも遅くすることにより、高速駆動（高速動作）させた場合においても真の有効信号成分を得ることができる。

この発明による信号処理回路の基本構成例を示すブロック図である。 この発明による信号処理回路の具体的構成例を示す回路図である。 図２に示した信号処理回路の高速駆動時の暗時状態における出力信号の一例を示す波形図である。 図２に示した信号処理回路の高速駆動時でかつＣＣＤ１に光入射があった場合における出力信号の一例を示す波形図である。

この発明による信号処理回路の他の具体的構成例を示す回路図である。 図２に示した信号処理回路の一部を同一の半導体チップ上に形成して集積化した一例を示す回路図である。 図２に示した信号処理回路を含む制御基板を搭載したスキャナのハード構成例を示す概略図である。 図２に示した信号処理回路を含む制御基板を搭載したスキャナを備えた画像形成装置の構成例を示す概略図である。

従来のＣＤＳ回路を使用したノイズ補正撮像装置の構成例を示す回路図である。 図９に示したノイズ補正撮像装置の通常動作時の出力信号の一例を示す波形図である。 図９に示したノイズ補正撮像装置の高速駆動時の出力信号の一例を示す波形図である。

以下、この発明を実施するための形態を図面に基づいて具体的に説明する。
以下の実施形態は、ＣＣＤ等のイメージセンサからの出力信号に重畳しているノイズ成分のうち、比較的周期が遅く画像にスジとして影響を与える変動ノイズ分のみを、出力信号自身から検出するノイズ検出部を備えたことを特徴とする。

すなわち、ノイズ源となる信号１つ１つからノイズ検出を行うのではなく、既に出力信号に重畳した複数のノイズ要因が合成された後の合成ノイズを検出するノイズ検出部を備えている。
ノイズ検出部は、合成ノイズが重畳された出力信号を取り出し、非画像領域をサンプリングした後に得られた信号に重畳している高周波ノイズを除去するフィルタリングによって比較的周期の遅いノイズのみを検出できることが特徴になっている。

そこで、その特徴について詳細に説明するが、その説明に入る前に、理解の便宜のため、従来のスキャナに搭載されているＣＤＳ回路を使用したノイズ補正撮像装置と、その問題点について、図９〜図１１を参照して説明する。
図９は、従来のＣＤＳ回路を使用したノイズ補正撮像装置の構成例を示す回路図である。

図９に示すノイズ補正撮像装置を備えたスキャナは、原稿からの反射光を取得し、それをノイズ補正撮像装置内に配置されているＣＣＤ１で光電変換して電気信号（アナログ画像信号）に変えることで原稿の画像を読み取る。
ノイズ補正撮像装置は、ＣＤＳ回路を用いて出力信号のノイズ補正を行うノイズ補正回路を構成するものであり、ＣＣＤ１と、タイミングジェネレータ（以下「ＴＧ」と略称する）２と、アナログ遅延器３（ＤＬ１），アナログ遅延器４（ＤＬ２）と、サンプルホールド回路５（Ｓ／Ｈ＿ｓｉｇ１），サンプルホールド回路６（Ｓ／Ｈ＿ｓｉｇ２）と、サンプルホールド回路７（Ｓ／Ｈ＿ｎｏ）を有するノイズ抽出部８と、差動増幅回路（差動出力回路）９とを備えている。

ＣＣＤ１は、ＴＧ２からの駆動信号（駆動クロック）に応じて駆動し、原稿からの反射光を光電変換してアナログ画像信号（Ｖｓｉｇ）を出力する。
ＴＧ２は、ＣＣＤ１の駆動に必要な駆動信号やタイミング信号（トリガ信号）を発生し、ＣＣＤ１やアナログ遅延器３，４へ供給する。
アナログ遅延器３は、ＴＧ２からのタイミング信号を遅延させ、サンプルホールド信号ＳＨ１として出力する。
アナログ遅延器４は、ＴＧ２からのタイミング信号を遅延させ、サンプルホールド信号ＳＨ２として出力する。なお、アナログ遅延器３，４によるタイミング信号の遅延時間は異なる。

サンプルホールド回路５は、ＣＣＤ１からのアナログ画像信号（以下単に「画像信号」又は「出力信号」ともいう）Ｖｓｉｇを、光に反応する信号成分つまり信号領域の信号を取得できるように、アナログ遅延器３からのサンプルホールド信号ＳＨ１の立ち上がりタイミングでＳ／Ｈ（サンプルホールド）し、信号領域の信号Ｖ＿ｓ／ｈ＿ｓｉｇ１として出力する。
サンプルホールド回路６は、サンプルホールド回路５からの出力信号Ｖ＿ｓ／ｈ＿ｓｉｇ１を、リセットノイズを含む光に反応しない信号成分つまり非信号領域（従来技術ではフィードスルーレベル）の信号を基準レベルの信号（基準成分）として取得できるように、アナログ遅延器４からのサンプルホールド信号ＳＨ２の立ち上がりタイミングでＳ／Ｈし、基準レベル（非信号領域）の信号Ｖ＿ｓ／ｈ＿ｓｉｇ２として出力する。

ノイズ抽出部８は、サンプルホールド回路７を用いてノイズの抽出を行うものである。 サンプルホールド回路７は、ＣＣＤ１からの出力信号Ｖｓｉｇを、光に反応しない非信号領域の信号を取得できるように、サンプルホールド回路６と同タイミングであるアナログ遅延器４からのサンプルホールド信号ＳＨ２の立ち上がりタイミングでＳ／Ｈし、非信号領域の信号Ｖ＿ｓ／ｈ＿ｎｏとして出力する。
サンプルホールド回路６からの出力信号Ｖ＿ｓ／ｈ＿ｓｉｇ２およびサンプルホールド回路７からの出力信号Ｖ＿ｓ／ｈ＿ｎｏは、後段の差動増幅回路９に入力される。
差動増幅回路９は、サンプルホールド回路６からの出力信号Ｖ＿ｓ／ｈ＿ｓｉｇ２とサンプルホールド回路７からの出力信号Ｖ＿ｓ／ｈ＿ｎｏとの差分を出力することで、出力信号Ｖｓｉｇに重畳するノイズを除去した出力信号（Ｖｓｉｇ＿ｏｕｔ）を得る。

なお、ＴＧ２には、ＳＳＣＧ（スペクトラム拡散クロックジェネレータ）が接続され、更にそのＳＳＣＧを介して図示しない水晶発振器が接続されている。
水晶発振器の出力信号は周波数固定で一定周期の基準クロック信号であり、ＳＳＣＧを介して出力されるクロック信号は、基準クロック信号の周波数を所定の周期で偏移させた変調クロック信号である。この変調クロック信号は、ＴＧ２のクロック信号として使用される。
ＴＧ２は、同期回路によって構成されており、上記変調クロック信号を分周（又は逓倍）した信号に対して同期をとりながら、ＣＣＤ１の各種駆動信号やサンプルホールド信号の元になるトリガ信号を生成して出力する。

図１０は、図９に示したノイズ補正撮像装置の通常動作時の出力信号の一例を示す波形図である。
図１０に示す信号波形は、画素単位の出力信号Ｖｓｉｇに対して各サンプルホールド回路５，６，７でＳ／Ｈを行った様子を示している。
ここで、図示しないＳＳＣＧや電源のスイッチング周波数の影響を受けてオフセットレベルが変化している。

１ライン周期の長いレンジで見ると、上記周期に同期して緩やかな変動をしている。
ＣＣＤ１からの出力信号Ｖｓｉｇを信号領域の信号の取得タイミングでＳ／Ｈしたサンプルホールド回路５からの出力信号（信号領域の信号）Ｖ＿ｓ／ｈ＿ｓｉｇ１、およびその出力信号Ｖ＿ｓ／ｈ＿ｓｉｇ１を非信号領域の信号の取得タイミングでＳ／Ｈしたサンプルホールド回路６からの出力信号（非信号領域の信号）Ｖ＿ｓ／ｈ＿ｓｉｇ２は、オフセット変動を起こしており、同様に基準信号となる出力信号Ｖｓｉｇを非信号領域の信号の取得タイミングでＳ／Ｈしたサンプルホールド回路７からの出力信号Ｖ＿ｓ／ｈ＿ｎｏもオフセット変動していることから、出力信号Ｖ＿ｓ／ｈ＿ｓｉｇ２と出力信号Ｖ＿ｓ／ｈ＿ｎｏとの差分をとることによって、オフセット変動が取り除かれた真の出力信号Ｖｓｉｇ＿ｏｕｔを得ることができる。
よって、図９に示した信号処理回路は、出力信号Ｖｓｉｇが理想的な波形であれば、単純に信号成分（光に反応する信号領域の信号）と基準信号成分（光に反応しない非信号領域の信号）との差分を取ることでノイズ補正を行い、Ｖｓｉｇ＿ｏｕｔのような真の出力信号が得られるものである。

図９，図１０を用いて従来技術によるノイズ補正の動作について説明したが、次に図１１を用いて従来技術の問題点について具体的に説明する。
確かに、出力信号Ｖｓｉｇの波形が図１０に示したような理想的な形状であれば、従来技術でもノイズを補正し、真の出力信号を得ることはできる。
しかし、近年、機器の高速化に伴い、駆動周波数が高くなり、短くなる１画素期間中に確保しなければならない各種駆動クロック間のタイミング制約が厳しい上に、デバイスの遅延時間は固定であるため、高速化を実現する上で各種タイミング規定を満足することが困難になってくる。それに伴い、早い周波数で駆動させると、出力信号は、画素毎の暴れやオーバーシュート（ＯＳ）、アンダーシュート（ＵＳ）、うねりの重畳された信号となってしまう。

図１１は、図９に示したノイズ補正撮像装置の高速駆動時の出力信号の一例を示す波形図である。
この図１１は、出力信号Ｖｓｉｇの理想的な波形（破線で図示）に実波形のイメージ波形（太い実線で図示）を重ね合わせたものを示している。
出力信号Ｖｓｉｇには、高周波ノイズが重畳し、かつオフセットレベルが変動し、実際には図示している以上に波形の形状は崩れる。

そのため、サンプルホールド信号ＳＨ２の立ち上がりタイミングに従って単純に光に反応しない非信号領域の信号をＳ／Ｈしただけでは、画素毎の暴れ／ＯＳ／ＵＳ／うねりを含んでＳ／Ｈしているため、忠実に波形の基準レベルを検出することは困難である。
したがって、Ｖ＿ｓ／ｈ＿ｓｉｇ２とＶ＿ｓ／ｈ＿ｎｏとで差分を取った場合には、Ｖｓｉｇ＿ｏｕｔに画素の暴れが残ってしまい、真の出力信号は得られない。

そこで、上述した問題を解消するため、この発明の実施形態を以下に示す。
図１は、この発明による信号処理回路の基本構成例を示すブロック図である。
この信号処理回路は、図１に示すように、信号出力部２１、信号検出部２２、基準検出部２３、および差分出力部２４を備えている。
信号出力部２１は、各種信号を生成して出力する信号出力手段である。
信号検出部２２は、信号出力部２１からの出力信号の信号成分を検出する信号検出手段である。

基準検出部２３は、上記信号成分の基準となる基準成分を検出する基準検出手段である。
差分出力部２４は、信号検出部２２によって検出された信号成分と基準検出部２３によって検出された基準成分との差分を取り、真に有効な信号として後段へ出力する差分出力手段である。この差分出力部２４は、基準検出部２３での信号検出速度を信号検出部２２での信号検出速度よりも遅くする速度遅延手段としての機能を有する。なお、速度遅延手段としての機能を果す回路（速度遅延回路）を単独で備えてもよい。

図２は、この発明による信号処理回路の具体的構成例を示す回路図であり、図９と対応する部分には同一符号を付して、それらの説明を省略する。
この信号処理回路は、実際の回路を組み込んだノイズ補正回路であり、ＣＣＤ１と、ＴＧ２と、サンプルホールド回路５（Ｓ／Ｈ＿ｓｉｇ）と、サンプルホールド回路７（Ｓ／Ｈ＿ｎｏ）と、差動増幅回路９と、フィルタ回路１０とを備えている。

ＣＣＤ１は、図１の信号出力部２１に相当するものであり、ＴＧ２からの駆動信号に応じて駆動し、原稿からの反射光を光電変換してアナログ画像信号（Ｖｓｉｇ）を出力する。
ＴＧ２は、ＣＣＤ１の駆動に必要な駆動信号をＣＣＤ１へ供給したり、サンプルホールド回路５が光に反応する有効な入力信号部分（信号領域）の信号をＳ／Ｈできるように、タイミング信号Ｔ＿ｓ／ｈ＿ｓｉｇを発生し、サンプルホールド回路５へ供給したり、サンプルホールド回路７が光に反応しない非信号領域の信号をＳ／Ｈできるように、タイミング信号Ｔ＿ｓ／ｈ＿ｎｏを発生し、サンプルホールド回路７へ供給する。

サンプルホールド回路５（Ｓ／Ｈ＿ｓｉｇ）は、図１の信号検出部２２に相当するものであり、ＣＣＤ１からの出力信号（画像信号）Ｖｓｉｇを、光に反応する信号領域の信号を取得できるように、タイミング信号Ｔ＿ｓ／ｈ＿ｓｉｇの立ち上がりタイミングでＳ／Ｈし、信号領域の信号Ｖ＿ｓ／ｈ＿ｓｉｇとして出力する。
サンプルホールド回路７（Ｓ／Ｈ＿ｎｏ）は、フィルタ回路１０と共に、図１の基準検出部２３としての機能を果すものであり、ＣＣＤ１からの出力信号Ｖｓｉｇを、光に反応しない非信号領域の信号を基準レベルの信号として取得できるように、タイミング信号Ｔ＿ｓ／ｈ＿ｎｏの立ち上がりタイミングでＳ／Ｈし、基準レベル（非信号領域）の信号Ｖ＿ｓ／ｈ＿ｎｏとして出力する。

フィルタ回路１０は、サンプルホールド回路７からの基準レベルの信号Ｖ＿ｓ／ｈ＿ｎｏに対してフィルタリングを行って応答を遅らせ、Ｖ＿ｓ／ｈ＿ｆｉｌとして出力する。
差動増幅回路９は、図１の差分出力部２４に相当するものであり、サンプルホールド回路５からの出力信号Ｖ＿ｓ／ｈ＿ｓｉｇとフィルタ回路１０からの出力信号Ｖ＿ｓ／ｈ＿ｆｉｌとの差分を出力することで、出力信号Ｖｓｉｇに重畳する非信号成分を取り除いた真の出力信号Ｖｓｉｇ＿ｏｕｔを得ることができる。

サンプルホールド回路７の後段にフィルタ回路１０を備え、出力信号Ｖ＿ｓ／ｈ＿ｓｉｇに対してフィルタ回路１０を利用し、応答を遅らせている理由は、高速駆動をさせた際に増加する画素オーダーの高周波ノイズ成分を除去し、オフセット変動の要因となる比較的周期の遅い緩やかな信号を取り出すためである。

なお、フィルタ回路１０の追加以外の他の手段で同様の効果を実現する手段としては、サンプルホールド回路７の基本的な構成が、Ｓ／Ｈを行うタイミングでオン（ＯＮ）にするスイッチと、基準レベルの信号を保持するために電荷蓄積を行うコンデンサによる構成であるとすれば、スイッチＯＮ抵抗を大きくする、またはコンデンサの容量を大きくすることで入力信号に対してＳ／Ｈの応答時間を遅く、すなわち高周波ノイズによる変動の影響を受けないようにする（ノイズ除去）方法もある。

また、単純にフィルタ回路１０で高周波ノイズを除去することが目的であれば、サンプルホールド回路７の前後どちらでフィルタ回路を設定しても構わない。
しかし、この実施形態の特徴は、信号自身から、それに重畳しているオフセット変動を起こすノイズのみを検出するところにあり、検出する信号レベルは基準となるレベルでなければならない。
フィルタ回路１０→サンプルホールド回路７の順に構成してしまうと、出力信号Ｖｓｉｇはリセットノイズおよび信号の出力レベルを含めた出力信号に対してフィルタリングしてしまうため、出力信号をなまらせてしまう。

後段でＳ／Ｈする波形の形状を変化させてしまっており、本来検出したいレベルとは異なったレベルを検出してしまうことになるため、差動増幅回路９で差分出力すると、逆にノイズを重畳させてしまうことになる。
従って、ノイズの検出を行うためのサンプルホールド回路７とフィルタ回路１０の順番は重要である。

図３は、図２に示した信号処理回路（ノイズ補正回路）の高速駆動時の暗時状態（ＣＣＤ１に光入射がない状態）における出力信号の一例を示す波形図である。
高速駆動により、従来技術で基準レベルの検出にＳ／Ｈを行っている非信号領域のペデスタル部に平坦部はなく、単純にＳ／Ｈを行っても基準レベルは得られない。
この実施形態では、ＣＣＤ１からの出力信号（Ｖｓｉｇ）を、光に反応する信号領域（信号レベル）の信号を取得できるタイミングでＳ／Ｈし、信号領域の信号Ｖ＿ｓ／ｈ＿ｓｉｇとして出力する。

また、ＣＣＤ１からの出力信号（Ｖｓｉｇ）を、光に反応しない非信号領域の信号を基準レベル（画素レベルの暴れを含む変動レベル）の信号として取得できるタイミングでＳ／Ｈし、非信号領域の信号Ｖ＿ｓ／ｈ＿ｎｏとして出力するが、後段のフィルタ回路１０により高周波成分（高周波ノイズ）を除去するため、周波数の遅い変動（周期の遅いノイズ）のみ検出し、Ｖ＿ｓ／ｈ＿ｆｉｌとして出力することができる。なお、高周波成分とは、例えばＭＨｚオーダー以上のものに相当する。また、周波数の遅い変動とは、例えばＫＨｚオーダーのものに相当する。
従って、Ｖ＿ｓ／ｈ＿ｓｉｇとＶ＿ｓ／ｈ＿ｆｉｌとで差分を取ることにより、画素暴れを含む高周波成分を除去した（ノイズ補正した）真の光に反応する信号レベルの信号（Ｖｓｉｇ＿ｏｕｔ）を得ることができる。

図４は、図２に示した信号処理回路の高速駆動時でかつＣＣＤ１に光入射があった場合における出力信号の一例を示す波形図である。
ＣＣＤ１に光入射があった場合においても、出力信号Ｖｓｉｇのオフセット変動と同じオフセット変動を基準レベルとして検出し、その基準レベル検出後、画素暴れをフィルタリングでノイズ除去するため、Ｖ＿ｓ／ｈ＿ｓｉｇとＶ＿ｓ／ｈ＿ｆｉｌとで差分を取ることによって真の信号出力を得ることができる。よって、光入射分のみを真の信号出力として得ることができる。

なお、オフセット変動分のみを検出できれば良いため、非信号領域の信号をＳ／Ｈするタイミングとしては、従来技術のペデスタル期間を非信号領域として使用し、ノイズ検出に使用するのではなく（高速化に伴って非常に期間が短く、波形の暴れやうねりが激しいため）、期間の長いリセットノイズ含んだ非信号期間全体を使用してノイズ検出を行う方がより効果的である。

このように、差動増幅回路９（差分出力部２４）が、サンプルホールド回路５（信号検出部２２）によって検出された信号成分とサンプルホールド回路７（基準検出部２３）によって検出された基準成分との差分を取り、真に有効な信号として後段へ出力する場合、サンプルホールド回路７での信号検出速度を、フィルタ回路１０がサンプルホールド回路５での信号検出速度よりも遅くすることにより、信号処理回路を高速駆動させた場合においても真の有効信号成分を得ることができる。

すなわち、高速駆動を行った場合でも、ノイズ検出部としての機能を果すサンプルホールド回路７およびフィルタ回路１０によって複数のノイズ要因が合成された合成ノイズが重畳された出力信号自身から、高速化に伴った画素レベルの暴れをフィルタリングにより除去し、画像に現れるスジ状ノイズの原因となる比較的周期の遅いノイズのみを検出し、その検出したノイズと元の合成ノイズが重畳された出力信号との差分を取ることで、ノイズ補正された出力信号を得ることができる。よって、高画質の画像を提供することが可能になる。

また、サンプルホールド回路７が、ＣＣＤ１（信号出力部２１）からの出力信号のうち、リセットノイズを含む光に反応しない信号部分から基準成分の検出を行うことにより、リセットノイズを含む分だけ基準成分検出の期間を広く取れるため、精度良く信号検出を行うことができる。

図５は、この発明による信号処理回路の他の具体的構成例を示す回路図であり、図２と対応する部分には同一符号を付して、それらの説明を省略する。
この信号処理回路では、ＣＣＤ１の後段に信号バッファ手段であるバッファ１１を備えることにより、ＣＣＤ１からサンプルホールド回路５，７までの信号伝搬中に外来ノイズが重畳するのを極力避けることができる。

実際に基板上に回路を構成するとなると、基板サイズやデバイスの端子配置の制約があり、信号出力〜信号入力間において全ての信号を等距離で配線することは難しい。それにより、信号這い回しが長くなってしまうものも出てくる。伝搬距離が長くなると外来ノイズを受ける可能性も高くなるため、バッファ１１を備えることでインピーダンスを下げ、ノイズ耐性を強化することができる。
なお、バッファ１１は差動増幅回路９（図１の差分出力部２４）の前段に配置しても構わない。

図６は、図２に示した信号処理回路（ノイズ補正回路）の一部を同一の半導体チップ上に形成して集積化した一例を示す回路図である。
図２に示した信号処理回路（ノイズ補正回路）のサンプルホールド回路５（Ｓ／Ｈ＿ｓｉｇ）、サンプルホールド回路７（Ｓ／Ｈ＿ｎｏ）、差動増幅回路９、フィルタ回路１０は、例えば図６に示すように、同一の半導体チップ５０上に形成して集積化することにより、省スペース・低コストを実現することができる。
なお、図５のバッファ１１を半導体チップ５０に含め、形成しても良い。

以上、この発明をＣＣＤによって原稿の画像を読み取るスキャナに搭載可能な信号処理回路に適用した実施形態について説明したが、この発明はこれに限らず、他のイメージセンサによって原稿の画像を読み取るスキャナに搭載可能な信号処理回路には勿論、それらのイメージセンサによって原稿の画像を読み取る他の画像読取装置に搭載可能な信号処理回路、その信号処理回路を搭載した画像読取装置、その画像読取装置を搭載したデジタル複写機，ファクシミリ装置，プリンタ等の各種画像形成装置にもそれぞれ適用可能である。画像形成装置本体は、画像読取装置からの画像データを可視画像として印刷媒体に印刷することができる

図７は、図２に示した信号処理回路を含む制御基板を搭載したスキャナのハード構成例を示す概略図であり、図２，図５と同じ部分（ＣＣＤ１）には同一符号を付している。
このスキャナ１００は、フラットベッド方式のものであり、本体上面に、原稿が載置される原稿ガラスであるコンタクトガラス１０１が設置されている。
コンタクトガラス１０１の下方には、第１キャリッジ１０６と第２キャリッジ１０７が２対１の速度で矢印Ａ方向（副走査方向）に移動するように配置されている。

第１キャリッジ１０６には光源としてのハロゲンランプ１０２と第１ミラー１０３が搭載され、第２キャリッジ１０７には第２ミラー１０４及び第３ミラー１０５が搭載されている。
ハロゲンランプ１０２によって照射された原稿からの反射光は、第１ミラー１０３、第２ミラー１０４、および第３ミラー１０５によって反射されて結像レンズ１０８に入射し、その結像レンズ１０８で集光され、ＣＣＤ（リニアイメージセンサ）１の結像面に結像し、ＣＣＤ１で光電変換されたアナログ電気信号が図２に示した信号処理回路（図５に示した信号処理回路でもよい）を含む制御基板１０９でデジタル画像データ（原稿の画像データ）に変換され、後段に送られる。

一方、原稿の画像データの主走査方向（副走査方向と直交する方向）の分布を均一にするためには、シェーディング補正を行うが、そのための基準白板１１１の読み取りデータを取得する必要がある。
シェーディング補正を行うためには、原稿の画像読み取り前に、ハロゲンランプ１０２による照明により、基準白板１１１の表面が読み取られ、その読み取り結果（読み取りデータ）に基づいて原稿の画像読み取り時のシェーディング補正が行われる。

ここで、第１，第２キャリッジ１０６，１０７が２対１の速度で副走査方向に移動するのは、原稿面からＣＣＤ１の結像面までの光路長を一定に保持するためであり、ＣＣＤ１は制御基板１０９上に搭載されている。
また、コンタクトガラス１０１の上面を覆うように圧板１１０が開閉可能に設けられ、コンタクトガラス１０１上に原稿が載置されたとき、外部からの光がＣＣＤ１に入射しないようにしている。なお、圧板１１０に代えてＡＤＦ（自動原稿給送装置）あるいはＡＲＤＦなどを設け、原稿を自動的に給送できるように構成することも可能である。

図８は、図２に示した信号処理回路を含む制御基板を搭載したスキャナを備えた画像形成装置の構成例を示す概略図であり、図２，図７等と同じ部分には同一符号を付している。
画像形成装置２００は、スキャナ１００とプリンタ１２０とを備えている。
スキャナ１００は、ＣＣＤ１、ＴＧ２、サンプルホールド回路５，７、差動増幅回路９、フィルタ回路１０、Ａ／Ｄ変換器１１２、およびＬＶＤＳ（Low Voltage Differential Signaling）１１３を含む制御基板を備え、差動増幅回路９からの出力信号がＡ／Ｄ変換器１１２によってデジタル画像データに変換されて、ＬＶＤＳ１１３に送られる。

一方、プリンタ１２０は、プリンタエンジン１２１と、このプリンタエンジン１２１を制御する制御部１２２とを備え、両者はＩ／Ｆ１２３により通信可能に接続されている。
制御部１２２は、ＣＰＵ１２４、画像処理回路１２５、およびＬＶＤＳ１２６を備えている。
ＣＰＵ１２４は、ＴＧ２と相互に通信可能に接続し、ＬＶＤＳ１２６を介して入力されるデジタル画像データに基づいてプリンタエンジン１２１を制御し、記録紙等の媒体に画像を形成させる。プリンタエンジン１２１の画像形成プロセスは種々あり、いずれの形式のプリンタエンジンでも使用できるので、プリンタエンジンに関する説明は省略する。

なお、図７に示したスキャナあるいは図８に示した画像形成装置に搭載された制御基板内の信号処理回路を図５に示したものにしても勿論良い。
この発明では、高速駆動させた場合においても、信号処理回路から真の有効信号成分を得ることができるため、この発明をスキャナや複写機等の画像形成装置に適用することにより、安定動作かつ高信頼性のシステムを実現でき、高品質の画像を得ることができる。
なお、この発明は上述した実施形態に限定されるものではなく、特許請求の範囲に記載された技術思想に含まれる技術的事項の全てが対象となることは言うまでもない。

以上の説明から明らかなように、この発明によれば、高速駆動させた場合においても真の有効信号成分を得ることができる。したがって、高速駆動させた場合においても真の有効信号成分を得ることが可能な信号処理回路、画像読取装置、および画像形成装置を提供することができる。

１：ＣＣＤ ２：ＴＧ（タイミングジェネレータ）
５，７：サンプルホールド回路 ９：差動増幅回路 １０：フィルタ回路
１１：バッファ ２１：信号出力部 ２２：信号検出部 ２３：基準検出部
２４：差分出力部 ５０：半導体チップ １００：スキャナ １０９：制御基板
２００：画像形成装置

特開２０００−２２４３９２号公報

Claims (10)

1. 信号出力手段からの出力信号に対して信号成分を検出する信号検出手段と、
   前記信号成分の基準となる基準成分を検出する基準検出手段と、
   前記信号検出手段によって検出された信号成分と前記基準検出手段によって検出された基準成分との差分を取り、真に有効な信号として後段へ出力する差分出力手段とを有する信号処理回路であって、
   前記基準検出手段での信号検出速度を前記信号検出手段での信号検出速度よりも遅くする速度遅延手段を設けたことを特徴とする信号処理回路。
2. 前記信号出力手段は、光電変換を行うイメージセンサであり、
   前記信号成分は、前記イメージセンサからの出力信号のうちの光に反応する信号成分であり、
   前記基準成分は、前記イメージセンサからの出力信号のうちの光に反応しない信号成分であり、
   前記信号検出手段および前記基準検出手段は、いずれもサンプルホールド回路であり、
   前記差分出力手段は、差動増幅回路であり、
   前記速度遅延手段は、フィルタであることを特徴とする請求項１に記載の信号処理回路。
3. 前記基準検出手段が前記速度遅延手段を備えていることを特徴とする請求項１に記載の信号処理回路。
4. 前記信号出力手段は、光電変換を行うイメージセンサであり、
   前記信号成分は、前記イメージセンサからの出力信号のうちの光に反応する信号成分であり、
   前記基準成分は、前記イメージセンサからの出力信号のうちの光に反応しない信号成分であり、
   前記信号検出手段は、サンプルホールド回路であり、
   前記速度遅延手段はフィルタであり、
   前記基準検出手段は、サンプルホールド回路と前記フィルタとからなり、
   前記差分出力手段は、差動増幅回路であることを特徴とする請求項３に記載の信号処理回路。
5. 前記基準検出手段は、前記信号出力手段からの出力信号のうち、リセットノイズを含む光に反応しない信号部分から前記基準成分の検出を行うことを特徴とする請求項１乃至４のいずれか一項に記載の信号処理回路。
6. 請求項１乃至５のいずれか一項に記載の信号処理回路において、
   前記信号出力手段の後段に、該信号出力手段からの出力信号を受ける信号バッファ手段を設けたことを特徴とする信号処理回路。
7. 前記信号検出手段および前記基準検出手段は、同一の半導体チップ上に形成されていることを特徴とする請求項１乃至５のいずれか一項に記載の信号処理回路。
8. 前記信号検出手段、前記基準検出手段、および前記信号バッファ手段は、同一の半導体チップ上に形成されていることを特徴とする請求項６に記載の信号処理回路。
9. 請求項１乃至８のいずれか一項に記載の信号処理回路を備えていることを特徴とする画像読取装置。
10. 請求項９に記載の画像読取装置を備え、該画像読取装置によって読み取られた画像データに基づいて画像形成処理を行うことを特徴とする画像形成装置。

Images