JP5705689B2 - 相変化メモリの形成方法、及び相変化メモリの形成装置 - Google Patents

相変化メモリの形成方法、及び相変化メモリの形成装置 Download PDF

Info

Publication number
JP5705689B2
JP5705689B2 JP2011193280A JP2011193280A JP5705689B2 JP 5705689 B2 JP5705689 B2 JP 5705689B2 JP 2011193280 A JP2011193280 A JP 2011193280A JP 2011193280 A JP2011193280 A JP 2011193280A JP 5705689 B2 JP5705689 B2 JP 5705689B2
Authority
JP
Japan
Prior art keywords
film
target
substrate
gete
metal chalcogenide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011193280A
Other languages
English (en)
Other versions
JP2013055257A (ja
Inventor
真 菊地
真 菊地
大介 森
大介 森
夏樹 福田
夏樹 福田
西岡 浩
浩 西岡
弘綱 鄒
弘綱 鄒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ulvac Inc
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Priority to JP2011193280A priority Critical patent/JP5705689B2/ja
Publication of JP2013055257A publication Critical patent/JP2013055257A/ja
Application granted granted Critical
Publication of JP5705689B2 publication Critical patent/JP5705689B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Physical Vapour Deposition (AREA)
  • Semiconductor Memories (AREA)

Description

本発明は、金属元素とカルコゲン元素とを含む互いに異なる組成の複数の金属カルコゲナイド膜が積層された積層体を有する相変化メモリを形成する相変化メモリの形成装置、及び相変化メモリの形成方法に関する。
従来から、例えば特許文献1に記載のように、記憶素子の一つとして、金属元素とカルコゲン元素とを含む金属カルコゲナイド膜を用いた相変化メモリが広く知られている。金属カルコゲナイド膜は、それに与えられる熱エネルギーの違いによって、互いに異なる抵抗値を示す結晶相とアモルファス相との間で可逆的に相変化し、しかも、常温においては、いずれの相も安定して保持されるという特性を有している。そのため、こうした抵抗値の違いから、金属カルコゲナイド膜は、互いに異なる二値を記憶することのできる素子として用いられている。このように、相変化メモリは、互いに異なる二つの相の抵抗値の違いによって情報を記憶する素子を有したものであることから、記憶の維持に電力の供給を必要としない新たな不揮発性メモリとして注目を集めている。
こうした相変化メモリの一部断面構造を図8に示す。相変化メモリ50の絶縁膜51に形成されたホールには、断熱層52に覆われた下部電極53が埋め込まれている。絶縁膜51上には、例えばGeSbTeからなる単層の金属カルコゲナイド膜54と上部電極55との積層体が、下部電極53の表面を覆う位置に形成されている。金属カルコゲナイド膜54は、これを挟む下部電極53と上部電極55との間を流れる電流によって加熱されること、及び該電流供給の停止に伴って冷却されることの度合いによって、結晶相とアモルファス相との間で相変化する。
こうした単層型の相変化によれば、上述のような抵抗値のスイッチング、つまりは情報の読み書きが確かに可能ではある。しかしながら、上記相変化には、金属カルコゲナイド膜54を構成する各原子の物理的な移動が、金属カルコゲナイド膜54の厚さ方向で必要とされる。それゆえに、容量素子における電子の移動によって情報を記憶するDRAM等の他の記憶素子と比較して読み書き速度が低くなる。そこで、例えば非特許文献1に記載のように、上述のような単一の金属カルコゲナイド膜に代えて、互いに異なる組成の金属カルコゲナイド膜の積層体を用いる相変化メモリが提案されている。
積層型の相変化メモリは、例えば交互に積層されたGeTe膜とSbTe膜とを複数有している。そして、非特許文献1における数値計算結果によれば、結晶相とアモルファス相との間での相変化が、互いに隣接するGeTe膜とSbTe膜との界面でのGe原子の移動のみによって生じる。そのため、上述した相変化メモリでは、こうした積層構造が、書き込み速度を高めることができる方策の一つとして期待されている。
国際公開2008/090963号公報
Japanese Journal of Applied Physics 48 (2009) 03A053, J. Tominaga, et al
しかしながら、上記非特許文献1では、上述のような原理で相変化が生じるという積層体の特性と、該特性による相変化メモリの性能に対する寄与とが提唱されているとはいえ、こうした特性とは、数値計算によって見出されたものでしかない。
そのため、例えばスパッタ法によって上述のような特性を有する積層体を成膜するに当たっての条件の検討は、未だ十分になされておらず、それゆえに、こうした成膜条件の開発が切望されている。
なお、こうした問題は、相変化メモリが、GeTe膜とSbTe膜とからなる金属カルコゲナイド膜の積層体を有するものに限らず、他の金属カルコゲナイド膜からなる積層体を有するものであっても、概ね共通するものである。
この発明は、上記実情に鑑みてなされたものであり、その目的は、金属カルコゲナイド膜の積層体を有する相変化メモリにおいて、読み書き動作の速度を高めることのできる相変化メモリの形成方法、及び相変化メモリの形成装置を提供することにある。
以下、上記課題を解決するための手段及びその作用効果について記載する。
本発明の態様の一つは、互いに異なる組成を有した二つ以上の金属カルコゲナイド膜を基板上にて積層することによって相変化メモリを形成する相変化メモリの形成方法であって、前記基板の温度を250℃以上350℃以下に加熱しつつ、互いに異なる組成を有した二つ以上の金属カルコゲナイドターゲットの各々を互いに異なるタイミングでアルゴンガスによりスパッタして、互いに異なる組成を有した二つ以上の金属カルコゲナイド膜を毎秒3nm以上10nm以下の速度で前記基板上に積層することを要旨とする。
互いに異なる組成を有する金属カルコゲナイド膜の境界における金属カルコゲナイドの相変化は、単に異なる金属カルコゲナイド膜を異なるタイミングで形成することで、これらを積層するのみでは、金属カルコゲナイド膜の積層体全体において均一に生じにくいことを本願発明者らは見出した。
つまり、本願発明者らは、積層体を構成する金属カルコゲナイド膜の全てが、これらの成膜時に、面内において均一な面方位、特に[111]配向の結晶から形成されていないと、成膜後の積層体における相変化も面内において均一に生じにくいことを見出した。
この点、本発明の態様の一つでは、各ターゲットをスパッタして金属カルコゲナイド膜を形成するときに、スパッタ粒子の到達する基板の温度を250℃以上350℃以下とするとともに、スパッタ速度を毎秒3nm以上10nm以下の速度としている。そのため、各ターゲットから放出されたスパッタ粒子は、スパッタされたときの運動エネルギーと、基板から受ける熱エネルギーとにより、基板上での表面拡散が可能な程度のエネルギーを得ることができる。しかも、スパッタ粒子の表面拡散を妨げない程度の頻度で、基板上に新たなスパッタ粒子が到達することから、基板の面内において金属カルコゲナイド膜の成長速度の均一性が高められる。その結果、金属カルコゲナイド膜の平坦性が高くなり、ひいては、金属カルコゲナイド膜を構成する結晶の面方位が[111]配向にそろいやすくなる。その結果、互いに異なる金属カルコゲナイド膜の境界での相変化が均一に生じることになり、こうした相変化に要する時間も短くなり、ひいては、上記積層体を有する相変化メモリにおいて、読み書き動作の速度を高めることができる。
本発明の態様の一つは、前記基板が載置される基板ステージを回転させつつ、互いに異なる組成を有した二つ以上の金属カルコゲナイド膜を前記基板上に積層することを要旨とする。
本発明の態様の一つでは、基板ステージを回転させつつ、金属カルコゲナイド膜を形成するようにしている。そのため、基板の周方向において、到達するスパッタ粒子の量の均一性が高められる。それゆえに、基板の面内における金属カルコゲナイド膜の成長及び平坦性が高められ、ひいては、面方位の均一性が高められるようになる。したがって、積層体を有する相変化メモリにおける読み書き動作の速度が高められることになる。
本発明の態様の一つは、前記基板ステージにおける前記基板の載置面を加熱面とし、前記基板を前記加熱面に吸着しつつ加熱することを要旨とする。
本発明の態様の一つでは、基板ステージの載置面によって基板の吸着及び加熱を行うようにしている。そのため、基板の面内における温度ばらつきを小さくすることができる。それゆえに、基板の面内において該基板からスパッタ粒子に対して与えられるエネルギーのばらつきを小さくすることができ、ひいては、スパッタ粒子の表面拡散のばらつきを小さくすることができる。したがって、基板の面内における膜成長及び平坦性を高めることができる。
本発明の態様の一つは、前記金属カルコゲナイドターゲットは、GeTeターゲットとSbTeターゲットとからなり、前記GeTeターゲットは、Geを9.13質量%以上69.5質量%以下、Teを30.5質量%以上90.87質量%以下含んでなり、前記SbTeターゲットは、Sbを29質量%以上89.6質量%以下、Teを10.4質量%以上71質量%以下含んでなり、前記GeTeターゲット及び前記SbTeターゲットの各々を0.05Pa以上1Pa以下の雰囲気にてスパッタして、GeTe膜及びSbTe膜を毎秒3nm以上10nm以下の速度で前記基板上に積層することを要旨とする。
本発明の態様の一つでは、GeTeターゲットは、Geを9.13質量%以上69.5質量%以下、Teを30.5質量%以上90.87質量%以下含んでなり、他方、SbTeターゲットは、Sbを29質量%以上89.6質量%以下、Teを10.4質量%以上71質量%以下含んでなる。そして、GeTeターゲットをスパッタしてGeTe膜を形成する際、及び、SbTeターゲットをスパッタしてSbTe膜を形成する際には、0.05Pa以上1Pa以下の雰囲気にて、各膜を毎秒3nm以上10nm以下の速度で基板上に積層する、つまり、各膜のスパッタ速度を毎秒3nm以上とするようにしている。そのため、GeTe膜におけるGeとTeとの比、及びSbTe膜におけるGeとSbとの比が、ほぼ化学量論的組成となる。それゆえに、GeTe膜及びSb2Te3膜は、均一な面方位に成長しやすくなる。これにより、各膜を構成する結晶の配向が[111]配向にそろいやすくなる。
本発明の態様の一つは、前記金属カルコゲナイドターゲットのうち、スパッタ対象である前記金属カルコゲナイドターゲットを露出させ、且つ、前記スパッタ対象以外の前記金属カルコゲナイドターゲットを覆うシャッタを用い、前記スパッタ対象の切り替えを行うときには、前記シャッタから露出される前記金属カルコゲナイドターゲットを切り替えることを要旨とする。
本発明の態様の一つでは、スパッタ対象の切り替えに併せて、シャッタから露出される金属カルコゲナイドターゲットの切り替えを行うようにしている。そのため、一方の金属カルコゲナイド膜を形成するときに、他方の金属カルコゲナイド膜を形成するための金属カルコゲナイドターゲットから放出されたスパッタ粒子が混在することを抑えられる。それゆえに、各金属カルコゲナイド膜の組成が、化学量論的組成に維持されやすくなり、ひいては、各金属カルコゲナイド膜を構成する結晶配向が、[111]配向にそろいやすくなる。
本発明の態様の一つは、二つ以上の金属カルコゲナイドターゲット間でのスパッタ対象の切り替え時における前記加熱面の温度と、前記金属カルコゲナイドターゲットのスパッタ時における前記加熱面の温度とを等しくすることを要旨とする。
本発明の態様の一つでは、スパッタ対象を切り替えるときと、金属カルコゲナイドターゲットをスパッタするときとで基板ステージの有する加熱面の温度を等しくするようにしている。そのため、金属カルコゲナイド膜の積層を開始したときから停止するときまでにわたり、基板の温度をほぼ一定とすることできる。それゆえに、切り替え期間とスパッタ期間との境界にて基板に温度差が形成されることで、スパッタ期間を開始した直後とそれ以降のスパッタ期間とにおいて、基板からスパッタ粒子に与えられるエネルギーの差を抑制することができる。これにより、基板に到達したスパッタ粒子の表面拡散の度合いが、各スパッタ期間内にて変化することを抑えられる。したがって、各金属カルコゲナイド膜の成長及び平坦性の基板の面内における均一性を高めることができる。
本発明の態様の一つは、互いに異なる組成を有した二つ以上の金属カルコゲナイド膜を基板上にて積層することによって相変化メモリを形成する相変化メモリの形成装置であって、互いに異なる組成を有した二つ以上の金属カルコゲナイドターゲットの各々をアルゴンガスでスパッタするスパッタ源と、前記基板を加熱する基板ステージを備え、前記基板ステージが前記基板の温度を250℃以上350℃以下に加熱した状態で、前記スパッタ源が前記二つ以上の金属カルコゲナイドターゲットの各々を互いに異なるタイミングでスパッタすることにより、互いに異なる組成を有した二つ以上の金属カルコゲナイド膜を毎秒3nm以上10nm以下の速度で前記基板上に積層することを要旨とする。
本発明の態様の一つでは、各ターゲットをスパッタ源によってスパッタして金属カルコゲナイド膜を形成するときに、スパッタ粒子の到達する基板の温度を250℃以上350℃以下にまで基板ステージによって加熱するとともに、スパッタ速度を毎秒3nm以上10nm以下の速度としている。そのため、各ターゲットから放出されたスパッタ粒子は、スパッタされたときの運動エネルギーと、基板から受ける熱エネルギーとにより、基板上での表面拡散が可能な程度のエネルギーを得ることができる。しかも、スパッタ粒子の表面拡散を妨げない程度の頻度で、基板上に新たなスパッタ粒子が到達することから、基板の面内において金属カルコゲナイド膜の成長速度の均一性が高められる。その結果、金属カルコゲナイド膜の平坦性が高くなり、ひいては、金属カルコゲナイド膜を構成する結晶の面方位が[111]配向にそろいやすくなる。その結果、互いに異なる金属カルコゲナイド膜の境界での相変化が均一に生じることになり、こうした相変化に要する時間も短くなり、ひいては、上記積層体を有する相変化メモリにおいて、読み書き動作の速度を高めることができる。
本発明の相変化メモリの形成装置における一実施形態としてのスパッタ装置の全体構成を示す図。 ターゲットの切り替え態様を示すタイミングチャート。 (a)同スパッタ装置によって形成される金属カルコゲナイド積層体の断面構造を示す断面図(b)(c)積層体における相変化の様子を模式的に示す図。 スパッタ速度とGeTe膜の表面における二乗平均平方根粗さとの関係を示すグラフ。 二乗平均平方根粗さが0.2nm以下である低速GeTe膜のXRDピーク強度と、二乗平均平方根粗さが0.2nmより大きい高速GeTe膜のXRDピーク強度とを示すグラフ。 スパッタ速度とGeTe膜の組成との関係を示すグラフ。 スパッタ速度と結晶配向性との関係を示すグラフ。 従来の相変化メモリの一部断面構造を示す部分断面図。
以下、本発明の相変化メモリの形成方法、及び相変化メモリの形成装置における一実施形態について、図1〜図7を参照して説明する。まず、相変化メモリの形成装置における一実施形態としてのスパッタ装置について図1を参照して説明する。
[スパッタ装置の構成]
スパッタ装置10の備える円筒状の真空槽11には、その上面を封止する上蓋12が固着されている。真空槽11内には、処理対象である円板状の処理基板Sを保持する基板ステージ13が設置されている。基板ステージ13には、処理基板Sを該基板ステージ13の載置面13aに静電的に吸着するためのチャック電極14が内蔵されている。チャック電極14には、該チャック電極14に対して直流電流を供給するチャック電源15が接続されている。これにより、基板ステージ13の載置面13aには処理基板Sが静電吸着されるため、載置面13aに例えば真空吸着用の吸引孔が形成される構成や、メカニカルチャック等によって機械的に処理基板Sを保持する構成と比較して、載置面13aに接触する処理基板Sの領域を大きくすることが可能である。これにより、処理基板Sの面内における温度のばらつきを抑えることができる。
また、基板ステージ13には、加熱面となる上記載置面13aに載置された処理基板Sを加熱するヒータ16が内蔵されている。ヒータ16には、該ヒータ16に対して直流電圧を供給するヒータ電源17が接続されている。ヒータ16は、ヒータ電源17からの直流電圧の印加によって熱を放射する抵抗加熱ヒータであって、例えば処理基板Sを250℃以上350℃以下の温度に加熱する。ちなみに、処理基板Sの温度は、GeTe膜とSbTe膜とを結晶相の状態で成膜することのできる範囲に設定されている。また、基板ステージ13には、該基板ステージ13の温度を測定する測温器18が接続されている。更に、基板ステージ13には、該基板ステージ13を処理基板Sの周方向に回転させる回転機構19が接続されている。回転機構19は、モータ、該モータの回転を基板ステージ13に伝達する回転軸等から構成されている。
真空槽11を封止する上蓋12には、金属製の第1バッキングプレート21a及び第2バッキングプレート21bが、絶縁材12aを介して嵌め込まれている。第1バッキングプレート21aの真空槽11側には、GeTeターゲット22aが、該GeTeターゲット22aの表面と基板ステージ13の載置面13aとがほぼ平行をなすように接着されている。GeTeターゲット22aは、Geを9.13質量%以上69.5質量%以下含み、且つ、Teを30.5質量%以上90.87質量%以下含んでいる。
他方、第1バッキングプレート21aにおけるGeTeターゲット22aの反対側には、第1磁石ユニット23aが配設されている。第1磁石ユニット23aに搭載された永久磁石が、GeTeターゲット22aの真空槽11側の面に磁場を形成する。
上記第2バッキングプレート21bの真空槽11側には、SbTeターゲット22bが、該SbTeターゲット22bの表面と上記基板ステージ13の載置面13aとがほぼ平行をなすように接着されている。SbTeターゲット22bは、Sbを29質量%以上89.6質量%以下含み、Teを10.4%以上71質量%以下含んでいる。
他方、第2バッキングプレート21bにおけるSbTeターゲット22bの反対側には、第2磁石ユニット23bが配設されている。第2磁石ユニット23bに搭載された永久磁石が、SbTeターゲット22bの真空槽11側の面に磁場を形成する。
第1バッキングプレート21aには、第1スイッチSWaを介して、並列に接続された高周波電源24と直流電源25とが接続され、他方、第2バッキングプレート21bには、第2スイッチSWbを介して、高周波電源24と直流電源25とが接続されている。高周波電源24と直流電源25との各々は、電力の供給を開始あるいは停止するためのスイッチを有している。高周波電源24から出力される高周波電力の周波数は、例えば13.56MHzである。こうした構成により、各バッキングプレート21a,21bに対しては、高周波電源24のみから電力を供給したり、直流電源25のみから電力を供給したり、またあるいは、高周波電源24及び直流電源25の両方から電力を供給したりすることができる。
真空槽11内の上蓋12側には、GeTeターゲット22a及びSbTeターゲット22bを覆うとともに、いずれかのターゲットの表面を選択的に露出させることのできるシャッタ26が配設されている。シャッタ26は、一方のターゲットがスパッタされているときに他方のターゲットを覆う。これにより、単一の膜に二つのターゲット22a,22bからスパッタされた粒子が混在することや、一方のターゲットからスパッタされた粒子が、他方のターゲットに付着することが抑えられる。
真空槽11の下面には、排気口11aが貫通形成され、該排気口11aには、排気部31が接続されている。排気部31は、各種真空ポンプと、真空ポンプの排気速度を調整するバルブとを備えている。真空槽11の側面には、ガス供給口11bが貫通形成され、該ガス供給口11bには、スパッタに用いられるアルゴン(Ar)ガスを供給するアルゴンガス供給部32が接続されている。アルゴンガス供給部32は、Arガスを貯蔵するボンベに接続されるマスフローコントローラであって、真空槽11に供給するArガスの流量を例えば5sccm以上100sccm以下に調節する。
上記ターゲット22a,22bがスパッタされるときには、アルゴンガス供給部32から供給されるアルゴンガスの流量、及び排気部31による排気速度によって、真空槽11内の圧力が、0.05Pa以上1Pa以下とされる。
なお、本実施形態では、上記高周波電源24及びアルゴンガス供給部32によってスパッタ源が構成されている。
[スパッタ装置の作用]
上記スパッタ装置10の作用のうち、金属カルコゲナイド膜の積層体を該スパッタ装置10が形成する際に行う動作について図2を参照して説明する。なお、図2には、スパッタ装置10に搭載された制御装置からアルゴンガス供給部32、高周波電源24、第1スイッチSWa、第2スイッチSWb、及びシャッタ26に対する駆動指令の出力態様が示されている。
上記積層体を形成するときには、まず、真空槽11内の圧力が、排気部31によって所定の圧力にまで減圧される。真空槽11内の圧力が減圧されると、処理基板Sが、図示しない搬出入口から真空槽11内に搬入され、そして、処理基板Sは、ヒータ16によって加熱された基板ステージ13の載置面13aに載置される。処理基板Sは、先の図8に示されるように、例えば、シリコン基板上に形成された酸化シリコン(SiO)からなる絶縁膜51と、絶縁膜51に形成されたホールの側面を覆う窒化シリコン(SiN)からなる断熱層52と、断熱層52に覆われるようにホールに埋め込まれたタングステン(W)からなる下部電極53とを有している。
処理基板Sが載置面13a上に置かれると、図2に示されるように、タイミングT1にて、制御装置からアルゴンガス供給部32に対して駆動指令が出力されることによって、所定流量のアルゴンガスが、アルゴンガス供給部32から真空槽11内に対して供給される。これにより、真空槽11内の圧力は、0.05Pa以上1Pa以下とされる。このとき、チャック電源15からチャック電極14に直流電流が供給されることで、処理基板Sが載置面13aに静電吸着される。処理基板Sが静電吸着されると、回転機構19が基板ステージ13を回転させることで、処理基板Sをその周方向に回転させる。
そして、タイミングT2にて、制御装置からシャッタ26に対して駆動指令が出力されることによって、GeTeターゲット22aの表面のみがシャッタ26の開口から真空槽11内に露出される。GeTeターゲット22aの表面が露出されると、タイミングT3にて、制御装置から高周波電源24に対して駆動指令が出力されるとともに、制御装置から第1スイッチSWaに対して、該第1スイッチSWaをオンにするための駆動指令が出力される。これにより、所定の高周波電力が、第1スイッチSWaを介して高周波電源24から第1バッキングプレート21a及びGeTeターゲット22aに供給される。こうしてGeTeターゲット22aに対して高周波電力が供給されると、GeTeターゲット22aが、GeTeターゲット22aの周辺に生成されたプラズマ中の正イオンによってスパッタされる。
GeTeターゲット22aがスパッタされることによって、金属カルコゲナイド膜としてのGeTe膜が、例えば1nmの厚さで絶縁膜51の表面全体に形成される。なお、GeTe膜の形成時には、上記高周波電源24から出力される高周波電力、真空槽11内の圧力等が、GeTe膜のスパッタ速度を3nm/sec以上10nm/sec以下とする値に設定される。
GeTe膜が形成されると、スパッタの対象がGeTeターゲット22aからSbTeターゲット22bに切り替えられる。このターゲット22a,22b間の切り替え期間では、まず、タイミングT4にて、制御装置から第1スイッチSWaに対して、該第1スイッチSWaをオフにするための駆動信号が出力されることで、第1スイッチSWaを介した高周波電力の供給が停止される。そして、タイミングT5にて、制御装置からシャッタ26に対して駆動信号が出力されることによって、GeTeターゲット22aの表面が、シャッタ26によって覆われるとともに、SbTeターゲット22bの表面のみがシャッタ26の開口から真空槽11内に露出される。
上記ターゲット22a,22b間でのスパッタ対象の切り替えが終了すると、タイミングT6にて、制御装置から第2スイッチSWbに対して、該第2スイッチSWbをオンにするための駆動指令が出力される。これにより、所定の高周波電力が、第2スイッチSWbを介して高周波電源24から第2バッキングプレート21b及びSbTeターゲット22bに供給される。その結果、SbTeターゲット22bが、SbTeターゲット22bの周辺に生成されたプラズマ中の正イオンによってスパッタされる。
SbTeターゲット22bがスパッタされることによって、金属カルコゲナイド膜としてのSbTe膜が、例えば1nmの厚さでGeTe膜の表面全体に形成される。なお、SbTe膜の形成時には、上記高周波電源24から出力される高周波電力、真空槽11内の圧力等が、SbTe膜のスパッタ速度を3nm/sec以上10nm/sec以下とする値に設定される。
SbTe膜が形成されると、スパッタの対象がSbTeターゲット22bからGeTeターゲット22aに切り替えられる。このターゲット22a,22b間の切り替え期間では、まず、タイミングT7にて、制御装置から第2スイッチSWbに対して、該第2スイッチSWbをオフにするための駆動信号が出力されることにより、第2スイッチSWbを介した高周波電力の供給が停止される。そして、タイミングT8にて、制御装置からシャッタ26に対して駆動信号が出力されることによって、SbTeターゲット22bの表面が、シャッタ26によって覆われるとともに、GeTeターゲット22aの表面のみがシャッタ26の開口から真空槽11内に露出される。
上記ターゲット22a,22b間の切り替えが終了すると、タイミングT9にて、制御装置から第1スイッチSWaに対して、該第1スイッチSWaをオンにするための駆動指令が出力される。これにより、所定の高周波電力が、第1スイッチSWaを介して高周波電源24から第1バッキングプレート21a及びGeTeターゲット22aに供給される。その結果、GeTeターゲット22aが再びスパッタされることで、GeTe膜が、例えば1nmの厚さで上記SbTe膜の表面全体に形成される。このときも、上記タイミングT3からタイミングT4までと同様、高周波電源24から出力される高周波電力、及び真空槽11内の圧力等が、スパッタ速度を3nm/sec以上10nm/sec以下とする値に設定される。
GeTe膜が形成されると、スパッタの対象がGeTeターゲット22aからSbTeターゲット22bに再び切り替えられる。このターゲット22a,22bの切り替え期間であるタイミングT10からタイミングT12までにかけては、上記タイミングT4かたタイミングT6までと同様の動作が行われる。
このように、GeTeターゲット22aとSbTeターゲット22bとが互いに異なるタイミングでスパッタされるとともに、GeTeターゲット22aとSbTeターゲット22bとを所定の回数、例えば10回ずつ交互にスパッタすることによって、20層の金属カルコゲナイド膜からなる積層体が形成される。積層体が形成されると、タイミングT13にて、制御装置から第2スイッチSWbに対して、該第2スイッチSWbをオフにするための駆動指令が出力されることで、第2スイッチSWbを介した高周波電力の供給が停止される。次いで、タイミングT14にて、制御装置からアルゴンガス供給部32及び高周波電源24に対して駆動指令が出力されることによって、アルゴンガスの供給及び高周波電力の供給が停止される。また、同じくタイミングT14では、制御装置からシャッタ26に対して駆動指令が出力されることで、SbTeターゲット22bの表面が覆われる。これにより、両ターゲット22a,22bの表面が、シャッタ26によって覆われた状態になる。
なお、制御装置は、上記測温器18から所定の時間間隔で入力される測定結果に基づき、ヒータ電源17に対して基板ステージ13の温度が、タイミングT1からタイミングT14までにわたり一定に維持されるような駆動信号を出力する。つまり、切り替え期間とスパッタ期間とで上記載置面13aの温度が、250℃以上350℃以下の範囲における所定温度に維持されるように基板ステージ13を温調し続ける。そのため、処理基板Sの温度は、切り替え期間中とGeTeターゲットのスパッタ中とで同一の温度に維持される。それゆえに、GeTe膜44aとSbTe膜44bとの境界面のように、熱エネルギーによって相変化を生じる組成であっても、該熱エネルギーによる相変化が生じることを抑えることができる。
ちなみに、切り替え期間とは、タイミングT4からタイミングT6、タイミングT7からタイミングT9、及びタイミングT10からタイミングT12である。また、スパッタ期間とは、タイミングT3からタイミングT4、タイミングT6からタイミングT7、タイミングT9からタイミングT10、及びタイミングT12からタイミングT13である。
また、上述のように、GeTeターゲット22aとSbTeターゲット22bとの間で切り替えるときには、GeTeターゲット22aとSbTeターゲット22bとのいずれにも電力が供給されていない状態とする。そして、ターゲットの一方をシャッタ26の開口から露出さるとともに、ターゲットの他方をシャッタ26によって覆うようにした上で、スパッタ対象のターゲットに対して電力を供給するようにしている。
そのため、GeTe膜とSbTe膜との境界では、各膜を形成するためのスパッタ粒子の混合が抑えられるようになる。加えて、一方のターゲットからスパッタされた粒子が、他方のターゲットの表面に付着することも抑えられるようになる。そのため、各ターゲット22a,22bのスパッタを開始した直後に形成された膜において、二つのターゲット22a,22bからスパッタされる粒子が混在することを抑えることができる。
なお、処理基板S上に積層体が形成されると、回転機構19による基板ステージ13の回転が停止された後、チャック電源15からチャック電極14への直流電圧の印加が停止される。そして、処理基板Sは、真空槽11の搬出入口から真空槽11外に搬出される。
また、上記スパッタ装置10による積層体の形成が終了すると、スパッタ装置等の公知の成膜装置によって積層体上に上部電極が形成された後、ドライエッチング装置等によって積層体及び上部電極の一部が選択的に除去される。これにより、上部電極と下部電極とに挟まれた金属カルコゲナイド膜の積層体を有した相変化メモリが形成される。
[相変化メモリの作用]
次に、上記積層体にて生じる相変化について図3を参照して説明する。図3(a)に示されるように、基板上に形成されたSiOからなる絶縁膜41の凹部には、該凹部の内周面にSiNからなる断熱層42が形成され、該断熱層42の内部には、Wからなる下部電極43が埋め込まれている。そして、絶縁膜41の上面には、下部電極43の上端面を覆うように、積層体44が形成されている。積層体44は、1nmの厚さを有したGeTe膜44aと、同じく1nmの厚さを有したSbTe膜44bとが交互に積層された構成である。また、積層体44上には、例えばWからなる上部電極45が積層されている。積層体44と上部電極45とは、絶縁膜41の上面全体に形成された後、ドライエッチング等によって所定の形状にパターニングされている。
積層体44では、GeTe膜44aとSbTe膜44bとが交互に積層されていることから、GeTe膜44aとSbTe膜44bとの境界には、Ge原子、Sb原子、及びTe原子が存在している。こうした境界では、下部電極43と上部電極45との間に流れる電流に応じた下部電極43の熱エネルギーによって、GeTe膜44aを構成するTe原子44TとGe原子44Gとのうち、Ge原子44Gのみが移動する。これによって、Ge原子、Sb原子、及びTe原子によって形成される化合物の相が可逆的に変化する。
より詳細には、GeSbTe化合物は、比較的低温で長期間加熱された後に穏やかに冷却されることによって、図3(b)に示されるアモルファス相から図3(c)に示される結晶相となる一方、比較的高温で短時間加熱された後に急冷されることによって、図3(c)に示される結晶相から図3(b)に示されるようなアモルファス相となる。このような熱処理によってアモルファス相あるいは結晶相となったGeSbTe化合物は、例えば20℃から25℃程度の室温においては、アモルファス相及び結晶相のいずれの状態であっても該状態に維持される。
しかしながら、上述のようなGeTe膜44aとSbTe膜44bとの境界におけるGeSbTe化合物の相変化は、単にGeTe膜44aとSbTe膜44bとを交互に積層するのみでは、積層体44、言い換えれば処理基板Sの面内において均一に生じにくいことを本願発明者らは見出した。
つまり、本願発明者らは、積層体44を構成するGeTe膜44aとSbTe膜44bとの全てが、成膜時に処理基板Sの面内において均一な面方位、特に[111]配向の結晶から形成されていないと、該積層体44における相変化も成膜後に処理基板Sの面内において均一に生じにくいことを見出した。加えて、本願発明者らは、GeTe膜44aとSbTe膜44bとの境界におけるGeSbTe化合物の相変化は、上記スパッタ装置10を用いてGeTe膜44a及びSbTe膜44bを形成している途中にあっても発現されることも見出した。
この点、本実施形態では、上記スパッタ装置10を用いて積層体44を形成するときに、処理基板Sの温度を250℃以上350℃以下の範囲で所定温度に維持するようにしている。加えて、GeTe膜44aを形成するときのスパッタ速度と、SbTe膜を形成するときのスパッタ速度とを3nm/sec以上10nm/sec以下としている。
これによれば、各ターゲット22a,22bから放出されたスパッタ粒子は、スパッタされたときの運動エネルギーと、処理基板Sから受ける熱エネルギーとにより、処理基板S上での表面拡散が可能な程度のエネルギーを得ることができる。しかも、スパッタ粒子の表面拡散を妨げない程度の頻度で、処理基板S上に新たなスパッタ粒子が到達することから、処理基板Sの面内において膜の成長速度の均一性が高められる。その結果、膜の平坦性が高くなり、ひいては、膜を構成する結晶の面方位が、[111]配向にそろいやすくなる。その結果、GeTe膜44aとSbTe膜との境界での相変化が均一に生じることになり、こうした相変化に要する時間も短くなり、ひいては、上記積層体44を有する相変化メモリにおいて、読み書き動作の速度を高めることができる。
なお、スパッタ速度が10nm/secよりも大きい場合、スパッタ粒子は、スパッタ時と処理基板Sに到達したときとにおいて、表面拡散が可能な程度のエネルギーを得ることはできる。しかし、スパッタ粒子が十分に表面拡散する以前に、処理基板Sに到達した他のスパッタ粒子と結合するため、処理基板Sの面内にて膜の成長速度にばらつきが生じてしまう。その結果、膜の平坦性が低くなり、ひいては、膜を構成する結晶の面方位の均一性も低くなってしまう。
また、例えば、処理基板Sの温度が250℃未満であると、スパッタ粒子は、処理基板S上にて表面拡散し難い程度のエネルギーしか、処理基板Sから得ることができず、他方、処理基板Sの温度が350℃を超えると、スパッタ粒子の表面拡散の程度が大きいために、他のスパッタ粒子との結合が進行しやすくなる。そのため、処理基板Sの温度がいずれの範囲に含まれていたとしても、処理基板Sの面内にて膜の成長速度にばらつきが生じてしまう。その結果、膜の平坦性が低くなり、ひいては、膜を構成する結晶の面方位の均一性も低くなってしまう。
加えて、本実施形態では、スパッタ装置10を用いて積層体44を形成するときに、真空槽11内の圧力を0.05Pa以上1Pa以下としている。また、GeTeターゲット22aとして、Geを9.13質量%以上69.5質量%以下、Teを30.5質量%以上90.87質量%以下含んでなるものを用い、そして、SbTeターゲットとして、Sbを29質量%以上89.6質量%以下含んでなるものを用いている。加えて、GeTe膜44aを形成するときのスパッタ速度と、SbTe膜44bを形成するときのスパッタ速度を3nm/sec以上としている。
こうした条件によれば、GeTe膜44aにおけるGeとTeとの比、及びSbTe膜44bにおけるGeとSbとの比が、ほぼ化学量論的組成となる。これは、上記条件によれば、GeTe膜44aの形成時には、基板に到達したGeの物質量と、基板に到達したTeの物質量からGeに対して相対的に揮発しやすいTeの揮発した物質量を引いた差分とが、ほぼ等しくなるためである。他方、SbTe膜の形成時には、基板に到達したSbの物質量に対して、基板に到達したTeの物質量から揮発したTeの物質量を引いた差分が、凡そ3/2倍となるためである。それゆえに、GeTe膜44a及びSbTe膜44bは、均一な面方位に成長しやすくなり、ひいては、各膜を構成する結晶の配向が[111]配向にそろいやすくなる。
[試験例]
直径200mmのシリコン基板に対して以下の条件にて、GeTe膜を形成した。
・GeTeターゲット Ge:36.3質量%、Te:63.7質量%
・Arガス流量 50sccm
・真空槽内の圧力 0.2〜0.5Pa
・ターゲット電力 50W〜1000W
・シリコン基板の温度 300℃
・膜厚 10nm
スパッタ速度を1nm/sec以上13nm/sec以下の範囲で変更し、各GeTe膜の表面における二乗平均平方根粗さ(JIS B 0601)(nm)を算出した。二乗平均平方根粗さの算出値とスパッタ速度との関係を図4に示す。また、X線回折(X-ray Diffraction : XRD)を用い、各GeTe膜の結晶性を評価した。上記スパッタ速度のうち、3nm/sec以上10nm/sec以下の低速GeTe膜で認められた回折ピークを図5の実線L1に示し、スパッタ速度が10nm/secを超える高速GeTe膜で認められた回折ピークを図5の一点鎖線L2に示す。
また、エネルギー分散型X線分光法(Energy Dispersive X-ray Spectroscopy : EDX)を用い、各GeTe膜の組成比、詳細には、Geの物質量とTeの物質量との和に対するTeの物質量の比を計測した。GeTe膜の組成比とスパッタ速度との関係を図6に示す。さらに、上記XRDの計測結果を用い、各GeTe膜における[111]配向強度(Ifcc )と該GeTe膜におけるその他の配向強度との比を計測した。[111]配向強度とスパッタ速度との関係を図7に示す。なお、この比が、20以上であるときに、GeTe膜を構成する結晶の配向が、[111]配向にそろっていると見なすことができる。
図4に示されるように、スパッタ速度が、3nm/sec以上10nm/sec以下の範囲で形成されたGeTe膜の二乗平均平方根粗さはほぼ同一の値であって、0.1nm以上0.2nm以下の範囲内で推移していた。これに対し、スパッタ速度が10nm/secを超えた場合には、スパッタ速度が11nm/secであるときの二乗平均平方根粗さが0.24nm、スパッタ速度が12nm/secであるときの二乗平均平方根粗さが0.3nm、スパッタ速度が13nm/secであるときの二乗平均平方根粗さが0.5nmであった。このように、スパッタ速度が10nm/secを超えると、スパッタ速度が大きくなることに伴って、GeTe膜の二乗平均平方根粗さも大きくなった。
なお、SbTeターゲットを用いて、上述と同様の条件にてSbTe膜を形成したところ、GeTe膜を作成したときと同様の結果が認められた。これは、スパッタ粒子として基板に到達したSbのうちで膜形成に寄与する割合と、スパッタ粒子として基板に到達したTeのうちで膜形成に寄与するTeの割合との比が、GeとTeとにおけるそれと同様のためである。
図5に示されるように、低速GeTe膜においては、θ=25.5°としたときの2θにおけるX線の強度が最も大きいことから、面心立方晶の[111]配向である結晶が最も多く含まれていることが認められた。また、低速GeTe膜においては、θ=52.5°としたときの2θにおけるX線の強度が2番目に大きいことから、面心立方晶の[222]配向である結晶が2番目に多く含まれていることが認められた。加えて、θの角度を上記以外としたときには、2θにおけるX線の反射は、ほとんど認められなかった。
これに対し、同じく図5に示されるように、高速GeTe膜においては、上記低速GeTe膜と同様、θ=25.5°としたときの2θにおけるX線の強度が最も大きいことが認められた。しかしながら、θ=29.5としたときの2θにおけるX線の強度も、θ=22.5°としたときと同程度に大きいことから、高速GeTe膜には、面心立方晶の[200]配向である結晶も相対的に多く含まれていることが認められた。また、高速GeTe膜においては、上記低速GeTe膜と同様、θ=52.5°としたときの2θにおけるX線の反射が認められ、さらに、θ=42.5°としたときの2θにおけるX線の反射も認められた。つまり、高速GeTe膜には、面心立方晶の[220]配向である結晶も含まれていることが認められた。
こうした結果から、相対的に低い速度で形成されたGeTe膜は、その大部分が[111]配向の結晶である一方、相対的に高い速度で形成されたGeTe膜は、[111]配向の結晶が含まれてはいるものの、それ以外の配向の結晶も多く含まれていること、すなわち、配向のばらつきが相対的に大きいことが認められた。なお、SbTeターゲットを用いて、上述と同様の条件にてSbTe膜を形成したところ、GeTe膜を形成したときと同様の結果が認められた。
図6に示されるように、スパッタ速度が1nm/sec以上3nm/sec未満であるときには、スパッタ速度が大きくなるにつれてTe/(Ge+Te)の値が大きくなることが認められた。一方、スパッタ速度が3nm/sec以上であるときには、Te/(Ge+Te)の値がほぼ一定であり、しかも、GeとTeとが略1対1で含まれていることが認められた。つまり、GeTe膜の組成が、ほぼ化学量論的組成であることが認められた。なお、上記試験例1と同様、SbTeターゲットを用いて、上述と同様の条件にてSbTe膜を形成したところ、GeTe膜を形成したときと同様の結果が認められた。
図7に示されるように、スパッタ速度が3nm/sec以上10nm/sec以下であるときに、上記比が20以上であることが認められた。こうした結果にあわせ、上記図6に示される結果にも鑑みれば、GeTe膜がほぼ化学量論的組成であるときに、該GeTe膜を構成する結晶も[111]配向にそろうことが認められた。また、図7に示される結果にあわせ、図5に示される結果にも鑑みれば、GeTe膜の二乗平均平方根粗さが0.2nm以下であるときに、該GeTe膜を構成する結晶も[111]配向にそろうことが認められた。なお、SbTeターゲットを用いて、上述と同様の条件にてSbTe膜を形成したところ、GeTe膜を形成したときと同様の結果が認められた。
[実施例]
上記成膜条件のうち、スパッタ速度が3nm/sec以上10nm/sec以下である条件にてGeTe膜及びSbTe膜を交互に10層ずつ積層することにより、実施例1の相変化メモリを得た。また、上記成膜条件のうち、スパッタ速度が3nm/sec未満となる条件にてGeTe膜及びSbTe膜を交互に10層ずつ積層することにより、比較例1の相変化メモリを得た。また、上記成膜条件のうち、スパッタ速度が10nm/secを超える条件にてGeTe膜及びSbTe膜を交互に10層ずつ積層することにより、比較例2の相変化メモリを得た。さらに、以下の条件にて形成したGeSbTe膜を相変化膜とすることにより、比較例3の相変化メモリを得た。
・Arガス流量 50sccm
・真空槽内の圧力 0.5Pa
・ターゲット電力 500W
・シリコン基板の温度 250℃
・膜厚 200nm
そして、各々の相変化メモリにおけるアモルファスの状態から結晶の状態に相変化するまでの時間であるセット時間と、結晶の状態からアモルファスの状態に相変化するまでの時間であるリセット時間とを測定した。この測定結果を以下の表1に示す。
Figure 0005705689
このように、上述した好適なスパッタ速度にて形成したGeTe膜及びSbTe膜からなる実施例1の相変化メモリによれば、単一のGeSbTe膜からなる比較例3の相変化メモリよりもセット時間とリセット時間との両方が短くなる、すなわち、読み書き動作にかかる時間が短くなることが認められた。これに対し、GeTe膜及びSbTe膜の積層体を用いたとはいえ、上述した好適な範囲に含まれないスパッタ速度にて形成したGeTe膜及びSbTe膜であると、上述のような効果が得られないことが認められた。
以上説明したように、本実施形態の相変化メモリの形成装置、及び相変化メモリの形成方法によれば、以下に列挙する効果が得られるようになる。
(1)各ターゲット22a,22bから放出されたスパッタ粒子は、スパッタされたときと、処理基板Sに到達したときとにおいて、処理基板S上での表面拡散が可能な程度のエネルギーを得ることができる。しかも、スパッタ粒子の表面拡散を妨げない程度の頻度で、処理基板S上に新たなスパッタ粒子が到達することから、処理基板Sの面内において膜の成長速度の均一性が高められる。その結果、GeTe膜44a及びSbTe膜44bの平坦性が高くなり、ひいては、膜を構成する結晶の面方位が[111]配向にそろいやすくなる。その結果、GeTe膜44aとSbTe膜との境界での相変化が均一に生じることになり、こうした相変化に要する時間も短くなり、ひいては、上記積層体44を有する相変化メモリにおいて、読み書き動作の速度を高めることができる。
(2)基板ステージ13を回転させつつ、GeTe膜44a及びSbTe膜44bを形成するようにしている。そのため、処理基板Sの周方向において、到達するスパッタ粒子の量の均一性が高められる。それゆえに、処理基板Sの面内におけるGeTe膜44a及びSbTe膜44bの成長及び平坦性が高められ、ひいては、面方位の均一性が高められるようになる。したがって、積層体44を有する相変化メモリにおける読み書き動作の速度が高められることになる。
(3)基板ステージ13の載置面13aによって処理基板Sの吸着及び加熱を行うようにしている。そのため、処理基板Sの面内における温度ばらつきを小さくすることができる。それゆえに、処理基板Sの面内において該処理基板Sからスパッタ粒子に対して与えられるエネルギーのばらつきを小さくすることができ、ひいては、スパッタ粒子の表面拡散のばらつきを小さくすることができる。したがって、処理基板Sの面内における膜成長及び平坦性を高めることができる。
(4)GeTeターゲット22aは、Geを9.13質量%以上69.5質量%以下、Teを30.5質量%以上90.87質量%以下含んでなり、他方、SbTeターゲット22bは、Sbを29質量%以上89.6質量%以下、Teを10.4質量%以上71質量%以下含んでなる。そして、GeTeターゲット22aをスパッタしてGeTe膜44aを形成する際、及び、SbTeターゲット22bをスパッタしてSbTe膜44bを形成する際には、0.05Pa以上1Pa以下の雰囲気にて、各膜を毎秒3nm以上の速度で基板上に積層する、つまり、各膜のスパッタ速度を毎秒3nm以上10nm以下とするようにしている。そのため、GeTe膜44aにおけるGeとTeとの比、及びSbTe膜44bにおけるGeとSbとの比が、ほぼ化学量論的組成となる。それゆえに、GeTe膜44a及びSbTe膜44bは、均一な面方位に成長しやすくなる。これにより、各膜を構成する結晶の配向が[111]配向にそろいやすくなる。
(5)スパッタ対象の切り替えに併せて、シャッタ26から露出されるターゲット22a,22bの切り替えを行うようにしている。そのため、一方の金属カルコゲナイド膜を形成するときに、他方の金属カルコゲナイド膜を形成するための金属カルコゲナイドターゲットから放出されたスパッタ粒子が混在することを抑えられる。それゆえに、各金属カルコゲナイド膜の組成が、化学量論的組成に維持されやすくなり、ひいては、各金属カルコゲナイド膜を構成する結晶配向が、[111]配向にそろいやすくなる。
(6)スパッタ対象を切り替えるときと、各ターゲット22a,22bをスパッタするときとで基板ステージ13の有する載置面13aの温度を等しくするようにしている。そのため、金属カルコゲナイド膜の積層を開始したときから停止するときまでにわたり、処理基板Sの温度をほぼ一定とすることができる。それゆえに、切り替え期間とスパッタ期間との境界にて処理基板Sに温度差が形成されることで、スパッタ期間を開始した直後とそれ以降のスパッタ期間とにおいて、処理基板Sからスパッタ粒子に与えられるエネルギーの差を抑制することができる。これにより、処理基板Sに到達したスパッタ粒子の表面拡散の度合いが、各スパッタ期間内にて変化することを抑えられる。したがって、各金属カルコゲナイド膜の成長及び平坦性の基板の面内における均一性を高めることができる。
なお、上記実施形態は、以下のように適宜変更して実施することができる。
・基板ステージ13を回転することなく、GeTe膜44a及びSbTe膜44bを形成するようにしてもよい。こうした構成であっても、上記(1)、(3)〜(6)に準じた効果を得ることができる。
・基板ステージ13の備える載置面13aの一部で処理基板Sの加熱を行うことによって、該処理基板Sの全体を加熱するようにしてもよい。こうした構成であっても、(1)、(2)、(4)〜(6)に準じた効果を得ることができる。
・GeTeターゲット22aの組成は、スパッタにより形成されたGeTe膜44aの組成が上述したような組成となれば、上記以外の組成であってもよく、また、SbTeターゲット22bの組成は、スパッタにより形成されたSbTe膜の組成が上述したような組成となれば、上記以外の組成であってもよい。こうした構成であっても、上記(1)〜(3)、(5)、(6)に準じた効果を得ることができる。
・真空槽11内の圧力は、処理基板Sに形成されるGeTe膜44aの組成及びSbTe膜44bが上述のような組成となれば、上記範囲に含まれない圧力であってもよい。これによっても、上記(1)〜(3)、(5)、(6)に準じた効果を得ることができる。
・シャッタ26は搭載されていなくともよい。こうした構成であっても、上記(1)〜(4)、及び(6)に準じた効果を得ることができるとともに、シャッタ26を割愛する分だけ、スパッタ装置10の構成を簡単にすることができる。
・スパッタ対象の切り替え期間での載置面13aの温度と、スパッタ期間での載置面13aの温度とは、GeTe膜44a及びSbTe膜44bを結晶相の状態で形成することが可能で有れば、同一の温度でなくともよい。こうした構成であっても、上記(1)〜(5)に記載の効果を得ることができる。
・交互に10層ずつ積層されたGeTe膜44aとSbTe膜44bとによって積層体44を構成するようにした。これに限らず、GeTe膜44a及びSbTe膜の積層数は任意に変更可能である。
・GeTeターゲット22a及びSbTeターゲット22bは、基板ステージ13の載置面13aとほぼ平行をなすように配置したが、載置面13aの法線方向に対して所定の角度を有するように配置してもよい。
・スパッタ装置10は、GeTeターゲット22a及びSbTeターゲット22bのスパッタ時に、上記アルゴンガスに加えて窒素ガスや酸素ガスを供給するようにしてよい。
・GeTeターゲット22a及びSbTeターゲット22bのスパッタ時には、直流電源25から各ターゲット22a,22bに直流電圧を印加するようにしてもよい。あるいは、高周波電源24からの高周波電圧と、直流電源25からの直流電圧との両方から同時に電圧を印加するようにしてもよい。
・第1スイッチSWa及び第2スイッチSWbのいずれもが高周波電源24と接続されていない状態で、シャッタ26の開口から露出するターゲットの切り替えを行うようにした。これに限らず、高周波電源24との接続を一方のスイッチから他方のスイッチへ切り替えた後に、シャッタ26の開口から露出するターゲットを切り替えるようにしてもよい。要は、GeTeターゲット22aの表面と、SbTeターゲット22bの表面とが同時にスパッタされないように、スイッチSWa,SWbの切り替えとシャッタ26の切り替えとを行うようにすればよい。
・上記ターゲット22a,22bには、炭素、ケイ素、アルミニウム、スズ、リン、ヒ素、銀、インジウム等の元素が添加されていてもよい。
・GeTe膜44aとSbTe膜44bとを交互に積層することによって、これら膜の境界にGeSbTe化合物が形成されるようにした。これに限らず、互いに異なる組成を有した金属カルコゲナイド膜の境界に、AgInSbTe化合物が形成される、あるいはGeCuTe化合物が形成されるように、二つの金属カルコゲナイドターゲットを構成するようにしてもよい。この場合、金属カルコゲナイドターゲットの組み合わせとしては、例えばAgInTeターゲットとAgSbTeターゲットとの組み合わせ、あるいはGeTeターゲットとCuTeターゲットとの組み合わせを採用することができる。こうした構成であっても、上記(1)〜(3)に準じた効果を得ることができる。
・各スイッチSWa,SWbをオフの状態とするタイミング、具体的には、タイミングT4、タイミングT7、及びタイミングT10にて、各ターゲット22a,22bに対応するシャッタ26の開口を閉じるようにしてもよい。
・上記タイミングT13にて第2スイッチSWbをオフの状態とすると同時に、Arガスの供給、及び電力の供給を停止し、且つ、シャッタ26におけるSbTeターゲットに対応する開口を閉じるようにしてもよい。
・上記タイミングT2にて第1スイッチSWaをオンの状態とした後、高周波電源24からの電力の供給を開始するようにしたが、高周波電源24からの電力の供給を開始した後に、第1スイッチSWaをオンの状態とするようにしてもよい。
・スイッチSWa,SWbを割愛するとともに、各膜の形成を開始するとき及び停止するときには、高周波電源24にて高周波電力の供給の開始及び停止を行うようにしてもよい。
・処理基板Sを基板ステージ13に搭載したチャック電極14の静電気力によって吸着するようにしたが、例えば真空吸着等の他の吸着方法によって処理基板Sの吸着を行うようにしてもよい。
・ターゲット22a,22bには、直流電源25から電力を供給したり、また、高周波電源24及び直流電源25の両方から電力を供給したりしてもよく、これにより、高周波電源24から電力を供給したときと同様のスパッタ速度とすれば、同様の効果を得ることができる。
・スパッタ装置10は、GeTeターゲット22aとSbTeターゲット22bとの二つの金属カルコゲナイドターゲットを有するようにしたが、三以上の金属カルコゲナイドターゲット、例えばGeTeターゲット、SbTeターゲット、及びGeSbターゲットを有するようにしてもよい。
10…スパッタ装置、11…真空槽、11a…排気口、11b…ガス供給口、12…上蓋、12a…絶縁材、13…基板ステージ、13a…載置面(加熱面)、14…チャック電極、15…チャック電源、16…ヒータ、17…ヒータ電源、18…測温器、19…回転機構、21a…第1バッキングプレート、21b…第2バッキングプレート、22a…GeTeターゲット、22b…SbTeターゲット、23a…第1磁石ユニット、23b…第2磁石ユニット、24…高周波電源、25…直流電源、26…シャッタ、31…排気部、32…アルゴンガス供給部、41,51…絶縁膜、42,52…断熱層、43,53…下部電極、44…積層体、44a…GeTe膜、44b…SbTe膜、44G…ゲルマニウム原子、44T…テルル原子、50…相変化メモリ、54…金属カルコゲナイド膜、55…上部電極、S…処理基板、SWa…第1スイッチ、SWb…第2スイッチ。

Claims (7)

  1. 互いに異なる組成を有した二つ以上の金属カルコゲナイド膜を基板上にて積層することによって相変化メモリを形成する相変化メモリの形成方法であって、
    前記基板の温度を250℃以上350℃以下に加熱しつつ、
    互いに異なる組成を有した二つ以上の金属カルコゲナイドターゲットの各々を互いに異なるタイミングでアルゴンガスによりスパッタして、互いに異なる組成を有した二つ以上の金属カルコゲナイド膜を毎秒3nm以上10nm以下の速度で前記基板上に積層する
    ことを特徴とする相変化メモリの形成方法。
  2. 前記基板が載置される基板ステージを回転させつつ、互いに異なる組成を有した二つ以上の金属カルコゲナイド膜を前記基板上に積層する
    請求項1に記載の相変化メモリの形成方法。
  3. 前記基板ステージにおける前記基板の載置面を加熱面とし、
    前記基板を前記加熱面に吸着しつつ加熱する
    請求項2に記載の相変化メモリの形成方法。
  4. 前記金属カルコゲナイドターゲットは、GeTeターゲットとSbTeターゲットとからなり、
    前記GeTeターゲットは、Geを9.13質量%以上69.5質量%以下、Teを30.5質量%以上90.87質量%以下含んでなり、
    前記SbTeターゲットは、Sbを29質量%以上89.6質量%以下、Teを10.4質量%以上71質量%以下含んでなり、
    前記GeTeターゲット及び前記SbTeターゲットの各々を0.05Pa以上1Pa以下の雰囲気にてスパッタして、GeTe膜及びSbTe膜を毎秒3nm以上10nm以下の速度で前記基板上に積層する
    請求項1〜3のいずれか一項に記載の相変化メモリの形成方法。
  5. 前記金属カルコゲナイドターゲットのうち、スパッタ対象である前記金属カルコゲナイドターゲットを露出させ、且つ、前記スパッタ対象以外の前記金属カルコゲナイドターゲットを覆うシャッタを用い、
    前記スパッタ対象の切り替えを行うときには、前記シャッタから露出される前記金属カルコゲナイドターゲットを切り替える
    請求項1〜4のいずれか一項に記載の相変化メモリの形成方法。
  6. 二つ以上の金属カルコゲナイドターゲット間でのスパッタ対象の切り替え時における前記加熱面の温度と、前記金属カルコゲナイドターゲットのスパッタ時における前記加熱面の温度とを等しくする
    請求項に記載の相変化メモリの形成方法。
  7. 互いに異なる組成を有した二つ以上の金属カルコゲナイド膜を基板上にて積層することによって相変化メモリを形成する相変化メモリの形成装置であって、
    互いに異なる組成を有した二つ以上の金属カルコゲナイドターゲットの各々をアルゴンガスでスパッタするスパッタ源と、
    前記基板を加熱する基板ステージを備え、
    前記基板ステージが前記基板の温度を250℃以上350℃以下に加熱した状態で、前記スパッタ源が前記二つ以上の金属カルコゲナイドターゲットの各々を互いに異なるタイミングでスパッタすることにより、互いに異なる組成を有した二つ以上の金属カルコゲナイド膜を毎秒3nm以上10nm以下の速度で前記基板上に積層する
    ことを特徴とする相変化メモリの形成装置。
JP2011193280A 2011-09-05 2011-09-05 相変化メモリの形成方法、及び相変化メモリの形成装置 Active JP5705689B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011193280A JP5705689B2 (ja) 2011-09-05 2011-09-05 相変化メモリの形成方法、及び相変化メモリの形成装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011193280A JP5705689B2 (ja) 2011-09-05 2011-09-05 相変化メモリの形成方法、及び相変化メモリの形成装置

Publications (2)

Publication Number Publication Date
JP2013055257A JP2013055257A (ja) 2013-03-21
JP5705689B2 true JP5705689B2 (ja) 2015-04-22

Family

ID=48131971

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011193280A Active JP5705689B2 (ja) 2011-09-05 2011-09-05 相変化メモリの形成方法、及び相変化メモリの形成装置

Country Status (1)

Country Link
JP (1) JP5705689B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10818839B2 (en) 2018-03-15 2020-10-27 Samsung Electronics Co., Ltd. Apparatus for and method of fabricating semiconductor devices

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6270600B2 (ja) * 2014-04-07 2018-01-31 株式会社日立製作所 相変化メモリ
US9812639B2 (en) 2014-09-10 2017-11-07 Toshiba Memory Corporation Non-volatile memory device
KR102571566B1 (ko) 2016-07-15 2023-08-29 삼성전자주식회사 반도체 메모리 장치

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7718987B2 (en) * 2004-02-19 2010-05-18 Agency For Science, Technology And Research Electrically writable and erasable memory medium having a data element with two or more multiple-layer structures made of individual layers
JP4595125B2 (ja) * 2007-08-31 2010-12-08 独立行政法人産業技術総合研究所 固体メモリ
JP4635236B2 (ja) * 2008-10-30 2011-02-23 独立行政法人産業技術総合研究所 固体メモリの製造方法
JP2010171196A (ja) * 2009-01-22 2010-08-05 Elpida Memory Inc 固体メモリ及び半導体装置
JP2010183017A (ja) * 2009-02-09 2010-08-19 National Institute Of Advanced Industrial Science & Technology 固体メモリ
JP2010287744A (ja) * 2009-06-11 2010-12-24 Elpida Memory Inc 固体メモリ、データ処理システム及びデータ処理装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10818839B2 (en) 2018-03-15 2020-10-27 Samsung Electronics Co., Ltd. Apparatus for and method of fabricating semiconductor devices
US11600776B2 (en) 2018-03-15 2023-03-07 Samsung Electronics Co., Ltd. Apparatus for and method of fabricating semiconductor device

Also Published As

Publication number Publication date
JP2013055257A (ja) 2013-03-21

Similar Documents

Publication Publication Date Title
WO2007066511A1 (ja) 成膜装置及び成膜方法
CN108539013B (zh) 一种用于高速低功耗相变存储器的Ge/Sb类超晶格相变薄膜材料
TWI485776B (zh) Nonvolatile memory element and manufacturing method thereof
JP5705689B2 (ja) 相変化メモリの形成方法、及び相変化メモリの形成装置
WO2021082808A1 (zh) 一种掺杂的Ge-Sb相变材料、相变存储器及其制备方法
WO2014040357A1 (zh) 一种用于相变存储器的富锑高速相变材料及其制备方法和应用
US8920684B2 (en) Al-Sb-Te phase change material used for phase change memory and fabrication method thereof
CN108075039B (zh) 一种纳米复合ZnO-ZnSb相变存储薄膜材料及其制备方法
JP2011181764A (ja) 圧電体素子及びその製造方法
CN108447986A (zh) 一种用于相变存储器的Si/Sb类超晶格相变薄膜材料的制备方法
Putero et al. Unusual crystallization behavior in Ga-Sb phase change alloys
JP2006152443A (ja) スパッタリングターゲット及びその製造方法並びに光情報記録媒体用薄膜及びその製造方法
WO2012169194A1 (ja) 抵抗変化素子の製造方法およびその製造装置
JP3831592B2 (ja) 化合物半導体薄膜の製造方法
JP2012219330A (ja) 相変化メモリの形成装置、及び相変化メモリの形成方法
CN112701221B (zh) 一种基于纳米电流通道的相变存储器
CN105742489A (zh) 一种用于相变存储器的Zr掺杂Ge2Sb2Te5薄膜材料及其制备方法
CN110176536A (zh) 一种兼具高速和高数据保持力的二氧化钒-Sb薄膜材料及其制备方法
CN113072915B (zh) 基于氧掺杂的Sb2Te3相变材料、相变存储器及制备方法
US20060240663A1 (en) Methods of forming a resistance variable element
JP2013207130A (ja) 抵抗変化素子及びその製造方法
CN109273596B (zh) 一种具有高热稳定性、低功耗性能的多层相变薄膜材料
WO2015096644A1 (zh) 金属掺杂锗碲基阻变存储材料及制备方法和阻变单元器件
JP5061113B2 (ja) 半導体記憶装置の製造方法
CN110729400A (zh) Ti-Ga-Sb相变材料、相变存储器及Ti-Ga-Sb相变材料的制备方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140702

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150123

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150210

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150225

R150 Certificate of patent or registration of utility model

Ref document number: 5705689

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250