JP5683142B2 - 情報処理装置又は情報処理方法 - Google Patents

情報処理装置又は情報処理方法 Download PDF

Info

Publication number
JP5683142B2
JP5683142B2 JP2010139963A JP2010139963A JP5683142B2 JP 5683142 B2 JP5683142 B2 JP 5683142B2 JP 2010139963 A JP2010139963 A JP 2010139963A JP 2010139963 A JP2010139963 A JP 2010139963A JP 5683142 B2 JP5683142 B2 JP 5683142B2
Authority
JP
Japan
Prior art keywords
synchronization signal
communication
information processing
host
external device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010139963A
Other languages
English (en)
Other versions
JP2012003639A (ja
Inventor
望月 昭仁
昭仁 望月
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2010139963A priority Critical patent/JP5683142B2/ja
Publication of JP2012003639A publication Critical patent/JP2012003639A/ja
Application granted granted Critical
Publication of JP5683142B2 publication Critical patent/JP5683142B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Information Transfer Systems (AREA)

Description

本発明は、情報処理装置、又はその情報処理装置を用いた情報処理方法に関する。
PCI(Peripheral Component Interconnect)−Expressなどの高速伝送技術を用いて複数の装置間を接続する構成では、接続するポート間で異なる基準クロックを用いると正常な通信ができないことがある。特にEMI(電磁妨害:Electro Magnetic Interference)対策としてSpread spectrum clock(スペクトラム拡散クロック:以下、SSCと称す)を適用した基準クロックで動作させる場合、互いの周波数変動により生ずる周波数偏差が大きくなるために装置間接続は困難であった。そのため、シリアル通信部にはSSCを適用せずに、それ以外の部分だけにSSCを適用する構成(特許文献1)、あるいは、固定のクロック供給元から各ポートに同一の基準クロックを供給する構成(特許文献2)などが用いられている。
特開2001−148690 特開2009−043818
しかしながら、特許文献1のように装置がそれぞれ別の基準クロックを用いている場合、一方の装置の基準クロックが変動すると通信障害が発生することがある。また、特許文献2のように常に外部の装置から共通の基準クロックを受信して動作するような構成であると外部の装置の動作を休止させると、常に基準クロックを供給される装置においては基準クロックの供給を受けられず外部の装置との通信以外の動作に不都合が生じる。
上記課題を解決するため、本発明に係る情報処理装置は、スペクトラム拡散処理を施した第1同期信号を生成する外部装置から前記第1同期信号を受信して、前記外部装置と通信する情報処理装置であって、所定の周波数変動範囲でスペクトラム拡散処理を施した第2同期信号を生成する生成手段と、前記外部装置から前記第1同期信号の周波数変動範囲を示す情報を受信する第1通信手段と、前記第1同期信号と前記第2同期信号の周波数変動範囲に基づいて1つの同期信号を選択する制御手段と、前記制御手段の選択した同期信号に基づいて前記外部装置と通信する第2通信手段とを有することを特徴とする。
本発明は、情報処理装置と外部装置の夫々が異なる周波数変動範囲を有する同期信号で動作する場合であっても、同期信号(基準クロック)の周波数偏差に起因するホスト間接続の不具合を抑制することができる。
実施形態1のホスト間接続を示すブロック図である。 実施形態1の各情報処理装置の内部構成を示すブロック図である。 実施形態1の通信システムの処理を示すフローチャートである。 実施形態2の各ホストの内部構成を示すブロック図である。 実施形態2の通信システムの処理を示すフローチャートである。 実施形態2のホスト間接続の切断動作を説明するフローチャートである。 その他の実施形態における各ホストの内部構成を示すブロック図である。
<実施形態1>
まず、本発明の一実施形態である実施形態1の通信システムの全体概要を説明する。
図1は、本発明のデータ通信システムを構成する複数の情報処理装置(以下、ホストと称す)間の接続を示すブロック図である。ホスト110およびホスト120は高速シリアルインターフェースにて接続されており、本実施形態では高速シリアルインターフェースとしてPCI−Expressリンク130を適用してホスト間のデータ通信を行なう。なお、PCI−Expressはスペクトラム拡散処理が施されているクロックを用いて通信可能な入出力インターフェースの一種である。
図2は、それぞれのホストの内部構成を示すブロック図である。CPU111(又は121)は、ホスト110(又は120)のシステム全体を制御し、ルートコンプレックス112(又は122)を介してPCI−Expressリンクで接続される各デバイスとのデータ通信を行なう。PCI−Expressデバイスであるスイッチデバイス113(又は123)とエンドポイントデバイス114(又は124)は、ルートコンプレックス112(又は122)を最上位とするPCI−Express階層(ルートコンプレックスを根幹とするツリー構造)を構成することが可能である。なお、エンドポイントデバイス114(又は124)は複数あってもよいし、複数のスイッチデバイスが複数の層に多重に存在してもよい。
ルートコンプレックス112(又は122)は、ブリッジとして機能するスイッチデバイス113(又は123)を介して階層の下位に位置するエンドポイントデバイス114(又は124)との通信を行なう。スイッチデバイス113(又は123)は、エンドポイントデバイス114(又は124)とは別の外部デバイスを接続するためのポートを備え、外部ホストとの間でPCI−Expressリンク130による接続が可能な構成となっている。(すなわち、ルートコンプレックス112は、ホスト間接続130を確立した後は、スイッチデバイス113、123を介してエンドポイントデバイス124との通信も可能である。)
SSC生成部115(又は125)は、PCI−Expressデバイスに供給する基準クロックを生成するとともに、この基準クロックにSSC(スペクトラム拡散)を適用し、SSCを施したクロック(以下、SSCクロックと称す)を出力する。また、SSC制御信号116(又は126)は、CPU110(又は120)からの信号であって、SSC生成部115のSSC適用の有無やSSCを施す際のパラメータ(周波数変動範囲など)を設定する信号である。
SSC生成部115から出力されるSSCクロック118は、ホスト110内部および外部ホスト120に対して供給される。SSC生成部125から出力されるSSCクロック128は、ホスト120に対して供給される。クロック切替部127は、SSC生成部115から出力されるSSCクロック118と、ホスト120より供給されるクロック128とのどちらか一方を選択して基準クロック129を出力する。ホスト110ではSSC生成部115から出力されるSSCクロック118がそのまま基準クロック119としてホスト110の内部のPCI−Expressデバイスに供給され、これらのデバイスは基準クロック119に基づいて動作する。
上述のように、ホスト110とホスト120はそれぞれのクロック生成部(図中、SSC生成部115、125)で生成した基準クロックを自身のPCI−Expressデバイスに供給することが可能な構成になっている。ここで、ホスト120は更にホスト110から供給される別の基準クロックをSSC生成部125で生成した基準クロックの代わりに自身の各PCI−Expressデバイスに供給可能な構成を備えている。
図3は、上述の構成を成すデータ通信システムの処理を説明するフローチャートである。ここでは、ホスト110とホスト120とを接続しようとする場合に、ホスト110からクロック供給を受けて各PCI−Expressデバイス間のリンクの再接続を実行するホスト120の動作を説明する。また、ホスト間接続が検出されるまでの状態(第1通信状態)において、ホスト110とホスト120は、各々のホストの内部で生成される基準クロックを用いて各PCI−Expressデバイス間のリンク接続を維持する(第1接続状態)が、その動作はPCI−Expressなどの規定に基づく標準的な手順によるため説明を省略する。
まず、ステップS301でホスト120のスイッチデバイス123は外部ホストであるホスト110との接続を検出すると、ステップS302に遷移する。そして、ステップS302でルートコンプレックス122はホスト120側で基準クロックの切り替えが必要だと判断したら、ステップS303でルートコンプレックス122はホスト120の各PCI−Expressデバイス間のリンクを切断する。(この時、ホスト110側のPCI−Expressデバイス間のリンクは切断されない。)さらに、ステップS304でクロック切替部127がホスト110からの基準クロックの供給を受けると、クロック切替部127は各PCI−Expressデバイスに供給するクロック128(第1同期信号)をホスト110からの基準クロック118(第2同期信号)に切り替える。ステップS305で、ルートコンプレックス122はホスト110から供給される基準クロック(外部クロック)を検出した場合、ステップS306に遷移する。そして、ステップS306でホスト120がホスト110と接続可能な状態に至ると、ステップS307でルートコンプレックス122が各PCI−Expressデバイス間のリンクの再接続処理を実行して、基準クロック118に基づいてスイッチデバイス123と各デバイス(ホスト110含む)を接続した状態(第2接続状態)にすることでホスト間接続130を確立する(第2通信状態)。
なお、本実施形態では予めクロックを切り替える必要のあるホストにクロック切替部が設けられているものとする。例えば、一方のホストの変動範囲(変調範囲に相当する)が他方のホストの基準クロックの周波数の変動範囲に含まれる場合は、他方のホストに予めクロックをクロック切替部を設ける。すなわち、外部から受信する同期信号の変動範囲が自身で生成する同期信号の変動範囲より小さい装置はクロックを切り替える必要のあるホストとしてクロック切替部を設ける。
以上、実施形態1によれば、異なる基準クロックによる周波数偏差に起因するホスト間接続の不具合を抑制しつつ、高速シリアルインターフェースによるホスト間接続を行なうことができる。さらに、クロックを切り替える必要のないホスト側ではPCI−Expressのリンク接続が維持したまま、接続先を拡張できる。
<実施形態2>
次に本発明の実施形態2を説明する。図4は、実施形態2における各ホストの内部構成を示すブロック図である。なお、既に説明した図2の要素と構成的に変わらないものについては同一符号を付すとともに、構成的、機能的に変わらなければその説明を省略する。
本実施形態では複数のホストがクロック切替部(117、127)を夫々有し、各ホストが自身のクロック切替部(117、127)でクロックを切り替えることが可能な構成になっている。そして、ホスト110が備える通信部401と、ホスト120が備える通信部402は、PCI−Expressリンク130(第1通信手段)以外の第2のホスト間接続403(第2通信手段)によってデータを交換することが可能である。
このホスト間接続403は、UART(Universal Synchronous Asynchronous Receiver Transmitter)などを用いた調歩同期式シリアル通信を適用する。ホスト間接続403による通信はデータを送受信する度に、固定長データの前にスタートビットを、データの後ろにストップビットを夫々付与し、データそのものに同期用の信号を付加することで同期用の信号線を必要としない。従って、ホスト間接続403は、PCI−Expressリンクが接続状態でない場合であっても互いに情報のやりとりが可能である。一方、ホスト間接続403による通信は同期用の信号をデータに付加し、データ長も長くすることが困難であるため、同期用の信号の分だけトラフィックが余分に生じる。従って、PCI−Expressなどの同期用にクロック信号などの同期信号を用いる方式に比べて通信効率が劣る。
図5は、実施形態2のデータ通信システムの処理を示すフローチャートである。ホスト110とホスト120とが接続されていない状態では、実施形態1において説明したように、ホスト110とホスト120は各々で生成される基準クロックを用いて各PCI−Expressデバイス間のリンク接続を動作させている。
まず、ステップS501でホスト120のスイッチデバイス123は、外部ホストであるホスト110との接続を検出すると、ステップS502でCPU121がホスト間接続403による通信を開始するために通信部402を起動させて初期設定を行なう。ステップS503で通信部402による通信準備が整うと、各々のホストのCPU111、121は夫々の通信部401、402を介して、ステップS504で自身のPCI−Expressデバイスに対して適用可能な基準クロックに関するパラメータ(適用可能なクロック周波数の範囲、SSC機能の有無など)を駆動情報として接続先のホストに通知する。そして、ステップS505においてCPU111、121は外部のホストから受信した駆動情報に基づいて外部ホストとの通信に用いる基準クロックの選定を行なう。(選定の基準については後述する。)
基準クロックが選定された後は、図3のステップS303〜S307に至る手順と同様に基準クロックの切り替え処理を実行し、各々のホストは同一の基準クロックで動作する形態に移行する。
ここで、各ホストについて各PCI−Expressデバイスに対して適用可能なクロック周波数の範囲とは、SSCを適用した基準クロックの周波数の変動範囲(変調範囲に相当する)を示す。例えば、ホスト間接続を確立する前の状態において、ホスト120の内部の各PCI−Expressデバイスに対して適用している基準クロックの周波数の変動範囲がホスト110の周波数の変動範囲より狭い場合には、ホスト110から供給される基準クロックをホスト120が用いると動作不良が生じる可能性がある。そこで、上述のステップS505において、他のホストの基準クロックの変動範囲に包含される変動範囲の基準クロック(を有するホスト)を選定するようにしている。
なお、PCI−Expressの規格(Base1.1)上では100MHzを基準として、基準から+0%〜―0.5%(基準を100%とすると99.5%〜100.0%に相当する)の範囲(ダウンスプレッド)で変調が可能な様に規定されている。例えば、ホスト120の基準クロックの変調範囲が+0%〜―0.40%、ホスト110の基準クロックの変調範囲が+0%〜―0.45%となっている場合は、ホスト120の基準クロックであればホスト110の各デバイスも適用範囲内であるので支障が少ないと考えられる。従ってこの場合においては、ステップS505でホスト110のCPU111がホスト120の基準クロックを選定し、以降のステップでクロック切替部117が基準クロックを切り替える。(実際にはホスト120以外のホストのクロック切替部を切り替えてホスト120の基準クロックを用いるようにする。)
なお、周波数の変動範囲が同等である場合を考慮して、夫々のホストのIDや優先順位などに基づいて一義的にいずれかのホストのクロックを基準クロックとして用いるかが決定されるように予め設定してもよい。その場合、夫々のホストのIDや優先順位などの情報も通信部401、402で交換できるようにすればよい。
このように、夫々のホストが互いの動作条件を照合し、基準クロックの供給元を選定した上で、基準クロックの切替を実施する。また、各々のホストに内蔵するSSC生成部は、SSC制御信号に基づいてSSCの適用の有無や周波数変動レベルを調整可能であり、各々のホストが異なる基準クロックで動作する形態の場合とは異なった基準クロック(第3同期信号)を生成し供給することも可能である。例えば、各ホストの周波数の変動範囲が夫々異なり、包含関係にもない場合は、各ホストの周波数の変動範囲のうち共通する変動範囲の周波数を生成し、各ホストでこの共通する変動範囲の周波数を用いるようにすればよい。
図6は、実施形態2のデータ通信システムにおいて、ホスト間の接続を切断し再び各々のホストが自身の基準クロックで動作する形態に移行する場合の処理を示すフローチャートである。以下、ホスト110がホスト120からの切断要求を受けてホスト間接続を切断し、ホスト110が自身の基準クロックでの動作を継続する様子を説明する。
ステップS601で通信部401がホスト間接続403によってホスト120の通信部402から接続の切断を要求する通知を受けると、ステップS602でホスト110のCPU111はクロックの供給状況に応じて基準クロックの切替が必要かを判定する。
ステップS603で基準クロックの供給元が自身のSSC生成部115であり、供給しているクロックのままで動作継続が可能な場合(ホスト110、120がSSC生成部115で生成するクロック118で動作している場合)には、CPU111がクロック切り替えは不要と判定し、通信部401を介してCPU111がホスト120に対して接続の切断許可を通知する。一方、基準クロックの供給元がホスト120であった場合には、ステップS604において基準クロックを内蔵のSSC生成部115の出力に切替えるため、ルートコンプレックス112により各PCI−Expressデバイス間のリンクを一旦切断する。リンクの切断が完了しクロックを切り替える準備が整うと、ステップS605において通信部401を介してホスト120に対して接続の切断許可を通知する。
さらに、ステップS606においてCPU111は、内蔵のSSC生成部から供給されるクロックが自身の各PCI−Expressデバイスに基準クロックとして供給されるようにクロック切替部117を制御する。クロック切替部117によりSSC生成部115からの基準クロックの供給が開始され、ステップS607において再接続開始タイミングに至ると、ステップS608においてルートコンプレックス112によって各PCI−Expressデバイス間のリンクの再接続が実行される。
ルートコンプレックス112によってリンクが再接続されると、ホスト110は内蔵のSSC生成部から供給する基準クロックに基づいて各PCI−Expressデバイスを制御する形態で動作する。そしてステップS609においてSSC生成部115は、ホスト120へのクロック供給を停止させてホスト間接続の切断を完了する。
なお、ホストは他のホストに切断要求を通知した後、他のホストから切断許可の通知を受けるまで休止・切り離しに移行できないようにする。
以上、実施形態2によれば、自ホストの稼動状態を保持したまま別のホストとの接続を確立しシステム構成を変更することや、接続されていた別のホストの休止・切り離しに柔軟に対応することが可能となる。
また、特許文献1のようにシリアル通信部にSSCを適用しない方法では、SSCによるEMI対策効果は不十分な場合があるが、本実施形態では通信部にもSSCを適用しているので特許文献1の方法と比べてEMI耐性が向上する。
<その他の実施形態>
本実施形態では実施形態2におけるホスト間接続403の代わりにホスト間接続PCI−Expressリンク130にてホスト間の駆動情報の送受を行なう。
以下、図7に基づいて、なお、各構成は前述の実施形態と機能的に変わらないのでその説明を省略し、ホスト間の接続時の動作についてホスト120を主体に説明する。ホスト120のスイッチデバイス123は、外部ホストであるホスト110との接続を検出すると、ルートコンプレックス122が各PCI−Expressデバイス間のリンクを一旦切断する。さらに、CPU121はSSC制御信号116を制御してSSC生成部115からSSCを適用しない基準クロックを生成して内部および外部ホストに対して供給する。なお、本実施形態の構成で、接続検出時に行なわれる情報交換において基準クロックの供給元となるホストは、予めレジスタ(不図示)等に定められているものとする。
ホスト110も同様に各PCI−Expressデバイス間のリンクを一旦切断し、ホスト120から供給される基準クロックに切り替えて内部の各PCI−Expressデバイスのリンクを再接続することで両者はSSCを施さない状態にて共通の基準クロックを得て接続される。このように、SSCを適用しない共通の基準クロックで接続することで、上述した各ホストが周波数の差などの違いにより生ずる通信の不具合を回避し、必要な情報の交換が可能である。
以降の動作については、実施形態2にて説明したステップS504以降の処理(図3のステップS303〜S307の処理を含む)と同じであり、各々のホストは、内部の各PCI−Expressデバイスに対して適用可能な基準クロックの条件を接続先のホストに通知する。さらに、通知された情報に基づき適正な基準クロックを選定して、選定したクロックに切り替える処理を実行し、各々のホストは同一の基準クロックで動作する形態に移行する。
また、切断時の制御手順についても、基本的に実施形態2で図6を用いて説明したものと同様であるが、切断要求および切断許可通知に関する情報交換をホスト間接続PCI−Expressリンク130にて行なう点で相違する。各ホストは、各ホストが各々内部で生成する基準クロックに切替えて動作を開始するまでは供給されている基準クロックを維持する必要がある。そのため、切断許可通知が送出されてから一定時間を経てクロックの供給停止を行なうように制御するようにする。
以上のように、本実施形態では、通信の同期に用いるクロックを変調させる第1通信方式と通信の同期に用いるクロックを変調させない第2通信方式とを切り替えながら、各ホストの情報を取得する。従って、実施形態2に比べ、各デバイスとのリンクの再接続処理が余分に必要になるものの、第2のホスト間接続403なしに実施形態2と同様の効果を得ることが可能である。
本発明は、上述した実施形態に限定されず、PCI−Express以外のクロックに同期する伝送技術を用いて複数の装置間を接続する場合であって、少なくとも一方のデバイスが基準クロックの周波数を変動させる接続方式を用いる場合に、ホスト間の周波数の差に起因する接続不良を抑制できる。また、2つのホストを接続する構成にて説明したが、3以上のホストをそれぞれ接続し連携させる場合であっても同様に上述した問題を解決することは言うまでもない。
なお、上述の実施形態ではPCI−Expressを用いて説明しているが、SATA(Serial Advanced Technology Attachment)やSAS(Serial Attached SCSI)、FB−DIMM(Fully Buffered DIMM)などの接続方式を用いても同様の効果を得ることが可能である。
また、同期信号を生成するSSC生成部は装置外部からクロックを受け周波数を所定の割合で変化させるPLL(Phase Lock Loop)であってもよい。なお、上述の実施形態では詳細に説明していないが、駆動情報は予め通信部のレジスタに設定しておき、必要な場合に外部のホストに出力するようにしてもよい。その際、外部のホストから受信した駆動情報と、自身のホストの駆動情報を比較して基準クロックを供給するホストを選定(同期信号の選択に相当)し、切替部を制御するようにする。また、SSC無しの設定はSSC有りの設定と同等に扱うようにしてもよい。例えば、SSC無しはPCI−Expessの表現であるとダウンスプレッド−0%として扱えばよい。ただ、装置の回路構成自体による周波数の変動(誤差)はSSCの設定については無視するものとする。
なお、上述の実施形態ではシリアル形式の通信方式について説明しているが、クロックのようなタイミング信号に基づいて通信する方式であればパラレル方式など、他の通信方式であっても本発明を適用して同様の効果を得ることが可能である。
なお、上述の実施形態では説明の簡便のため、情報処理装置をホストとしてホスト間の接続を説明しているが、情報処理装置としてはプリンタとプリンタサーバー、プリンタとプリンタ、又はプリンタ内のチップとチップ(例えば、プリンタコントローラとエンジンコントローラ)などでもよい。(ここでプリンタコントローラはプリンタに入るジョブについてスケジューリングなどの制御を実行し、エンジンコントローラはジョブに含まれる画像を描画する。)夫々の情報処理装置が同期信号を生成する場合には、本発明を適用することで同期信号の差による通信障害を抑制することができる。
また、本発明は、以下の処理を実行することによっても実現される。即ち、上述した実施形態の機能を実現するソフトウェア(プログラム)を、ネットワーク又は各種記憶媒体を介してシステム或いは装置に供給し、そのシステム或いは装置のコンピュータ(またはCPUやMPU等)がプログラムを読み出して実行する処理である。

Claims (15)

  1. スペクトラム拡散処理を施した第1同期信号を生成する外部装置から前記第1同期信号を受信し、前記外部装置と通信する情報処理装置であって、
    所定の周波数変動範囲でスペクトラム拡散処理を施した第2同期信号を生成する生成手段と、
    前記外部装置から前記第1同期信号の周波数変動範囲を示す情報を受信する第1通信手段と、
    前記第1同期信号と前記第2同期信号の周波数変動範囲に基づいて1つの同期信号を選択する制御手段と、
    前記制御手段の選択した同期信号に基づいて前記外部装置と通信する第2通信手段とを有することを特徴とする情報処理装置。
  2. 前記制御手段は、前記第2同期信号の周波数変動範囲が前記第1同期信号の周波数変動範囲に含まれる場合に前記第2同期信号を選択し、前記第1同期信号の周波数変動範囲が前記第2同期信号の周波数変動範囲に含まれる場合に前記第1同期信号を選択することを特徴とする請求項1に記載の情報処理装置。
  3. 前記第1同期信号の周波数変動範囲と前記第2同期信号の周波数変動範囲が包含関係にない場合、前記生成手段は、前記第2同期信号の周波数変動範囲が、前記第1同期信号の周波数変動範囲に含まれるように、前記第2同期信号の周波数変動範囲を変更し、前記制御手段は、周波数変動範囲が変更された前記第2同期信号を選択することを特徴とする請求項1に記載の情報処理装置。
  4. 前記第1同期信号の周波数変動範囲と前記第2同期信号の周波数変動範囲が包含関係にない場合、前記生成手段は、前記第1同期信号の周波数変動範囲に含まれるように、スペクトラム拡散処理を施した第3同期信号を生成して、前記外部装置に前記第3同期信号を送信し、
    前記制御手段は、前記第3同期信号を選択することを特徴とする請求項1に記載の情報処理装置。
  5. 前記第2同期信号に基づいて前記第2通信手段と通信するデバイスを更に有し、
    前記制御手段は、前記第1同期信号を選択した場合に、前記第2同期信号に基づいて前記デバイスと前記第2通信手段と通信させる第1通信状態から、前記第1同期信号に基づいて前記デバイスと前記第2通信手段と通信させる第2通信状態へ切り替えるために前記第2同期信号から前記第1同期信号に切り替えることを特徴とする請求項1乃至4の何れか1項に記載の情報処理装置。
  6. 前記外部装置との接続を検知する検知手段をさらに備え、前記外部装置との接続が検知されてから、前記外部装置から前記第1同期信号を受信することを特徴とする請求項1乃至5の何れか1項に記載の情報処理装置。
  7. 前記第2同期信号に基づいて前記第2通信手段と通信するデバイスを更に有し
    前記制御手段は、前記第2同期信号を選択した場合に、前記第2通信手段と前記デバイスと通信させる第1通信状態を維持することを特徴とする請求項1乃至4の何れか1項に記載の情報処理装置。
  8. 前記第1通信手段は、前記外部装置から前記第1同期信号の前記周波数の変動範囲を示す情報を調歩同期式で受信することを特徴とする請求項1乃至5のいずれか1項に記載の情報処理装置。
  9. 前記制御手段は前記周波数変動範囲を示す情報に基づく外部装置の前記第1同期信号の周波数変動範囲と前記生成手段の生成した前記第2同期信号の周波数変動範囲とを比較して、前記制御手段に選択させる同期信号を判定する判定手段を更に有することを特徴とする請求項1乃至8のいずれか1項に記載の情報処理装置。
  10. 前記第2通信手段はシリアル形式のデータ通信を行うことを特徴とする請求項1乃至9のいずれか1項に記載の情報処理装置。
  11. 前記制御手段は、前記第2通信手段と前記外部装置との通信を切断する際に、前記外部装置に対して切断要求を通知し、前記外部装置から前記切断要求に対する許可通知を受信してから前記第2通信手段と前記外部装置との通信を切断することを特徴とする請求項1乃至10のいずれか1項に記載の情報処理装置。
  12. 前記制御手段は、前記生成手段による同期信号の出力を停止させることで前記通信を切断することを特徴とする請求項11に記載の情報処理装置。
  13. 第1同期信号を生成する外部装置から前記第1同期信号を受信し、前記外部装置と通信する情報処理装置であって、
    第2同期信号を生成する生成手段と、
    前記外部装置が前記第1同期信号に対してスペクトラム拡散処理を施す場合の周波数変動範囲を示す情報を、スペクトラム拡散処理を施していない前記第1同期信号又は前記第2同期信号に基づいて受信する通信手段と、
    前記第2同期信号に対してスペクトラム拡散処理を施す場合の周波数変動範囲と前記通信手段の受信した前記第1同期信号の前記周波数変動範囲に基づいて、スペクトラム拡散処理を施す1つの同期信号を選択する制御手段と、を有し、
    前記通信手段は、前記制御手段によって選択された同期信号に、スペクトラム拡散処理を施した前記同期信号に基づいて前記外部装置と通信することを特徴とする情報処理装置。
  14. スペクトラム拡散処理を施した第1同期信号を生成する外部装置から前記第1同期信号を受信し、前記外部装置と通信する情報処理装置による情報処理方法であって、
    所定の周波数変動範囲でスペクトラム拡散処理を施した第2同期信号を生成する生成工程と、
    第1通信手段によって、前記外部装置から前記第1同期信号の周波数変動範囲を示す情報を受信する第1通信工程と、
    前記第1同期信号及び前記第2同期信号の周波数変動範囲に基づいて1つの同期信号を選択する制御工程と、
    第2通信手段によって、前記制御工程で選択した同期信号に基づいて前記外部装置と通信する第2通信工程と
    を有することを特徴とする情報処理方法。
  15. 第1同期信号を生成する外部装置から前記第1同期信号を受信し、前記外部装置と通信する情報処理装置による情報処理方法であって、
    第2同期信号を生成する生成工程と、
    前記外部装置が前記1同期信号に対してスペクトラム拡散処理を施す場合の周波数変動範囲を示す情報を、スペクトラム拡散処理を施していない前記第1同期信号又は第2同期信号に基づいて、通信手段によって受信する第1通信工程と、
    前記第2同期信号に対してスペクトラム拡散処理を施す場合の周波数変動範囲と前記通信手段の受信した前記第1同期信号の前記周波数変動範囲に基づいて、スペクトラム拡散処理を施す1つの同期信号を選択する制御工程と、
    前記制御工程において選択された同期信号に、スペクトラム拡散処理を施した同期信号に基づいて、前記通信手段によって前記外部装置と通信する第2通信工程と、
    を有することを特徴とする情報処理方法。
JP2010139963A 2010-06-18 2010-06-18 情報処理装置又は情報処理方法 Active JP5683142B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010139963A JP5683142B2 (ja) 2010-06-18 2010-06-18 情報処理装置又は情報処理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010139963A JP5683142B2 (ja) 2010-06-18 2010-06-18 情報処理装置又は情報処理方法

Publications (2)

Publication Number Publication Date
JP2012003639A JP2012003639A (ja) 2012-01-05
JP5683142B2 true JP5683142B2 (ja) 2015-03-11

Family

ID=45535514

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010139963A Active JP5683142B2 (ja) 2010-06-18 2010-06-18 情報処理装置又は情報処理方法

Country Status (1)

Country Link
JP (1) JP5683142B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021189267A1 (zh) * 2020-03-24 2021-09-30 华为技术有限公司 一种时钟展频协商方法、高速***组件互联设备及***

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001092311A (ja) * 1999-09-20 2001-04-06 Canon Inc 複写装置並びに複写装置の制御方法およびコンピュータが読み出し可能なプログラムを格納した記憶媒体
JP2001148690A (ja) * 1999-11-19 2001-05-29 Sony Corp クロック発生装置
JP2001244812A (ja) * 2000-02-29 2001-09-07 Fujitsu Ltd クロック切替え方法及びクロック切替え装置
JP2003051831A (ja) * 2001-05-30 2003-02-21 Mitsubishi Electric Corp クロック同期制御システム
KR20030039800A (ko) * 2001-11-14 2003-05-22 주식회사 코어세스 비대칭디지털가입자회선 접속을 위한 아이에스디엔 망클럭분배장치
JP3945287B2 (ja) * 2002-03-28 2007-07-18 日本電気株式会社 データ受信回路、データ受信方法
JP4328334B2 (ja) * 2006-03-13 2009-09-09 パナソニック株式会社 半導体集積回路装置
JP2008011223A (ja) * 2006-06-29 2008-01-17 Fujitsu Access Ltd リング型ネットワークシステムおよび基準クロック選択方式
JP4907464B2 (ja) * 2007-08-07 2012-03-28 株式会社リコー 電子機器の電子回路装置
JP5166163B2 (ja) * 2008-08-08 2013-03-21 株式会社日立製作所 無線基地局

Also Published As

Publication number Publication date
JP2012003639A (ja) 2012-01-05

Similar Documents

Publication Publication Date Title
JP5597104B2 (ja) データ転送装置及びその制御方法
KR100603599B1 (ko) 이중화된 스위치 보드의 이중화 제어장치 및 그 방법
US20220311590A1 (en) Device and computing system including the device
US9672182B2 (en) High-speed serial ring
CN101645915A (zh) 一种磁盘阵列主机通道子卡、在线切换***及其切换方法
JP2010244457A (ja) Usb通信制御方法、usb通信制御システム及びusbハブ機器
JP5402726B2 (ja) データ通信装置、情報処理装置、データ通信方法、データ通信プログラム及び記録媒体
KR102033112B1 (ko) Pci 익스프레스 스위치 장치 및 그의 접속 제어 방법
CN109995681B (zh) 一种单芯片实现双主控主备切换的装置及方法
JP5683142B2 (ja) 情報処理装置又は情報処理方法
KR102518285B1 (ko) PCIe 인터페이스 및 인터페이스 시스템
KR102635457B1 (ko) PCIe 장치 및 이를 포함하는 컴퓨팅 시스템
CN103812566A (zh) 以太网sfp电模块及实现同步以太网的方法
US9705823B2 (en) Port status synchronization method, related device, and system
JP5919571B2 (ja) マスタ装置、通信システム及び通信方法
US20040010625A1 (en) Interface device and method for transferring data over serial ATA
US8661106B2 (en) Method of correction of network synchronisation
EP1833183A1 (en) Timing signal recovery and distribution apparatus and methods
US11960367B2 (en) Peripheral component interconnect express device and operating method thereof
KR20040055038A (ko) 이더넷 스위칭 보드 시스템 및 이중화 방법
JP2018050172A (ja) 情報処理装置、演算処理装置、及び情報処理装置の制御方法
JP5625569B2 (ja) 通信ユニット、通信システムおよび通信ユニットの制御方法
White et al. Data communications issues for power system management
KR100487561B1 (ko) 동기 전송 시스템에서 망동기 블록 이중화 장치 및 그제어 방법
JP2023152462A (ja) 通信装置、通信装置の制御方法、及びプログラム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130612

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131030

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131112

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140114

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140624

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140825

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141216

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150113

R151 Written notification of patent or utility model registration

Ref document number: 5683142

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151