JP5483025B2 - 磁気メモリ素子、磁気メモリ - Google Patents
磁気メモリ素子、磁気メモリ Download PDFInfo
- Publication number
- JP5483025B2 JP5483025B2 JP2010548543A JP2010548543A JP5483025B2 JP 5483025 B2 JP5483025 B2 JP 5483025B2 JP 2010548543 A JP2010548543 A JP 2010548543A JP 2010548543 A JP2010548543 A JP 2010548543A JP 5483025 B2 JP5483025 B2 JP 5483025B2
- Authority
- JP
- Japan
- Prior art keywords
- magnetization
- layer
- magnetization free
- free layer
- magnetic memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1653—Address circuits or decoders
- G11C11/1655—Bit-line or column circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1659—Cell access
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1673—Reading or sensing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1675—Writing or programming circuits or methods
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
- H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
- H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
Description
本発明は、磁気メモリ素子、磁気メモリに関する。特に本発明は磁壁移動を利用した磁気メモリ素子、磁気メモリに関する。
磁気メモリ、特に磁気ランダムアクセスメモリ(Magnetic Random Access Memory;MRAM)は高速動作、及び無限回の書き換えが可能な不揮発性メモリとして動作する。そのため、一部で実用化が始まり、またより汎用性を高めるための開発が行われている。MRAMでは記憶素子として磁性体を用い、磁性体の磁化の向きに対応させて情報を記憶する。この磁性体の磁化をスイッチングさせる方法としていくつかの方式が提案されているが、いずれも電流を使う点では共通している。MRAMを実用化する上では、この書き込み電流をどれだけ小さくできるかが非常に重要である。
非特許文献1によれば、その書込み電流には0.5mA以下への低減、さらに好ましくは0.2mA以下への低減が求められている。これは書き込み電流が0.2mA程度まで低減されると、非特許文献1で提案されている2T−1MTJ(Two Transistors−One Magnetic Tunnnel Junction)回路構成において最小レイアウトが可能となり、既存の揮発性メモリと同等以上のコストパフォーマンスを実現できるためである。
MRAMへの情報の書き込み方法のうちで最も一般的なのは、磁性記憶素子の周辺に書き込みのための配線を配置し、この配線に電流を流すことで発生する磁場によって磁性記憶素子の磁化の方向をスイッチングさせる方法である。この方法は磁場による磁化反転となるため、原理的には1ナノ秒以下での書き込みが可能であり、高速MRAMを実現する上では好適である。しかしながら熱安定性、外乱磁場耐性が確保された磁性体の磁化をスイッチングするための磁場は一般的には数10Oe(エールステッド)程度となる。このような磁場を発生させるためには数mA程度の電流が必要となる。この場合、チップ面積が大きくならざるを得ず、また書き込みに要する消費電力も増大する。そのため、他のランダムアクセスメモリと比べて競争力で劣ることになる。これに加えて、素子が微細化されると、書き込み電流はさらに増大してしまい、スケーリングの点でも好ましくない。
近年このような問題を解決する手段として、以下の2つの方法が提案されている。第1の方法はスピン注入磁化反転を用いる方法である。これは反転可能な磁化を有する第1の磁性層(磁化自由層)と、それに電気的に接続され、磁化が固定された第2の磁性層(リファレンス層)から構成された積層膜を用いる。そして、第2の磁性層(リファレンス層)と第1の磁性層(磁化自由層)との間で電流を流したときのスピン偏極した伝導電子と第1の磁性層(磁化自由層)中の局在電子との間の相互作用を利用して、第1の磁性層(磁化自由層)の磁化を反転する方法である。読み出しの際には第1の磁性層(磁化自由層)と第2の磁性層(リファレンス層)との間で発現される磁気抵抗効果を利用する。従ってスピン注入磁化反転方式を用いたMRAMは2端子の素子となる。
スピン注入磁化反転はある電流密度以上のときに起こることから、素子のサイズが小さくなれば、書き込みに要する電流は低減される。すなわちスピン注入磁化反転方式はスケーリング性に優れていると言うことができる。しかしながら、一般的に第1の磁性層(磁化自由層)と第2の磁性層(リファレンス層)との間には絶縁層が設けられ、書き込みの際には比較的大きな電流をこの絶縁層に流さなければならない。そのため、書き換え耐性や信頼性が課題となる。また、書き込みの電流経路と読み出しの電流経路とが同じになる。そのため、読み出しの際の誤書き込みも懸念される。このようにスピン注入磁化反転はスケーリング性には優れるものの、実用化にはいくつかの障壁がある。
一方、第2の方法である電流誘起磁壁移動現象を利用した磁化反転方法は、スピン注入磁化反転の抱える上述のような問題を解決することができる。電流誘起磁壁移動現象を利用したMRAMは例えば特許文献1で開示されている。すなわち、特許文献1には磁気記憶装置及び磁気情報の書込み方法が開示されている。この磁気記憶装置は、磁化固定層と、トンネル絶縁層と、磁化自由層と、一対の磁気情報書込み用端子とを備える。磁化固定層は、固定磁化が付与された導電性である。トンネル絶縁層は、磁化固定層に積層形成されている。磁化自由層は、トンネル絶縁層を介して磁化固定層と積層形成された接合部、接合部の一対の端部に隣接形成された磁壁ピン止め部、及び、磁壁ピン止め部に隣接する互いに反対向きの固定磁化が付与された一対の磁化固定部を具備する導電性である。一対の磁気情報書込み用端子は、一対の磁化固定部に電気接続し、磁化自由層の接合部、一対の磁壁ピン止め部及び一対の磁化固定部を貫通する電流を磁化自由層に流す。このような電流誘起磁壁移動現象を利用したMRAMは、一般的には反転可能な磁化を有する第1の磁性層(磁化自由層)において、その両端部の磁化が互いに略反平行となるように固定されている。このような磁化配置のとき、第1の磁性層内には磁壁が導入される。ここで、非特許文献2で報告されているように、磁壁を貫通する方向に電流を流したとき、磁壁は伝導電子の方向に移動することから、第1の磁性層(磁化自由層)内に電流を流すことにより書き込みが可能となる。情報を読み出す際には、磁壁が移動する領域に設けられる磁気トンネル接合(Magnetic Tunnel Junction;MTJ)を用い、磁気抵抗効果により読み出しを行う。従って、電流誘起磁壁移動方式を利用したMRAMは3端子の素子となり、上述の非特許文献1で提案されている2T−1MTJ構成とも整合する。
電流誘起磁壁移動もある電流密度以上のときに起こることから、スピン注入磁化反転と同様にスケーリング性があると言える。これに加えて、電流誘起磁壁移動を利用したMRAM素子では、書き込み電流が磁気トンネル接合中の絶縁層を流れることはなく、また書き込み電流経路と読み出し電流経路は別となるため、スピン注入磁化反転で挙げられるような上述の問題は解決されることになる。
一方で非特許文献2では電流誘起磁壁移動に必要な電流密度として1×108[A/cm2 程度を要している。この場合、例えば磁壁移動の起こる層(磁化自由層)の幅を100nm、膜厚を10nmとした場合の書き込み電流は1mAとなる。これは前述の書き込み電流に関する条件を満たすことができない。しかし、非特許文献3で述べられているように、電流誘起磁壁移動が起こる強磁性層(磁化自由層)として垂直磁気異方性を有する材料を用いることによって、書き込み電流を十分小さく低減できることが報告されている。このようなことから、電流誘起磁壁移動を利用してMRAMを製造する場合、磁壁移動が起こる層(磁化自由層)としては垂直磁気異方性を有する強磁性体を用いることが好ましいと言える。
関連する技術として特許文献2に磁壁移動を利用した磁気抵抗効果素子の磁化状態の変化方法及び該方法を用いた磁気メモリ素子、固体磁気メモリが開示されている。この磁気メモリ素子は、第一の磁性層と中間層と第二の磁性層とを有し、情報を第一の磁性層と、第二の磁性層との磁化の方向で記録する。この磁気メモリ素子は、少なくとも一方の磁性層内に互いに反平行磁化となる磁区とそれらの磁区を隔てる磁壁を定常的に形成し、前記磁壁を磁性層内で移動させることで、隣り合う磁区の位置を制御して情報記録を行う。
特許文献3に、パルス電流による磁壁移動に基づいた磁気抵抗効果素子および高速磁気記録装置が開示されている。この磁気抵抗効果素子は、第1の磁化固定層/磁化自由層/第2の磁化固定層を有する。磁気抵抗効果素子は、該磁化固定層/磁化自由層あるいは磁化自由層/第2の磁化固定層の少なくとも一方の境界となる磁化固定層と磁化自由層間の遷移領域に磁壁発生を誘導するための機構を備え、これら磁化固定層の磁化の向きを略反平行に設定し、磁化固定層/磁化自由層の遷移領域のいずれか一方に磁壁が存在する構造において、所定のパルス幅の電流を印加することにより、直流電流密度106A/cm2を超えない電流で磁壁が2つの遷移領域の間で移動することにより磁化自由層の磁化を反転させ、相対磁化の向きの変化に伴う磁気抵抗を検出する。
IEEE Journal of Solid−State Circuits,vol.42,p.830(2007).
Physical Review Letters,vol.92,p.077205,(2004).
Journal of Applied Physics,vol.103,p.07E718,(2008).
Applied Physics Letters,vol.89,p.232510,(2006).
Applied Physics Express,vol.1,p.101303,(2008).
ここで、特許文献1に開示されているように、磁壁移動型MRAMにおいては磁壁移動が起こる領域に隣接して読み出しのためのMTJが設けられる。ここで、MTJは磁化が反転する磁化自由層と非磁性層とリファレンス層から構成される。垂直磁気異方性を有する強磁性体を磁化自由層に用いて磁壁移動型MRAMを製造する場合、リファレンス層も垂直磁気異方性を有する強磁性体により構成される必要がある。すなわち当該MTJは垂直磁化MTJとなる。
ここで、近年非特許文献4で報告されているように、面内磁化MTJにおいては500%を超える非常に大きなTMR比が得られている。しかし、その一方で、垂直磁化MTJにおいてはこのような大きなTMR比は報告されていない。TMR比はMRAMにおける読み出し信号量に相当し、高速動作のためにはなるべく大きいことが好ましい。従って高速での読み出しが可能なMRAMにおいては、MTJは面内磁化MTJであることが望ましい。
また、一般的にMRAMセルのセル面積は小さいほどビットコストが下がり、低コスト化に繋がる。前述の2T−1MTJ方式においては、最小で12F2にまでセル面積の低減が可能である。磁壁移動型MRAMにおいても同様で、12F2のセル面積となるようなセル構造が好ましい。
したがって、本発明の目的は、書き込み電流が小さく、読み出し信号が大きく、且つセル面積の小さな磁壁移動型の磁気メモリ素子、磁気メモリを提供することにある。
本発明の磁気メモリ素子は、第1磁化自由層と、第2磁化自由層と、リファレンス層と、非磁性層とを具備する。第1磁化自由層は、垂直磁気異方性を有する強磁性体から構成されている。第2磁化自由層は、第1磁化自由層の近傍に設けられ、面内磁気異方性を有する強磁性体から構成されている。リファレンス層は、面内磁気異方性を有する強磁性体から構成されている。非磁性層は、第2磁化自由層とリファレンス層との間に設けられている。第1磁化自由層は、第1磁化固定領域と、第2磁化固定領域と、化自由領域とを備える。第1磁化固定領域は、磁化が固定される。第2磁化固定領域は、磁化が固定される。磁化自由領域は、第1磁化固定領域と第2磁化固定領域とに接続され、磁化が反転可能である。第2磁化自由層は基板に平行な平面内において第1磁化自由層内に収まる。第2磁化自由層は平面内において磁化自由領域に対して第1方向にずれて設けられる。
本発明の磁気メモリは、上記の本発明の磁気メモリ素子を備えた複数の磁気メモリセルが行列状に配置されている。
本発明により、書き込み電流が小さく、読み出し信号が大きく、且つセル面積の小さな磁壁移動型の磁気メモリ素子、磁気メモリを提供することができる。
以下、添付図面を参照して、本発明の磁気メモリ素子及び磁気メモリの実施の形態について説明する。
1.構造
本発明の実施の形態に係る磁気メモリは、アレイ状に配置された複数の磁気メモリセルを有している。複数の磁気メモリセルの各々は磁気メモリ素子を有している。以下、磁気メモリ素子の構造について説明する。図1A、図1B、及び図1Cは、それぞれ本発明に係る磁気メモリ素子70の主要な部分の代表的な構造を模式的に示す斜視図、x−z断面図、及びx−y平面図である。なお、図に示されているx−y−z座標系において、z軸は基板に垂直な方向であり、x軸とy軸は基板平面に平行であるものとする。また、図1Bの白抜き矢印は、その層における磁化方向を示し、両方向矢印は両方の磁化方向を取り得ることを示す。以下、各図面において同じである。磁気メモリ素子70は第1磁化自由層10、第2磁化自由層20、非磁性層30、リファレンス層40を具備する。この他、導電層50、磁化固定層群60を具備することが好ましい。
本発明の実施の形態に係る磁気メモリは、アレイ状に配置された複数の磁気メモリセルを有している。複数の磁気メモリセルの各々は磁気メモリ素子を有している。以下、磁気メモリ素子の構造について説明する。図1A、図1B、及び図1Cは、それぞれ本発明に係る磁気メモリ素子70の主要な部分の代表的な構造を模式的に示す斜視図、x−z断面図、及びx−y平面図である。なお、図に示されているx−y−z座標系において、z軸は基板に垂直な方向であり、x軸とy軸は基板平面に平行であるものとする。また、図1Bの白抜き矢印は、その層における磁化方向を示し、両方向矢印は両方の磁化方向を取り得ることを示す。以下、各図面において同じである。磁気メモリ素子70は第1磁化自由層10、第2磁化自由層20、非磁性層30、リファレンス層40を具備する。この他、導電層50、磁化固定層群60を具備することが好ましい。
図1Dは、本発明に係る磁気メモリ素子70の磁化自由層10の構造を模式的に示す平面図である。第1磁化自由層10は第1磁化固定領域11a、第2磁化固定領域11b、及び磁化自由領域12の3つの領域から構成される。第1磁化固定領域11aは磁化自由領域12の一方の端部に隣接し、第2磁化固定領域11bは磁化自由領域12の別の端部に隣接する。図1Dの例では、第1磁化固定領域11aは磁化自由領域12の−x方向側の端部に隣接し、第2磁化固定領域11bは磁化自由領域12の+x方向側の端部に隣接している。好適には第1磁化固定領域11a、第2磁化固定領域11b、磁化自由領域12はそれぞれ略正方形状の形状を有する。また第1磁化固定領域11a、磁化自由領域12、第2磁化固定領域11bは一直線上に配置される。このとき、磁化自由層10はアスペクト比が約3の長方形となる。
図1Dにおいて、丸に点及びバツの印は、その層における紙面に垂直上向き及び下向きの磁化方向を示し、両方の印が記載された層は両方の磁化方向を取り得ることを示す。以下、各図面において同じである。第1磁化自由層10は、垂直磁気異方性を有する強磁性体から構成される。そして、第1磁化固定領域11a、第2磁化固定領域11bは実質的に一方向に固定された磁化を有する。また第1磁化固定領域11a、第2磁化固定領域11bの磁化は互いに反平行方向に固定されている。図1Dでは第1磁化自由領域11a、第2磁化固定領域11bはそれぞれ+z方向、−z方向に固定されているものとして描かれている。磁化自由領域12の磁化は反転可能である。この場合+z、−zのいずれかの方向を向くことができる。
磁化自由層10内の3つの領域が上述のような磁化構造であるとき、磁化自由領域12の磁化方向に応じて、第1磁化固定領域11aと磁化自由領域12との境界、及び第2磁化固定領域11bと磁化自由領域12との境界のいずれか一方に磁壁が形成される。図1Dの場合、磁化自由領域12の磁化が+z方向のとき、第2磁化固定領域11bと磁化自由領域12との境界に磁壁が形成され、磁化自由領域12の磁化が−z方向のとき、第1磁化固定領域11aと磁化自由領域12との境界に磁壁が形成される。
第2磁化自由層20、非磁性層30、リファレンス層40はこの順に積層して設けられる。第2磁化自由層20、及びリファレンス層40は強磁性体から構成される。また非磁性層30は非磁性体から構成され、好適には絶縁体から構成される。このとき、第2磁化自由層20、非磁性層30、リファレンス層40の3つの層の積層体によって磁気トンネル接合(Magnetic Tunnel Junction;MTJ)が構成される。なお、第2磁化自由層20、非磁性層30、リファレンス層40の形状、及び位置関係には任意性がある。但し、第2磁化自由層20、リファレンス層40は少なくとも一部分においてx−y面内で重なって設けられる必要がある。図1A〜図1Cの例では第2磁化自由層20、非磁性層30、リファレンス層40の形状は同一であり、互いに重なったものとして描かれている。
また、図1Bの例では、第2磁化自由層20、及びリファレンス層40がとりうる磁化方向の一例が矢印で示されている。第2磁化自由層20は好適には面内磁気異方性を有する強磁性体から構成される。また第2磁化自由層20は反転可能な磁化を有する。さらに、第2磁化自由層20における反転可能な磁化は、磁化自由層10の中の磁化自由領域12の磁化と磁気的に結合している。言い換えると、磁化自由領域12の磁化の方向が変わったとき、それに付随して第2磁化自由層20の磁化もその方向を変えることができる。図1Bの例では、磁化自由領域12の磁化は+zまたは−z方向のいずれかの方向をとり、また第2磁化自由層20の磁化は+x方向、または−x方向のいずれかの成分をとりうる。
リファレンス層40は実質的に一方向に固定された磁化を有する。図1Bの例ではリファレンス層40の磁化は+x方向に固定されている。また図示されていないが、リファレンス層40は以下のような積層構造を有していてもよい。例えばリファレンス層40は強磁性体、非磁性体、強磁性体の3層がこの順に積層された構造を有していることが好ましい。ここで二つの強磁性体に挟まれた非磁性体は上下の強磁性体を反平行方向に磁気結合させる(積層フェリ結合させる)機能を有していることが好ましい。このような機能を有する非磁性体としてはRuが例示される。リファレンス層40を積層フェリ結合を有する積層構造にすることによって、外部への漏洩磁界を低減し、第2磁化自由層などのその他の層への磁気的な影響を低減することができる。これに加えて、リファレンス層には反強磁性体が隣接していることが好ましい。これは、反強磁性体を隣接させ、磁場中で熱処理を行うことによって界面の磁化方向を一方向に固定することができるためである。代表的な反強磁性体としてはPt−Mnが例示される。
第2磁化自由層20、非磁性層30、リファレンス層40はいずれもx−y面内において第1磁化自由層10に収まることが好ましい。さらに第2磁化自由層20のx−y面内における位置は第1磁化自由層10の中の磁化自由領域12に対して一方向にずれて設けられる必要がある。より好適には、第2磁化自由層20は第1磁化自由領域11a、または第2磁化自由領域11bのいずれか一方の上部、または下部に設けられる。図1A〜図1Cの例では第2磁化自由層20は第1磁化自由領域11bの上部に設けられている。さらに、前述のようにリファレンス層40は実質的に一方向に固定された磁化を有するが、この固定磁化の方向は、第2磁化自由層20が磁化自由領域12に対するズレの方向に平行であることが望ましい。図1A〜図1Cの例の場合、第2磁化自由層20が磁化自由領域12に対して+x方向にずれて設けられており、リファレンス層40の磁化は+x方向に固定されている。
導電層50は磁化自由層10と、第2磁化自由層20、非磁性層30、及びリファレンス層40から構成されるMTJとの間に設けられる。導電層50は磁化自由層10とMTJとを電気的に接続する。また導電層50の形状は任意である。図1A〜図1Cの例では導電層50の形状はMTJと同形状となっている。
磁化固定層群60は強磁性体、または反強磁性体の少なくとも一方を含有する。磁化固定層群60は磁化自由層10の第1磁化固定領域11a、及び第2磁化固定領域11bの磁化を反平行方向に向け、またその磁化を一方向に固定する働きを有する。磁化固定層群60は、図1A〜図1Cの例に示されるように第1磁化固定層群60a、第2磁化固定層群60bの二つの領域から構成されてもよい。ここで第1磁化固定層群60aは第1磁化固定領域11aに磁気的に結合して設けられており、第2磁化固定層群60bは第2磁化固定領域11bに磁気的に結合して設けられている。また図1A〜図1Cの例では第1磁化固定層群60a、第2磁化固定層群60bは強磁性体から構成され、第1磁化固定層群60aと第1磁化固定領域11a、及び第2磁化固定層群60bと第2磁化固定領域11bはそれぞれ強磁性的に結合している。なお、図1A〜図1Cの例では磁化固定層群60と磁化自由層10は隣接して設けられている。しかし、これらは磁気的に結合していればよく、電気的には絶縁されていても構わない。なお磁化固定層群60の具体的な構成例は後述される。
また図には示されていないが、第1磁化固定領域11a、第2磁化固定領域11bがそれぞれ異なる外部の配線に接続され、またMTJにおける磁化自由層10と接続される側とは反対の側が別の外部の配線へと接続される。すなわち、当該磁気メモリ素子70は3端子の素子となる。なお、磁化自由層10と磁化固定層群60とが電気的に接続して設けられている場合、磁化自由層10が外部の配線に接続される経路上に磁化固定層群60があってもよい。すなわち、図1A〜図1Cの例の場合、第1磁化固定層群60aと第2磁化固定層群60bがそれぞれ異なる外部の配線に接続されてもよい。
2.メモリ状態
次に、本発明の実施の形態に係る磁気メモリ素子のメモリ状態について説明する。図2A及び図2Bは、本発明の実施の形態に係る磁気メモリ素子の“0”及び“1”それぞれのメモリ状態における磁化の状態の例を模式的に示す断面図である。図2Aは“0”状態における磁化の状態を、図2Bは“1”状態における磁化の状態をそれぞれ示している。なお、ここでは第1磁化固定領域11aの磁化は+z方向に固定され、第2磁化固定領域11bの磁化は−z方向に固定されているものとしている。いま、図2Aに示されるような“0”状態においては、磁化自由領域12の磁化は+z方向成分を有している。このとき第2磁化固定領域11bとの境界に磁壁DWが形成される。一方、図2Bに示されるような“1”状態においては、磁化自由領域12の磁化は−z方向成分を有している。このとき第1磁化固定領域11aとの境界に磁壁DWが形成される。磁化自由領域12が上述のような磁化状態にあるとき、図2Aに示された“0”状態では、第2磁化自由層20は+x方向の磁化成分を有する。一方、図2Bに示された“1”状態では、第2磁化自由層20は−x方向の磁化成分を有する。
次に、本発明の実施の形態に係る磁気メモリ素子のメモリ状態について説明する。図2A及び図2Bは、本発明の実施の形態に係る磁気メモリ素子の“0”及び“1”それぞれのメモリ状態における磁化の状態の例を模式的に示す断面図である。図2Aは“0”状態における磁化の状態を、図2Bは“1”状態における磁化の状態をそれぞれ示している。なお、ここでは第1磁化固定領域11aの磁化は+z方向に固定され、第2磁化固定領域11bの磁化は−z方向に固定されているものとしている。いま、図2Aに示されるような“0”状態においては、磁化自由領域12の磁化は+z方向成分を有している。このとき第2磁化固定領域11bとの境界に磁壁DWが形成される。一方、図2Bに示されるような“1”状態においては、磁化自由領域12の磁化は−z方向成分を有している。このとき第1磁化固定領域11aとの境界に磁壁DWが形成される。磁化自由領域12が上述のような磁化状態にあるとき、図2Aに示された“0”状態では、第2磁化自由層20は+x方向の磁化成分を有する。一方、図2Bに示された“1”状態では、第2磁化自由層20は−x方向の磁化成分を有する。
図2C及び図2Dは、磁化自由領域12の磁化と第2磁化自由層20の磁化との結合について模式的に示す断面図である。図2C及び図2Dでは磁化自由領域12及び第2磁化自由層20のみが示されている。いま、図2Cのように磁化自由領域12が+z方向の磁化を有している場合、図に矢印で示されたような漏洩磁界が周辺部に発生する。ここで第2磁化自由層20の位置においてはこの漏洩磁界は+x方向である。従って第2磁化自由層20の磁化は+x方向を向く。一方、図2Dのように磁化自由領域12が−z方向の磁化を有している場合、図に矢印で示されたような漏洩磁界が周辺部に発生する。ここで第2磁化自由層20の位置においてはこの漏洩磁界は−x方向である。従って第2磁化自由層20の磁化は−x方向を向く。
このように第2磁化自由層20がx−y面内において磁化自由領域12に対して一方向にずれて設けられているために、漏洩磁界によりその磁化方向をx−y面内で変えることができる。なお、第2磁化自由層20の磁化自由領域12に対するズレの方向を第1方向としたとき、第2磁化自由層20の磁化は格納される情報に対応して、その第1方向と平行成分、または反平行成分のいずれかを取る。一方、リファレンス層40は前述のようにこの第1方向に略平行方向に固定されていることが望ましい。このとき、磁化自由領域12に格納されている情報に応じて第2磁化自由層20、非磁性層30及びリファレンス層40から構成されるMTJは、平行(成分を有する状態)及び反平行(成分を有する状態)のいずれか一方の状態となる。
なお、図2A、図2Bで定義された磁化状態とメモリ状態(“0”、“1”)の間の対応には任意性があり、この限りではないことは明らかである。
3.書き込み方法
次に、本発明の実施の形態に係る磁気メモリ素子への情報の書き込み方法について説明する。図3A及び図3Bは、本発明に係る磁気メモリ素子への情報の書き込み方法の一例を模式的に示す断面図である。なお、図3A及び図3Bでは簡単のために第1磁化自由層10以外の層は省略されている。いま、図2Aで定義された“0”状態において図3Aに矢印Iwriteで示された方向に書き込み電流を導入する。このとき伝導電子は第1磁化自由層10において第2磁化固定領域11bから磁化自由領域12を経由して第1磁化固定領域11aへと流れる。このとき第2磁化固定領域11bと磁化自由領域12の境界に形成された磁壁DWにはスピントランスファートルク(Spin Transfer Torque;STT)が働き、−x方向に移動する。すなわち電流誘起磁壁移動が起こる。ここで、伝導電子は第1磁化固定領域11aと磁化自由領域12との境界よりも−x方向では減少する。そのため、磁壁DWは第1磁化固定領域11aと磁化自由領域12との境界で停止する。この状態は図2Bで定義された“1”状態に相当する。このようにして“1”書き込みを行うことができる。
次に、本発明の実施の形態に係る磁気メモリ素子への情報の書き込み方法について説明する。図3A及び図3Bは、本発明に係る磁気メモリ素子への情報の書き込み方法の一例を模式的に示す断面図である。なお、図3A及び図3Bでは簡単のために第1磁化自由層10以外の層は省略されている。いま、図2Aで定義された“0”状態において図3Aに矢印Iwriteで示された方向に書き込み電流を導入する。このとき伝導電子は第1磁化自由層10において第2磁化固定領域11bから磁化自由領域12を経由して第1磁化固定領域11aへと流れる。このとき第2磁化固定領域11bと磁化自由領域12の境界に形成された磁壁DWにはスピントランスファートルク(Spin Transfer Torque;STT)が働き、−x方向に移動する。すなわち電流誘起磁壁移動が起こる。ここで、伝導電子は第1磁化固定領域11aと磁化自由領域12との境界よりも−x方向では減少する。そのため、磁壁DWは第1磁化固定領域11aと磁化自由領域12との境界で停止する。この状態は図2Bで定義された“1”状態に相当する。このようにして“1”書き込みを行うことができる。
また、図2Bで定義された“1”状態において図3Bに矢印Iwriteで示された方向に書き込み電流を導入する。このとき伝導電子は第1磁化自由層10において第1磁化固定領域11aから磁化自由領域12を経由して第1磁化固定領域11aへと流れる。このとき第1磁化固定領域11aと磁化自由領域12との境界に形成された磁壁DWにはスピントランスファートルク(Spin Transfer Torque)が働き、+x方向に移動する。すなわち電流誘起磁壁移動が起こる。ここで、伝導電子は第2磁化固定領域11bと磁化自由領域12との境界よりもx軸の正の方向では減少する。そのため、磁壁DWは第2磁化固定領域11bと磁化自由領域12との境界で停止する。この状態は図2Aで定義された“0”状態に相当する。このようにして“0”書き込みを行うことができる。
なお、“0”状態における“0”書き込み、及び“1”状態における“1”書き込みを行った場合には状態の変化は起こらない。すなわちオーバーライトが可能である。なお、第1磁化自由層10の磁化状態が電流によって書き換わったとき、図2A〜図2Dを用いて示されたように、第2磁化自由層20の磁化方向は付随して変化する。
4.読み出し方法
次に、本発明の実施の形態に係る磁気メモリ素子からの情報の読み出し方法について説明する。図4A及び図4Bは、図1A〜図1Dに示された構成を有する磁気メモリ素子からの情報の読み出し方法の一例を模式的に示す断面図である。本実施の形態においては主にトンネル磁気抵抗効果(Tunneling Magnetoresistive effect;TMR effect)を利用して情報の読み出しを行う。そのために第2磁化自由層20、非磁性層30、リファレンス層40から構成される磁気トンネル接合(MTJ)を貫通する方向に読み出し電流Ireadを導入する。なおこの読出し電流Ireadの方向には任意性がある。
次に、本発明の実施の形態に係る磁気メモリ素子からの情報の読み出し方法について説明する。図4A及び図4Bは、図1A〜図1Dに示された構成を有する磁気メモリ素子からの情報の読み出し方法の一例を模式的に示す断面図である。本実施の形態においては主にトンネル磁気抵抗効果(Tunneling Magnetoresistive effect;TMR effect)を利用して情報の読み出しを行う。そのために第2磁化自由層20、非磁性層30、リファレンス層40から構成される磁気トンネル接合(MTJ)を貫通する方向に読み出し電流Ireadを導入する。なおこの読出し電流Ireadの方向には任意性がある。
いま、図4Aに示されるように図2Aで定義された“0”状態において読出し電流Ireadを導入したとき、当該MTJにおいて磁化は平行状態となっているので、低抵抗が実現される。また図4Bに示されるように図2Bで定義された“1”状態において読出し電流Ireadを導入したとき、当該MTJにおいて磁化は反平行状態となっているので、高抵抗が実現される。このようにして、当該磁気メモリ素子70に格納された情報は抵抗値の差として検出することができる。
5.回路構成
次に、本発明の実施の形態に係る磁気メモリ素子70を有する磁気メモリセル80に書き込み電流及び読み出し電流を導入するための回路構成について説明する。図5は、本発明の実施の形態に係る磁気メモリセル80の1ビット分の回路の構成の一例を示すブロック図である。図5の例では、磁気メモリセル80は、磁気メモリ素子70、トランジスタTRa、TRbを備える。磁気メモリ素子70は3端子の素子であり、ワード線WL、グラウンド線GL、及びビット線対BLa、BLbに接続されている。例えば、リファレンス層40につながる端子は、読み出しのためのグラウンド線GLに接続されている。(第1磁化固定層群60aを経由して)第1磁化固定領域11aにつながる端子は、トランジスタTRaのソース/ドレインの一方に接続され、ソース/ドレインの他方は、ビット線BLaに接続されている。(第2磁化固定層群60bを経由して)第2磁化固定領域11bにつながる端子は、トランジスタTRbのソース/ドレインの一方に接続され、ソース/ドレインの他方は、ビット線BLbに接続されている。トランジスタTRa、TRbのゲートは、共通のワード線WLに接続されている。
次に、本発明の実施の形態に係る磁気メモリ素子70を有する磁気メモリセル80に書き込み電流及び読み出し電流を導入するための回路構成について説明する。図5は、本発明の実施の形態に係る磁気メモリセル80の1ビット分の回路の構成の一例を示すブロック図である。図5の例では、磁気メモリセル80は、磁気メモリ素子70、トランジスタTRa、TRbを備える。磁気メモリ素子70は3端子の素子であり、ワード線WL、グラウンド線GL、及びビット線対BLa、BLbに接続されている。例えば、リファレンス層40につながる端子は、読み出しのためのグラウンド線GLに接続されている。(第1磁化固定層群60aを経由して)第1磁化固定領域11aにつながる端子は、トランジスタTRaのソース/ドレインの一方に接続され、ソース/ドレインの他方は、ビット線BLaに接続されている。(第2磁化固定層群60bを経由して)第2磁化固定領域11bにつながる端子は、トランジスタTRbのソース/ドレインの一方に接続され、ソース/ドレインの他方は、ビット線BLbに接続されている。トランジスタTRa、TRbのゲートは、共通のワード線WLに接続されている。
データ書き込み時、ワード線WLはHighレベルに設定され、トランジスタTRa、TRbがONされる。また、ビット線対BLa、BLbのいずれか一方がHighレベルに設定され、他方がLowレベル(グラウンドレベル)に設定される。その結果、トランジスタTRa、TRb、第1磁化自由層10を経由して、ビット線BLaとビット線BLbとの間で書き込み電流Iwriteが流れる。
データ読み出し時、ワード線WLはHighレベルに設定され、トランジスタTRa、TRbがONされる。また、ビット線BLaはオープン状態に設定され、ビット線BLbはHighレベルに設定される。その結果、読み出し電流Ireadが、ビット線BLbからトランジスタTRb及び磁気メモリ素子70のMTJを貫通してグラウンド線GLへ流れる。これによって磁気抵抗効果を利用した読み出しが可能となる。
図6は、本発明の実施の形態に係る磁気メモリ90の構成の一例を示すブロック図である。磁気メモリ90は、メモリセルアレイ110、Xドライバ120、Yドライバ130、コントローラ140を備えている。メモリセルアレイ110は、アレイ状に配置された複数の磁気メモリセル80を有している。磁気メモリセル80の各々は、上述の磁気メモリ素子70を有している。既出の図5で示されたように、各磁気メモリセル80は、ワード線WL、グラウンド線GL、及びビット線対BLa、BLbに接続されている。Xドライバ120は、複数のワード線WLに接続されており、それら複数のワード線WLのうちアクセス対象の磁気メモリセル80につながる選択ワード線を駆動する。Yドライバ130は、複数のビット線対BLa、BLbに接続されており、各ビット線をデータ書き込みあるいはデータ読み出しに応じた状態に設定する。コントローラ140は、データ書き込みあるいはデータ読み出しに応じて、Xドライバ120とYドライバ130のそれぞれを制御する。
6.レイアウト
次に、本発明の実施の形態に係る磁気メモリセル80のレイアウトについて説明する。図7A及び図7Bは、それぞれ本発明の実施の形態に係る磁気メモリセル80のレイアウトの一例を模式的に示すx−y平面図、及びx−z断面図である。ただし、図7Bは、図7AにおけるA−A’断面である。図7A及び図7Bにおいては、トランジスタTRa、TRbはy方向に延伸して設けられており、かつ一方のソース/ドレインが二つの磁気メモリ80の間で共有されている。共有されている側のソース/ドレインはViaを介して最上層のビット線BLa、BLbに接続される。ビット線BLa、BLbはy方向に延伸して設けられている。またトランジスタTRa、TRbのゲート電極は共通のワード線WLに接続される。ワード線WLはx方向に延伸して設けられている。また、ビット線BLa、ビット線BLbと接続されないソース/ドレインは磁気メモリ素子70に接続される。また磁気メモリ素子70のうちのMTJ側の端子は、上層においてグラウンド線GLに接続される。グラウンド線GLはx方向に延伸して設けられている。
次に、本発明の実施の形態に係る磁気メモリセル80のレイアウトについて説明する。図7A及び図7Bは、それぞれ本発明の実施の形態に係る磁気メモリセル80のレイアウトの一例を模式的に示すx−y平面図、及びx−z断面図である。ただし、図7Bは、図7AにおけるA−A’断面である。図7A及び図7Bにおいては、トランジスタTRa、TRbはy方向に延伸して設けられており、かつ一方のソース/ドレインが二つの磁気メモリ80の間で共有されている。共有されている側のソース/ドレインはViaを介して最上層のビット線BLa、BLbに接続される。ビット線BLa、BLbはy方向に延伸して設けられている。またトランジスタTRa、TRbのゲート電極は共通のワード線WLに接続される。ワード線WLはx方向に延伸して設けられている。また、ビット線BLa、ビット線BLbと接続されないソース/ドレインは磁気メモリ素子70に接続される。また磁気メモリ素子70のうちのMTJ側の端子は、上層においてグラウンド線GLに接続される。グラウンド線GLはx方向に延伸して設けられている。
ここで、磁気メモリ素子70においては、好適には磁化自由層10がアスペクト比3の長方形であり、MTJはx−y面内において磁化自由層10内に収まるように設けられる。従って磁気メモリ素子70はアスペクト比3の長方形となる。このとき磁気メモリセル80は図に示されているように、3F×4F=12F2のセル面積となる。ここでFは設計ルール(またはメタル層ピッチの1/2)である。図7A及び図7Bのレイアウトで実現されている12F2というセル面積は、高速MRAMに適した2T−1MTJ回路構成における最小レイアウトである。従って、本発明の実施の形態に係る磁気メモリ素子70を用いることによって高速MRAMのセル面積を極限まで低減できることができ、製造コストを抑制することができる。
7.材料
次に、第1磁化自由層10、第2磁化自由層20、非磁性層30、リファレンス層40、導電層50、及び磁化固定層群60に用いることのできる材料について説明する。
次に、第1磁化自由層10、第2磁化自由層20、非磁性層30、リファレンス層40、導電層50、及び磁化固定層群60に用いることのできる材料について説明する。
第1磁化自由層10は前述の通り垂直磁気異方性を有する強磁性体により構成されることが好ましい。具体的にはFe−Pt合金、Fe−Pd合金、Co−Pt合金、Co−Pd合金、Tb−Fe−Co合金、Gd−Fe−Co合金、Tb−Fe合金、Tb−Co合金、Gd−Fe合金、Gd−Co合金、Co−Cr−Pt合金、Co−Re−Pt合金、Co−Ru−Pt合金、Co−W合金などの合金系材料のほか、Co/Pt積層膜、Co/Pd積層膜、Co/Ni積層膜、Co/Cu積層膜、Co/Ag積層膜、Co/Au積層膜、Fe/Pt積層膜、Fe/Pd積 層膜、Fe/Au積層膜などの交互積層膜が例示される。特にこの中で発明者らはCo/Ni積層膜を用いて制御性の高い電流誘起磁壁移動が実現できることを実験的に確認しており(非特許文献5(Applied Phisics Express,vol.1,p.101303(2008)))、この点でCo/Ni積層膜が磁化自由層10の好適な材料として挙げられる。
第2磁化自由層20は面内磁気異方性を有する強磁性体により構成される。さらに磁化自由領域12の磁化方向に敏感に反応する必要があるため、磁気的にソフトである必要がある。このような材料としては、Ni−Fe、Co−Fe−Bなどが例示される。非磁性層30は絶縁性材料により構成されることが好ましい。具体的にはMg−O、Al−O、Al−N、Ti−Oなどが例示される。リファレンス層40は面内磁気異方性を有する強磁性体から構成される。具体的には多くの材料を用いることができ、代表的にはFe、Co、Niのいずれかを含有する。またその磁化方向は一方向に固定されている必要があり、さらに外部への漏洩磁界が小さいことが好ましい。このために前述のように、積層フェリ結合を有する積層構造としたり、反強磁性層を隣接させたりすることが好ましい。具体的なリファレンス層40の積層構造としては、非磁性層30側から順にCo−Fe−B/Ru/Co−Fe/Pt−Mnなどが例示される。
導電層50は導電性の材料であればあらゆる材料を用いることができる。具体的にはTa、W、Ti、Ru、Cu、Alなどが例示される。磁化固定層群60は強磁性体を含有する。このうち図1A〜図1Dに示されるように磁化固定層群60が第1磁化固定層群60a、第2磁化固定層群60bから構成され、第1磁化固定層群60a、第2磁化固定層群60bがいずれも単一の強磁性体から構成される場合の例として、その材料は垂直磁気異方性を有する強磁性体により構成されてもよい。具体的に用いることのできる材料は、第1磁化自由層10で例示した材料と重複するので省略する。
8.効果
次に、本発明で得られる効果について説明する。
本発明においては、電流誘起磁壁移動の起こる第1磁化自由層10が垂直磁気異方性を有する強磁性体により構成されることによって書き込み電流を低減することができる。例えば第1磁化自由層10の材料を適切に選択することによって書き込み電流密度を5×1011[A/m2]程度まで低減できる。このとき、第1磁化自由層10の幅を90nm、膜厚を4nmとすると、書き込み電流は1.8mA程度となる。従って高速動作に適した2T−1MTJ回路構成における最小レイアウトが可能となる。
次に、本発明で得られる効果について説明する。
本発明においては、電流誘起磁壁移動の起こる第1磁化自由層10が垂直磁気異方性を有する強磁性体により構成されることによって書き込み電流を低減することができる。例えば第1磁化自由層10の材料を適切に選択することによって書き込み電流密度を5×1011[A/m2]程度まで低減できる。このとき、第1磁化自由層10の幅を90nm、膜厚を4nmとすると、書き込み電流は1.8mA程度となる。従って高速動作に適した2T−1MTJ回路構成における最小レイアウトが可能となる。
また本発明においては、読み出し用のMTJは第2磁化自由層20、非磁性層30、リファレンス層40から構成され、第2磁化自由層20、リファレンス層40は面内磁気異方性を有する強磁性体により構成される。従って比較的容易に100%を超えるような大きなTMR比を得ることができ、高速での読み出しが可能となる。
さらにこの読み出し用のMTJはx−y面内において第1磁化自由層10内に収まるようにして形成される。従ってセル面積は増大せず、特に第1磁化自由層10がアスペクト比3の長方形により形成されたとき、12F2でのレイアウトが可能となる。従って既存の混載メモリと同程度のコストパフォーマンスを有するMRAMを提供することができる。
本発明では、垂直磁気異方性を有する強磁性体の第1磁化自由層10を用いることによって、磁壁移動型磁気メモリ素子70の第1磁化自由層10での書き込み電流を低減することができる。加えて、面内磁気異方性を有する強磁性体の第2磁化自由層20及びリファレンス層40を用いて読み出し用のMTJを構成することによって、大きな読み出し信号を得ることができる。また読み出し用のMTJを基板平行平面内において第1磁化自由層10に収まるように形成することによってセル面積の増加を防ぐことができる。それにより、12F2のような小さなメモリセルでのレイアウトが可能となる。以上のように、本発明は、書き込み電流が小さく、読み出し信号が大きく、且つセル面積の小さな磁壁移動型の磁気メモリ素子や、それを用いた磁気メモリ(例示:MRAM)を提供することができる。
9.変形例
以上で説明された磁気メモリは以下に説明される変形例を用いて実施してもよい。
以上で説明された磁気メモリは以下に説明される変形例を用いて実施してもよい。
(第1の変形例)
図8A〜図8Cは、本発明の実施の形態に係る磁気メモリ素子70の第1の変形例の構造を模式的に示す断面図である。第1の変形例は第2磁化自由層20、非磁性層30、リファレンス層40から構成されるMTJの位置に関する。
図8A〜図8Cは、本発明の実施の形態に係る磁気メモリ素子70の第1の変形例の構造を模式的に示す断面図である。第1の変形例は第2磁化自由層20、非磁性層30、リファレンス層40から構成されるMTJの位置に関する。
磁気メモリ素子70では、第2磁化自由層20が磁化自由領域12に対してx−y面内でずれて設けられればどのような位置に配置されても構わない。従って、図8Aに示されるように第2磁化固定領域11bの上部に配置されてもよいし、図8Bに示されるように第1磁化固定領域11aの上部に設けられてもよいし、図8Cに示されるように第2磁化固定領域11bの下部に配置されてもよし、図示されないが第1磁化固定領域11aの下部に配置されてもよい。
なお、いずれの場合においても第2磁化自由層20、非磁性層30、リファレンス層40から構成されるMTJはx−y面内において第1磁化自由層10に収まるようにして形成されることが好ましい。これは、第2磁化自由層20、非磁性層30、リファレンス層40から構成されるMTJはx−y面内において第1磁化自由層10に収まるようにして形成されることで、前述の通りセル面積を低減することが可能であるためである。なお、図8A、図8B、図8Cのいずれの場合においても磁気メモリ素子70はアスペクト比が3の長方形の形状をしており、12F2のセル面積でのレイアウトが可能である。
(第2の変形例)
図9A〜図9Eは、本発明の実施の形態に係る磁気メモリ素子70の第2の変形例の構造を模式的に示す断面図である。第2の変形例は磁化固定層群60の構造に関する。
図9A〜図9Eは、本発明の実施の形態に係る磁気メモリ素子70の第2の変形例の構造を模式的に示す断面図である。第2の変形例は磁化固定層群60の構造に関する。
磁気メモリ素子70では、磁化自由層10の第1磁化固定領域11a、及び第2磁化固定領域11bの磁化を反平行方向に向け、またその磁化を一方向に固定するために磁化固定層群60が設けられることが好ましい。ここでこの磁化固定層群60の構造には任意性がある。
図9Aはそのうちの一例であり、第1磁化固定領域11aの下側に隣接して第1磁化固定層群60aが設けられ、第2磁化固定領域11bの下側に隣接して第2磁化固定層群60bが隣接して設けられている。ここで第1磁化固定層群60aと第2磁化固定層群60bは磁気的性質が異なっていてもよい。
図9Bは他の一例として、磁化固定層群60が一つだけ設けられる例が示されている。図9Bにおいては第1磁化固定領域11aのみに隣接して第1磁化固定層群60aが設けられており、第2磁化固定領域11bの近傍には磁化固定層群60bは設けられていない。このような場合にも第1磁化固定領域11aと第2磁化固定領域11bの磁化を反平行方向に向けることは可能である。
図9Cは他の一例として、磁化固定層群60が第1磁化自由層10に対して上側に隣接して設けられる例が示されている。図9Cに示されているように磁化固定層群60は第1磁化自由層10に対して上側に設けられてもよい、これ以外にも第1磁化固定領域11a、且つ/又は第2磁化固定領域11bに対して磁気的な影響を及ぼすことができる範囲においてどのような場所に配置されても構わない。
図9Dは他の一例として、磁化固定層群60が第1磁化自由層10に対して上側、及び下側の両方に隣接して設けられる例が示されている。図9Dにおいては第1磁化固定領域11aに隣接して第1磁化固定層群60a、第3磁化固定層群60cが隣接して設けられており、また第2磁化固定領域11bに隣接して第2磁化固定層群60b、第3磁化固定層軍60dが隣接して設けられている。このように磁化固定層群60の数は任意であり、いくつ設けられても構わない。
図9Eは他の一例として、複数設けられる磁化固定層群60が互いに構造が異なる例が示されている。図9Eにおいては第1磁化固定領域11aに隣接して設けられる第1磁化固定層群60aの膜厚が第2磁化固定領域11bに隣接して設けられる第2磁化固定層群60bの膜厚よりも厚く形成される例が示されている。このように第1磁化固定層群60aと第2磁化固定層群60bの構造は互いに異なっていてもよく、膜厚の他に形状などが異なっていてもよい。
(第3の変形例)
図10A〜図10Cは、本発明の実施の形態に係る磁気メモリ素子70の第3の変形例の構造を模式的に示す断面図である。第3の変形例は第2磁化自由層20、非磁性層30、リファレンス層40から構成されるMTJと磁化固定層郡60との位置関係に関する。
図10A〜図10Cは、本発明の実施の形態に係る磁気メモリ素子70の第3の変形例の構造を模式的に示す断面図である。第3の変形例は第2磁化自由層20、非磁性層30、リファレンス層40から構成されるMTJと磁化固定層郡60との位置関係に関する。
本発明においては、MTJと磁化固定層群60の位置関係には任意性がある。図10Aはその一例を示している。図10Aにおいては、MTJは第1磁化自由層10の上側に設けられており、また磁化固定層群60は第1磁化自由層10の下側に設けられている。
図10Bは別の一例を示している。図10Bにおいては、MTJも磁化固定層群60も第1磁化自由層10の上側に設けられている。なお、この場合、第1磁化自由層10に対して磁化固定層群60がMTJよりも近い位置に設けられることが好ましい。図10Bのような構成の場合、第2磁化自由層20と磁化自由領域12の距離が離れるため、図2C、図2Dで説明された漏洩磁界による静磁結合は弱まるが、磁化固定層群60の膜厚が過度に厚くない限り、この磁気結合によって第2磁化自由層20の磁化は磁化自由領域12の磁化方向に応答することができる。また図10Bのような構造を用いた場合、磁化自由層10、磁化固定層群60、導電層50、第2磁化自由層20、非磁性層30、リファレンス層40を一括で堆積させ、パターニングを行うことにより磁気メモリ素子70を形成することができる。従ってプロセスが容易となる。
図10Cは別の一例を示している。図10Cにおいては、第1磁化固定領域11aに隣接して第1磁化固定層群60aが設けられており、一方第2磁化固定領域11bに隣接しては磁化固定層群60は設けられていない。そして第2磁化固定領域11bの上部には導電層50、及び第2磁化自由層20、非磁性層30、リファレンス層40が設けられている。このような構成を用いた場合、第2磁化自由層20と磁化自由領域12の距離を近づけることができるので、第2磁化自由層20と磁化自由領域12の間での漏洩磁界による静磁結合を強めることができる。ここで、第1磁化固定層群60aと、導電層50、第2磁化自由層20、非磁性層30、リファレンス層40のいずれか一方を非連続で堆積させる必要がある。本形態の場合、第1磁化固定層群60aを先に堆積し、導電層50、第2磁化自由層20、非磁性層30、リファレンス層40は第1磁化固定層群60aのパターニングを行った後で堆積、パターニングしてもよいし、逆に導電層50、第2磁化自由層20、非磁性層30、リファレンス層40を先に堆積し、第1磁化固定層群60aは導電層50、第2磁化自由層20、非磁性層30、リファレンス層40のパターニングを行った後で堆積、パターニングをしてもよい。
(第4の変形例)
図11A及び図11Bは、本発明の実施の形態に係る磁気メモリ素子70の第4の変形例の形態を示す模式図である。第4の変形例は第2磁化自由層20の磁気異方性の方向に関する。
図11A及び図11Bは、本発明の実施の形態に係る磁気メモリ素子70の第4の変形例の形態を示す模式図である。第4の変形例は第2磁化自由層20の磁気異方性の方向に関する。
磁気メモリ素子70では、情報は第1磁化自由層10の中の磁化自由領域12の磁化方向として格納される。そして読み出しの際は、磁化自由領域12の磁化方向を反映した磁化方向をとる第2磁化自由層20を含むMTJにおけるTMR比として読み出される。一般的なMRAMにおいては、情報はフリー層に格納され、読み出しの際はこのフリー層の磁化とリファレンス層の磁化の相対角度によって生ずるTMR比が用いられる。ここで本発明の場合、一般的なフリー層が書き込み用のフリー層である第1磁化自由層10と読み出し用のフリー層である第2磁化自由層20に分けて設けられることが特徴である。ここで第2磁化自由層20の磁化は磁化自由領域12の磁化方向に応じて磁化方向に変化が起こればよく、格納される情報(“0”、“1”)に対応して磁化方向が180度変化してもよいし、しなくてもよい。そしてこのような観点から第2磁化自由層20の磁気異方性の方向には任意性が生ずる。
図11Aは第2磁化自由層20の磁気異方性の方向の一例を示している。図11Aにおいては第2磁化自由層20の磁気異方性はy方向に付与されている。この場合、y方向に異方性磁界Haが設けられているため、磁化自由領域12の磁化が+z方向、または−z方向を向いたときに、第2磁化自由層20の磁化はy軸回りで+x方向、または−x方向へと回転する。すなわち第2磁化自由層20は困難軸動作となる。第2磁化自由層20が困難軸動作となった場合、磁化自由領域12から生ずる漏洩磁界が小さくても敏感に反応することができる。
一方、図11Bは第2磁化自由層20の磁気異方性の方向の他の一例を示している。図11Bにおいては第2磁化自由層20の磁気異方性はx方向に付与されている。つまり、x方向に異方性磁界Haが付与されている。この場合、磁化自由領域12の磁化が+z方向、または−z方向を向いたときに、第2磁化自由層20の磁化は+x方向、または−x方向のいずれかの方向を向く。すなわち、第2磁化自由層20は容易軸動作となる。第2磁化自由層20が容易軸動作となった場合、第2磁化自由層20の磁化方向の変化が180度となるため、このMTJにおいて得られる最大のTMR比を得ることができる。
なお、図11A、図11Bで示されたような磁気異方性は、結晶構造に起因した結晶磁気異方性によって付与されてもよく、また形状に起因した形状磁気異方性によって付与されてもよく、或いは磁歪と応力に起因した応力誘起磁気異方性によって付与されてもよい。応力誘起磁気異方性によって付与される場合、周辺に配置される配線の材料、膜厚などによってその大きさをコントロールすることができる。
(第5の変形例)
図12A及び図12Bは、本発明の実施の形態に係る磁気メモリ素子70の第5の変形例の形態を模式的に示す断面図である。第5の変形例は第2磁化自由層20、非磁性層30、リファレンス層40の積層順序に関する。
図12A及び図12Bは、本発明の実施の形態に係る磁気メモリ素子70の第5の変形例の形態を模式的に示す断面図である。第5の変形例は第2磁化自由層20、非磁性層30、リファレンス層40の積層順序に関する。
磁気メモリ素子70では、第2磁化自由層20、非磁性層30、リファレンス層40により構成されるMTJはこの順に積層される範囲で、その積層順序には任意性がある。すなわち、例えば図12Aに示されているように、第2磁化自由層20が第1磁化自由層10側に配置されてもよく、また図12Bに示されているように、リファレンス層20が第1磁化自由層10側に配置されてもよい。
図12Aに示されたように第2磁化自由層20が第1磁化自由層10側に配置された場合、第2磁化自由層20と磁化自由領域12の距離が近くなるため、第2磁化自由層20と磁化自由領域12の間での漏洩磁界による静磁結合が強くなる。一方、図12Bに示されたようにリファレンス層40が第1磁化自由層10側に配置された場合、第2磁化自由層20、非磁性層30、リファレンス層40から構成されるMTJはボトムピン構造となる。ボトムピン構造のMTJは図12Aに示されるようなトップピン構造のMTJに比べて一般的には大きなTMR比を得やすい。
(第6の変形例)
図13A及び図13Bは、本発明の実施の形態に係る磁気メモリ素子70の第6の変形例の構造を模式的に示す断面図である。第6の変形例は第1磁化自由層10と磁化固定層群60の位置関係に関する。
図13A及び図13Bは、本発明の実施の形態に係る磁気メモリ素子70の第6の変形例の構造を模式的に示す断面図である。第6の変形例は第1磁化自由層10と磁化固定層群60の位置関係に関する。
磁気メモリ素子70では、磁化固定層群60が第1磁化自由層10の近傍に設けられ、磁化自由層10の第1磁化固定領域11a、及び第2磁化固定領域11bの磁化を反平行方向に向け、またその磁化を一方向に固定する。ここでこの目的を果たすためには磁化固定層群60は第1磁化自由層10に隣接していなくてもよく、異なる層がこの間に挿入されてもよい。例えば図13Aに示されるように磁化固定層群60の上部にキャップ層65が隣接して設けられてもよい。また、図13Bに示されるように第1磁化自由層10の下部に下地層15が隣接して設けられてもよい。
図13Aに示されるように磁化固定層群60の上部に隣接してキャップ層65を設けることによって、磁化固定層群60の形成過程で磁化固定層群60を製造プロセス中のダメージから保護することができる。また図13Bに示されるように第1磁化自由層10の下部に隣接して下地層15を設けることによって、第1磁化自由層10において好ましい磁気特性が得られるように結晶構造を調整することができる。
本発明の活用例として、携帯電話、モバイルパソコンやPDAに使用される不揮発性の半導体メモリ装置や、自動車などに使用される不揮発性メモリ内蔵のマイコンが挙げられる。
以上、実施の形態を参照して本発明を説明したが、本発明は上記実施の形態に限定されるものではない。本発明の構成や詳細には、本発明のスコープ内で当業者が理解しうる様々な変更をすることができる。また、実施の形態及び各変形例に示される技術は、技術的な矛盾が発生しない限り、互いに適用可能である。
この出願は、2009年1月30日に出願された特許出願番号2009−020138号の日本特許出願に基づいており、その出願による優先権の利益を主張し、その出願の開示は、引用することにより、そっくりそのままここに組み込まれている。
Claims (9)
- 垂直磁気異方性を有する強磁性体から構成された第1磁化自由層と、
前記第1磁化自由層の近傍に設けられ、面内磁気異方性を有する強磁性体から構成された第2磁化自由層と、
面内磁気異方性を有する強磁性体から構成されたリファレンス層と、
前記第2磁化自由層と前記リファレンス層との間に設けられた非磁性層と
を具備し、
前記第1磁化自由層は、
磁化が固定される第1磁化固定領域と、
磁化が固定される第2磁化固定領域と、
前記第1磁化固定領域と前記第2磁化固定領域とに接続され、磁化が反転可能な磁化自由領域とを備え、
前記第2磁化自由層は基板に平行な平面内において前記第1磁化自由層内に収まり、
前記第2磁化自由層は前記平面内において前記磁化自由領域に対して第1方向にずれて設けられる
磁気メモリ素子。 - 請求項1記載の磁気メモリ素子であって、
前記リファレンス層は前記第1方向に略平行方向に固定された磁化を有する
磁気メモリ素子。 - 請求項1又は2に記載の磁気メモリ素子であって、
前記第2磁化自由層は、前記平面内において前記第1磁化固定領域、及び前記第2磁化固定領域のいずれか一方の内に収まるようにして設けられる
磁気メモリ素子。 - 請求項3記載の磁気メモリ素子であって、
前記第1磁化固定領域、前記磁化自由領域、前記第2磁化固定領域がこの順に直線状に配置され、
前記第1磁化自由層のアスペクト比が約3の長方形である
磁気メモリ素子。 - 請求項3又は4に記載の磁気メモリ素子であって、
前記第1磁化自由層に磁気的に結合して磁化固定層群が設けられる
磁気メモリ素子。 - 請求項3又は4に記載の磁気メモリ素子であって、
前記第1磁化自由層と、前記第2磁化自由層又は前記リファレンス層とに電気的に接続して設けられた導電層を更に具備する
磁気メモリ素子。 - 請求項5又は6に記載の磁気メモリ素子であって、
前記第2磁化自由層及び前記磁化固定層群が、前記第1磁化自由層に対して互いに反対側に設けられる
磁気メモリ素子。 - 請求項5又は6に記載の磁気メモリ素子であって、
前記第2磁化自由層及び前記磁化固定層群が、前記第1磁化自由層に対して互いに同じ側に設けられる
磁気メモリ素子。 - 請求項1乃至8のいずれか一項に記載の磁気メモリ素子を備えた複数の磁気メモリセルが行列状に配置された
磁気メモリ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010548543A JP5483025B2 (ja) | 2009-01-30 | 2010-01-28 | 磁気メモリ素子、磁気メモリ |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009020138 | 2009-01-30 | ||
JP2009020138 | 2009-01-30 | ||
PCT/JP2010/051098 WO2010087389A1 (ja) | 2009-01-30 | 2010-01-28 | 磁気メモリ素子、磁気メモリ |
JP2010548543A JP5483025B2 (ja) | 2009-01-30 | 2010-01-28 | 磁気メモリ素子、磁気メモリ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2010087389A1 JPWO2010087389A1 (ja) | 2012-08-02 |
JP5483025B2 true JP5483025B2 (ja) | 2014-05-07 |
Family
ID=42395647
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010548543A Active JP5483025B2 (ja) | 2009-01-30 | 2010-01-28 | 磁気メモリ素子、磁気メモリ |
Country Status (3)
Country | Link |
---|---|
US (1) | US8994130B2 (ja) |
JP (1) | JP5483025B2 (ja) |
WO (1) | WO2010087389A1 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014033076A (ja) * | 2012-08-03 | 2014-02-20 | Toshiba Corp | 磁気抵抗効果素子 |
US9559698B2 (en) * | 2013-09-30 | 2017-01-31 | Intel Corporation | Spintronic logic element |
US10079337B2 (en) | 2017-01-11 | 2018-09-18 | International Business Machines Corporation | Double magnetic tunnel junction with dynamic reference layer |
US10332576B2 (en) * | 2017-06-07 | 2019-06-25 | International Business Machines Corporation | Magnetic exchange coupled MTJ free layer with double tunnel barriers having low switching current and high data retention |
US10510390B2 (en) * | 2017-06-07 | 2019-12-17 | International Business Machines Corporation | Magnetic exchange coupled MTJ free layer having low switching current and high data retention |
US10923169B2 (en) | 2018-09-28 | 2021-02-16 | Tdk Corporation | Magnetic recording array and magnetic recording device |
JP6499798B1 (ja) | 2018-09-28 | 2019-04-10 | Tdk株式会社 | 磁気記録アレイ |
WO2021250924A1 (ja) * | 2020-06-11 | 2021-12-16 | 株式会社村田製作所 | 磁気センサチップおよび磁気センサ装置 |
WO2022070378A1 (ja) * | 2020-10-01 | 2022-04-07 | Tdk株式会社 | 磁壁移動素子および磁気アレイ |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4413603B2 (ja) | 2003-12-24 | 2010-02-10 | 株式会社東芝 | 磁気記憶装置及び磁気情報の書込み方法 |
JP2006073930A (ja) | 2004-09-06 | 2006-03-16 | Canon Inc | 磁壁移動を利用した磁気抵抗効果素子の磁化状態の変化方法及び該方法を用いた磁気メモリ素子、固体磁気メモリ |
JP4932275B2 (ja) | 2005-02-23 | 2012-05-16 | 株式会社日立製作所 | 磁気抵抗効果素子 |
JP2007103663A (ja) * | 2005-10-04 | 2007-04-19 | Toshiba Corp | 磁気素子、記録再生素子、論理演算素子および論理演算器 |
US7848137B2 (en) * | 2006-03-24 | 2010-12-07 | Nec Corporation | MRAM and data read/write method for MRAM |
US8300456B2 (en) | 2006-12-06 | 2012-10-30 | Nec Corporation | Magnetic random access memory and method of manufacturing the same |
CN101689600B (zh) * | 2007-06-25 | 2012-12-26 | 日本电气株式会社 | 磁阻效应元件及磁性随机存取存储器 |
US8120127B2 (en) * | 2007-08-03 | 2012-02-21 | Nec Corporation | Magnetic random access memory and method of manufacturing the same |
WO2009019947A1 (ja) * | 2007-08-03 | 2009-02-12 | Nec Corporation | 磁壁ランダムアクセスメモリ |
WO2009037910A1 (ja) * | 2007-09-19 | 2009-03-26 | Nec Corporation | 磁気ランダムアクセスメモリ、その書き込み方法、及び磁気抵抗効果素子 |
WO2009104427A1 (ja) * | 2008-02-19 | 2009-08-27 | 日本電気株式会社 | 磁気ランダムアクセスメモリ |
JP5488465B2 (ja) * | 2008-07-10 | 2014-05-14 | 日本電気株式会社 | 磁気ランダムアクセスメモリ、並びに磁気ランダムアクセスメモリの初期化方法及び書き込み方法 |
WO2010007893A1 (ja) * | 2008-07-15 | 2010-01-21 | 日本電気株式会社 | 磁気ランダムアクセスメモリ及びその初期化方法 |
WO2010074130A1 (ja) * | 2008-12-25 | 2010-07-01 | 日本電気株式会社 | 磁気メモリ素子及び磁気ランダムアクセスメモリ |
WO2010074132A1 (ja) * | 2008-12-25 | 2010-07-01 | 日本電気株式会社 | 磁気メモリ素子及び磁気ランダムアクセスメモリ |
WO2011052475A1 (ja) * | 2009-10-26 | 2011-05-05 | 日本電気株式会社 | 磁気メモリ素子、磁気メモリ、及びその初期化方法 |
WO2011078018A1 (ja) * | 2009-12-24 | 2011-06-30 | 日本電気株式会社 | 磁気抵抗効果素子及びそれを用いた磁気ランダムアクセスメモリ |
US9222994B2 (en) * | 2011-09-19 | 2015-12-29 | Tdk Corporation | Perpendicular spin torque oscillator FMR frequency measurement method |
-
2010
- 2010-01-28 WO PCT/JP2010/051098 patent/WO2010087389A1/ja active Application Filing
- 2010-01-28 US US13/145,082 patent/US8994130B2/en active Active
- 2010-01-28 JP JP2010548543A patent/JP5483025B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JPWO2010087389A1 (ja) | 2012-08-02 |
WO2010087389A1 (ja) | 2010-08-05 |
US8994130B2 (en) | 2015-03-31 |
US20110297909A1 (en) | 2011-12-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6304697B2 (ja) | 磁気メモリ素子および磁気メモリ | |
JP5483025B2 (ja) | 磁気メモリ素子、磁気メモリ | |
JP5696909B2 (ja) | 磁気抵抗効果素子、および磁気ランダムアクセスメモリ | |
JP5360599B2 (ja) | 磁気抵抗効果素子及び磁気ランダムアクセスメモリ | |
WO2012002156A1 (ja) | 磁気メモリ素子、磁気メモリ | |
JPWO2010095589A1 (ja) | 磁気抵抗効果素子、及び磁気ランダムアクセスメモリ | |
JP5664556B2 (ja) | 磁気抵抗効果素子及びそれを用いた磁気ランダムアクセスメモリ | |
JP5257831B2 (ja) | 磁気ランダムアクセスメモリ、及びその初期化方法 | |
JP5652472B2 (ja) | 磁気メモリ素子、磁気メモリ、及びその製造方法 | |
JP5445970B2 (ja) | 磁気抵抗効果素子及び磁気ランダムアクセスメモリ | |
WO2011052475A1 (ja) | 磁気メモリ素子、磁気メモリ、及びその初期化方法 | |
JP5445133B2 (ja) | 磁気ランダムアクセスメモリ、その書き込み方法、及び磁気抵抗効果素子 | |
JP5397224B2 (ja) | 磁気抵抗効果素子、及び磁気ランダムアクセスメモリ、及びその初期化方法 | |
JP2010219104A (ja) | 磁気メモリ素子、磁気メモリ、及びその製造方法 | |
WO2011037143A1 (ja) | 磁気メモリ | |
JP5397384B2 (ja) | 磁性記憶素子の初期化方法 | |
JP5754531B2 (ja) | 磁気抵抗効果素子及び磁気ランダムアクセスメモリの製造方法 | |
CN117580440A (zh) | 基于自旋霍尔效应材料的磁随机存储器及电子设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121207 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140122 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140204 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5483025 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |