JP5649277B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5649277B2
JP5649277B2 JP2008326113A JP2008326113A JP5649277B2 JP 5649277 B2 JP5649277 B2 JP 5649277B2 JP 2008326113 A JP2008326113 A JP 2008326113A JP 2008326113 A JP2008326113 A JP 2008326113A JP 5649277 B2 JP5649277 B2 JP 5649277B2
Authority
JP
Japan
Prior art keywords
lead
resin package
semiconductor device
island
bottom view
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008326113A
Other languages
English (en)
Other versions
JP2010147421A (ja
Inventor
明宏 古賀
明宏 古賀
太郎 西岡
太郎 西岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2008326113A priority Critical patent/JP5649277B2/ja
Priority to PCT/JP2009/006548 priority patent/WO2010073497A1/ja
Priority to US13/141,222 priority patent/US8502359B2/en
Priority to KR1020117017108A priority patent/KR101647863B1/ko
Priority to CN2009901006313U priority patent/CN202285233U/zh
Publication of JP2010147421A publication Critical patent/JP2010147421A/ja
Priority to US13/930,670 priority patent/US8742552B2/en
Priority to US14/257,217 priority patent/US9035436B2/en
Application granted granted Critical
Publication of JP5649277B2 publication Critical patent/JP5649277B2/ja
Priority to US14/637,565 priority patent/US9337128B2/en
Priority to US15/093,825 priority patent/US9607932B2/en
Priority to US15/449,117 priority patent/US9887150B2/en
Priority to US15/629,243 priority patent/US9793195B1/en
Priority to US15/856,021 priority patent/US10014241B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48105—Connecting bonding areas at different heights
    • H01L2224/48106—Connecting bonding areas at different heights the connector being orthogonal to a side surface of the semiconductor or solid-state body, e.g. parallel layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48175—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H01L2224/48177—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/171—Frame
    • H01L2924/1715—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

本発明は、表面実装型の半導体装置に関する。
表面実装型パッケージとして、樹脂パッケージからのリードの延伸をなくし、樹脂パッケージの下面にリード（アウターリード）を露出させた、いわゆるノンリードパッケージが知られている。
ノンリードパッケージを採用した半導体装置は、半導体チップをリードフレームとともに樹脂パッケージで封止した構造を有している。リードフレームは、金属薄板を打ち抜くことにより形成され、アイランドと、このアイランドの周囲に配置される複数のリードとを備えている。半導体チップは、アイランドの上面にダイボンディングされており、その表面と各リードの上面との間に架設されるボンディングワイヤにより、各リードと電気的に接続されている。そして、アイランドおよび各リードの下面は、樹脂パッケージの裏面において露出している。
特開２００７−９５７８８号公報
このような構造では、各リードは、その上面および側面と樹脂パッケージとの接合力のみにより樹脂パッケージに保持されている。そのため、リードが樹脂パッケージから脱落するおそれがある。
そこで、本発明の目的は、リードと樹脂パッケージとの接合強度の向上を図ることができる、表面実装型の半導体装置を提供することである。
前記の目的を達成するための請求項１記載の発明は、半導体チップと、前記半導体チップが上面に接合されるアイランドと、前記アイランドの周囲に配置されるリードと、前記半導体チップの表面と前記リードの上面との間に架設されるボンディングワイヤと、前記半導体チップ、前記アイランド、前記リードおよび前記ボンディングワイヤを一括して封止する樹脂パッケージとを含み、前記アイランドの下面および前記リードの下面が前記樹脂パッケージの裏面で露出しており、前記アイランドは、当該アイランドの下面における各辺が、前記樹脂パッケージの各辺と平行にならないように形成され、前記リードは、底面視において、前記アイランドの下面における一辺と平行に対向するように形成された一辺を有する対向側面と、当該リードの下面側から底面視円弧状に窪み、前記対向側面において開放されるように形成された脱落防止部とを含み、前記樹脂パッケージの樹脂は、前記底面視円弧状の前記脱落防止部に入り込んでいる、半導体装置である。
この半導体装置では、半導体チップが接合（ダイボンディング）されるアイランドおよび半導体チップとボンディングワイヤにより電気的に接続されるリードの各下面が、それらを一括して封止する樹脂パッケージの裏面で露出している。そのため、前記半導体装置は、配線基板への表面実装が可能である。
また、リードは、底面視において、アイランドの下面における一辺と平行に対向するように形成された一辺を有する対向側面と、当該リードの下面側から底面視円弧状に窪み、対向側面において開放されるように形成された脱落防止部とを含む。この脱落防止部に樹脂パッケージを構成する樹脂が入り込むことにより、リードの周縁部の一部は、その上下両側から樹脂パッケージに挟持される。これにより、リードと樹脂パッケージとの接合強度の向上を図ることができる。しかも、脱落防止部は、リードの下面側から底面視円弧状に窪むように形成されているので、その円弧状のあらゆる半径方向におけるリードと樹脂パッケージとの接合強度を増すことができる。その結果、樹脂パッケージからのリードの脱落を防止することができる。
ここで、リードの側面が樹脂パッケージの側面で露出する構成の場合、脱落防止部をその露出する側面で開放するように形成することも考えられる。しかしながら、この場合、樹脂パッケージの形成のための成形金型により脱落防止部が閉塞され、樹脂パッケージの材料が脱落防止部に入り込まないおそれがある。
これに対して、この半導体装置によれば、リードにおけるアイランドと対向する対向側面において開放されるように脱落防止部が形成されているので、当該脱落防止部が成形金型により閉塞されない。これにより、樹脂パッケージの材料を脱落防止部に確実に入り込ませることができる結果、リードと樹脂パッケージとの接合強度を確実に向上させることができる。
請求項２記載の発明は、前記アイランドの下面における各辺は、底面視における前記樹脂パッケージの対角線と直交するように形成されている、請求項１に記載の半導体装置である。
請求項３記載の発明は、前記リードは、前記樹脂パッケージの辺と平行になるように形成された辺をさらに含む、請求項１または２に記載の半導体装置である。
請求項４記載の発明は、前記リードは、前記樹脂パッケージの辺に平行になるように形成された２つの辺をさらに含む、請求項１または２に記載の半導体装置である。
請求項５記載の発明は、前記リードは、前記樹脂パッケージの側面で露出する側面を含む、請求項１〜４のいずれか一項に記載の半導体装置である。
請求項６記載の発明は、前記リードは、前記樹脂パッケージの角部にそれぞれ形成され、互いに隣り合う２つの前記リードは、それぞれ互いに平行な辺を含む、請求項１〜５のいずれか一項に記載の半導体装置である。
請求項７記載の発明は、前記樹脂パッケージの対角線方向で互いに対向する２つの前記リードは、当該対角線方向で対向する各前記対向側面が互いに平行になるように形成されている、請求項６に記載の半導体装置である。
請求項８記載の発明は、前記樹脂パッケージは、底面視で四角形状に形成されている、請求項１〜７のいずれか一項に記載の半導体装置である。
請求項９記載の発明は、前記アイランドは、底面視で四角形状に形成されている、請求項１〜８のいずれか一項に記載の半導体装置である。
請求項１０記載の発明は、前記アイランドは、正方形である、請求項９に記載の半導体装置である。
以下では、本発明の実施の形態および参考例に係る形態を、添付図面を参照して詳細に説明する。
図１は、本発明の第１の実施形態に係る半導体装置の底面図である。図２は、図１に示す半導体装置を切断線II−IIで切断したときの模式的な断面図である。
半導体装置１は、半導体チップ２をリードフレーム３とともに樹脂パッケージ４で封止した構造を有している。半導体装置１の外形は、扁平な直方体形状（この実施形態では、平面視正方形状の６面体）をなしている。
リードフレーム３は、金属薄板（たとえば、銅薄板）を打ち抜くことにより形成され、アイランド５と、アイランド５の周囲に配置される４つのリード６とを備えている。
アイランド５は、平面視四角形状（この実施形態では、平面視正方形状）をなしている。アイランド５の下面は、樹脂パッケージ４の裏面で露出している。
リード６は、底面視で、アイランド５の四辺とそれぞれ対向する部分に配置されている。各リード６は、底面視台形状に形成されている。より具体的には、各リード６は、平面視で、アイランド５の対向する辺と平行な辺７と、樹脂パッケージ４の側面上を延びる辺８と、辺８と直交し、樹脂パッケージ４の側面と平行に延びる辺９と、辺７と辺８，９とをそれぞれ接続する辺１０，１１とを有する形状に形成されている。
各リード６には、リード６の下面（露出面）側から窪み、アイランド５と対向する側面、つまり辺７を有する側面において開放される底面視半円形状の凹部１２が形成されている。凹部１２には、樹脂パッケージ４の材料が入り込んでいる。凹部１２は、たとえば、ケミカルエッチングまたは潰し加工により形成することができる。
そして、各リード６の下面は、凹部１２を除いて、樹脂パッケージ４の裏面で露出し、配線基板（図示せず）との接続のための外部端子として機能する。また、各リード６の辺８を有する側面は、樹脂パッケージ４の側面で露出している。
半導体チップ２は、機能素子が形成されている側の表面（デバイス形成面）を上方に向けた状態で、その裏面が導電性接合剤を介してアイランド５に接合（ダイボンディング）されている。半導体チップ２の表面には、各リード６と対応して、パッド（図示せず）が配線層の一部を表面保護膜から露出させることにより形成されている。各パッドには、ボンディングワイヤ１３の一端が接合されている。ボンディングワイヤ１３の他端は、各リード６における相対的に厚い部分（凹部１２が形成されていない部分）の上面に接合されている。これにより、半導体チップ２は、ボンディングワイヤ１３を介して、リード６と電気的に接続されている。
以上のように、アイランド５およびリード６の各下面が、樹脂パッケージ４の裏面で露出している。そのため、半導体装置１は、配線基板への表面実装が可能である。
そして、各リード６には、その下面側から窪み、辺７を有する側面において開放される凹部１２が形成されている。この凹部１２に樹脂パッケージ４の材料が入り込んでいることにより、各リード６の凹部１２が形成されている部分は、その上下両側から樹脂パッケージ４に挟持されている。これにより、各リード６と樹脂パッケージ４との接合強度の向上を図ることができる。その結果、樹脂パッケージ４からのリード６の脱落を防止することができる。
なお、凹部１２が辺７を有する側面において開放されているので、樹脂パッケージ４の材料を凹部１２に確実に入り込ませることができる。
また、凹部１２が底面視半円形状に形成されているので、その円弧のあらゆる半径方向におけるリード６と樹脂パッケージ４との接合強度を増すことができる。
図３は、参考例に係る半導体装置の底面図である。図３において、図１に示す各部に相当する部分には、それらの各部に付した参照符号と同一の参照符号を付している。そして、以下では、図３に示す構成について、図１に示す構成との相違点のみを説明し、同一の参照符号を付した各部の説明を省略する。
図３に示す半導体装置３１では、各リード６に、その下面側から窪み、辺７を有する側面において開放される底面視直角三角形状の凹部３２が形成されている。凹部３２には、樹脂パッケージ４の材料が入り込んでいる。凹部３２は、たとえば、ケミカルエッチングまたは潰し加工により形成することができる。
この構成においても、各リード６と樹脂パッケージ４との接合強度の向上を図ることができる。その結果、樹脂パッケージ４からのリード６の脱落を防止することができる。
図４は、本発明の第２の実施形態に係る半導体装置の底面図である。図４において、図１に示す各部に相当する部分には、それらの各部に付した参照符号と同一の参照符号を付している。そして、以下では、図４に示す構成について、図１に示す構成との相違点のみを説明し、同一の参照符号を付した各部の説明を省略する。
図４に示す半導体装置４１では、各リード６における辺８を有する部分に、その辺８に沿う方向の全幅にわたって、各リード６の下面側から窪む凹溝４２が形成されている。
この構成によれば、凹部１２および凹溝４２に樹脂パッケージ４の材料が入り込むので、各リード６と樹脂パッケージ４との接合強度のさらなる向上を図ることができる。
図５は、本発明の第３の実施形態に係る半導体装置の底面図である。図５において、図１に示す各部に相当する部分には、それらの各部に付した参照符号と同一の参照符号を付している。そして、以下では、図５に示す構成について、図１に示す構成との相違点のみを説明し、同一の参照符号を付した各部の説明を省略する。
図５に示す半導体装置５１では、各リード６に、その下面側から窪み、各辺７，８，９を有する側面において開放される底面視半円形状の凹部１２，５２，５３が形成されている。
この構成によれば、凹部１２，５２，５３に樹脂パッケージ４の材料が入り込むので、各リード６と樹脂パッケージ４との接合強度のさらなる向上を図ることができる。
図６は、本発明の第４の実施形態に係る半導体装置の底面図である。図６において、図１に示す各部に相当する部分には、それらの各部に付した参照符号と同一の参照符号を付している。そして、以下では、図６に示す構成について、図１に示す構成との相違点のみを説明し、同一の参照符号を付した各部の説明を省略する。
図６に示す半導体装置６１では、各リード６に、図１に示す凹部１２よりも大きいサイズの底面視半円形状の凹部６２が形成されている。凹部６２は、その下面側から窪み、辺７を有する側面において開放されている。そして、凹部６２の底面視における面積は、リード６の下面の全面積の約１／２である。
凹部６２の底面視における面積がリード６の下面の全面積の１／２以下であれば、リード６と樹脂パッケージ４との接合強度の向上を図ることができながら、リード６における相対的に厚い部分にボンディングワイヤ１３を接合させることができる。さらに、配線基板に対するリード６の接触面積を十分確保することができる。
図７は、本発明の第５の実施形態に係る半導体装置の底面図である。図７において、図１に示す各部に相当する部分には、それらの各部に付した参照符号と同一の参照符号を付している。そして、以下では、図７に示す構成について、図１に示す構成との相違点のみを説明し、同一の参照符号を付した各部の説明を省略する。
図７に示す半導体装置７１では、アイランド５に、その下面側から窪み、底面視で、アイランド５の２本の対角線に沿って延びる溝状の凹部７２が形成されている。凹部７２には、樹脂パッケージ４の材料が入り込んでいる。凹部７２は、たとえば、ケミカルエッチングまたは潰し加工により形成することができる。
凹部７２に樹脂パッケージ４の材料が入り込んでいることにより、アイランド５の凹部７２が形成されている部分は、その上下両側から樹脂パッケージ４に挟持されている。これにより、アイランド５と樹脂パッケージ４との接合強度の向上を図ることができる。その結果、樹脂パッケージ４からのアイランド５の脱落を防止することができる。
以上、本発明の第１〜第５の実施形態および参考例に係る形態について説明したが、第１〜第５の実施形態および参考例に係る形態が適当に組み合わされて実施されてもよい。たとえば、第１の実施形態と第３の実施形態とが組み合わされることにより、図５に示す３つの凹部１２，５２，５３のうちの１つまたは２つが底面視半円形状に形成され、残りが底面視直角三角形状に形成されていてもよい。また、参考例に係る形態と第２の実施形態とが組み合わされることにより、各リード６に、図３に示す底面視直角三角形状の凹部３２と、図４に示す凹溝４２とが形成されていてもよい。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能で
ある。
この明細書および図面の記載から、特許請求の範囲に記載した発明以外にも、以下のような特徴が抽出され得る。
項１．半導体チップと、前記半導体チップが上面に接合されるアイランドと、前記アイランドの周囲に配置されるリードと、前記半導体チップの表面と前記リードの上面との間に架設されるボンディングワイヤと、前記半導体チップ、前記アイランド、前記リードおよび前記ボンディングワイヤを一括して封止する樹脂パッケージとを含み、前記アイランドの下面および前記リードの下面が前記樹脂パッケージの裏面で露出しており、前記リードに、下面側から窪み、その側面において開放される凹部が形成されている、半導体装置。
この半導体装置では、半導体チップが接合（ダイボンディング）されるアイランドおよび半導体チップとボンディングワイヤにより電気的に接続されるリードの各下面が、それらを一括して封止する樹脂パッケージの裏面で露出している。そのため、前記半導体装置は、配線基板への表面実装が可能である。
そして、リードには、その下面側から窪み、側面において開放される凹部が形成されている。この凹部に樹脂パッケージの材料が入り込むことにより、リードの周縁部の一部は、その上下両側から樹脂パッケージに挟持される。これにより、リードと樹脂パッケージとの接合強度の向上を図ることができる。その結果、樹脂パッケージからのリードの脱落を防止することができる。
項２．前記凹部は、底面視で円弧状をなす部分を有している、項１に記載の半導体装置。
この半導体装置では、その円弧状のあらゆる半径方向におけるリードと樹脂パッケージとの接合強度を増すことができる。
たとえば、リードの側面が樹脂パッケージの側面で露出する構成の場合に、凹部がその露出する側面で開放されるように形成されると、樹脂パッケージの形成のための成形金型により凹部が閉塞され、樹脂パッケージの材料が凹部に入り込まないおそれがある。そこで、項３に記載の半導体装置が採用されることが好ましい。
項３．前記凹部は、前記リードにおける前記アイランドと対向する側面で開放されている、項１または２に記載の半導体装置。
この半導体装置では、凹部が成形金型により閉塞されないので、樹脂パッケージの材料を凹部に確実に入り込ませることができる。これにより、リードと樹脂パッケージとの接合強度を確実に向上させることができる。
項４．前記アイランドは、底面視で四角形状をなし、前記リードは、底面視で、前記アイランドの四辺とそれぞれ対向する部分に配置され、その対向する辺と平行な辺を有する形状に形成されている、項１〜３のいずれか一項に記載の半導体装置。
この場合、各リードにおけるアイランドの各辺と対向する辺を有する側面で凹部が開放されていることが好ましい。これにより、樹脂パッケージの材料を各リードの凹部に確実に入り込ませることができるので、各リードと樹脂パッケージとの接合強度を確実に向上させることができる。
項５．前記凹部の底面視における面積が前記リードの下面の全面積の１／２以下である、項１〜４のいずれか一項に記載の半導体装置。
このような凹部のサイズであれば、リードと樹脂パッケージとの接合強度の向上を図ることができながら、リードにおける相対的に厚い部分にボンディングワイヤを接合させることができる。さらに、配線基板に対するリードの接触面積を十分確保することができる。
項６．前記リードは、前記樹脂パッケージの側面で露出する側面を有し、前記リードにおけるその露出する側面に沿う部分に、当該側面に沿う方向における全幅にわたって、前記リードの下面側から窪む凹溝が形成されている、項１〜５のいずれか一項に記載の半導体装置。
この凹溝にも樹脂パッケージの材料が入り込むので、リードと樹脂パッケージとの接合強度のさらなる向上を図ることができる。
図１は、本発明の第１の実施形態に係る半導体装置の底面図である。 図２は、図１に示す半導体装置を切断線II−IIで切断したときの模式的な断面図である。 図３は、参考例に係る半導体装置の底面図である。 図４は、本発明の第２の実施形態に係る半導体装置の底面図である。 図５は、本発明の第３の実施形態に係る半導体装置の底面図である。 図６は、本発明の第４の実施形態に係る半導体装置の底面図である。 図７は、本発明の第５の実施形態に係る半導体装置の底面図である。
符号の説明
１ 半導体装置
２ 半導体チップ
４ 樹脂パッケージ
５ アイランド
６ リード
１２ 凹部
１３ ボンディングワイヤ
３１ 半導体装置
３２ 凹部
４１ 半導体装置
４２ 凹溝
５１ 半導体装置
５２ 凹部
５３ 凹部
６１ 半導体装置
６２ 凹部

Claims (10)

  1. 半導体チップと、
    前記半導体チップが上面に接合されるアイランドと、
    前記アイランドの周囲に配置されるリードと、
    前記半導体チップの表面と前記リードの上面との間に架設されるボンディングワイヤと、
    前記半導体チップ、前記アイランド、前記リードおよび前記ボンディングワイヤを一括して封止する樹脂パッケージとを含み、
    前記アイランドの下面および前記リードの下面が前記樹脂パッケージの裏面で露出しており、
    前記アイランドは、当該アイランドの下面における各辺が、前記樹脂パッケージの各辺と平行にならないように形成され、
    前記リードは、底面視において、前記アイランドの下面における一辺と平行に対向するように形成された一辺を有する対向側面と、当該リードの下面側から底面視円弧状に窪み、前記対向側面において開放されるように形成された脱落防止部とを含み、
    前記樹脂パッケージの樹脂は、前記底面視円弧状の前記脱落防止部に入り込んでいる、半導体装置。
  2. 前記アイランドの下面における各辺は、底面視における前記樹脂パッケージの対角線と直交するように形成されている、請求項１に記載の半導体装置。
  3. 前記リードは、前記樹脂パッケージの辺と平行になるように形成された辺をさらに含む、請求項１または２に記載の半導体装置。
  4. 前記リードは、前記樹脂パッケージの辺に平行になるように形成された２つの辺をさらに含む、請求項１または２に記載の半導体装置。
  5. 前記リードは、前記樹脂パッケージの側面で露出する側面を含む、請求項１〜４のいずれか一項に記載の半導体装置。
  6. 前記リードは、前記樹脂パッケージの角部にそれぞれ形成され、
    互いに隣り合う２つの前記リードは、それぞれ互いに平行な辺を含む、請求項１〜５のいずれか一項に記載の半導体装置。
  7. 前記樹脂パッケージの対角線方向で互いに対向する２つの前記リードは、当該対角線方向で対向する各前記対向側面が互いに平行になるように形成されている、請求項６に記載の半導体装置。
  8. 前記樹脂パッケージは、底面視で四角形状に形成されている、請求項１〜７のいずれか一項に記載の半導体装置。
  9. 前記アイランドは、底面視で四角形状に形成されている、請求項１〜８のいずれか一項に記載の半導体装置。
  10. 前記アイランドは、正方形である、請求項９に記載の半導体装置。
JP2008326113A 2008-12-22 2008-12-22 半導体装置 Active JP5649277B2 (ja)

Priority Applications (12)

Application Number Priority Date Filing Date Title
JP2008326113A JP5649277B2 (ja) 2008-12-22 2008-12-22 半導体装置
PCT/JP2009/006548 WO2010073497A1 (ja) 2008-12-22 2009-12-02 半導体装置
US13/141,222 US8502359B2 (en) 2008-12-22 2009-12-02 Semiconductor device
KR1020117017108A KR101647863B1 (ko) 2008-12-22 2009-12-02 반도체 장치
CN2009901006313U CN202285233U (zh) 2008-12-22 2009-12-02 半导体装置
US13/930,670 US8742552B2 (en) 2008-12-22 2013-06-28 Semiconductor device
US14/257,217 US9035436B2 (en) 2008-12-22 2014-04-21 Semiconductor device
US14/637,565 US9337128B2 (en) 2008-12-22 2015-03-04 Semiconductor device
US15/093,825 US9607932B2 (en) 2008-12-22 2016-04-08 Semiconductor device
US15/449,117 US9887150B2 (en) 2008-12-22 2017-03-03 Semiconductor device
US15/629,243 US9793195B1 (en) 2008-12-22 2017-06-21 Semiconductor device
US15/856,021 US10014241B2 (en) 2008-12-22 2017-12-27 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008326113A JP5649277B2 (ja) 2008-12-22 2008-12-22 半導体装置

Publications (2)

Publication Number Publication Date
JP2010147421A JP2010147421A (ja) 2010-07-01
JP5649277B2 true JP5649277B2 (ja) 2015-01-07

Family

ID=42287156

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008326113A Active JP5649277B2 (ja) 2008-12-22 2008-12-22 半導体装置

Country Status (5)

Country Link
US (8) US8502359B2 (ja)
JP (1) JP5649277B2 (ja)
KR (1) KR101647863B1 (ja)
CN (1) CN202285233U (ja)
WO (1) WO2010073497A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5649277B2 (ja) 2008-12-22 2015-01-07 ローム株式会社 半導体装置
US9530167B2 (en) * 2011-08-12 2016-12-27 Facebook, Inc. Coefficients attribution for different objects based on natural language processing
US9269690B2 (en) * 2013-12-06 2016-02-23 Nxp B.V. Packaged semiconductor device with interior polygonal pads
JP6857035B2 (ja) * 2017-01-12 2021-04-14 ローム株式会社 半導体装置
US10535812B2 (en) * 2017-09-04 2020-01-14 Rohm Co., Ltd. Semiconductor device
JP6652117B2 (ja) 2017-11-29 2020-02-19 日亜化学工業株式会社 樹脂パッケージおよび発光装置
CN108807329A (zh) * 2018-05-02 2018-11-13 泰州友润电子科技股份有限公司 一种便于封装加工的多载型引线框架

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH686325A5 (de) 1992-11-27 1996-02-29 Esec Sempac Sa Elektronikmodul und Chip-Karte.
JPH08222663A (ja) 1995-02-13 1996-08-30 Calsonic Corp ヒートシンク
JPH08222683A (ja) * 1995-02-17 1996-08-30 Hitachi Cable Ltd 半導体装置用リードフレームおよび半導体装置
JP4390317B2 (ja) * 1999-07-02 2009-12-24 株式会社ルネサステクノロジ 樹脂封止型半導体パッケージ
CN1321455C (zh) 2001-04-13 2007-06-13 雅马哈株式会社 半导体器件和封装及其制造方法
JP3909575B2 (ja) * 2002-01-22 2007-04-25 ヤマハ株式会社 半導体素子及びその製造方法
US6524886B2 (en) * 2001-05-24 2003-02-25 Advanced Semiconductor Engineering Inc. Method of making leadless semiconductor package
TWI338358B (en) 2003-11-19 2011-03-01 Rohm Co Ltd Method of fabricating lead frame and method of fabricating semiconductor device using the same, and lead frame and semiconductor device using the same
JP4330980B2 (ja) * 2003-11-19 2009-09-16 ローム株式会社 リードフレームの製造方法およびそれを用いた半導体装置の製造方法、ならびにリードフレームおよびそれを用いた半導体装置
US6984878B2 (en) * 2004-05-24 2006-01-10 Advanced Semiconductor Engineering, Inc. Leadless leadframe with an improved die pad for mold locking
JP4980600B2 (ja) * 2005-09-27 2012-07-18 旭化成エレクトロニクス株式会社 磁気センサ
US7741704B2 (en) * 2006-10-18 2010-06-22 Texas Instruments Incorporated Leadframe and mold compound interlock in packaged semiconductor device
US7821113B2 (en) * 2008-06-03 2010-10-26 Texas Instruments Incorporated Leadframe having delamination resistant die pad
JP5649277B2 (ja) * 2008-12-22 2015-01-07 ローム株式会社 半導体装置
JP5220714B2 (ja) * 2009-09-18 2013-06-26 セイコーインスツル株式会社 樹脂封止型半導体装置及びその製造方法

Also Published As

Publication number Publication date
US8742552B2 (en) 2014-06-03
US9887150B2 (en) 2018-02-06
JP2010147421A (ja) 2010-07-01
US20150179554A1 (en) 2015-06-25
US9793195B1 (en) 2017-10-17
US8502359B2 (en) 2013-08-06
US9035436B2 (en) 2015-05-19
US20140225243A1 (en) 2014-08-14
US9607932B2 (en) 2017-03-28
US20180122726A1 (en) 2018-05-03
KR101647863B1 (ko) 2016-08-11
US20170179006A1 (en) 2017-06-22
US9337128B2 (en) 2016-05-10
CN202285233U (zh) 2012-06-27
KR20110102917A (ko) 2011-09-19
US20170287817A1 (en) 2017-10-05
US20120018896A1 (en) 2012-01-26
US10014241B2 (en) 2018-07-03
WO2010073497A1 (ja) 2010-07-01
US20130285250A1 (en) 2013-10-31
US20160225700A1 (en) 2016-08-04

Similar Documents

Publication Publication Date Title
JP5649277B2 (ja) 半導体装置
JP6607887B2 (ja) 半導体装置
US7687893B2 (en) Semiconductor package having leadframe with exposed anchor pads
KR20180046990A (ko) 비대칭 칩 스택들을 가지는 반도체 패키지
KR20150113362A (ko) 얇은 두께의 적층 패키지
JP2013066021A5 (ja)
TWI655737B (zh) 包含複數個堆疊晶片之半導體封裝
JP6092645B2 (ja) 半導体装置
JP2007141947A (ja) 半導体装置およびその製造方法
JP2013030568A (ja) 半導体装置
CN217825516U (zh) 一种芯片封装体及电子装置
CN210245074U (zh) 印制线路板及固态硬盘
KR100826976B1 (ko) 플래나 스택 패키지
JP2010153651A5 (ja)
KR20100050981A (ko) 반도체 패키지 및 이를 이용한 스택 패키지
US9293399B2 (en) Semiconductor device and electronic unit provided with the same
JP5283946B2 (ja) 半導体装置およびそれに用いる複合リードフレーム
JP2005340245A (ja) 半導体装置及び実装基板

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100630

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140129

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140626

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140905

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20140916

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141111

R150 Certificate of patent or registration of utility model

Ref document number: 5649277

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250