JP5639063B2 - 横方向成長半導体ナノワイヤの製造方法とその方法により得られたトランジスタ - Google Patents

横方向成長半導体ナノワイヤの製造方法とその方法により得られたトランジスタ Download PDF

Info

Publication number
JP5639063B2
JP5639063B2 JP2011530535A JP2011530535A JP5639063B2 JP 5639063 B2 JP5639063 B2 JP 5639063B2 JP 2011530535 A JP2011530535 A JP 2011530535A JP 2011530535 A JP2011530535 A JP 2011530535A JP 5639063 B2 JP5639063 B2 JP 5639063B2
Authority
JP
Japan
Prior art keywords
nanowire
semiconductor
growth
nanowires
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011530535A
Other languages
English (en)
Other versions
JP2012505538A (ja
Inventor
イ カバロッカス ペレ ロカ
イ カバロッカス ペレ ロカ
リンウェイ ユ
リンウェイ ユ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Centre National de la Recherche Scientifique CNRS
Original Assignee
Centre National de la Recherche Scientifique CNRS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Centre National de la Recherche Scientifique CNRS filed Critical Centre National de la Recherche Scientifique CNRS
Publication of JP2012505538A publication Critical patent/JP2012505538A/ja
Application granted granted Critical
Publication of JP5639063B2 publication Critical patent/JP5639063B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82B—NANOSTRUCTURES FORMED BY MANIPULATION OF INDIVIDUAL ATOMS, MOLECULES, OR LIMITED COLLECTIONS OF ATOMS OR MOLECULES AS DISCRETE UNITS; MANUFACTURE OR TREATMENT THEREOF
    • B82B1/00—Nanostructures formed by manipulation of individual atoms or molecules, or limited collections of atoms or molecules as discrete units
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02653—Vapour-liquid-solid growth
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/24—Vacuum evaporation
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B11/00—Single-crystal growth by normal freezing or freezing under temperature gradient, e.g. Bridgman-Stockbarger method
    • C30B11/04—Single-crystal growth by normal freezing or freezing under temperature gradient, e.g. Bridgman-Stockbarger method adding crystallising materials or reactants forming it in situ to the melt
    • C30B11/08—Single-crystal growth by normal freezing or freezing under temperature gradient, e.g. Bridgman-Stockbarger method adding crystallising materials or reactants forming it in situ to the melt every component of the crystal composition being added during the crystallisation
    • C30B11/12—Vaporous components, e.g. vapour-liquid-solid-growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/08—Germanium
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/52—Alloys
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/60—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape characterised by shape
    • C30B29/605—Products containing multiple oriented crystallites, e.g. columnar crystallites
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B9/00—Single-crystal growth from melt solutions using molten solvents
    • C30B9/04—Single-crystal growth from melt solutions using molten solvents by cooling of the solution
    • C30B9/08—Single-crystal growth from melt solutions using molten solvents by cooling of the solution using other solvents
    • C30B9/10—Metal solvents
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/024—Group 12/16 materials
    • H01L21/02403—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02414—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02603—Nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02645—Seed materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7853—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the body having a non-rectangular crossection
    • H01L29/7854—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the body having a non-rectangular crossection with rounded corners
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20—Carbon compounds, e.g. carbon nanotubes or fullerenes
    • H10K85/221—Carbon nanotubes

Description

本発明はナノワイヤを製造する方法、その方法により得られた半導体ナノワイヤに基づく電子デバイスを製造する方法、及び同様にその方法により得られた半導体ナノワイヤに基づくトランジスタに関する。
より詳細には、本発明はプラズマ助長化学気相蒸着（ＰＥＣＶＤ）と熱アニールにより、すなわち液相プロセスとは対照的に「ドライ」プロセスによりシリコンナノワイヤを製造する方法に関する。本発明の方法は、形状（直線かコイル状か）、大きさ、及び／又は長さ等の形態学的特性が管理されたナノワイヤの製造を可能にする。
本発明はまた、例えばトランジスタ及びコネクタを製造するためのマイクロ及びナノ電子用途へのそのようなシリコンナノワイヤの使用に関する。
近年、カーボンナノチューブ、シリコンナノワイヤ、及びシリコンナノスティックのような非常に小さなサイズの規則構造を製造することは知られている。
例えば特許文献１は金属触媒が堆積されたナノポーラス母材からカーボンナノワイヤを製造する方法を述べている。カーボンナノワイヤは結晶基板の表面に垂直にエピタキシャル成長する。
特許文献２も気相−液相−固相（ＶＬＳ）法を用いたシリコンナノワイヤ又はナノスティックの製造を述べている。この方法では、アルミ基板に中空孔がエッチングされ、孔の底に金属触媒が堆積され、次いでシリコンナノワイヤを成長させ、これらのナノワイヤは、導線又はマイナス 真性 マイナス（ＮＩＮ）又はプラス 真性 プラス（ＰＩＰ）型電子接合を作るために成長中に選択的にドープされてもよい。やはりナノワイヤは同様に基板表面に垂直に成長する。そのようなナノワイヤを使用するための解決策はこれらのナノワイヤを表面に横方向に成長させ、次いでそれらを別の基板に転写してそれらを例えばサンプル表面に形成された二つの電気接点の間に配置することにある。
ナノチューブとナノワイヤは、それらの導電率がマイクロメータ又はサブマイクロメータサイズの構造の導電率より数ケタ大きい可能性があることを考えれば、特に好都合な電気特性を示す。
それらの先行文献に述べられる技術により得られたナノワイヤは触媒が堆積される表面に垂直に成長する。従って、基板の表面に平行なワイヤを得るためには前記表面に平行な穴を形成し、その穴の底に触媒を堆積させる必要がある（特許文献２参照）。
それにもかかわらず、ＶＬＳ法は、それらが複数のステップと複数の異なる技術を必要とするので複雑である。ある方法は概ね以下のステップを実施することにより行われる。すなわち、１）基板を洗浄するステップ、２）触媒を例えば蒸着により堆積するステップ、３）ドロップレットを形成するために蒸着された層を炉の中でアニールするステップ、４）触媒付き基板をＣＶＤチャンバに移送するステップ、及び５）触媒を触媒ドロップの溶融温度より高い温度のガス、例えばシランに曝すことによりナノワイヤを成長させるステップである。それらのステップのいくつかは高温（Ｔ＞６００℃）を必要とする。さらに、それらの工程の全てと種々のステップ間のサンプル搬送はマイクロメータ又はナノメータサイズの埃による汚染を避けるためにクリーンルームで行わねばならない。さらに、触媒は空気に曝されると少なくとも部分的に酸化される。
それらのＶＬＳ法は一般的に長時間を要しかつ高価であり、多数のステップと技術が関係することを考えれば、再現性の問題を生じる可能性がある。さらに、それらの方法は垂直方向（基板表面に直角方向）の成長をもたらし、これは電気接続部を形成するためのナノワイヤの用途にはあまり好都合ではない。特許文献１、２に述べられるナノワイヤの水平方向成長の唯一の例はＡｌ２Ｏ３の特定の多孔質母材の使用に基づいている。
さらに、微細電子部品、フラットパネルディスプレー、及び太陽電池の製造に使用されるプラズマ助長化学気相蒸着（ＰＥＣＶＤ）が関与する薄層の堆積及びエッチングの方法は知られている。
プラズマ法は、制御された温度と圧力において真空チャンバ内で行われ、迅速であり、非常に良好な均一性が非常に大きい面積にわたり得られるという利点を有する。プラズマを作るガス組成、圧力、及び温度・・・に関する条件の関数として堆積層の結晶構造を制御することも可能である。このように、アモルファス、多結晶、マイクロ結晶、又はナノ結晶、・・・状態のシリコン層の堆積の方法も知られている。これらの層は続いて、サブミクロン構造を製造するための既知のフォトリソグラフフィックなマスキング及び露光法を用いて選択的にエッチングされてもよい。それにもかかわらず、フォトリソグラフィーは光学的回折限界により制限され、それらの技術を用いてナノメータ寸法構造を製造することは困難である。
D. Pribat他、仏国特許第２８６０７８０号明細書 D. Pribat他、仏国特許第２８８８０４１号明細書
本発明の目的はそれらの欠陥を修復することであり、より詳細には、発明は金属酸化物層を含む基板上に半導体ナノワイヤを製造する方法を提供する。
本発明によれば、前記方法は、
ａ）金属酸化物層を還元して金属酸化物層の表面上に半径（Ｒｍ）の金属ナノドロップを形成するのに適した時間ｔの間出力Ｐの水素プラズマを金属酸化物層に照射するステップと、
ｂ）金属ナノドロップを含む金属酸化物層上の半導体材料の薄層の低温プラズマ支援蒸着（plasma-assisted deposition）のステップであって、前記層が金属ナノドロップを被覆するのに適した厚さ（Ｈａ）を有するステップと、
ｃ）金属ナノドロップ（３）の溶融温度以上の温度Ｔにおいて真空下で熱アニールして金属ナノドロップから薄層として堆積された半導体材料の触媒作用により半導体ナノワイヤの横方向成長を促進するステップと
を含む。
本発明の一つの実施態様において、薄層として堆積される半導体材料はシリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、炭素（Ｃ）、又はこれらの材料の合金（ＳｉＧｅ、ＳｉＣ、又はＳｉＧｅＣ）から選択され、前記半導体材料はアモルファス、微結晶又は多結晶の形で堆積される。
好ましい実施態様において、本発明はシリコンナノワイヤを製造する方法を提供し、堆積層の材料は厚さ（Ｈａ）を有する水素化アモルファスシリコン（ａ−Ｓｉ：Ｈ）である。
本発明のもう一つの実施態様において、発明はカーボンナノワイヤを製造する方法を提供し、堆積層の材料は厚さ（Ｈａ）を有する水素化アモルファスカーボン（ａ−Ｃ：Ｈ）である。
本発明のナノワイヤ製造方法の好ましい実施態様において、金属酸化物はインジウム酸化物（ＩｎＯ）、錫酸化物（ＳｎＯ２）、亜鉛酸化物（ＺｎＯ）、インジウム錫合金酸化物（ＩＴＯ）、又はＺｎＯ／ＩＴＯ又はＺｎＯ／ＳｎＯ２の多層系である。
本発明の特定の実施態様において、金属ナノドロップの半径（Ｒｍ）は既知であり、半導体層の堆積時間は堆積層の厚さ（Ｈａ）と半径（Ｒｍ）の所定の比ηを得るように決定され、比ηはナノワイヤの横方向成長を保証するのに適している。
本発明の好ましい実施態様において、ナノワイヤの形態がナノワイヤの直径の１０倍ないしナノワイヤの直径の１００倍を超える範囲の長さにわたり直線であるように比ηは１に等しくなるように調整される。
好ましい実施態様において、本発明のナノワイヤ製造方法は金属酸化物層を局部的にマスキングして電極を形成するステップを含み、ナノワイヤの成長は二つの電極間で行われる。
本発明の特定の実施態様において、ナノワイヤ製造方法は熱アニールステップｃ）中に誘導手段を形成するステップを含み、半導体ナノワイヤの横方向成長は所定の経路に従った前記誘導手段に沿って誘導される。
好ましい実施態様において、誘導手段を形成するステップは半導体材料のチャンネルを形成することにあり、前記チャンネルは前記誘導手段を形成する。
好ましい実施態様において、半導体材料のチャンネルの直径は金属ナノドロップの直径に実質的に等しい。
好ましい実施態様において、誘導手段を形成するステップは基板上に段差を形成することにあり、前記段差は側壁を有し、前記誘導手段を形成する。
好ましい実施態様において、ナノワイヤ製造方法は、ステップａ）とステップｂ）の間に誘電体材料層を堆積するステップと、その後に前記誘電体材料層をエッチングして前記誘電体材料層に前記段差を形成するステップが続く。
好ましい実施態様において、ナノワイヤを製造する方法は、ステップｂ）とステップｃ）の間に半導体材料の薄層上にへりを形成する工程ｂ’）を含み、前記工程ｂ’）はイオンエッチングにより行われ、各へりは半導体材料の薄層に広がって前記誘導手段を形成する。
本発明の方法は、ナノワイヤの方向と形状を制御し、例えば一方の電極から他方の電極まで基板上に直接成長させることを可能にする。完全に真直ぐなナノワイヤを含む何れの所望形状のナノワイヤも得ることが可能である。
本発明は平面表面だけでなく、如何なる３次元物品の表面にも半導体ナノワイヤを成長させることが可能であり、従って結晶シリコンナノワイヤの３次元機能回路網を設計及び製造することを可能にする。これは３Ｄ集積回路及びナノ電子機械システムでの応用に通じる。
本発明はまた基板を有する電子デバイスを製造する方法を提供する。
本発明によれば、前記方法は、
ｄ）前記基板上に金属酸化物層を形成して半導体ナノワイヤの成長を開始する領域を定めるステップと、
ｅ）半導体ナノワイヤの成長のための一つ以上の誘導手段を形成するステップであって、各誘導手段が前記半導体ナノワイヤ成長開始領域を、半導体ナノワイヤ成長終了領域に接続して機能経路を定めるステップと、
ｆ）ステップａ）、ｂ）、及びｃ）の適用において一つ以上の半導体ナノワイヤを製造してステップｃ）中に個々の誘導手段に沿って半導体ナノワイヤの誘導成長を実施するステップであって、各半導体ナノワイヤが前記半導体ナノワイヤ成長開始領域においてその成長を開始し、その成長を前記半導体ナノワイヤ成長終了領域まで継続するステップと
を含む。
特定の実施態様において、ステップｅ）において、基板上の誘電体材料層と金属酸化物層を堆積するステップがステップａ）とｂ）の間に行われ、誘電体材料層を堆積するこのステップの後に前記誘電体材料をエッチングして前記誘電体材料層内に段差を形成するステップが続き、前記段差は半導体ナノワイヤの成長のための誘導手段を形成する。
本発明はまた本発明の方法により得られた一つ以上の半導体ナノワイヤに基づくトランジスタを提供し、ナノワイヤの一つは前記トランジスタのソース、ドレイン、及びゲート間に半導体接続部を形成するのに適し、誘電体層により前記ナノワイヤから分離された前記ゲートを介して制御が行われる。
特定の実施態様において、トランジスタはナノワイヤの３次元回路網を備える。
好都合には、還元性プラズマと堆積プラズマは高周波（ＲＦ）型低温プラズマである。
本発明はまた、以下の説明から明らかとなる特徴であって、単独又は何れかの技術的に可能な組合せで考えるべき特徴に関する。
説明は非限定的例として与えられ、以下の添付図面を参照すればどのように発明を実施できるかについて一層の理解を与えるのに役立つ。
本発明のナノワイヤ製造方法の第１のステップａ）を示す。 本発明のナノワイヤ製造方法の第２のステップｂ）を示す。 本発明のナノワイヤ製造方法の第３のステップｃ）を示す。 本発明の実施例で得られたナノワイヤの走査型電子顕微鏡（ＳＥＭ）により得られた写真である。 本発明のもう一つの実施例で得られた準直線ナノワイヤの走査型電子顕微鏡（ＳＥＭ）により得られた写真である。 ないし 本発明の方法の種々の実施例を用いて得られた種々の形態と直径のナノワイヤのＳＥＭ写真である。 二つの導電トラック間にシリコンナノワイヤを含む電子構造のＳＥＭ写真である。 二つのＩＴＯ電極間にアモルファスシリコン層を備える電子接続部に対する電流−電圧曲線である。 挿入図に示される接続部のコンダクタンスと共に二つのＩＴＯ電極間にナノワイヤを備える電子接続部に対する電流−電圧曲線である。 トランジスタのドレインとソース間にナノワイヤに基づく半導体接続部を含む薄膜ナノメータトランジスタのＳＥＭ写真である（右には略式平面図で示される）。 トランジスタ内に半導体接続部を形成するナノワイヤの断面図であり、半導体ナノワイヤはトランジスタのゲートを形成するＳｉＮｘ層とアルミ層により囲まれる。 様々のドレイン−ソース電圧に対する半導体ナノワイヤに基づくトランジスタに対する電流−電圧曲線を示す。 第１の誘導横方向成長法により得られたナノワイヤのＳＥＭ写真である。 この第１の誘導横方向成長法の基となる原理を示す図である。 第２の誘導横方向成長法により得られたナノワイヤの二つのＳＥＭ写真を示す。 この第２の誘導横方向成長法の基となる原理を示す図である。 第３の誘導横方向成長法により得られたナノワイヤのＳＥＭ写真である。 この第３の誘導横方向成長法の基となる原理を示す図である。 発明の第２の誘導横方向成長法を用いて得られたＴＦＴ／ＦＥＴトランジスタの図である。 及び 電子デバイスのナノワイヤのそれぞれのＳＥＭ写真である。
図１は発明に従って半導体ナノワイヤを作成する種々のステップが実行されるＰＥＣＶＤ反応器の図である。
反応器は真空チャンバ６、電気的に接地されたサンプルホルダ７、及びインピーダンス整合回路（図には示されず）によりＲＦ電極７’に接続されたＲＦ発振器８を備える。真空チャンバ６はチャンバ内に真空を達成するためのポンプ手段１０と、プラズマを形成するためのガス注入手段９とに接続される。
基板１は支持プレート上に堆積された導電性酸化物（又は金属酸化物）の薄層２を備える。光起電応用において、薄層２は好ましくは透明導電性酸化物（ＴＣＯ）である。そのような環境の下で、透明導電性酸化物は好ましくはインジウム酸化物（Ｉｎ２Ｏ３）、錫酸化物（ＳｎＯ２）、インジウム酸化物と錫酸化物の組合せ（ＩＴＯ）、亜鉛酸化物（ＺｎＯ）、又はこれらの種々の金属酸化物の組合せである。例として、支持体は熱アニールステップの温度に耐えるのに適したガラス、又は結晶シリコンのプレートである。ある実施例において、金属酸化物（ＳｎＯ２）層２の厚さは１００ナノメータ（ｎｍ）台の厚さを有する。基板１はＲＦ型プラズマ堆積反応器（１３．５６メガヘルツ（ＭＨｚ）で動作する）のサンプルホルダ７上に置かれる。サンプルホルダ７はプラズマチャンバ６の電極の一方を構成する。ＲＦ電極７’はサンプルホルダ７の上方に置かれる。プラズマチャンバ６内部の真空を達成した後、水素プラズマ１１を形成するためにガス状水素（Ｈ２）が導入される。水素プラズマ１１はＴＣＯを還元し、それにより、金属酸化物層の表面上に金属ドロップレット３を形成する。
ＴＣＯ層２の表面を還元することにより得られた金属ドロップレット３の半径（Ｒｍ）はプラズマ１１の密度又は出力、照射時間、及び温度に依存する。この半径Ｒｍは反応器の種々のパラメータの関数、詳細には還元プラズマの持続時間の関数として較正されてもよい。
ある実施例において、水素（Ｈ２）プラズマ処理はＩＴＯ層２を含む基板１に対して行われる。これはＩＴＯ層の表面上にインジウムドロップレット３を作り出す。例として、実験条件は以下の通りであってもよい。すなわち、水素（Ｈ２）圧力１０００ミリトル（ｍＴｏｒｒ）、プラズマの出力２ワット（Ｗ）（≒２５ミリワット／平方センチメートル（Ｗ／ｃｍ２））、基板温度Ｔｓｕｂ＝３００℃、ＲＦ電極温度ＴＲＦ＝２００℃、及び暴露処理時間は１分（ｍｉｎ）である。
このようにして得られた金属インジウムドロップレット３はＩＴＯ層の表面上で約３０ｎｍの直径を呈する。
図２はナノワイヤ作成法の第２のステップｂ）に対応する。
基板１は、触媒金属ドロップレット３がその上に形成されるものであって、プラズマチャンバ６内に真空の下に維持される。触媒は従って空気に曝されない。次いで新しいキャリアガス、すなわちシラン（ＳｉＨ４）が導入される。その後にシランプラズマ１２が当てられ、これは、還元を施された基板上、すなわち金属酸化物層２と金属ドロップレット３の上に水素化アモルファスシリコン（ａ−Ｓｉ：Ｈ）の薄層４を堆積する働きをする。シランプラズマ１２は、堆積層４の厚さＨａが金属ドロップレット３を十分被覆したときに遮断される。材料層の堆積速度は、厚さＨａを堆積時間の関数として制御できるように反応器に対して較正されてもよい。この実施例において、アモルファスシリコン層４の厚さは０．０５マイクロロメータ（μｍ）ないし１μｍの範囲にある。例として、実験条件は以下の通りであってもよい。すなわちシラン（ＳｉＨ４）圧力１２０ｍＴｏｒｒ、プラズマ出力２Ｗ（≒６０ｍＷ／ｃｍ２）、基板温度Ｔｓｕｂ＝１００℃、ＲＦ電極温度ＴＲＦ＝１００℃、及び堆積時間５分である。
図３はナノワイヤ作成方法の第３のステップｃ）に対応する。
第３のステップは真空中で熱アニールするステップである。
ａ−Ｓｉ：Ｈ層４により被覆された触媒金属ドロップレット３を含む基板は反応器６内に真空の下に維持される。次いでサンプルは真空下（残留圧力≒１０−６ミリバール（ｍｂａｒ））でアニールされ、シリコンナノワイヤ（ＳｉＮＷ）５の横方向成長を可能にするために２時間（ｈ）の間、基板温度はＴｓｕｂ＝５００℃に、ＲＦ電極温度はＴＲＦ＝４００℃に維持される。基板表面上のシリコンナノワイヤ５の横方向成長はこのステップ中に起こる。
熱アニール温度は金属ナノドロップの溶融温度以上である。最小温度はまず使用される金属材料とその溶融温度に依存するが、この溶融温度も金属ドロップレットの大きさに依存する可能性がある。最小温度はまた触媒中の半導体材料の溶解性に依存する。
実際のところ、アニール温度はインジウムに対して３００℃未満、実際には２５０℃未満であってもよい。温度は他の材料（例えばガリウム）に対してもっと低くてもよい。
触媒金属ドロップレット３は表面上に存在するアモルファスシリコン４を消耗し、従ってシリコンは触媒により分解され、次いで結晶の形で沈殿され、それによりシリコンナノワイヤ５を形成する。
図４はこの方法の上に明記されたステップを用いて得られたナノワイヤ５のＳＥＭ写真である。ナノワイヤ５は約５０ｎｍの直径を有し、それらのいくつかは数１０マイクロメータの長さを有することが分かる。
それにもかかわらず、これらのナノワイヤの表面上の分布は不規則であり、ナノワイヤ５は５μｍを超える長さにわたり多数の屈曲を呈する。
しかしながら、シリコンナノワイヤ５の形態と曲率は、第１に水素化アモルファスシリコン層４の被覆厚さ（Ｈａ）と、第２に金属ドロップレット３の半径（Ｒｍ）との比を制御することにより調整できることが見出された。
本発明の好ましい実施例において、以下の条件が満たされるときに平衡が得られる。すなわち
ただし、ｖｃｍとｖｍａはそれぞれ結晶−金属界面と金属−アモルファス界面の移動速度であり、
ＳＳｉＮＷはＳｉＮＷ５の有効断面積を表わし、
Ｒｍは金属ドロップレット（例えばインジウムの）半径であり、
Ｈａはａ−Ｓｉ：Ｈ層４の被覆厚さであり、
αはシリコンの非晶相から結晶相への変態中の体積収縮である。
ＳｉＮＷ５の直径はインジウムドロップ３の直径に比例するとみなされる。すなわち、
ただし、ｆは幾何学的因子である。
これは二つの界面の移動速度間の単純化された関係を作り出す。すなわち、
ただし、
ａ−Ｓｉ：Ｈ層の被覆厚さ（Ｈａ）と金属ナノドロップ３の半径（Ｒｍ）の比はシリコンナノワイヤ５の成長の平衡を制御してシリコンナノワイヤ５の形状、曲率、及び表面粗さに影響を与える重要なパラメータである。
平衡条件η≒１の下で、二つの界面の移動速度は実質的に同じであり（ｖｃｍ≒ｖｍａ）、直線シリコンナノワイヤ５を得ることが可能である。
対照的に、平衡から離れる、すなわちη≠１であると、金属ドロップ３は変形され、その結果、ＳｉＮＷ５は湾曲する。
図５及び６の例において、同じ堆積条件を用いて異なる直径と形態のシリコンナノワイヤ５が得られる。
図６ａにおいて、１８５ｎｍの直径を有するナノワイヤ５ａを測定するために、電子顕微鏡が使用され、このワイヤは写真の長さ、すなわち約４μｍにわたり事実上直線であった。図６ｂにおいて、６８ｎｍの直径と複数の屈曲部を有し、直線部が１μｍ未満の長さを呈するナノワイヤ５ｂを測定するために、この顕微鏡が使用された。図６ｃにおいて、４１ｎｍの直径を有し、多数の屈曲部を呈するナノワイヤ５ｃを測定するために、顕微鏡が使用された。
Ｒｍ≒ｆ．ｄであるので、平衡条件、従って図６ａないし６ｃに対する湾曲形態は異なる。ａ−Ｓｉ：Ｈ層の厚さ（Ｈａ）は一定であるので、整合する直径を有するナノワイヤ５のみが、条件η≒１が満たされるように見える図６ａのように直線を辿って均衡のとれた形で発達できる。対照的により小さい直径のナノワイヤは図５において屈曲しているように見える。
ＩＴＯの平坦サンプル上に図５〜６のナノワイヤ５を得る実験条件は以下の通りであった。
シリコンナノワイヤ５は水素プラズマ処理の第１のステップの後にインジウムドロップが形成されたＩＴＯ層の表面個所から成長する。その後に、ナノワイヤはａ−Ｓｉ：Ｈ層の母材を消耗することにより横方向に成長する。
従って、ナノワイヤ５は二つの所定のＩＴＯ電極の間に形成されたギャップのどちら側にも形成することができ、それにより両電極を共に接続して電気接続部を形成する。その後に、取り付けられたＳｉＮＷの電気回路網を作ることが可能である。
図７は１０μｍ離間された二つのＩＴＯ電極１４および１５間に接続部を形成するシリコンナノワイヤ５の例を示す。周辺の二つの明るい区域はａ−Ｓｉ：Ｈにより被覆されたＩＴＯ電極であり、中心の暗い区域はａ−Ｓｉ：Ｈ層のみを備える。一つのＳｉＮＷがギャップを横切り、二つのＩＴＯ電極を一緒に電気接続する。
二つのＩＴＯ電極間に電界を加えることにより、二つの電流成分が接続部を通過する。すなわちナノワイヤを流れる電流と構造全体を被覆するａ−Ｓｉ：Ｈ層を通過する電流である。
図８及び９は、それぞれナノワイヤなし（図８）とナノワイヤあり（図９）の二対のＩＴＯ電極により得られた電流−電圧特性を示す。電圧掃引が矢印で表わされる。曲線に関連する接続部のナノワイヤの画像もその導電率測定値と共に図９に組み入れられる。
電流密度ＩＳｉＮＷが約６桁、水素化アモルファスシリコン（Ｉａ−Ｓｉ）層の電流密度より大きいことが分かる。ナノワイヤを介するＩＴＯ電極接続部間の輸送特性はアモルファスシリコン層よりずっと高い導電性の結晶ＳｉＮＷナノワイヤにより非常に大きく支配される。
この結果はそのようなナノワイヤへの種々の応用の展開にとって最も励みになる。
基板上に所定のパターンの電気及び／又は電子接点を形成することにより、シリコンナノワイヤ（ＳｉＮＷ）に基づくナノ電気部品を作ることがこのように可能である。
図１０は、半導体接続部が発明の方法により得られたナノワイヤにより形成され、ナノワイヤがトランジスタのソース１６に接合されたその一端と、トランジスタのドレイン１７に接合されたその他端とを有するナノメートルサイズのトランジスタを製造する応用例を示す。図１０のＳＥＭ写真において、二本のナノワイヤが分かり、その一方のみ（写真下部に近い方）がソース（写真の左）とドレイン（写真の右）間の活性接合を構成する。写真の上部に向いたナノワイヤは活性ではない。
図１１はナノワイヤ５の断面を示す図１０のトランジスタ２０の断面図である。シリコンナノワイヤ５は８０ｎｍの直径を有する。ナノワイヤ５は３００ｎｍの厚さを呈するＳｉＮｘの第１の層により被覆され、その後に２００ｎｍの厚さを呈するアルミ層が続く。アルミ層に電圧を印加することによりトランジスタ２０の動作が起動される。アルミ層は従ってトランジスタのゲートを構成する。
図１２はそのようなトランジスタのドレインとソース間に印加された様々の電圧Ｖｄｓ、及び様々のゲート電圧に対するトランジスタの電流−電圧曲線を示す。電流電圧曲線はトランジスタの特性である。
本発明の方法はナノワイヤの成長を誘導する働きをし、この成長はＶＬＳ型方式のように基板の表面に垂直ではなく、基板の平面内に水平に起こる。
金属酸化物を還元して基板表面上に金属ナノドロップを形成するステップ、及びアモルファス材料層を堆積するステップを制御することは、熱アニール後に数１０ナノメータの直径を呈し、数マイクロメータの長さにわたり直線の形態を呈するナノワイヤを得るためにパラメータを調整する働きをする。
ナノワイヤの結晶性は顕著な特性をそれらに与える。結晶ナノワイヤは好都合には導電性又は半導体である。詳細には、シリコンナノワイヤはそれらを形成するアモルファスシリコン層と比較して数ケタ改善された導電率を有する。ナノワイヤはドープされてもよく、従って、トランジスタの基となるＰＮ、ＮＰ、ＰＩＮ、・・・接合を製作することを可能にする。
二つの電極間の半導体ナノワイヤの制御及び方向付けされた製造はナノ電子部品を製造することを可能にする。図１０ないし１２は半導体接続部のようなナノワイヤを用いてトランジスタがどのように製造できるかを示す。
半導体ナノワイヤ製造方法の３つのステップ（金属ドロップレットの形成、半導体材料の堆積、及び熱アニール）は単一の真空堆積反応器内で行うことができる。
本発明の方法は低温ＲＦプラズマ堆積／エッチング法を使用し、その後に単一の反応器内での熱アニールのステップが続く。方法はナノワイヤをマイクロメータよりずっと小さい大きさの規模で製造できるようにし、ナノワイヤの直径は数１０ナノメータである。発明の方法はサブミクロンフォトリソグラフィーを必要とせず、またナノメータ位置合わせも必要とせず、大規模に、かつ非常に大きいサイズの基板に対して工業化することができる。
本発明の方法は比較的低温法である。用いられる温度は２５０℃ないし６００℃の範囲にある。この範囲の低温部で動作することは好都合である。
これらの低温は、広範囲（例えばフラットパネルディスプレーのような用途や光起電用途）に使用されるガラス基板に適合する。
本発明のある実施例において、ナノワイヤ製造法は、所定の経路に沿って半導体ナノワイヤ５の誘導又は制御された横方向成長のステップを含み、これはナノワイヤの形状を制御し、ナノワイヤを基板上に直接、例えばある電極から別の電極に成長させることを可能にする。
半導体ナノワイヤ５の誘導横方向成長のこのステップは熱アニールステップｃ）中に実行され、そこでは半導体ナノワイヤ５は予め定められた経路を辿る誘導手段に沿って横方向に誘導又は方向付けされる。
半導体ナノワイヤ５の誘導横方向成長のステップは３つの取り得る方法又は代替方法を用いて実行されてもよい。
図１３ないし１９の例において、半導体材料の薄層４は水素化アモルファスシリコン（ａ−Ｓｉ：Ｈ）層であり、金属酸化物層２はＩＴＯ層であり、半導体ナノワイヤ５は結晶シリコンナノワイヤである。
第１の取り得る方法は、図１３及び１４に示されるように、誘導手段を形成するように半導体材料２１のチャンネルを規定又は追跡することにあり、これは半導体ナノワイヤ５の成長を誘導する唯一の供給前駆体である。図１３及び１４の例において、トランジスタ材料２１のチャンネルはエッチングにより得られる水素化アモルファスシリコンのチャンネルである。
図１３はこの第１の誘導横方向成長法により得られた結晶シリコンナノワイヤ５を示すＳＥＭ写真である。
図１４はこの第１の誘導横方向成長法の原理を示す図である。
水素化アモルファスシリコンのチャンネル２１を形成するこの工程はプラズマ助長蒸着ステップｂ）と熱アニールステップｃ）の間で実施される。それはエッチング工程である。
図１３において、約１２μｍの長さを呈する水素化アモルファスシリコンの狭いチャンネル２１（黒いコントラストを呈する）は３つの空き領域２２（白いコントラストを呈する）の間に定められる。
結晶シリコンナノワイヤ５は、アニールステップｃ）中にこの水素化アモルファスシリコンチャンネル２１内で図の右から左に成長した。結晶シリコンナノワイヤ５が水素化アモルファスシリコンにより強制された経路を辿った。結晶シリコンナノワイヤ５の直径Ｒｗはインジウムナノドロップ３の直径Ｒｍよりわずかに小さい。
好ましいやり方において、水素化アモルファスシリコンチャンネル２１の直径は、結晶シリコンナノワイヤ５の横方向移動に対して効果的な制約を課すようにインジウムナノドロップ３の直径に実質的に等しい。
結晶シリコンナノワイヤ５のサイズと形態は水素化アモルファスシリコンチャンネル２１のサイズにより影響される。水素化アモルファスシリコンチャンネル２１のより大きいサイズを呈する領域Ａでは、結晶シリコンナノワイヤ５は広くかつ波打っている。領域Ｂでは、水素化アモルファスシリコンチャンネル２１はより狭くかつより真直ぐな結晶シリコンナノワイヤ５の部分をもたらすように比較的狭い。
水素化アモルファスシリコンチャンネル２１は領域Ａから領域Ｂに行くにつれてより狭くなるので、チャンネルの有効サイズ（Ｒｃｈ）はインジウムナノドロップ３のサイズより小さくなる。
領域Ｂにおいて、結晶シリコンナノワイヤ５はインジウムナノドロップ３の後を進み、それを引き寄せ、ワイヤを引き伸ばしかつ変形させる（直径Ｒｍの減少）。
水素化アモルファスシリコンチャンネル２１を規定又は追跡する方法は、ナノワイヤ５が成長する方向を制御するだけでなく、ナノワイヤ５の形態と内部応力も制御する効果的かつ再現性のある制御手段を提供する。
図１５及び１６に示されるように、半導体ナノワイヤ５の誘導横方向成長を行う第２の取り得る方法もある。
図１５はこの第２の誘導横方向成長法を用いて得られた結晶シリコンナノワイヤ５の２枚のＳＥＭ写真である。
図１６はこの第２の誘導横方向成長法の基となる原理を示す図である。
第２の方法は基板１上に段差２３を形成する工程を含む。基板１上に段差２３を形成するこの工程はステップａ）に先立ち、金属酸化物層２を堆積しながら行われる。この金属酸化物層堆積ステップ２は基板１上に例えばＩＴＯ３２の一つ以上の金属酸化物パッド又は基板３２を形成する働きをする。ＩＴＯ基板３２の形状は管理されてもよい。段差２３はＩＴＯ基板３２の周辺に形成される。
その後に、段差２３はプラズマ助長蒸着ステップｂ）中にその概略の段差形状を維持しながら半導体材料の薄層４により被覆される。
段差２３は、水素化アモルファスシリコンのような半導体材料の薄膜４により被覆された側壁２４を持ち、この側壁は所定の経路を辿って金属酸化物層２の上に横方向に延び、それにより、誘導手段を形成する。側壁２４は好ましくは基板１の表面に垂直である。基板１の表面に垂直ではなく等しく傾斜していてもよい。側壁２４は基板１の水平表面と協働して角２５を形成する。
この段差２３はインジウムナノドロップ３の移動を制限して所定の成長経路に沿ってそれを誘導する働きをする。
図１５の左の写真により示されるように、結晶シリコンナノワイヤ５の成長は、段差２３をもたない自由領域Ｃや、予め形成された段差２３を呈する造形されたＩＴＯ基板３２（例えば１００ｎｍの厚さを有する）上において始まる。
結晶シリコンナノワイヤ５が段差２３の角２５に到達したときに、それは捕捉され、次いで側壁２４に沿って発達する。
触媒が角２５にあるときは、さらなる吸収界面が段差２３の垂直側壁２４上に形成され、インジウムナノドロップ３を捕捉し、それにより、それは角２５に沿って移動し、十分位置合わせされた結晶シリコンナノワイヤ５を作り出す。
結晶シリコンナノワイヤ５のより正確な誘導はより小さいインジウムナノドロップ３（直径は６０ｎｍないし１１０ｎｍの範囲にある）を用いて行われた。結晶シリコンナノワイヤ５は段差２３に一層密接して結び付いている。
段差２３の角２５にまたがる程度、すなわち、一方は垂直側壁２４と、他方は基板１の水平面との二つの接点を有するが、角２３と接触しない程度に十分に大きいナノドロップ３に対して、二つの実質的に平行な結晶シリコンナノワイヤ５が段差２３に沿って形成される。
同様の直径を有する一対の結晶シリコンナノワイヤ５が単一のナノドロップ３を用いて作り出される。２μｍの直径を有するナノドロップを用いて試験が行われた。
この一対の結晶シリコンナノワイヤ５は、ナノドロップ３上に共存するが角２５により分離される二つの独立な核形成中心から得られる。
結晶シリコンナノワイヤ５の誘導横方向成長のこの第２の方法により、シリコンナノリング構造２６のようなより複雑なナノワイヤ形状を得ることが可能である。
前記ナノリング構造２６への電気接触はリング構造２６の両端により与えられ、これらの両端は狭い絶縁間隙２７により互いに絶縁される。
代案として、ナノワイヤ５の製造方法はステップａ）とステップｂ）の間に誘電体材料層３３を堆積するステップと、その後に誘電体材料層３３内に段差２３を形成するために誘電体材料層３３をエッチングするステップとを含む。誘電体材料３３は好ましくは窒化シリコンである。
次いで誘電体材料層３３と金属酸化物層２はステップｂ）中に半導体材料の薄層４により被覆される。
図１７及び１８に示される結晶シリコンナノワイヤ５の第３の誘導横方向成長法も存在する。
図１７は第３の誘導横方向成長法により得られた結晶シリコンナノワイヤ５のＳＥＭ写真を示す。
図１８はこの第３の誘導横方向成長法の基となる原理を示す図である。
結晶シリコンナノワイヤ５の第３の誘導方向成長法は半導体材料の薄層を堆積するステップｂ）と熱アニールステップｃ）の間に半導体材料の薄層４上にへり又は縁２８を形成する工程ｂ’）を含む。
図１７及び１８の例において、半導体材料の薄層４は水素化アモルファスシリコンの薄層である。
図１７の例において、２００ｎｍの幅を有するトレンチ２９は１２０ｎｍの厚さを有する水素化アモルファスシリコン層４上に集束されるＧａ＋イオンの集束イオンビーム（ＦＩＢ）によりエッチングされる。水素化アモルファスシリコン層４は水素プラズマ処理後にＩＴＯ／Ｃｇ基板上に堆積された。
これらのトレンチ２９はその両側にへり又は縁２８を有する。トレンチ２９は所定の経路に沿ってエッチングされ、それらはナノワイヤ５を誘導する手段を形成する。
熱アニールステップｃ）の後に、トレンチ２９のへり上に位置する金属ナノドロップ３は活性になり、水素化アモルファスシリコン内にエッチングされたへり２８に沿って移動し、それにより、エッチングされたトレンチ２９の両側に十分位置合わせされた結晶シリコンナノワイヤ５を作り出す。
この第３の方法で得られた結晶シリコンナノワイヤ５は第１と第２の方法で得られたものより真直ぐであり、これはη≒１を意味する。
これは水素化アモルファスシリコン内にエッチングされたへり２８に沿って成長する結晶シリコンナノワイヤ５に対してのみ可能な唯一の自己調整機構の結果である。
図１８に示されるように、金属ナノドロップ３が結晶シリコンナノワイヤ５により後ろから押されるときに、金属ナノドロップ３が空き側３０に向かって傾斜する（図１８において位置１から位置２への移行により表わされる）ことにより自己調整することが可能である。
このようにして、η≒１の成長平衡条件を維持するためにシリコントレンチ２９のへり２８における有効吸収幅は調整できる（そしてＲ＜Ｒｍに縮小される）。
対照的に、金属ナノドロップ３がへり２８から遠ざかるときは、それは非常に湾曲した結晶シリコンナノワイヤ５を形成する。
この第３の誘導成長法に対し、結晶シリコンナノワイヤ５を、へり２８から遠ざかって湾曲するのではなく、強制的にへり２８に沿って正確に発達させるようにη＞１であることが好ましい。
三つの誘導成長法を比較することにより、シリコンチャンネルを定めるよりへりを定める方が単純であることが分かる。
所望の経路に沿う結晶シリコンナノワイヤ５の第３の誘導成長法は第１の誘導成長法より有利かつ有望な方法である。
それにもかかわらず、アモルファスシリコンチャンネルの形成に基づく第１の誘導成長法は結晶シリコンナノワイヤ５内の応力状態を制御するのにより有効であり、それは高性能ナノ電子デバイスの設計及び製造において大きい重要性をもつはずである。
さらに、第１の成長法は平面上だけでなく、何れの３次元物品上にも実施でき、従って、結晶シリコンナノワイヤ５の３次元機能回路網を設計及び製造することを可能にする。これは３次元集積回路及びナノ電子機械システムにおける応用の道を開く。
発明はまたトランジスタ等の電子デバイスを製造する方法に関する。
製造方法は半導体ナノワイヤ３４の成長を開始する領域を定めるために基板１上に金属酸化物層２を形成するステップｄ）を含む。
方法はまた半導体ナノワイヤ５を成長させるための一つ以上の誘導手段を形成するステップｅ）を含む。各誘導手段は機能経路を定めるために半導体ナノワイヤ成長を開始する領域３４を、半導体ナノワイヤ成長終了領域３５に接続する。
製造方法は個々の誘導手段に沿って半導体ナノワイヤ５の誘導成長を達成するためにステップａ）、ｂ）、及びｃ）を実施することにより一つ以上の半導体ナノワイヤ５を製造するステップｆ）を含む。ステップｃ）中に、各半導体ナノワイヤ５は半導体ナノワイヤ成長開始領域３４においてその成長を開始し、半導体ナノワイヤ成長終了領域３５まで成長を続ける。
図１９は発明のこの方法を使用して得られた薄膜トランジスタ／電界効果トランジスタ（ＴＦＴ／ＦＥＴ）の図である。
トランジスタは基板１により保持されるソースＳ、ドレインＤ、及びゲートＧを備える。
トランジスタにおいて結晶シリコンナノワイヤ５を実施するために、所望の経路に沿った機能回路におけるナノワイヤ５の形態と発達を直接制御し、ナノワイヤ５を電子的に絶縁するためにナノワイヤ５の成長を開始又は始動する初期位置を定めることが必要である。方法は以下に詳細に述べられる。
最初に、ＩＴＯ被覆領域が半導体ナノワイヤ成長を開始する領域３４として、すなわちナノワイヤ５の成長が始まる領域として定められた（ステップｄ））。このＩＴＯ被覆領域はＩＴＯパッドを形成する。ＩＴＯは基板１全体を被覆しない。
その後にステップｅ）が適用された。基板１は窒化シリコン等の誘電体材料層３３により被覆された。この誘電体材料層３３は例えば５０ｎｍないし５００ｎｍの範囲にある厚さを呈してもよい。誘電体材料はＳｉＯ２、ＨｆＯ２、又は高誘電率を有する材料であってもよい。
誘電体材料層３３が続く堆積ステップの後に、誘電体材料層３３内に段差２３を形成するために誘電体材料層３３をエッチングするステップが続く。
図１９において、例えばイオンエッチングにより誘電体材料層３３内に窓３１が開けられた。窓３１の一つは面内の固体−液体−固体（ＩＰＳＬＳ）成長機構によりナノワイヤ成長を開始する活性領域として定められるＩＴＯ領域に対して開けられる。
このエッチング中に、段差２３を有する誘電体材料３３’のトレンチ又はチャンネルが形成された。これらの段差２３は半導体ナノワイヤ５の成長を誘導する働きをする。ＩＴＯパッドの一部と誘電体材料のトレンチ３３’の一部は接触している。誘電体材料のトレンチ３３’の一部はＩＴＯパッドの一部を被覆してもよい。
その後に、ステップｆ）が適用される。金属酸化物層２の表面に金属ナノドロップ３を形成するためにＩＴＯ層２はステップａ）中に水素プラズマに曝される。
その後に、半導体材料の薄層４の低温プラズマ助長蒸着のステップｂ）が行われる。
図１９の例において、このステップｂ）の後に、水素化アモルファスシリコン層（図示せず）がＩＴＯ層２、誘電体材料のトレンチ３３’、及び基板１を被覆する。
その後に、アニールステップｃ）中に二つのシリコンナノワイヤ５が発達を開始し、半導体ナノワイヤ成長開始領域３４（露出ＩＴＯ領域）から半導体ナノワイヤ成長終了領域３５に向かって伸びる。
誘電体材料の各トレンチ３３’の段差２３は金属ナノドロップ３の移動を捕捉し、段差２３の形状により予め定められた機能経路に沿ってそれを誘導する。
図１９の例において、この経路は直線である。
誘導成長プロセス中に、ナノワイヤ５の直線性と湾曲が制御される。結晶シリコンナノワイヤ５のチャンネルの数も正確に制御できる可能性がある。
残った半導体材料（ａ−Ｓｉ：Ｈ）は低温水素プラズマエッチング（＜１００℃）により除去され、それにより結晶シリコンナノワイヤ５の結晶性を保存してもよい。
この例において、発明の方法は完全に電気絶縁された二つのトランジスタチャンネルを形成する二つの実質的に平行で直線の結晶シリコンナノワイヤ５を有するトランジスタを得る。
次いでソースＳ、ドレインＤ、及びゲートＧが基板１に追加される。二つの結晶シリコンナノワイヤ５はトランジスタのソース１６、ドレイン１７、及びゲート１８間の半導体接続部を形成する。
誘電体材料のトレンチ３３’は複数のナノワイヤ５の成長を誘導し、またそれらを電子デバイスの残部から電気絶縁する働きをする。
図２０ａ及び２０ｂは電子デバイスのナノワイヤ５のそれぞれのＳＥＭ写真である。
図２０ａは窒化シリコン層３３内にエッチングされた二つの段差２３を有する電子デバイスを示す。窒化シリコン層２３は続いてアモルファスシリコン層により被覆された。二つの真直ぐな結晶シリコンナノワイヤ５がそれぞれ二つの段差２３に沿って形成される。結晶シリコンナノワイヤ５が成長した後に、アモルファスシリコン層はエッチングにより除去された。
図２０ｂは窒化シリコン層３３内にエッチングされた一つの段差２３を有する電子デバイスを示す。段差２３を形成するために窓３１がエッチングにより窒化シリコン層３３内に開けられた。窒化シリコン層３３は続いてアモルファスシリコン層により被覆された。結晶シリコンナノワイヤ５はこの段差２３に沿って成長し、アモルファスシリコン層はエッチングにより除去された。
シリコンを用いたこの例は例えばゲルマニウム等の他の材料に置き換えることができる。
発明の方法はまた生物又は機械センサ等のトランジスタ以外の電子デバイスに使用されてもよい。ナノワイヤは例えば光導波路として働いてもよい。
従って、段差形成（段差２３）に基づく発明の方法は、結晶シリコンナノワイヤ５の位置、経路、形態、及び数を効果的に制御することを可能にする。
動作に適した電子デバイスを形成するのに必要な空間的及び電子的絶縁を維持しながら結晶シリコンナノワイヤ５の機能母材を形成するために複数の結晶シリコンナノワイヤ５が基板上に直接形成されてもよい。
結晶シリコンナノワイヤ５は結晶シリコンナノワイヤ５の母材の各結晶シリコンナノワイヤ５のドーピング形状を制御することによりドープされてもよい。
１ 基板
２ 金属酸化物層
３ 金属ナノドロップ
４ 半導体材料の薄層
５ 半導体ナノワイヤ
６ 真空チャンバ
７ サンプルホルダ
８ ＲＦ発振器
９ ガス注入手段
１０ ポンプ手段
１１ 水素プラズマ１１
１２ シランプラズマ
１４ 電極
１５ 電極
１６ ソース
１７ ドレイン
１８ ゲート
２０ トランジスタ
２１ チャンネル
２２ 空き領域
２３ 段差
２４ 側壁
２５ 角
２６ ナノリング構造
２７ 絶縁間隙
２８ へり
２９ トレンチ
３０ 空き側
３１ 窓
３２ ＩＴＯ基板
３３ 誘電体材料層
３４ 成長開始領域
３５ 成長終了領域

Claims (13)

  1. 金属酸化物層（２）を含む基板（１）上に半導体ナノワイヤ（５）を製造する方法であって、
    ａ）インジウム錫合金酸化物（ＩＴＯ）の金属酸化物層（２）を還元して前記金属酸化物層（２）の表面上に半径（Ｒｍ）の触媒金属ナノドロップ（３）を形成するのに適した時間ｔの間出力Ｐの水素プラズマ（１１）を前記金属酸化物層（２）に照射するステップと、
    ｂ）前記触媒金属ナノドロップ（３）を含む前記金属酸化物層（２）上への、前記金属ナノドロップ（３）を被覆するのに適した厚さ（Ｈａ）を有するシリコン半導体材料の薄層（４）の低温プラズマ助長蒸着ステップと、
    ｃ）前記触媒金属ナノドロップ（３）の溶融温度以上の温度Ｔにおいて真空下で熱アニールして前記触媒金属ナノドロップ（３）により薄層（４）として堆積された前記シリコン半導体材料の分解、次いで結晶の形での沈殿によりシリコン半導体ナノワイヤ（５）の横方向成長を促進し、これによってシリコン半導体ナノワイヤ（５）を形成するステップと
    を備える半導体ナノワイヤ（５）を製造する方法。
  2. 薄層（４）として堆積される前記シリコン半導体材料はアモルファス、微結晶又は多結晶の形で堆積されることを特徴とする請求項１に記載の半導体ナノワイヤ（５）を製造する方法。
  3. 前記薄層（４）のシリコン半導体材料は厚さ（Ｈａ）を有する水素化アモルファスシリコン（ａ−Ｓｉ：Ｈ）であることを特徴とする請求項２に記載のシリコン ナノワイヤ（５）を製造する方法。
  4. 前記触媒金属ナノドロップ（３）の半径（Ｒｍ）は還元プラズマの持続時間の関数として較正され、シリコン半導体材料の前記薄層（４）の堆積時間はシリコン半導体材料の前記薄層（４）の厚さ（Ｈａ）と半径（Ｒｍ）の所定の比ηを得るように決定され、前記比ηは前記ナノワイヤ（５）の横方向成長を保証するのに適していることを特徴とする請求項１ないし３の何れか一つに記載の半導体ナノワイヤ（５）を製造する方法。
  5. 前記比ηは１に等しく、それにより、前記ナノワイヤ（５）の形態は前記ナノワイヤ（５）の直径の１０倍を超える範囲にある長さにわたり直線であることを特徴とする請求項４に記載の半導体ナノワイヤ（５）を製造する方法。
  6. 前記金属酸化物層（２）を局部的にマスキングして電極（１４、１５）を形成するステップをさらに含み、ナノワイヤ（５）の成長は二つの電極（１４、１５）間で行われることを特徴とする請求項１ないし５の何れか一つに記載の半導体ナノワイヤ（５）を製造する方法。
  7. 前記熱アニールステップｃ）中に誘導手段を形成するステップを含み、前記半導体ナノワイヤ（５）の横方向成長は所定の経路に従った前記誘導手段に沿って誘導されることを特徴とする請求項１ないし６の何れか一つに記載の半導体ナノワイヤ（５）を製造する方法。
  8. 誘導手段を形成する前記ステップは半導体材料のチャンネル（２１）を形成することにあり、前記チャンネルは前記誘導手段を形成することを特徴とする請求項７に記載の半導体ナノワイヤ（５）を製造する方法。
  9. 誘導手段を形成する前記ステップは前記基板（１）上に段差（２３）を形成することにあり、前記段差（２３）は側壁（２４）を有し、前記誘導手段を形成することを特徴とする請求項７に記載の半導体ナノワイヤ（５）を製造する方法。
  10. ステップａ）とステップｂ）の間に誘電体材料層（３３）を堆積するステップと、その後にこの誘電体材料層（３３）をエッチングして前記誘電体材料層（３３）内に前記段差（２３）を形成するステップが続くことを特徴とする請求項９に記載の半導体ナノワイヤ（５）を製造する方法。
  11. 請求項１ないし１０の何れか一つに記載の基板（１）を含む電子デバイスを製造する方法であって、
    ｄ）前記基板（１）上に金属酸化物層（２）を形成して半導体ナノワイヤの成長を開始する領域（３４）を定めるステップと、
    ｅ）前記半導体ナノワイヤ（５）の成長のための一つ以上の誘導手段を形成するステップであって、各誘導手段が前記半導体ナノワイヤ成長開始領域（３４）を、半導体ナノワイヤ成長終了領域（３５）に接続して機能経路を定めるステップと、
    ｆ）ステップａ）、ｂ）、及びｃ）の適用において一つ以上の半導体ナノワイヤ（５）を製造してステップｃ）中に個々の誘導手段に沿って半導体ナノワイヤ（５）の誘導成長を実施するステップであって、各半導体ナノワイヤ（５）が前記半導体ナノワイヤ成長開始領域（３４）においてその成長を開始し、その成長を前記半導体ナノワイヤ成長終了領域（３５）まで継続するステップと
    を含むことを特徴とする電子デバイスを製造する方法。
  12. ステップｅ）において、基板（１）上の誘電体材料層（３３）を堆積するステップがステップａ）とｂ）の間に行われ、誘電体材料層（３３）を堆積するこのステップの後に前記誘電体材料（３３）をエッチングして前記誘電体材料層（３３）内に段差（２３）を形成するステップが続き、前記段差（２３）は半導体ナノワイヤ（５）の成長のための前記誘導手段を形成することを特徴とする請求項１１に記載の電子デバイスを製造する方法。
  13. 請求項１ないし１２の何れか一つに記載の方法により得られた一つ以上の半導体ナノワイヤ（５）に基づくナノメータトランジスタ（２０）であって、前記半導体ナノワイヤ（５）の一つは前記トランジスタのソース（１６）、ドレイン（１７）、及びゲート（１８）間に半導体接続部を形成するのに適しているナノメータトランジスタ（２０）。
JP2011530535A 2008-10-09 2009-10-09 横方向成長半導体ナノワイヤの製造方法とその方法により得られたトランジスタ Expired - Fee Related JP5639063B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR0856832 2008-10-09
FR0856832A FR2937055B1 (fr) 2008-10-09 2008-10-09 Procede de fabrication a basse temperature de nanofils semiconducteurs a croissance laterale et transistors a base de nanofils, obtenus par ce procede
PCT/FR2009/051932 WO2010040967A1 (fr) 2008-10-09 2009-10-09 Procede de fabrication de nanofils semiconducteurs a croissance laterale et transistors obtenus par ce procede

Publications (2)

Publication Number Publication Date
JP2012505538A JP2012505538A (ja) 2012-03-01
JP5639063B2 true JP5639063B2 (ja) 2014-12-10

Family

ID=40651541

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011530535A Expired - Fee Related JP5639063B2 (ja) 2008-10-09 2009-10-09 横方向成長半導体ナノワイヤの製造方法とその方法により得られたトランジスタ

Country Status (6)

Country Link
US (1) US8652944B2 (ja)
EP (1) EP2334848B1 (ja)
JP (1) JP5639063B2 (ja)
KR (1) KR101651123B1 (ja)
FR (1) FR2937055B1 (ja)
WO (1) WO2010040967A1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008039372A2 (en) * 2006-09-22 2008-04-03 Carnegie Mellon University Assembling and applying nano-electro-mechanical systems
US20130333753A1 (en) * 2012-06-18 2013-12-19 Tel Solar Ag Nanocrystalline zinc oxide for photovoltaic modules
KR101594352B1 (ko) * 2013-03-07 2016-02-16 한국생산기술연구원 Shadow mask를 이용한 유기 발광 소자 제조 방법 및 상기 방법으로 제조된 유기 발광 소자.
FR3029010B1 (fr) * 2014-11-24 2017-12-15 Commissariat Energie Atomique Materiau nanostructure semi-conducteur polycristallin
CN105514120B (zh) * 2016-01-21 2018-07-20 京东方科技集团股份有限公司 一种双栅tft阵列基板及其制造方法和显示装置
CN106637127A (zh) * 2016-12-12 2017-05-10 陕西科技大学 一种利用二氧化锡制备Si纳米线多线阵列的方法
CN106587068A (zh) * 2016-12-12 2017-04-26 陕西科技大学 一种利用二氧化锡制备单根Si纳米线的方法
CN106711030A (zh) * 2016-12-12 2017-05-24 陕西科技大学 一种利用二氧化锡催化生长Si纳米线的方法
CN106835041A (zh) * 2017-01-05 2017-06-13 浙江师范大学 一种低温诱导制备硅纳米线的方法
KR101940067B1 (ko) * 2017-08-24 2019-01-18 건국대학교 산학협력단 중공와이어의 제조방법
US11004984B2 (en) * 2019-09-23 2021-05-11 International Business Machines Corporation Low resistivity epitaxially formed contact region for nanosheet external resistance reduction
FR3104173B1 (fr) * 2019-12-06 2023-07-21 Centre Nat Rech Scient : Procédé de production de nanoclusters de silicium et/ou germanium présentant un moment dipolaire électrique et/ou magnétique permanent
CN113140452A (zh) * 2021-04-21 2021-07-20 北海惠科光电技术有限公司 氧化铟锡纳米线及其制备方法和薄膜晶体管
CN113968571B (zh) * 2021-10-21 2023-06-06 南京大学 一种防串扰自限制的超细密排晶硅纳米线制备方法
CN114481308B (zh) * 2021-12-29 2023-12-26 长春理工大学 一种用mbe横向生长纳米线的方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6445006B1 (en) * 1995-12-20 2002-09-03 Advanced Technology Materials, Inc. Microelectronic and microelectromechanical devices comprising carbon nanotube components, and methods of making same
JP3740295B2 (ja) * 1997-10-30 2006-02-01 キヤノン株式会社 カーボンナノチューブデバイス、その製造方法及び電子放出素子
US7445671B2 (en) * 2000-06-29 2008-11-04 University Of Louisville Formation of metal oxide nanowire networks (nanowebs) of low-melting metals
US20040005258A1 (en) * 2001-12-12 2004-01-08 Fonash Stephen J. Chemical reactor templates: sacrificial layer fabrication and template use
US7560136B2 (en) * 2003-01-13 2009-07-14 Nantero, Inc. Methods of using thin metal layers to make carbon nanotube films, layers, fabrics, ribbons, elements and articles
US6764874B1 (en) * 2003-01-30 2004-07-20 Motorola, Inc. Method for chemical vapor deposition of single walled carbon nanotubes
FR2860780B1 (fr) * 2003-10-13 2006-05-19 Centre Nat Rech Scient Procede de synthese de structures filamentaires nanometriques et composants pour l'electronique comprenant de telles structures
US20060024227A1 (en) * 2003-10-16 2006-02-02 Shigeo Maruyama Array of single-walled carbon nanotubes and process for preparaton thereof
FR2888041B1 (fr) 2005-06-30 2008-02-22 Centre Nat Rech Scient Plaque active d'ecran plat
KR101155176B1 (ko) * 2005-07-12 2012-06-11 삼성전자주식회사 방향성이 조절된 단결정 와이어 및 이를 적용한트랜지스터의 제조방법
US7485908B2 (en) * 2005-08-18 2009-02-03 United States Of America As Represented By The Secretary Of The Air Force Insulated gate silicon nanowire transistor and method of manufacture
KR101345456B1 (ko) * 2007-08-29 2013-12-27 재단법인서울대학교산학협력재단 위치 선택적 수평형 나노와이어의 성장방법, 그에 의해형성된 나노와이어 및 이를 포함하는 나노소자
FR2928939B1 (fr) * 2008-03-20 2010-04-30 Ecole Polytech Procede de production de nanostructures sur un substrat d'oxyde metallique, procede de depot de couches minces sur un tel substrat, et un dispositf forme de couches minces
US8810009B2 (en) * 2008-04-27 2014-08-19 The Board Of Trustees Of The University Of Illinois Method of fabricating a planar semiconductor nanowire

Also Published As

Publication number Publication date
FR2937055A1 (fr) 2010-04-16
US8652944B2 (en) 2014-02-18
KR101651123B1 (ko) 2016-08-25
KR20110084178A (ko) 2011-07-21
EP2334848A1 (fr) 2011-06-22
FR2937055B1 (fr) 2011-04-22
EP2334848B1 (fr) 2012-12-26
US20110193053A1 (en) 2011-08-11
JP2012505538A (ja) 2012-03-01
WO2010040967A1 (fr) 2010-04-15

Similar Documents

Publication Publication Date Title
JP5639063B2 (ja) 横方向成長半導体ナノワイヤの製造方法とその方法により得られたトランジスタ
JP3854731B2 (ja) 微細構造の製造方法
US6103600A (en) Method for forming ultrafine particles and/or ultrafine wire, and semiconductor device using ultrafine particles and/or ultrafine wire formed by the forming method
US6465782B1 (en) Strongly textured atomic ridges and tip arrays
Yu et al. Growth-in-place deployment of in-plane silicon nanowires
CN102097297B (zh) 一种电场诱导的在石墨烯表面原子层淀积高k栅介质的方法
KR20100064360A (ko) 수직으로 정렬된 ｓｉ 와이어 어레이를 형성하기 위한 방법 및 구조
KR101529382B1 (ko) 그래핀 형성 방법 및 그를 이용하여 제조된 그래핀을 포함하는 전자 소자
CN107086180B (zh) 一种单根纳米线多通道复用薄膜晶体管器件的制备方法
US9111775B2 (en) Silicon structure and manufacturing methods thereof and of capacitor including silicon structure
US20100273317A1 (en) Method of growing, on a dieletric material, nanowires made of semi-conductor materials connecting two electrodes
Wu et al. 3D sidewall integration of ultrahigh‐density silicon nanowires for stacked channel electronics
US7968433B2 (en) Fabrication of nanowires and nanodevices
CN112599418B (zh) 一种三维折线纳米线阵列垂直场效应晶体管的制备方法
US7713850B2 (en) Method for forming a structure provided with at least one zone of one or several semiconductor nanocrystals localised with precision
CN105529242B (zh) 一种制备珠串形单晶硅纳米线的方法
CN1747130A (zh) 基于金属诱导结晶工艺的新型Si基Ge量子点结构制备方法
EP1973179B1 (en) Guiding nanowire growth
CN112018032A (zh) 一种阵列基板、其制备方法及显示面板
Yang Fabrication and characterization of silicon nanowires for devices applications compatible with low temperature (≤ 300˚ C) flexible substrates
US9236488B2 (en) Thin film transistor and method for producing same
CN109427976A (zh) 薄膜晶体管及其制备方法、阵列基板和显示装置
CN116960127A (zh) 一种二维半导体垂直场效应晶体管阵列及其制备方法
JP5194437B2 (ja) 半導体装置および半導体装置の製造方法
JP2002151719A (ja) 薄膜太陽電池およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121005

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140304

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140530

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141007

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141023

R150 Certificate of patent or registration of utility model

Ref document number: 5639063

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees