JP5625399B2 - 電子デバイスの製造方法 - Google Patents

Description

本発明は、電子デバイスの製造方法に関する。

近年、大規模集積回路（ＬＳＩ）の配線に、グラフェン及びグラファイト等のカーボン薄膜を用いる技術について種々の検討がされている。例えば、カーボン薄膜を絶縁膜上に光電子制御プラズマ化学気相成長（ＣＶＤ：chemical vapor deposition）法により形成する方法に関する提案がされている。

しかしながら、これまでの技術では、抵抗率が低いカーボン薄膜を絶縁膜上に形成することが難しい。

特許第３６４２３８５号公報

本発明の目的は、カーボン膜の抵抗率を低減することができる電子デバイスの製造方法を提供することにある。

電子デバイスの製造方法の一態様では、基板が載置されたチャンバ内に炭素を含有する原料ガスを供給し、前記チャンバ内に紫外線を照射しながら前記基板の周囲から前記チャンバ内のアノードに向けて電子を放出させて前記チャンバ内にプラズマを発生させ、前記基板上にカーボン膜を形成する。つまり、紫外光を照射した前記基板の周囲から電子を放出させて前記チャンバ内にプラズマを発生させ、前記基板上にカーボン膜を形成する。

電子デバイスの製造方法の他の一態様では、表面に導電層が形成された基板が載置されたチャンバ内に炭素を含有する原料ガスを供給し、前記チャンバ内に紫外線を照射しながら前記導電層から前記チャンバ内のアノードに向けて電子を放出させて前記チャンバ内にプラズマを発生させ、前記基板上にカーボン膜を形成する。つまり、紫外光を照射した前記導電層から電子を放出させて前記チャンバ内にプラズマを発生させ、前記基板上にカーボン膜を形成する。

上記の電子デバイスの製造方法等によれば、カーボン膜の形成時のプラズマの密度を向上させてカーボン膜の抵抗率を低下させることができる。

第１の実施形態で用いるプラズマＣＶＤ装置を示す模式図である。 第２の実施形態で用いるプラズマＣＶＤ装置を示す模式図である。 第３の実施形態で用いるプラズマＣＶＤ装置を示す模式図である。 第４の実施形態でのプラズマＣＶＤ装置の使用方法を示す模式図である。 第５の実施形態でのプラズマＣＶＤ装置の使用方法を示す模式図である。 第６の実施形態でのプラズマＣＶＤ装置の使用方法を示す模式図である。 第７の実施形態に係る電子デバイスの製造方法を工程順に示す断面図である。 第８の実施形態に係る電子デバイスの製造方法を工程順に示す断面図である。 第９の実施形態に係る電子デバイスの製造方法を工程順に示す断面図である。 第１０の実施形態に係る電子デバイスの製造方法を工程順に示す断面図である。 第１１の実施形態に係る電子デバイスの製造方法を工程順に示す断面図である。 圧力依存性の調査結果を示すグラフである。 バイアス依存性の調査結果を示すグラフである。 第２の実験の結果を示すグラフである。

本願発明者らは、上記の課題を解決すべく鋭意検討を行った結果、実験的に、カーボン膜の形成時にプラズマの密度を高めると、カーボン膜の抵抗率が低減することを見出した。また、プラズマ密度の上昇により、カーボン膜の成長レートが速くなることも見出した。

以下、実施形態について、添付の図面を参照して具体的に説明する。

（第１の実施形態）
先ず、第１の実施形態について説明する。本実施形態では、プラズマＣＶＤ法によりカーボン膜を形成する。ここで、第１の実施形態で用いるプラズマＣＶＤ装置について説明する。図１は、第１の実施形態で用いるプラズマＣＶＤ装置を示す模式図である。

図１に示すように、このプラズマＣＶＤ装置では、チャンバ４内にステージ１０が設けられ、その上にヒータ２及びカソード３がこの順で設けられている。カソード３の上に、カーボン膜が形成される基板１１が載置される。カーボン膜の形成時には、基板１１の外周部が基板ホルダ８ａにより固定される。チャンバ４内には、基板１１を間に挟んでカソード３と対向するようにしてアノード１が設けられている。更に、本実施形態では、ステージ１０上に、例えばＣｕ、Ｐｔ、Ａｕ、Ｐｄ、Ａｌの少なくとも１種を含有する電子放出電極１２が設けられている。電子放出電極１２の平面形状は、例えば基板ホルダ８ａを取り囲む円環状である。そして、アノード１に負荷６を介してバイアス電源７の正極が接続され、カソード３及び電子放出電極１２にバイアス電源７の負極が接続される。

このような構成のプラズマＣＶＤ装置を用いてカーボン膜を基板１１上に形成する場合、チャンバ内にＡｒガス及びメタンガスを供給すると共に、アノード１の上方から紫外線を照射する。更に、バイアス電源７によりバイアス電圧を制御する。この結果、カソード３に接続した基板１１から電子１５が放出される。また、電子放出電極１２から基板１１よりも大量の電子１５がアノード１に向けて放出される。これらの電子１５の放出に伴って、基板１１とアノード１との間にプラズマ１４が発生する。そして、活性化したメタン中の炭素が基板１１上に堆積し、カーボン膜が形成される。大量の電子１５が電子放出電極１２から放出されているため、電子放出電極１２がない場合と比較すると、プラズマ１４の放電電流が大きい。従って、プラズマ１４の密度が高くなり、速い成長レートで低抵抗率のカーボン膜が形成される。つまり、基板１１の表面に絶縁膜が形成されている場合、絶縁膜上に低抵抗率のカーボン膜が形成される。

なお、ヒータ２の設定温度は、製造しようとする電子デバイスの性能を損なわない範囲で高温にするほど低抵抗率のカーボン膜が形成できる。例えば、大規模集積回路（ＬＳＩ：large scale integration）の配線を形成する場合には、４５０℃程度に制御することが好ましい。

（第２の実施形態）
次に、第２の実施形態について説明する。図２は、第２の実施形態で用いるプラズマＣＶＤ装置を示す模式図である。

図２に示すように、図１に示すプラズマＣＶＤ装置と比較すると、このプラズマＣＶＤ装置には、電子放出電極１２が設けられておらず、基板ホルダ８ａに代えて基板ホルダ８ｂが使用される。基板ホルダ８ｂは、例えばＣｕ、Ｐｔ、Ａｕ、Ｐｄ、Ａｌの少なくとも１種を含有しており、電子放出電極としても機能する。そして、アノード１に負荷６を介してバイアス電源７の正極が接続され、カソード３及び基板ホルダ８ｂにバイアス電源７の負極が接続される。他の構成は、図１に示すプラズマＣＶＤ装置と同様である。

このような構成のプラズマＣＶＤ装置を用いてカーボン膜を基板１１上に形成する場合、チャンバ内にＡｒガス及びメタンガスを供給すると共に、アノード１の上方から紫外線を照射する。更に、バイアス電源７によりバイアス電圧を制御する。この結果、カソード３に接続した基板１１から電子１５が放出される。また、基板ホルダ８ｂから基板１１よりも大量の電子１５がアノード１に向けて放出される。これらの電子１５の放出に伴って、基板１１とアノード１との間にプラズマ１４が発生する。そして、活性化したメタン中の炭素が基板１１上に堆積し、カーボン膜が形成される。大量の電子１５が基板ホルダ８ｂから放出されているため、基板ホルダ８ｂが電子放出電極として機能しない材料から構成されている場合と比較すると、プラズマ１４の放電電流が大きい。従って、プラズマ１４の密度が高くなり、速い成長レートで低抵抗率のカーボン膜が形成される。つまり、基板１１の表面に絶縁膜が形成されている場合、絶縁膜上に低抵抗率のカーボン膜が形成される。

（第３の実施形態）
次に、第３の実施形態について説明する。図３は、第３の実施形態で用いるプラズマＣＶＤ装置を示す模式図である。

図３に示すように、図１に示すプラズマＣＶＤ装置と比較すると、このプラズマＣＶＤ装置には、電子放出電極１２が設けられていない。但し、本実施形態では、基板１１として、その表面に導電層として電子放出層１３が形成されたものを用いる。電子放出層１３は、例えばＴａＮ膜及びその上に形成されたＴａ膜の積層構造を備えている。そして、アノード１に負荷６を介してバイアス電源７の正極が接続され、カソード３及び電子放出層１３にバイアス電源７の負極が接続される。他の構成は、図１に示すプラズマＣＶＤ装置と同様である。

このような構成のプラズマＣＶＤ装置を用いてカーボン膜を基板１１上に形成する場合、チャンバ内にＡｒガス及びメタンガスを供給すると共に、アノード１の上方から紫外線を照射する。更に、バイアス電源７によりバイアス電圧を制御する。この結果、電子放出層１３から大量の電子１５がアノード１に向けて放出される。これらの電子１５の放出に伴って、基板１１とアノード１との間にプラズマ１４が発生する。そして、活性化したメタン中の炭素が基板１１上に堆積し、カーボン膜が形成される。本実施形態では、基板１１の表面に電子放出層１３が形成されているため、電子放出層１３上にカーボン膜が形成される。このとき、大量の電子１５が電子放出層１３から放出されているため、電子放出層１３がない場合と比較すると、プラズマ１４の放電電流が大きい。従って、プラズマ１４の密度が高くなり、速い成長レートで低抵抗率のカーボン膜が形成される。

（第４の実施形態）
次に、第４の実施形態について説明する。第４の実施形態では、図１に示すプラズマＣＶＤ装置を用いる。但し、図４に示すように、第３の実施形態と同様に、基板１１として、その表面に電子放出層１３が形成されたものを用いる。そして、アノード１に負荷６を介してバイアス電源７の正極が接続され、カソード３及び電子放出電極１２だけでなく電子放出層１３にもバイアス電源７の負極が接続される。

第４の実施形態でも、カーボン膜を基板１１上に形成する場合、チャンバ内にＡｒガス及びメタンガスを供給すると共に、アノード１の上方から紫外線を照射する。更に、バイアス電源７によりバイアス電圧を制御する。この結果、電子放出電極１２及び電子放出層１３から大量の電子１５がアノード１に向けて放出される。これらの電子１５の放出に伴って、基板１１とアノード１との間にプラズマ１４が発生する。そして、活性化したメタン中の炭素が基板１１上に堆積し、カーボン膜が形成される。本実施形態でも、基板１１の表面に電子放出層１３が形成されているため、電子放出層１３上にカーボン膜が形成される。このとき、大量の電子１５が電子放出電極１２及び電子放出層１３から放出されているため、電子放出電極１２及び電子放出層１３がない場合と比較すると、プラズマ１４の放電電流が極めて大きい。従って、プラズマ１４の密度が高くなり、速い成長レートでより低抵抗率のカーボン膜が形成される。

なお、第４の実施形態では、第３の実施形態と比較して、電子放出層１３の材料として電子が放出されにくいものを用いてもよい。これは、電子放出電極１２からも電子が放出されるからである。従って、電子放出層１３の材料として、製造しようとする電子デバイスの機能に適した材料、例えばＴｉＮ等のバリアメタル膜に好適な材料を用いることもできる。

また、第４の実施形態において、電子放出電極１２を用いずに、第２の実施形態のように、電子放出電極としても機能する基板ホルダ８ｂを用いてもよい。

（第５の実施形態）
次に、第５の実施形態について説明する。第５の実施形態でも、図１に示すプラズマＣＶＤ装置を用いる。但し、図５に示すように、バイアス電源７の負極は電子放出電極１２に接続され、カソード３には、バイアス電源７とは異なるバイアス電源３１の正極が接続される。他の構成は、図１に示すプラズマＣＶＤ装置と同様である。

第５の実施形態でも、カーボン膜を基板１１上に形成する場合、チャンバ内にＡｒガス及びメタンガスを供給すると共に、アノード１の上方から紫外線を照射する。更に、バイアス電源７によりバイアス電圧を制御する。この結果、電子放出電極１２から大量の電子１５がアノード１に向けて放出される。この電子１５の放出に伴って、基板１１とアノード１との間にプラズマ１４が発生する。そして、活性化したメタン中の炭素が基板１１上に堆積し、カーボン膜が形成される。大量の電子１５が電子放出電極１２から放出されているため、電子放出電極１２がない場合と比較すると、プラズマ１４の放電電流が大きい。従って、プラズマ１４の密度が高くなり、速い成長レートでより低抵抗率のカーボン膜が形成される。つまり、基板１１の表面に絶縁膜が形成されている場合、絶縁膜上に低抵抗率のカーボン膜が形成される。

更に、第５の実施形態では、カソード３がバイアス電源３１によりバイアスされているため、プラズマ１４中のＡｒイオンによる基板１１のスパッタリングを抑制することができる。従って、第１の実施形態より良好な質のカーボン膜を形成することができる。バイアス電源３１の電圧がバイアス電源７の電圧より低い場合、基板１１から電子１５が放出され、バイアス電源７の電圧がバイアス電源３１の電圧より低い場合、基板１１から電子１５が放出されない。しかしながら、電子放出電極１２からは電子１５が放出され続け、かつ、プラズマ１４中のＡｒイオンによる基板１１のスパッタリングをさらに低減できる。

（第６の実施形態）
次に、第６の実施形態について説明する。第６の実施形態でも、図１に示すプラズマＣＶＤ装置を用いる。また、基板１１として、その表面に導電層３２が形成されたものを用いる。導電層３２は、例えばＴａ膜、ＴａＮ膜、Ｔｉ膜、ＴｉＮ膜等のバリアメタル膜である。但し、図６に示すように、バイアス電源７の負極は電子放出電極１２に接続され、カソード３には、バイアス電源７とは異なるバイアス電源３１の正極が接続される。また、導電層３２にもバイアス電源３１の正極が接続される。他の構成は、図１に示すプラズマＣＶＤ装置と同様である。

第６の実施形態でも、カーボン膜を基板１１上に形成する場合、チャンバ内にＡｒガス及びメタンガスを供給すると共に、アノード１の上方から紫外線を照射する。更に、バイアス電源７によりバイアス電圧を制御する。この結果、電子放出電極１２から大量の電子１５がアノード１に向けて放出される。この電子１５の放出に伴って、基板１１とアノード１との間にプラズマ１４が発生する。そして、活性化したメタン中の炭素が基板１１上に堆積し、カーボン膜が形成される。本実施形態では、基板１１の表面に導電層３２が形成されているため、導電層３２上にカーボン膜が形成される。このとき、大量の電子１５が電子放出電極１２から放出されているため、電子放出電極１２がない場合と比較すると、プラズマ１４の放電電流が大きい。従って、プラズマ１４の密度が高くなり、速い成長レートでより低抵抗率のカーボン膜が形成される。

更に、第６の実施形態では、カソード３及び導電層３２がバイアス電源３１によりバイアスされているため、プラズマ１４中のＡｒイオンによる基板１１のスパッタリングを抑制することができる。従って、第４の実施形態より良好な質のカーボン膜を形成することができる。バイアス電源３１の電圧がバイアス電源７の電圧より低い場合、導電層３２から電子１５が放出され、バイアス電源７の電圧がバイアス電源３１の電圧より低い場合、導電層３２から電子１５が放出されない。しかしながら、電子放出電極１２からは電子１５が放出され続け、かつ、プラズマ１４中のＡｒイオンによる基板１１のスパッタリングをさらに低減できる。

なお、これらの実施形態により形成されるカーボン膜は、グラフェンであってもグラファイトであってもよい。また、薄く形成したカーボン膜は、例えば、トランジスタのチャネルとして用いることができる。厚く形成したカーボン膜は、例えば、トランジスタのケート電極、ソース電極及びドレイン電極として用いることができ、また、それらを接続する配線として用いることもできる。

また、電子放出層１３及び導電層３２は、例えばバリアメタル膜として用いるが、カーボン膜の形成前に複数にパターニングされていると、個々の電子放出層１３及び導電層３２に適切に電位を付与することは極めて困難となる。従って、カーボン膜の形成は、電子放出層１３又は導電層３２のパターニング前に、基板１１の表面に単一の電子放出層１３又は導電層３２が存在する状態で行うことが好ましい。

また、カーボン膜の原料ガスとしては、メタンガスの他に、アセチレンガス等の炭素含有ガスを用いてもよい。

次に、上述のようなカーボン膜の形成方法を採用した電子デバイスの製造方法の実施形態について説明する。

（第７の実施形態）
図７は、第７の実施形態に係る電子デバイスの製造方法を工程順に示す断面図である。

先ず、基板上にトランジスタ及びキャパシタ等の素子を形成する。次いで、図７（ａ）に示すように、素子上に、表面に導電膜５２が埋め込まれた絶縁膜５１を形成する。導電膜５２は、例えばＣｕ系材料、カーボン系材料、Ａｌ系材料を含有する。なお、平坦な絶縁膜５１上に導電膜５２を形成してもよい。その後、導電膜５２を覆う層間絶縁膜５３を絶縁膜５１上に形成し、層間絶縁膜５３に導電膜５２の一部を露出する開口部５３ａを形成する。開口部５３ａの平面視での面積は、残存している層間絶縁膜５３の面積と比較して極めて小さい。

続いて、図７（ｂ）に示すように、カーボン膜としてグラファイト層５４を開口部５３ａ内及び層間絶縁膜５３上に形成する。本実施形態では、電子放出層１３又は導電層３２に相当する層が存在しないため、例えば、第１、第２、又は第５の実施形態のカーボン膜の形成方法を採用すればよい。このとき、グラファイト層５４は、基板の厚さ方向にグラフェンが積層されて形成される。そして、グラファイト層５４の開口部５３ａ内の部分が、例えばビア等の縦配線ビアとして機能し、層間絶縁膜５３上の部分が横配線として機能する。

その後、このような処理を繰り返して多層配線を形成し、更にパッシベーション膜及びパッド等を形成して電子デバイスを完成させる。

（第８の実施形態）
次に、第８の実施形態について説明する。図８は、第８の実施形態に係る電子デバイスの製造方法を工程順に示す断面図である。

先ず、第７の実施形態と同様にして、開口部５３ａの形成までの処理を行う。次いで、図８（ａ）に示すように、開口部５３ａの底部に、導電膜５２と接する抵抗変化膜５５を形成する。抵抗変化膜５５としては、例えばＴａ酸化膜及びＴｉ酸化膜等の遷移金属酸化物膜を形成する。

その後、図８（ｂ）に示すように、第７の実施形態と同様にしてグラファイト層５４を形成する。

続いて、第７の実施形態と同様の処理を繰り返して多層配線を形成し、更にパッシベーション膜及びパッド等を形成して電子デバイスを完成させる。

このような第８の実施形態によれば、抵抗変化メモリ（ＲＲＡＭ：resistance random access memory）に低抵抗率の電極及び配線を組み合わせることができる。

（第９の実施形態）
次に、第９の実施形態について説明する。図９は、第９の実施形態に係る電子デバイスの製造方法を工程順に示す断面図である。

先ず、第８の実施形態と同様にして、抵抗変化膜５５の形成までの処理を行う。次いで、図９（ａ）に示すように、抵抗変化膜５５上及び層間絶縁膜５３上に電子放出層５６を形成する。電子放出層５６の形成では、例えばＴａＮ膜を形成し、続いてその上にＴａ膜を形成する。

その後、図９（ｂ）に示すように、カーボン膜としてグラファイト層５４を電子放出層５６上に形成する。本実施形態では、電子放出層５６が存在するため、例えば、第３、第４、又は第６の実施形態のカーボン膜の形成方法を採用すればよい。なお、本実施形態では、開口部５３ａ内の電子放出層５６は層間絶縁膜５３上の電子放出層５６から絶縁されているため、開口部５３ａ内の電子放出層５６に電位を付与することはできないが、層間絶縁膜５３上の電子放出層５６に電位を付与することができれば、電子を十分に放出することができる。これは、開口部５３ａの平面視での面積が、残存している層間絶縁膜５３の面積と比較して極めて小さいからである。

続いて、第７の実施形態と同様の処理を繰り返して多層配線を形成し、更にパッシベーション膜及びパッド等を形成して電子デバイスを完成させる。

このような第９の実施形態によれば、抵抗変化メモリに低抵抗率の電極及び配線を組み合わせることができる。また、第８の実施形態よりも大量の電子を放出することができる。更に、グラファイト層５４の成長方向を第８の実施形態よりも制御しやすくなる。

なお、電子放出層５６は、例えば、電子ビーム蒸着法及びスパッタリング法等の指向性が高い方法によって形成することが好ましい。開口部５３ａの側面上にまで電子放出層５６が形成されると、グラファイト層５４の成長方向の制御が困難になることがあるからである。

（第１０の実施形態）
次に、第１０の実施形態について説明する。図１０は、第１０の実施形態に係る電子デバイスの製造方法を工程順に示す断面図である。

先ず、第７の実施形態と同様にして、開口部５３ａの形成までの処理を行う。次いで、図１０（ａ）に示すように、開口部５３ａ内に導電膜５２の表面から上方に延びるカーボンナノチューブ５７を、層間絶縁膜５３の表面よりも上方まで成長させる。

次いで、図１０（ｂ）に示すように、カーボンナノチューブ５７の層間絶縁膜５３の表面よりも上方まで延びている部分を切断する。この切断は、例えばイオンミリング法、又は化学的機械的研磨（ＣＭＰ：chemical mechanical polishing）法により行うことができる。

その後、図１０（ｃ）に示すように、層間絶縁膜５３及びカーボンナノチューブ５７上に、第９の実施形態と同様にして電子放出層５６を形成する。電子放出層５６の形成ではコンタクト層、例えばＴｉ膜等を形成する。

続いて、図１０（ｄ）に示すように、電子放出層５６上に、第９の実施形態と同様にしてグラファイト層５４を形成する。

その後、このような処理を繰り返して多層配線を形成し、更にパッシベーション膜及びパッド等を形成して電子デバイスを完成させる。

このような第１０の実施形態によれば、第７の実施形態と比較して配線の抵抗率を低減することができる。これは、カーボンナノチューブ５７の延伸方向の抵抗率が、グラファイト層５４の積層方向の抵抗率と比較して極めて小さいからである。

なお、電子放出層５６の形成を省略して、層間絶縁膜５３及びカーボンナノチューブ５７上にグラファイト層５４を形成してもよい。この場合は、例えば、第１、第２、又は第５の実施形態のカーボン膜の形成方法を採用すればよい。

（第１１の実施形態）
次に、第１１の実施形態について説明する。第１１の実施形態では、デュアルダマシン法を採用する。図１１は、第１１の実施形態に係る電子デバイスの製造方法を工程順に示す断面図である。

先ず、基板上にトランジスタ及びキャパシタ等の素子を形成する。次いで、図１１（ａ）に示すように、素子上に、表面に導電膜６２が埋め込まれた絶縁膜６１を形成する。導電膜６２は、例えばＣｕ系材料、カーボン系材料、Ａｌ系材料を含有する。なお、平坦な絶縁膜６１上に導電膜６２を形成してもよい。その後、導電膜６２を覆う層間絶縁膜６３を絶縁膜６１上に形成し、層間絶縁膜６３に、導電膜６２の一部を露出するビアホール６３ａ及びこのビアホール６３ａに繋がる配線溝６３ｂを形成する。ビアホール６３ａの平面視での面積は、残存している層間絶縁膜６３の面積と比較して極めて小さい。

次いで、図１１（ｂ）に示すように、ビアホール６３ａの側面上、配線溝６３ｂの底面上及び側面上、並びに層間絶縁膜６３の最表面上に電子放出層６６を形成する。電子放出層６６の形成では、例えばＴａＮ膜を形成し、続いてその上にＴａ膜を形成する。

その後、図１１（ｃ）に示すように、カーボン膜としてグラファイト層６４を電子放出層６６上に形成する。本実施形態では、電子放出層６６が存在するため、例えば、第３、第４、又は第６の実施形態のカーボン膜の形成方法を採用すればよい。このとき、グラファイト層６４は、電子放出層６６の表面からグラフェンが積層されて形成される。従って、ビアホール６３ａ内では、ビアホール６３ａの側面から中心に向かってグラファイト層６４が横方向に成長する。また、配線溝６３ｂ内では、配線溝６３ｂの底面から上方に向かってグラファイト層６４が縦方向に成長すると共に、配線溝６３ｂの側面から中心に向かってグラファイト層６４が横方向に成長する。更に、層間絶縁膜６３の上方では、層間絶縁膜６３の最表面から上方に向かってグラファイト層６４が縦方向に成長する。また、これらのグラファイト層６４の成長は同時に進行する。このため、グラファイト層６４には、ビアホール６３ａの下端（導電膜６２との接触部）から少なくとも配線溝６３ｂの上端まで連続するグラフェンが含まれることになる。

続いて、図１１（ｄ）に示すように、層間絶縁膜５３の表面が露出するまでグラファイト層６４及び電子放出層６６の研磨を行う。

その後、このような処理を繰り返して多層配線を形成し、更にパッシベーション膜及びパッド等を形成して電子デバイスを完成させる。

このような第１１の実施形態によれば、デュアルダマシン法により微細化を実現することができる。また、グラファイト層６４に、導電膜６２との接触部から配線溝６３ｂの上端まで連続するグラフェンが含まれるため、ビア及び配線間の抵抗率をより一層低減することも可能となる。

なお、電子放出層６６は、例えば、基板を傾斜させながら、電子ビーム蒸着法及びスパッタリング法等の指向性が高い方法によって形成することが好ましい。ビアホール６３ａの底部に導電膜６２を覆うように電子放出層６６が形成されると、ビアホール６３ａ内でグラファイト層６４が縦方向に成長しやすくなり、グラファイト層６４と導電膜６２との間の接触抵抗が高くなる可能性があるからである。

次に、本願発明者らが行った実験について説明する。

（第１の実験）
第１の実験では、Ｓｉ基板上にＳｉ酸化膜を形成し、その上に、材料を変化させて、種々の電子放出層を形成した。そして、チャンバ内の圧力とプラズマ放電電流の強さとの関係を調査した。このとき、カソード及びアノード間のバイアスは１５０Ｖとした。また、カソード及びアノード間のバイアスの大きさとプラズマ放電電流の強さとの関係も調査した。このとき、チャンバ内の圧力は８０Ｐａとした。前者の圧力依存性の調査結果を図１２に示し、後者のバイアス依存性の調査結果を図１３に示す。なお、図１２及び図１３中の「Ｔａ／ＴａＮ」は、ＴａＮ膜上にＴａ膜が形成された積層体を意味し、「ＴａＮ／Ｔａ」は、Ｔａ膜上にＴａＮ膜が形成された積層体を意味する。

図１２に示すように、いずれの材料を用いた場合にも、チャンバ内の圧力を１０Ｐａ以上１０００Ｐａ以下とした場合に、特に高いプラズマ放電電流を得ることができた。また、図１３に示すように、いずれの材料を用いた場合にも、バイアス電圧と共にプラズマ放電電流が連続的に変化し、これらの材料がない場合に比べ、桁違いに大きな安定したプラズマ放電電流を得ることができた。

更に、材料に着目すると、Ｃｕ、Ｐｔ、Ａｕ、Ｐｄ、又はＡｌを用いた場合に特に高いプラズマ放電電流を得ることができた。このことから、電子放出電極としては、これらの少なくとも１種を含むものを用いることが好ましい。また、電子放出層は、電子デバイス内に残ることからデバイス機能に適した材料を用いることができる。例えば、バリア性能等が要求される場合、ＴａＮ膜上にＴａ膜が形成された積層体を用いることが好ましい。

（第２の実験）
第２の実験では、実施例として、第３の実施形態に沿ってカーボン膜を形成した。このとき、電子放出層としては、上記のＴａＮ膜上にＴａ膜が形成された積層体を用い、基板としては、表面にＳｉ酸化膜が形成されたＳｉ基板を用いた。また、比較例として、表面にＳｉ酸化膜が形成されたＳｉ基板上に、同様の条件下でカーボン膜を形成した。なお、比較例では、カーボン膜の成長温度を変化させた。そして、実施例、比較例で形成したカーボン膜の抵抗率及びＧ／Ｄ比を測定した。カーボン膜の抵抗率の測定結果を図１４（ａ）に示し、Ｇ／Ｄ比の測定結果を図１４（ｂ）に示す。

図１４（ａ）に示すように、比較例では、成長温度を高くするほど抵抗率が低くなる。しかし、８５０℃程度でも実施例より抵抗率が高い。実施例によれば、４５０℃程度の成長温度で、比較例よりも２桁程度も低い抵抗率を得ることができた。また、図１４（ｂ）に示すように、ラマン分光によりＧ／Ｄ比を測定したところ、実施例によれば比較例と比較して極めて良好なカーボン膜を得ることができた。

以下、本発明の諸態様を付記としてまとめて記載する。

（付記１）
基板が載置されたチャンバ内に炭素を含有する原料ガスを供給する工程と、
前記基板の周囲から前記チャンバ内のアノードに向けて電子を放出させて前記チャンバ内にプラズマを発生させ、前記基板上にカーボン膜を形成する工程と、
を有することを特徴とする電子デバイスの製造方法。

（付記２）
前記電子を放出させる工程は、前記基板の周囲に配置した電極に、前記アノードよりも低い電位を付与する工程を有することを特徴とする付記１に記載の電子デバイスの製造方法。

（付記３）
前記電極は、Ｃｕ、Ｐｔ、Ａｕ、Ｐｄ、及びＡｌからなる群から選択された少なくとも１種を含有することを特徴とする付記２に記載の電子デバイスの製造方法。

（付記４）
前記電極は、前記基板から離間して配置されていることを特徴とする付記２又は３に記載の電子デバイスの製造方法。

（付記５）
前記基板に、前記電極よりも低い電位又は高い電位を付与する工程を有することを特徴とする付記４に記載の電子デバイスの製造方法。

（付記６）
前記電極は、基板ホルダであることを特徴とする付記２又は３に記載の電子デバイスの製造方法。

（付記７）
表面に導電層が形成された基板が載置されたチャンバ内に炭素を含有する原料ガスを供給する工程と、
前記導電層から前記チャンバ内のアノードに向けて電子を放出させて前記チャンバ内にプラズマを発生させ、前記基板上にカーボン膜を形成する工程と、
を有することを特徴とする電子デバイスの製造方法。

（付記８）
前記電子を放出させる工程は、前記導電層に、前記アノードよりも低い電位を付与する工程を有することを特徴とする付記７に記載の電子デバイスの製造方法。

（付記９）
前記導電層は、
ＴａＮ膜と、
前記ＴａＮ膜上に形成されたＴａ膜と、
を有することを特徴とする付記８に記載の電子デバイスの製造方法。

（付記１０）
前記カーボン膜を形成する工程において、前記チャンバ内の圧力を１０Ｐａ以上１０００Ｐａ以下とすることを特徴とする付記１乃至９のいずれか１項に記載の電子デバイスの製造方法。

（付記１１）
ビアホール及び配線溝が形成された層間絶縁膜と、
前記ビアホール及び前記配線溝内に形成され、前記ビアホールの下端から前記配線溝の上端まで連続するグラフェンを含むカーボン膜と、
を有することを特徴とする電子デバイス。

１：アノード
３：カソード
８ａ、８ｂ：基板ホルダ
１１：基板
１２：電子放出電極
１３：電子放出層
１４：プラズマ
１５：電子

Claims (6)

1. 基板が載置されたチャンバ内に炭素を含有する原料ガスを供給する工程と、
   前記チャンバ内に紫外線を照射しながら前記基板の周囲から前記チャンバ内のアノードに向けて電子を放出させて前記チャンバ内にプラズマを発生させ、前記基板上にカーボン膜を形成する工程と、
   を有することを特徴とする電子デバイスの製造方法。
2. 前記電子を放出させる工程は、前記基板の周囲に配置した電極に、前記アノードよりも低い電位を付与する工程を有することを特徴とする請求項１に記載の電子デバイスの製造方法。
3. 前記電極は、Ｃｕ、Ｐｔ、Ａｕ、Ｐｄ、及びＡｌからなる群から選択された少なくとも１種を含有することを特徴とする請求項２に記載の電子デバイスの製造方法。
4. 表面に導電層が形成された基板が載置されたチャンバ内に炭素を含有する原料ガスを供給する工程と、
   前記チャンバ内に紫外線を照射しながら前記導電層から前記チャンバ内のアノードに向けて電子を放出させて前記チャンバ内にプラズマを発生させ、前記基板上にカーボン膜を形成する工程と、
   を有することを特徴とする電子デバイスの製造方法。
5. 前記電子を放出させる工程は、前記導電層に、前記アノードよりも低い電位を付与する工程を有することを特徴とする請求項４に記載の電子デバイスの製造方法。
6. 前記導電層は、
   ＴａＮ膜と、
   前記ＴａＮ膜上に形成されたＴａ膜と、
   を有することを特徴とする請求項５に記載の電子デバイスの製造方法。

Images