JP5625399B2 - Manufacturing method of electronic device - Google Patents
Manufacturing method of electronic device Download PDFInfo
- Publication number
- JP5625399B2 JP5625399B2 JP2010051999A JP2010051999A JP5625399B2 JP 5625399 B2 JP5625399 B2 JP 5625399B2 JP 2010051999 A JP2010051999 A JP 2010051999A JP 2010051999 A JP2010051999 A JP 2010051999A JP 5625399 B2 JP5625399 B2 JP 5625399B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- substrate
- electron emission
- electronic device
- chamber
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
本発明は、電子デバイスの製造方法に関する。 The present invention relates to a method for manufacturing an electronic device.
近年、大規模集積回路（ＬＳＩ）の配線に、グラフェン及びグラファイト等のカーボン薄膜を用いる技術について種々の検討がされている。例えば、カーボン薄膜を絶縁膜上に光電子制御プラズマ化学気相成長（ＣＶＤ：chemical vapor deposition）法により形成する方法に関する提案がされている。 2. Description of the Related Art In recent years, various studies have been made on techniques using carbon thin films such as graphene and graphite for wiring of large scale integrated circuits (LSIs). For example, a proposal has been made regarding a method of forming a carbon thin film on an insulating film by a photoelectron controlled plasma chemical vapor deposition (CVD) method.
しかしながら、これまでの技術では、抵抗率が低いカーボン薄膜を絶縁膜上に形成することが難しい。 However, with conventional techniques, it is difficult to form a carbon thin film having a low resistivity on the insulating film.
本発明の目的は、カーボン膜の抵抗率を低減することができる電子デバイスの製造方法を提供することにある。 The objective of this invention is providing the manufacturing method of the electronic device which can reduce the resistivity of a carbon film.
電子デバイスの製造方法の一態様では、基板が載置されたチャンバ内に炭素を含有する原料ガスを供給し、前記チャンバ内に紫外線を照射しながら前記基板の周囲から前記チャンバ内のアノードに向けて電子を放出させて前記チャンバ内にプラズマを発生させ、前記基板上にカーボン膜を形成する。つまり、紫外光を照射した前記基板の周囲から電子を放出させて前記チャンバ内にプラズマを発生させ、前記基板上にカーボン膜を形成する。 In one aspect of the method for manufacturing an electronic device, a source gas containing carbon is supplied into a chamber in which a substrate is placed, and the substrate is irradiated with ultraviolet rays toward the anode in the chamber from the periphery of the substrate. Electrons are emitted to generate plasma in the chamber, thereby forming a carbon film on the substrate. That is, electrons are emitted from the periphery of the substrate irradiated with ultraviolet light to generate plasma in the chamber, thereby forming a carbon film on the substrate.
電子デバイスの製造方法の他の一態様では、表面に導電層が形成された基板が載置されたチャンバ内に炭素を含有する原料ガスを供給し、前記チャンバ内に紫外線を照射しながら前記導電層から前記チャンバ内のアノードに向けて電子を放出させて前記チャンバ内にプラズマを発生させ、前記基板上にカーボン膜を形成する。つまり、紫外光を照射した前記導電層から電子を放出させて前記チャンバ内にプラズマを発生させ、前記基板上にカーボン膜を形成する。 In another aspect of the method for manufacturing an electronic device, a source gas containing carbon is supplied into a chamber on which a substrate having a conductive layer formed on the surface is placed, and the conductive material is irradiated while irradiating ultraviolet rays into the chamber. Electrons are emitted from the layer toward the anode in the chamber to generate plasma in the chamber to form a carbon film on the substrate. That is, electrons are emitted from the conductive layer irradiated with ultraviolet light to generate plasma in the chamber, thereby forming a carbon film on the substrate.
上記の電子デバイスの製造方法等によれば、カーボン膜の形成時のプラズマの密度を向上させてカーボン膜の抵抗率を低下させることができる。 According to the electronic device manufacturing method and the like, it is possible to improve the density of plasma during the formation of the carbon film and reduce the resistivity of the carbon film.
本願発明者らは、上記の課題を解決すべく鋭意検討を行った結果、実験的に、カーボン膜の形成時にプラズマの密度を高めると、カーボン膜の抵抗率が低減することを見出した。また、プラズマ密度の上昇により、カーボン膜の成長レートが速くなることも見出した。 As a result of intensive studies to solve the above problems, the present inventors have experimentally found that the resistivity of the carbon film decreases when the plasma density is increased during the formation of the carbon film. It has also been found that the growth rate of the carbon film increases as the plasma density increases.
以下、実施形態について、添付の図面を参照して具体的に説明する。 Hereinafter, embodiments will be specifically described with reference to the accompanying drawings.
（第１の実施形態）
先ず、第１の実施形態について説明する。本実施形態では、プラズマＣＶＤ法によりカーボン膜を形成する。ここで、第１の実施形態で用いるプラズマＣＶＤ装置について説明する。図１は、第１の実施形態で用いるプラズマＣＶＤ装置を示す模式図である。
(First embodiment)
First, the first embodiment will be described. In this embodiment, a carbon film is formed by plasma CVD. Here, the plasma CVD apparatus used in the first embodiment will be described. FIG. 1 is a schematic diagram showing a plasma CVD apparatus used in the first embodiment.
図１に示すように、このプラズマＣＶＤ装置では、チャンバ４内にステージ１０が設けられ、その上にヒータ２及びカソード３がこの順で設けられている。カソード３の上に、カーボン膜が形成される基板１１が載置される。カーボン膜の形成時には、基板１１の外周部が基板ホルダ８ａにより固定される。チャンバ４内には、基板１１を間に挟んでカソード３と対向するようにしてアノード１が設けられている。更に、本実施形態では、ステージ１０上に、例えばＣｕ、Ｐｔ、Ａｕ、Ｐｄ、Ａｌの少なくとも１種を含有する電子放出電極１２が設けられている。電子放出電極１２の平面形状は、例えば基板ホルダ８ａを取り囲む円環状である。そして、アノード１に負荷６を介してバイアス電源７の正極が接続され、カソード３及び電子放出電極１２にバイアス電源７の負極が接続される。
As shown in FIG. 1, in this plasma CVD apparatus, a
このような構成のプラズマＣＶＤ装置を用いてカーボン膜を基板１１上に形成する場合、チャンバ内にＡｒガス及びメタンガスを供給すると共に、アノード１の上方から紫外線を照射する。更に、バイアス電源７によりバイアス電圧を制御する。この結果、カソード３に接続した基板１１から電子１５が放出される。また、電子放出電極１２から基板１１よりも大量の電子１５がアノード１に向けて放出される。これらの電子１５の放出に伴って、基板１１とアノード１との間にプラズマ１４が発生する。そして、活性化したメタン中の炭素が基板１１上に堆積し、カーボン膜が形成される。大量の電子１５が電子放出電極１２から放出されているため、電子放出電極１２がない場合と比較すると、プラズマ１４の放電電流が大きい。従って、プラズマ１４の密度が高くなり、速い成長レートで低抵抗率のカーボン膜が形成される。つまり、基板１１の表面に絶縁膜が形成されている場合、絶縁膜上に低抵抗率のカーボン膜が形成される。
When the carbon film is formed on the
なお、ヒータ２の設定温度は、製造しようとする電子デバイスの性能を損なわない範囲で高温にするほど低抵抗率のカーボン膜が形成できる。例えば、大規模集積回路（ＬＳＩ：large scale integration）の配線を形成する場合には、４５０℃程度に制御することが好ましい。
Note that a carbon film having a lower resistivity can be formed as the set temperature of the
（第２の実施形態）
次に、第２の実施形態について説明する。図２は、第２の実施形態で用いるプラズマＣＶＤ装置を示す模式図である。
(Second Embodiment)
Next, a second embodiment will be described. FIG. 2 is a schematic diagram showing a plasma CVD apparatus used in the second embodiment.
図２に示すように、図１に示すプラズマＣＶＤ装置と比較すると、このプラズマＣＶＤ装置には、電子放出電極１２が設けられておらず、基板ホルダ８ａに代えて基板ホルダ８ｂが使用される。基板ホルダ８ｂは、例えばＣｕ、Ｐｔ、Ａｕ、Ｐｄ、Ａｌの少なくとも１種を含有しており、電子放出電極としても機能する。そして、アノード１に負荷６を介してバイアス電源７の正極が接続され、カソード３及び基板ホルダ８ｂにバイアス電源７の負極が接続される。他の構成は、図１に示すプラズマＣＶＤ装置と同様である。
As shown in FIG. 2, as compared with the plasma CVD apparatus shown in FIG. 1, this plasma CVD apparatus is not provided with the
このような構成のプラズマＣＶＤ装置を用いてカーボン膜を基板１１上に形成する場合、チャンバ内にＡｒガス及びメタンガスを供給すると共に、アノード１の上方から紫外線を照射する。更に、バイアス電源７によりバイアス電圧を制御する。この結果、カソード３に接続した基板１１から電子１５が放出される。また、基板ホルダ８ｂから基板１１よりも大量の電子１５がアノード１に向けて放出される。これらの電子１５の放出に伴って、基板１１とアノード１との間にプラズマ１４が発生する。そして、活性化したメタン中の炭素が基板１１上に堆積し、カーボン膜が形成される。大量の電子１５が基板ホルダ８ｂから放出されているため、基板ホルダ８ｂが電子放出電極として機能しない材料から構成されている場合と比較すると、プラズマ１４の放電電流が大きい。従って、プラズマ１４の密度が高くなり、速い成長レートで低抵抗率のカーボン膜が形成される。つまり、基板１１の表面に絶縁膜が形成されている場合、絶縁膜上に低抵抗率のカーボン膜が形成される。
When the carbon film is formed on the
（第３の実施形態）
次に、第３の実施形態について説明する。図３は、第３の実施形態で用いるプラズマＣＶＤ装置を示す模式図である。
(Third embodiment)
Next, a third embodiment will be described. FIG. 3 is a schematic diagram showing a plasma CVD apparatus used in the third embodiment.
図３に示すように、図１に示すプラズマＣＶＤ装置と比較すると、このプラズマＣＶＤ装置には、電子放出電極１２が設けられていない。但し、本実施形態では、基板１１として、その表面に導電層として電子放出層１３が形成されたものを用いる。電子放出層１３は、例えばＴａＮ膜及びその上に形成されたＴａ膜の積層構造を備えている。そして、アノード１に負荷６を介してバイアス電源７の正極が接続され、カソード３及び電子放出層１３にバイアス電源７の負極が接続される。他の構成は、図１に示すプラズマＣＶＤ装置と同様である。
As shown in FIG. 3, as compared with the plasma CVD apparatus shown in FIG. 1, this plasma CVD apparatus is not provided with the
このような構成のプラズマＣＶＤ装置を用いてカーボン膜を基板１１上に形成する場合、チャンバ内にＡｒガス及びメタンガスを供給すると共に、アノード１の上方から紫外線を照射する。更に、バイアス電源７によりバイアス電圧を制御する。この結果、電子放出層１３から大量の電子１５がアノード１に向けて放出される。これらの電子１５の放出に伴って、基板１１とアノード１との間にプラズマ１４が発生する。そして、活性化したメタン中の炭素が基板１１上に堆積し、カーボン膜が形成される。本実施形態では、基板１１の表面に電子放出層１３が形成されているため、電子放出層１３上にカーボン膜が形成される。このとき、大量の電子１５が電子放出層１３から放出されているため、電子放出層１３がない場合と比較すると、プラズマ１４の放電電流が大きい。従って、プラズマ１４の密度が高くなり、速い成長レートで低抵抗率のカーボン膜が形成される。
When the carbon film is formed on the
（第４の実施形態）
次に、第４の実施形態について説明する。第４の実施形態では、図１に示すプラズマＣＶＤ装置を用いる。但し、図４に示すように、第３の実施形態と同様に、基板１１として、その表面に電子放出層１３が形成されたものを用いる。そして、アノード１に負荷６を介してバイアス電源７の正極が接続され、カソード３及び電子放出電極１２だけでなく電子放出層１３にもバイアス電源７の負極が接続される。
(Fourth embodiment)
Next, a fourth embodiment will be described. In the fourth embodiment, the plasma CVD apparatus shown in FIG. 1 is used. However, as shown in FIG. 4, as in the third embodiment, a
第４の実施形態でも、カーボン膜を基板１１上に形成する場合、チャンバ内にＡｒガス及びメタンガスを供給すると共に、アノード１の上方から紫外線を照射する。更に、バイアス電源７によりバイアス電圧を制御する。この結果、電子放出電極１２及び電子放出層１３から大量の電子１５がアノード１に向けて放出される。これらの電子１５の放出に伴って、基板１１とアノード１との間にプラズマ１４が発生する。そして、活性化したメタン中の炭素が基板１１上に堆積し、カーボン膜が形成される。本実施形態でも、基板１１の表面に電子放出層１３が形成されているため、電子放出層１３上にカーボン膜が形成される。このとき、大量の電子１５が電子放出電極１２及び電子放出層１３から放出されているため、電子放出電極１２及び電子放出層１３がない場合と比較すると、プラズマ１４の放電電流が極めて大きい。従って、プラズマ１４の密度が高くなり、速い成長レートでより低抵抗率のカーボン膜が形成される。
Also in the fourth embodiment, when a carbon film is formed on the
なお、第４の実施形態では、第３の実施形態と比較して、電子放出層１３の材料として電子が放出されにくいものを用いてもよい。これは、電子放出電極１２からも電子が放出されるからである。従って、電子放出層１３の材料として、製造しようとする電子デバイスの機能に適した材料、例えばＴｉＮ等のバリアメタル膜に好適な材料を用いることもできる。
In the fourth embodiment, a material that is less likely to emit electrons may be used as the material of the
また、第４の実施形態において、電子放出電極１２を用いずに、第２の実施形態のように、電子放出電極としても機能する基板ホルダ８ｂを用いてもよい。
In the fourth embodiment, instead of using the
（第５の実施形態）
次に、第５の実施形態について説明する。第５の実施形態でも、図１に示すプラズマＣＶＤ装置を用いる。但し、図５に示すように、バイアス電源７の負極は電子放出電極１２に接続され、カソード３には、バイアス電源７とは異なるバイアス電源３１の正極が接続される。他の構成は、図１に示すプラズマＣＶＤ装置と同様である。
(Fifth embodiment)
Next, a fifth embodiment will be described. Also in the fifth embodiment, the plasma CVD apparatus shown in FIG. 1 is used. However, as shown in FIG. 5, the negative electrode of the
第５の実施形態でも、カーボン膜を基板１１上に形成する場合、チャンバ内にＡｒガス及びメタンガスを供給すると共に、アノード１の上方から紫外線を照射する。更に、バイアス電源７によりバイアス電圧を制御する。この結果、電子放出電極１２から大量の電子１５がアノード１に向けて放出される。この電子１５の放出に伴って、基板１１とアノード１との間にプラズマ１４が発生する。そして、活性化したメタン中の炭素が基板１１上に堆積し、カーボン膜が形成される。大量の電子１５が電子放出電極１２から放出されているため、電子放出電極１２がない場合と比較すると、プラズマ１４の放電電流が大きい。従って、プラズマ１４の密度が高くなり、速い成長レートでより低抵抗率のカーボン膜が形成される。つまり、基板１１の表面に絶縁膜が形成されている場合、絶縁膜上に低抵抗率のカーボン膜が形成される。
Also in the fifth embodiment, when a carbon film is formed on the
更に、第５の実施形態では、カソード３がバイアス電源３１によりバイアスされているため、プラズマ１４中のＡｒイオンによる基板１１のスパッタリングを抑制することができる。従って、第１の実施形態より良好な質のカーボン膜を形成することができる。バイアス電源３１の電圧がバイアス電源７の電圧より低い場合、基板１１から電子１５が放出され、バイアス電源７の電圧がバイアス電源３１の電圧より低い場合、基板１１から電子１５が放出されない。しかしながら、電子放出電極１２からは電子１５が放出され続け、かつ、プラズマ１４中のＡｒイオンによる基板１１のスパッタリングをさらに低減できる。
Furthermore, in the fifth embodiment, since the
（第６の実施形態）
次に、第６の実施形態について説明する。第６の実施形態でも、図１に示すプラズマＣＶＤ装置を用いる。また、基板１１として、その表面に導電層３２が形成されたものを用いる。導電層３２は、例えばＴａ膜、ＴａＮ膜、Ｔｉ膜、ＴｉＮ膜等のバリアメタル膜である。但し、図６に示すように、バイアス電源７の負極は電子放出電極１２に接続され、カソード３には、バイアス電源７とは異なるバイアス電源３１の正極が接続される。また、導電層３２にもバイアス電源３１の正極が接続される。他の構成は、図１に示すプラズマＣＶＤ装置と同様である。
(Sixth embodiment)
Next, a sixth embodiment will be described. Also in the sixth embodiment, the plasma CVD apparatus shown in FIG. 1 is used. Further, the
第６の実施形態でも、カーボン膜を基板１１上に形成する場合、チャンバ内にＡｒガス及びメタンガスを供給すると共に、アノード１の上方から紫外線を照射する。更に、バイアス電源７によりバイアス電圧を制御する。この結果、電子放出電極１２から大量の電子１５がアノード１に向けて放出される。この電子１５の放出に伴って、基板１１とアノード１との間にプラズマ１４が発生する。そして、活性化したメタン中の炭素が基板１１上に堆積し、カーボン膜が形成される。本実施形態では、基板１１の表面に導電層３２が形成されているため、導電層３２上にカーボン膜が形成される。このとき、大量の電子１５が電子放出電極１２から放出されているため、電子放出電極１２がない場合と比較すると、プラズマ１４の放電電流が大きい。従って、プラズマ１４の密度が高くなり、速い成長レートでより低抵抗率のカーボン膜が形成される。
Also in the sixth embodiment, when a carbon film is formed on the
更に、第６の実施形態では、カソード３及び導電層３２がバイアス電源３１によりバイアスされているため、プラズマ１４中のＡｒイオンによる基板１１のスパッタリングを抑制することができる。従って、第４の実施形態より良好な質のカーボン膜を形成することができる。バイアス電源３１の電圧がバイアス電源７の電圧より低い場合、導電層３２から電子１５が放出され、バイアス電源７の電圧がバイアス電源３１の電圧より低い場合、導電層３２から電子１５が放出されない。しかしながら、電子放出電極１２からは電子１５が放出され続け、かつ、プラズマ１４中のＡｒイオンによる基板１１のスパッタリングをさらに低減できる。
Furthermore, in the sixth embodiment, since the
なお、これらの実施形態により形成されるカーボン膜は、グラフェンであってもグラファイトであってもよい。また、薄く形成したカーボン膜は、例えば、トランジスタのチャネルとして用いることができる。厚く形成したカーボン膜は、例えば、トランジスタのケート電極、ソース電極及びドレイン電極として用いることができ、また、それらを接続する配線として用いることもできる。 The carbon film formed according to these embodiments may be graphene or graphite. A thin carbon film can be used as a channel of a transistor, for example. The thick carbon film can be used as, for example, a gate electrode, a source electrode, and a drain electrode of a transistor, and can also be used as a wiring connecting them.
また、電子放出層１３及び導電層３２は、例えばバリアメタル膜として用いるが、カーボン膜の形成前に複数にパターニングされていると、個々の電子放出層１３及び導電層３２に適切に電位を付与することは極めて困難となる。従って、カーボン膜の形成は、電子放出層１３又は導電層３２のパターニング前に、基板１１の表面に単一の電子放出層１３又は導電層３２が存在する状態で行うことが好ましい。
The
また、カーボン膜の原料ガスとしては、メタンガスの他に、アセチレンガス等の炭素含有ガスを用いてもよい。 In addition to methane gas, a carbon-containing gas such as acetylene gas may be used as the raw material gas for the carbon film.
次に、上述のようなカーボン膜の形成方法を採用した電子デバイスの製造方法の実施形態について説明する。 Next, an embodiment of a method of manufacturing an electronic device that employs the carbon film forming method as described above will be described.
（第７の実施形態）
図７は、第７の実施形態に係る電子デバイスの製造方法を工程順に示す断面図である。
(Seventh embodiment)
FIG. 7 is a cross-sectional view showing the method of manufacturing the electronic device according to the seventh embodiment in the order of steps.
先ず、基板上にトランジスタ及びキャパシタ等の素子を形成する。次いで、図７（ａ）に示すように、素子上に、表面に導電膜５２が埋め込まれた絶縁膜５１を形成する。導電膜５２は、例えばＣｕ系材料、カーボン系材料、Ａｌ系材料を含有する。なお、平坦な絶縁膜５１上に導電膜５２を形成してもよい。その後、導電膜５２を覆う層間絶縁膜５３を絶縁膜５１上に形成し、層間絶縁膜５３に導電膜５２の一部を露出する開口部５３ａを形成する。開口部５３ａの平面視での面積は、残存している層間絶縁膜５３の面積と比較して極めて小さい。
First, elements such as transistors and capacitors are formed on a substrate. Next, as shown in FIG. 7A, an insulating
続いて、図７（ｂ）に示すように、カーボン膜としてグラファイト層５４を開口部５３ａ内及び層間絶縁膜５３上に形成する。本実施形態では、電子放出層１３又は導電層３２に相当する層が存在しないため、例えば、第１、第２、又は第５の実施形態のカーボン膜の形成方法を採用すればよい。このとき、グラファイト層５４は、基板の厚さ方向にグラフェンが積層されて形成される。そして、グラファイト層５４の開口部５３ａ内の部分が、例えばビア等の縦配線ビアとして機能し、層間絶縁膜５３上の部分が横配線として機能する。
Subsequently, as shown in FIG. 7B, a
その後、このような処理を繰り返して多層配線を形成し、更にパッシベーション膜及びパッド等を形成して電子デバイスを完成させる。 Thereafter, such processing is repeated to form a multilayer wiring, and further, a passivation film and a pad are formed to complete an electronic device.
（第８の実施形態）
次に、第８の実施形態について説明する。図８は、第８の実施形態に係る電子デバイスの製造方法を工程順に示す断面図である。
(Eighth embodiment)
Next, an eighth embodiment will be described. FIG. 8 is a sectional view showing an electronic device manufacturing method according to the eighth embodiment in the order of steps.
先ず、第７の実施形態と同様にして、開口部５３ａの形成までの処理を行う。次いで、図８（ａ）に示すように、開口部５３ａの底部に、導電膜５２と接する抵抗変化膜５５を形成する。抵抗変化膜５５としては、例えばＴａ酸化膜及びＴｉ酸化膜等の遷移金属酸化物膜を形成する。
First, similarly to the seventh embodiment, processing up to the formation of the
その後、図８（ｂ）に示すように、第７の実施形態と同様にしてグラファイト層５４を形成する。
Thereafter, as shown in FIG. 8B, a
続いて、第７の実施形態と同様の処理を繰り返して多層配線を形成し、更にパッシベーション膜及びパッド等を形成して電子デバイスを完成させる。 Subsequently, the same processing as in the seventh embodiment is repeated to form a multilayer wiring, and further, a passivation film, a pad, and the like are formed to complete the electronic device.
このような第８の実施形態によれば、抵抗変化メモリ（ＲＲＡＭ：resistance random access memory）に低抵抗率の電極及び配線を組み合わせることができる。 According to such an eighth embodiment, it is possible to combine a resistance change memory (RRAM: resistance random access memory) with a low resistivity electrode and wiring.
（第９の実施形態）
次に、第９の実施形態について説明する。図９は、第９の実施形態に係る電子デバイスの製造方法を工程順に示す断面図である。
(Ninth embodiment)
Next, a ninth embodiment will be described. FIG. 9 is a cross-sectional view showing an electronic device manufacturing method according to the ninth embodiment in the order of steps.
先ず、第８の実施形態と同様にして、抵抗変化膜５５の形成までの処理を行う。次いで、図９（ａ）に示すように、抵抗変化膜５５上及び層間絶縁膜５３上に電子放出層５６を形成する。電子放出層５６の形成では、例えばＴａＮ膜を形成し、続いてその上にＴａ膜を形成する。
First, similarly to the eighth embodiment, processing up to the formation of the
その後、図９（ｂ）に示すように、カーボン膜としてグラファイト層５４を電子放出層５６上に形成する。本実施形態では、電子放出層５６が存在するため、例えば、第３、第４、又は第６の実施形態のカーボン膜の形成方法を採用すればよい。なお、本実施形態では、開口部５３ａ内の電子放出層５６は層間絶縁膜５３上の電子放出層５６から絶縁されているため、開口部５３ａ内の電子放出層５６に電位を付与することはできないが、層間絶縁膜５３上の電子放出層５６に電位を付与することができれば、電子を十分に放出することができる。これは、開口部５３ａの平面視での面積が、残存している層間絶縁膜５３の面積と比較して極めて小さいからである。
Thereafter, as shown in FIG. 9B, a
続いて、第７の実施形態と同様の処理を繰り返して多層配線を形成し、更にパッシベーション膜及びパッド等を形成して電子デバイスを完成させる。 Subsequently, the same processing as in the seventh embodiment is repeated to form a multilayer wiring, and further, a passivation film, a pad, and the like are formed to complete the electronic device.
このような第９の実施形態によれば、抵抗変化メモリに低抵抗率の電極及び配線を組み合わせることができる。また、第８の実施形態よりも大量の電子を放出することができる。更に、グラファイト層５４の成長方向を第８の実施形態よりも制御しやすくなる。
According to the ninth embodiment, it is possible to combine the low resistance electrode and the wiring with the resistance change memory. In addition, a larger amount of electrons can be emitted than in the eighth embodiment. Furthermore, it becomes easier to control the growth direction of the
なお、電子放出層５６は、例えば、電子ビーム蒸着法及びスパッタリング法等の指向性が高い方法によって形成することが好ましい。開口部５３ａの側面上にまで電子放出層５６が形成されると、グラファイト層５４の成長方向の制御が困難になることがあるからである。
The
（第１０の実施形態）
次に、第１０の実施形態について説明する。図１０は、第１０の実施形態に係る電子デバイスの製造方法を工程順に示す断面図である。
(Tenth embodiment)
Next, a tenth embodiment will be described. FIG. 10 is a cross-sectional view illustrating an electronic device manufacturing method according to the tenth embodiment in the order of steps.
先ず、第７の実施形態と同様にして、開口部５３ａの形成までの処理を行う。次いで、図１０（ａ）に示すように、開口部５３ａ内に導電膜５２の表面から上方に延びるカーボンナノチューブ５７を、層間絶縁膜５３の表面よりも上方まで成長させる。
First, similarly to the seventh embodiment, processing up to the formation of the
次いで、図１０（ｂ）に示すように、カーボンナノチューブ５７の層間絶縁膜５３の表面よりも上方まで延びている部分を切断する。この切断は、例えばイオンミリング法、又は化学的機械的研磨（ＣＭＰ：chemical mechanical polishing）法により行うことができる。
Next, as shown in FIG. 10B, the portion of the
その後、図１０（ｃ）に示すように、層間絶縁膜５３及びカーボンナノチューブ５７上に、第９の実施形態と同様にして電子放出層５６を形成する。電子放出層５６の形成ではコンタクト層、例えばＴｉ膜等を形成する。
Thereafter, as shown in FIG. 10C, the
続いて、図１０（ｄ）に示すように、電子放出層５６上に、第９の実施形態と同様にしてグラファイト層５４を形成する。
Subsequently, as shown in FIG. 10D, a
その後、このような処理を繰り返して多層配線を形成し、更にパッシベーション膜及びパッド等を形成して電子デバイスを完成させる。 Thereafter, such processing is repeated to form a multilayer wiring, and further, a passivation film and a pad are formed to complete an electronic device.
このような第１０の実施形態によれば、第７の実施形態と比較して配線の抵抗率を低減することができる。これは、カーボンナノチューブ５７の延伸方向の抵抗率が、グラファイト層５４の積層方向の抵抗率と比較して極めて小さいからである。
According to the tenth embodiment, the resistivity of the wiring can be reduced as compared with the seventh embodiment. This is because the resistivity of the
なお、電子放出層５６の形成を省略して、層間絶縁膜５３及びカーボンナノチューブ５７上にグラファイト層５４を形成してもよい。この場合は、例えば、第１、第２、又は第５の実施形態のカーボン膜の形成方法を採用すればよい。
Note that the formation of the
（第１１の実施形態）
次に、第１１の実施形態について説明する。第１１の実施形態では、デュアルダマシン法を採用する。図１１は、第１１の実施形態に係る電子デバイスの製造方法を工程順に示す断面図である。
(Eleventh embodiment)
Next, an eleventh embodiment will be described. In the eleventh embodiment, a dual damascene method is employed. FIG. 11 is a cross-sectional view illustrating an electronic device manufacturing method according to the eleventh embodiment in the order of steps.
先ず、基板上にトランジスタ及びキャパシタ等の素子を形成する。次いで、図１１（ａ）に示すように、素子上に、表面に導電膜６２が埋め込まれた絶縁膜６１を形成する。導電膜６２は、例えばＣｕ系材料、カーボン系材料、Ａｌ系材料を含有する。なお、平坦な絶縁膜６１上に導電膜６２を形成してもよい。その後、導電膜６２を覆う層間絶縁膜６３を絶縁膜６１上に形成し、層間絶縁膜６３に、導電膜６２の一部を露出するビアホール６３ａ及びこのビアホール６３ａに繋がる配線溝６３ｂを形成する。ビアホール６３ａの平面視での面積は、残存している層間絶縁膜６３の面積と比較して極めて小さい。
First, elements such as transistors and capacitors are formed on a substrate. Next, as shown in FIG. 11A, an insulating
次いで、図１１（ｂ）に示すように、ビアホール６３ａの側面上、配線溝６３ｂの底面上及び側面上、並びに層間絶縁膜６３の最表面上に電子放出層６６を形成する。電子放出層６６の形成では、例えばＴａＮ膜を形成し、続いてその上にＴａ膜を形成する。
Next, as shown in FIG. 11B, the
その後、図１１（ｃ）に示すように、カーボン膜としてグラファイト層６４を電子放出層６６上に形成する。本実施形態では、電子放出層６６が存在するため、例えば、第３、第４、又は第６の実施形態のカーボン膜の形成方法を採用すればよい。このとき、グラファイト層６４は、電子放出層６６の表面からグラフェンが積層されて形成される。従って、ビアホール６３ａ内では、ビアホール６３ａの側面から中心に向かってグラファイト層６４が横方向に成長する。また、配線溝６３ｂ内では、配線溝６３ｂの底面から上方に向かってグラファイト層６４が縦方向に成長すると共に、配線溝６３ｂの側面から中心に向かってグラファイト層６４が横方向に成長する。更に、層間絶縁膜６３の上方では、層間絶縁膜６３の最表面から上方に向かってグラファイト層６４が縦方向に成長する。また、これらのグラファイト層６４の成長は同時に進行する。このため、グラファイト層６４には、ビアホール６３ａの下端（導電膜６２との接触部）から少なくとも配線溝６３ｂの上端まで連続するグラフェンが含まれることになる。
Thereafter, as shown in FIG. 11C, a
続いて、図１１（ｄ）に示すように、層間絶縁膜５３の表面が露出するまでグラファイト層６４及び電子放出層６６の研磨を行う。
Subsequently, as shown in FIG. 11D, the
その後、このような処理を繰り返して多層配線を形成し、更にパッシベーション膜及びパッド等を形成して電子デバイスを完成させる。 Thereafter, such processing is repeated to form a multilayer wiring, and further, a passivation film and a pad are formed to complete an electronic device.
このような第１１の実施形態によれば、デュアルダマシン法により微細化を実現することができる。また、グラファイト層６４に、導電膜６２との接触部から配線溝６３ｂの上端まで連続するグラフェンが含まれるため、ビア及び配線間の抵抗率をより一層低減することも可能となる。
According to such an eleventh embodiment, miniaturization can be realized by the dual damascene method. In addition, since the
なお、電子放出層６６は、例えば、基板を傾斜させながら、電子ビーム蒸着法及びスパッタリング法等の指向性が高い方法によって形成することが好ましい。ビアホール６３ａの底部に導電膜６２を覆うように電子放出層６６が形成されると、ビアホール６３ａ内でグラファイト層６４が縦方向に成長しやすくなり、グラファイト層６４と導電膜６２との間の接触抵抗が高くなる可能性があるからである。
The
次に、本願発明者らが行った実験について説明する。 Next, experiments conducted by the inventors will be described.
（第１の実験）
第１の実験では、Ｓｉ基板上にＳｉ酸化膜を形成し、その上に、材料を変化させて、種々の電子放出層を形成した。そして、チャンバ内の圧力とプラズマ放電電流の強さとの関係を調査した。このとき、カソード及びアノード間のバイアスは１５０Ｖとした。また、カソード及びアノード間のバイアスの大きさとプラズマ放電電流の強さとの関係も調査した。このとき、チャンバ内の圧力は８０Ｐａとした。前者の圧力依存性の調査結果を図１２に示し、後者のバイアス依存性の調査結果を図１３に示す。なお、図１２及び図１３中の「Ｔａ／ＴａＮ」は、ＴａＮ膜上にＴａ膜が形成された積層体を意味し、「ＴａＮ／Ｔａ」は、Ｔａ膜上にＴａＮ膜が形成された積層体を意味する。
(First experiment)
In the first experiment, a Si oxide film was formed on a Si substrate, and various electron emission layers were formed thereon by changing materials. Then, the relationship between the pressure in the chamber and the intensity of the plasma discharge current was investigated. At this time, the bias between the cathode and the anode was 150V. The relationship between the magnitude of the bias between the cathode and the anode and the strength of the plasma discharge current was also investigated. At this time, the pressure in the chamber was 80 Pa. The former pressure dependence investigation results are shown in FIG. 12, and the latter bias dependence investigation results are shown in FIG. In FIG. 12 and FIG. 13, “Ta / TaN” means a laminate in which a Ta film is formed on a TaN film, and “TaN / Ta” means a laminate in which a TaN film is formed on a Ta film. Means the body.
図１２に示すように、いずれの材料を用いた場合にも、チャンバ内の圧力を１０Ｐａ以上１０００Ｐａ以下とした場合に、特に高いプラズマ放電電流を得ることができた。また、図１３に示すように、いずれの材料を用いた場合にも、バイアス電圧と共にプラズマ放電電流が連続的に変化し、これらの材料がない場合に比べ、桁違いに大きな安定したプラズマ放電電流を得ることができた。 As shown in FIG. 12, even when any material was used, a particularly high plasma discharge current could be obtained when the pressure in the chamber was 10 Pa or more and 1000 Pa or less. Further, as shown in FIG. 13, the plasma discharge current continuously changes with the bias voltage when any material is used, and the plasma discharge current is orders of magnitude greater than that when there is no such material. Could get.
更に、材料に着目すると、Ｃｕ、Ｐｔ、Ａｕ、Ｐｄ、又はＡｌを用いた場合に特に高いプラズマ放電電流を得ることができた。このことから、電子放出電極としては、これらの少なくとも１種を含むものを用いることが好ましい。また、電子放出層は、電子デバイス内に残ることからデバイス機能に適した材料を用いることができる。例えば、バリア性能等が要求される場合、ＴａＮ膜上にＴａ膜が形成された積層体を用いることが好ましい。 Further, focusing attention on the material, it was possible to obtain a particularly high plasma discharge current when Cu, Pt, Au, Pd, or Al was used. For this reason, it is preferable to use an electron emission electrode containing at least one of these. Further, since the electron emission layer remains in the electronic device, a material suitable for the device function can be used. For example, when barrier performance is required, it is preferable to use a laminate in which a Ta film is formed on a TaN film.
（第２の実験）
第２の実験では、実施例として、第３の実施形態に沿ってカーボン膜を形成した。このとき、電子放出層としては、上記のＴａＮ膜上にＴａ膜が形成された積層体を用い、基板としては、表面にＳｉ酸化膜が形成されたＳｉ基板を用いた。また、比較例として、表面にＳｉ酸化膜が形成されたＳｉ基板上に、同様の条件下でカーボン膜を形成した。なお、比較例では、カーボン膜の成長温度を変化させた。そして、実施例、比較例で形成したカーボン膜の抵抗率及びＧ／Ｄ比を測定した。カーボン膜の抵抗率の測定結果を図１４（ａ）に示し、Ｇ／Ｄ比の測定結果を図１４（ｂ）に示す。
(Second experiment)
In the second experiment, as an example, a carbon film was formed along the third embodiment. At this time, a stacked body in which a Ta film was formed on the TaN film was used as the electron emission layer, and a Si substrate having a Si oxide film formed on the surface was used as the substrate. As a comparative example, a carbon film was formed under the same conditions on a Si substrate having a Si oxide film formed on the surface. In the comparative example, the growth temperature of the carbon film was changed. And the resistivity and G / D ratio of the carbon film formed in the Example and the comparative example were measured. The measurement result of the resistivity of the carbon film is shown in FIG. 14 (a), and the measurement result of the G / D ratio is shown in FIG. 14 (b).
図１４（ａ）に示すように、比較例では、成長温度を高くするほど抵抗率が低くなる。しかし、８５０℃程度でも実施例より抵抗率が高い。実施例によれば、４５０℃程度の成長温度で、比較例よりも２桁程度も低い抵抗率を得ることができた。また、図１４（ｂ）に示すように、ラマン分光によりＧ／Ｄ比を測定したところ、実施例によれば比較例と比較して極めて良好なカーボン膜を得ることができた。 As shown in FIG. 14A, in the comparative example, the resistivity decreases as the growth temperature increases. However, the resistivity is higher than that of the example even at about 850 ° C. According to the example, it was possible to obtain a resistivity about two orders of magnitude lower than that of the comparative example at a growth temperature of about 450 ° C. Further, as shown in FIG. 14B, when the G / D ratio was measured by Raman spectroscopy, an extremely good carbon film was obtained according to the example as compared with the comparative example.
以下、本発明の諸態様を付記としてまとめて記載する。 Hereinafter, various aspects of the present invention will be collectively described as supplementary notes.
（付記１）
基板が載置されたチャンバ内に炭素を含有する原料ガスを供給する工程と、
前記基板の周囲から前記チャンバ内のアノードに向けて電子を放出させて前記チャンバ内にプラズマを発生させ、前記基板上にカーボン膜を形成する工程と、
を有することを特徴とする電子デバイスの製造方法。
(Appendix 1)
Supplying a source gas containing carbon into a chamber on which a substrate is placed;
Emitting electrons from the periphery of the substrate toward the anode in the chamber to generate plasma in the chamber, and forming a carbon film on the substrate;
A method for manufacturing an electronic device, comprising:
（付記２）
前記電子を放出させる工程は、前記基板の周囲に配置した電極に、前記アノードよりも低い電位を付与する工程を有することを特徴とする付記１に記載の電子デバイスの製造方法。
(Appendix 2)
2. The method of manufacturing an electronic device according to
（付記３）
前記電極は、Ｃｕ、Ｐｔ、Ａｕ、Ｐｄ、及びＡｌからなる群から選択された少なくとも１種を含有することを特徴とする付記２に記載の電子デバイスの製造方法。
(Appendix 3)
The method for manufacturing an electronic device according to
（付記４）
前記電極は、前記基板から離間して配置されていることを特徴とする付記２又は３に記載の電子デバイスの製造方法。
(Appendix 4)
4. The method of manufacturing an electronic device according to
（付記５）
前記基板に、前記電極よりも低い電位又は高い電位を付与する工程を有することを特徴とする付記４に記載の電子デバイスの製造方法。
(Appendix 5)
The method for manufacturing an electronic device according to appendix 4, wherein the substrate includes a step of applying a lower potential or a higher potential than the electrode.
（付記６）
前記電極は、基板ホルダであることを特徴とする付記２又は３に記載の電子デバイスの製造方法。
(Appendix 6)
4. The method of manufacturing an electronic device according to
（付記７）
表面に導電層が形成された基板が載置されたチャンバ内に炭素を含有する原料ガスを供給する工程と、
前記導電層から前記チャンバ内のアノードに向けて電子を放出させて前記チャンバ内にプラズマを発生させ、前記基板上にカーボン膜を形成する工程と、
を有することを特徴とする電子デバイスの製造方法。
(Appendix 7)
Supplying a source gas containing carbon into a chamber in which a substrate having a conductive layer formed on the surface is placed;
Emitting electrons from the conductive layer toward the anode in the chamber to generate plasma in the chamber, and forming a carbon film on the substrate;
A method for manufacturing an electronic device, comprising:
（付記８）
前記電子を放出させる工程は、前記導電層に、前記アノードよりも低い電位を付与する工程を有することを特徴とする付記７に記載の電子デバイスの製造方法。
(Appendix 8)
The method of manufacturing an electronic device according to
（付記９）
前記導電層は、
ＴａＮ膜と、
前記ＴａＮ膜上に形成されたＴａ膜と、
を有することを特徴とする付記８に記載の電子デバイスの製造方法。
(Appendix 9)
The conductive layer is
A TaN film,
A Ta film formed on the TaN film;
Item 9. The method for manufacturing an electronic device according to appendix 8, wherein:
（付記１０）
前記カーボン膜を形成する工程において、前記チャンバ内の圧力を１０Ｐａ以上１０００Ｐａ以下とすることを特徴とする付記１乃至９のいずれか１項に記載の電子デバイスの製造方法。
(Appendix 10)
10. The method for manufacturing an electronic device according to any one of
（付記１１）
ビアホール及び配線溝が形成された層間絶縁膜と、
前記ビアホール及び前記配線溝内に形成され、前記ビアホールの下端から前記配線溝の上端まで連続するグラフェンを含むカーボン膜と、
を有することを特徴とする電子デバイス。
(Appendix 11)
An interlayer insulating film in which via holes and wiring trenches are formed;
A carbon film containing graphene formed in the via hole and the wiring groove and continuing from the lower end of the via hole to the upper end of the wiring groove;
An electronic device comprising:
１：アノード
３：カソード
８ａ、８ｂ：基板ホルダ
１１：基板
１２：電子放出電極
１３：電子放出層
１４：プラズマ
１５：電子
1: Anode 3:
Claims (6)
前記チャンバ内に紫外線を照射しながら前記基板の周囲から前記チャンバ内のアノードに向けて電子を放出させて前記チャンバ内にプラズマを発生させ、前記基板上にカーボン膜を形成する工程と、
を有することを特徴とする電子デバイスの製造方法。 Supplying a source gas containing carbon into a chamber on which a substrate is placed;
Emitting electrons from the periphery of the substrate toward the anode in the chamber while irradiating the chamber with ultraviolet rays, generating plasma in the chamber, and forming a carbon film on the substrate;
A method for manufacturing an electronic device, comprising:
前記チャンバ内に紫外線を照射しながら前記導電層から前記チャンバ内のアノードに向けて電子を放出させて前記チャンバ内にプラズマを発生させ、前記基板上にカーボン膜を形成する工程と、
を有することを特徴とする電子デバイスの製造方法。 Supplying a source gas containing carbon into a chamber in which a substrate having a conductive layer formed on the surface is placed;
Emitting electrons from the conductive layer toward the anode in the chamber while irradiating the chamber with ultraviolet rays, generating plasma in the chamber, and forming a carbon film on the substrate;
A method for manufacturing an electronic device, comprising:
ＴａＮ膜と、
前記ＴａＮ膜上に形成されたＴａ膜と、
を有することを特徴とする請求項５に記載の電子デバイスの製造方法。 The conductive layer is
A TaN film,
A Ta film formed on the TaN film;
The method of manufacturing an electronic device according to claim 5, wherein:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010051999A JP5625399B2 (en) | 2010-03-09 | 2010-03-09 | Manufacturing method of electronic device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010051999A JP5625399B2 (en) | 2010-03-09 | 2010-03-09 | Manufacturing method of electronic device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2011187722A JP2011187722A (en) | 2011-09-22 |
| JP5625399B2 true JP5625399B2 (en) | 2014-11-19 |
Family
ID=44793650
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010051999A Active JP5625399B2 (en) | 2010-03-09 | 2010-03-09 | Manufacturing method of electronic device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5625399B2 (en) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5591784B2 (en) * | 2011-11-25 | 2014-09-17 | 株式会社東芝 | Wiring and semiconductor device |
| JP5870758B2 (en) * | 2012-02-28 | 2016-03-01 | 富士通株式会社 | Electronic device and manufacturing method thereof |
| JP5694272B2 (en) | 2012-10-25 | 2015-04-01 | 株式会社東芝 | Semiconductor device and manufacturing method thereof |
| JP6244770B2 (en) * | 2013-09-20 | 2017-12-13 | 富士通株式会社 | Carbon conductive structure and manufacturing method thereof |
| US10899620B2 (en) | 2015-03-18 | 2021-01-26 | Fujitsu Limited | Carbon conductive structure and method of manufacturing the same |
| JP6954524B2 (en) * | 2017-03-10 | 2021-10-27 | 昭和電工株式会社 | Thin film manufacturing method, magnetic disk manufacturing method, and nanoimprint mold manufacturing method |
| CN108109892B (en) * | 2017-12-13 | 2024-03-29 | 常州第六元素半导体有限公司 | Ion source based on photoelectric effect of graphene electrode |
| JP6999164B2 (en) * | 2017-12-26 | 2022-01-18 | 国立研究開発法人産業技術総合研究所 | Graphene film formation method and its equipment |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05163575A (en) * | 1991-12-12 | 1993-06-29 | Nec Corp | Formation of thin film |
| JPH0693454A (en) * | 1992-05-15 | 1994-04-05 | Mitsubishi Kasei Corp | Glow discharge method and device therefor |
| JPH10288852A (en) * | 1997-04-14 | 1998-10-27 | Canon Inc | Electrophotographic photoreceptor |
| JP2004031497A (en) * | 2002-06-24 | 2004-01-29 | Nec Corp | Semiconductor device and its manufacturing method |
| JP2004190082A (en) * | 2002-12-10 | 2004-07-08 | Kobe Steel Ltd | Film deposition system for both pvd/cvd, and film deposition method using the system |
| JP2005109138A (en) * | 2003-09-30 | 2005-04-21 | Matsushita Electric Ind Co Ltd | Manufacturing method for semiconductor device |
| JP2006052435A (en) * | 2004-08-11 | 2006-02-23 | Tocalo Co Ltd | Member of device for processing semiconductor, and manufacturing method therefor |
| JP4699968B2 (en) * | 2005-09-30 | 2011-06-15 | 財団法人高知県産業振興センター | Plasma CVD equipment |
| JP5233125B2 (en) * | 2007-02-01 | 2013-07-10 | 富士通株式会社 | Semiconductor device |
-
2010
- 2010-03-09 JP JP2010051999A patent/JP5625399B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2011187722A (en) | 2011-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5625399B2 (en) | Manufacturing method of electronic device | |
| JP5382001B2 (en) | Semiconductor device and manufacturing method thereof | |
| US9431345B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP5550515B2 (en) | Graphene wiring and manufacturing method thereof | |
| JP5692297B2 (en) | Semiconductor device and manufacturing method thereof | |
| US8487449B2 (en) | Carbon nanotube interconnection and manufacturing method thereof | |
| JP5801221B2 (en) | Semiconductor device manufacturing method and semiconductor device | |
| US20110101528A1 (en) | Semiconductor device and method of fabricating the same | |
| US20070148963A1 (en) | Semiconductor devices incorporating carbon nanotubes and composites thereof | |
| WO2019088001A1 (en) | Thermoelectric element, power generation device, and thermoelectric element production method | |
| US10510827B2 (en) | Capacitor having multiple graphene structures | |
| JP5585909B2 (en) | Contact plug, wiring, semiconductor device, and contact plug forming method | |
| JP6521401B1 (en) | Thermoelectric element, power generation device, and method of manufacturing thermoelectric element | |
| JP5755618B2 (en) | Semiconductor device | |
| JP2011238828A (en) | Semiconductor device and method of manufacturing the same | |
| US20160111638A1 (en) | Switching element, switching element manufacturing method, semiconductor device, and semiconductor device manufacturing method | |
| US20090302301A1 (en) | Resistance ram device having a carbon nano-tube and method for manufacturing the same | |
| WO2010079827A1 (en) | Semiconductor device and manufacturing method therefor | |
| US20160359110A1 (en) | Switching element, and method for producing switching element | |
| WO2016203751A1 (en) | Rectifying element, switching element, and method for manufacturing rectifying element | |
| WO2016147603A1 (en) | Thermionic power generation element and method for manufacturing same | |
| US9184133B2 (en) | Graphene wiring and semiconductor device | |
| US9484206B2 (en) | Semiconductor device including catalyst layer and graphene layer thereon and method for manufacturing the same | |
| US10923534B2 (en) | Rectifying element and switching element having the rectifying element | |
| Wimalananda et al. | Selective growth of monolayer and bilayer graphene patterns by a rapid growth method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120910 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140128 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140317 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140902 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140915 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5625399 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |