JP5621261B2 - 半導体装置および半導体装置の製造方法 - Google Patents
半導体装置および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5621261B2 JP5621261B2 JP2010003022A JP2010003022A JP5621261B2 JP 5621261 B2 JP5621261 B2 JP 5621261B2 JP 2010003022 A JP2010003022 A JP 2010003022A JP 2010003022 A JP2010003022 A JP 2010003022A JP 5621261 B2 JP5621261 B2 JP 5621261B2
- Authority
- JP
- Japan
- Prior art keywords
- opening surface
- electrode
- insulating film
- contact hole
- interlayer insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
このように従来例においては、コンタクトホール300の側面に傾斜をつけて上層の第2電極30のカバレージを向上させていた。
本発明は、上述の事情に鑑みてなされたものであり、上層の電極のコンタクトホール内でのカバレージを向上させることを目的とする。
本実施形態に係る半導体装置の製造方法は、半導体集積回路を有する半導体装置において、シリコン酸化膜を主成分とした膜などの層間絶縁膜にコンタクトホールを形成し、このコンタクトホールを介して下層の配線となる電極と上層の配線となる電極とを接続するものである。
次に、パターンAについてのコンタクトホールの形成工程を、図3を用いて説明する。
層間絶縁膜20に対してエッチングが施されると、層間絶縁膜20にはコンタクトホール300aの下部領域300Daが形成され、第1電極10の一部が露出する(図3(c)参照)。ここで、下部領域300Daの下底部分(第1電極10の露出部分)は、第2開口面200aに対応している。
第2エッチング工程(ステップS200)において下部領域300Daが形成されることにより、層間絶縁膜20にはコンタクトホール300aが形成される。
次に、パターンBについてのコンタクトホールの形成工程を、図4を用いて説明する。
パターンBを用いたこの例においては、第1開口面100bは、従来例の第1開口面100と比べて面積が変わらないが、第2開口面200bは、従来例の第2開口面200に比べて面積が大きくなっている。これにより、アスペクト比が実質的に小さくなることに相当し、オーバハング30hの影響を受けにくくなってカバレージを向上させることができる。したがって、従来例と第1開口面の面積が同じであっても同じ大きさのコンタクトホールであっても、一部領域のカバレージを向上させてコンタクトホール内の第2電極30が全て断線する可能性を低減することができる。この例においては、図4に示すように、段差部膜厚n2tは、従来例における段差部膜厚tのn2倍になったものとする。
このように、段差部膜厚が厚くなることにより、カバレージが向上した部分においては、流すことができる電流量は増加する。一方、コンタクトホールの側面の概ね半分の領域についてはカバレージが低下するため、この部分は流すことができる電流量が少なくなる。そこで、パターンA、Bを用いた本実施形態の工程を用いた場合において、全体として流せる電流量について、従来例との比較を行った。
第2電極30が流すことのできる電流量は、図5の各図における第2電極30部分の面積に概ね比例することから、従来例との比較は面積により行う。
Sz=(d2/2)2π−((d2−2t)/2)2π
=πt(d2−t)
である。
パターンAを用いた本実施形態の場合の面積Saは、
Sa=((d2/2)2π−((d2−2n1t)/2)2π)/2
=(πn1t(d2−n1t))/2
である。
(πn1t(d2−n1t))/2>πt(d2−t)
すなわち、
n1d2−n1 2t>2(d2−t)
なお、実際には、図5(b)に示すように完全に半分の領域だけに第2電極30が存在するのではなく、図5(d)に示すように他の領域にも広がっているため、現実には、段差部膜厚が0.3μmに達していなくても流せる電流量は向上する。
Sb=((2d2/2)2π−((2d2−2n2t)/2)2π)/2
=(πn2t(2d2−n2t))/2
である。
(πn2t(2d2−n2t))/2>πt(d2−t)
すなわち、
2n2d2−n2 2t>2(d2−t)
である。
以上、本発明の実施形態について説明したが、本発明は以下のように、さまざまな態様で実施可能である。
[変形例1]
上述した実施形態においては、パターンA、パターンBは、図2(b)、図2(c)に示すように、第2開口面が、第1開口面の2辺と概ね接するように位置していたが、必ずしも接していなくてもよい。以下、パターンAにおいて2辺が接していないパターンA1の場合について、図6を用いて説明する。
このように、コンタクトホールの第2開口面の法線方向からみた第1開口面の重心と第2開口面の重心との位置が異なっていればよく、第2開口面が第1開口面の2辺と接していなくても本発明の効果が得られる。
上述した実施形態においては、第2開口面の法線方向からみた場合に、第2レジストR2のパターンの開口面(この例において第2レジスト開口面という)は、第1レジストR1のパターンの開口面(この例において第1レジスト開口面という)の内側に位置していたが、第2レジスト開口面の一部が第1レジスト開口面の内側に位置していれば、第2レジスト開口面の他の部分が第1レジスト開口面の外側に位置していてもよい。このような位置関係であるときには、第2開口面の法線方向からみた場合に、コンタクトホールの第1開口面は第1レジスト開口面と第2レジスト開口面とをあわせた領域となり、第2開口面は第1レジスト開口面と第2レジスト開口面とが重なった領域となる。
このように、第2レジスト開口面の法線方向からみた場合に、第2レジスト開口面は第1レジスト開口面に全て含まれていなくてもよく、少なくとも一部が重なっていればよい。
上述した実施形態においては、第1開口面に対応する第1レジストR1のパターンをマスクとして層間絶縁膜20に対してエッチングを施した後に、第2開口面に対応する第2レジストR2のパターンをマスクとして層間絶縁膜20に対してエッチングを施したが、先に第2開口面に対応するレジストR2のパターンをマスクとして層間絶縁膜20に対してエッチングを施すようにしてもよい。パターンAを用いた本変形例におけるコンタクトホール300eの形成工程を、図7を用いて説明する。
なお、第1エッチング工程(ステップS100)において、第1電極10が露出するまでエッチング処理を施してもよく、その場合には、第2エッチング工程(ステップS200)におけるエッチング処理では、第1電極10に対するエッチングレートが層間絶縁膜20に対するエッチングレートより遅い条件、すなわち高選択比の条件で行うことが望ましい。
このように、第2開口面に対応するレジストのパターンをマスクとしたエッチングを先に行う工程によりコンタクトホール300eが形成されても、実施形態におけるコンタクトホール300aと同様な形状となり、実施形態と同様な効果を得ることができる。
上述した実施形態において、層間絶縁膜20を2層以上の積層構造としてもよい。この場合、上層の第1絶縁膜および下層(第1絶縁膜より第1電極10側)の第2絶縁膜の積層構造とし、それぞれ組成が異なるようにしてもよい。この第2絶縁膜は、第1エッチング工程(ステップS100)において第1絶縁膜をエッチングするときのエッチングストッパとなる組成とすればよい。すなわち、第1エッチング工程(ステップS100)においてエッチングを施すときの第2絶縁膜に対するエッチングレートが、第1絶縁膜に対するエッチングレートよりも低いものとなればよい。
なお、層間絶縁膜20が3層以上の積層構造である場合には、第1エッチング工程(ステップS100)においてエッチングしたい膜の最下層に第1絶縁膜を設け、第1絶縁膜の下層に第2絶縁膜を設けるようにすればよい。
上述した実施形態におけるコンタクトホールについて、デュアルダマシンプロセスにおけるViaホールに適用してもよい。従来例におけるコンタクトホール300の形状や高アスペクト比のコンタクトホール形状のViaホールにおいては、第2電極30のオーバハングにより、リフローを行ってもViaホール内にボイドが発生する場合があった。一方、上述の実施形態におけるコンタクトホール300a、300bの形状のViaホールとすれば、概ね半分の領域についてはオーバハングが発生しにくいため、リフローを行った場合におけるViaホール内への第2電極30の埋め込み性が向上し、ボイドの発生を抑えることができる。
Claims (5)
- 第1電極と、
前記第1電極を覆う層間絶縁膜と、
前記層間絶縁膜に形成されたコンタクトホールと、
前記層間絶縁膜上に形成され、前記コンタクトホールを介して前記第1電極と接続する第2電極と
を具備し、
前記コンタクトホールの前記層間絶縁膜表面側の第1開口面と前記第1電極側の第2開口面とは概ね正方形であり、
前記第1開口面の重心は、前記第2開口面の法線方向からみた場合の当該第2開口面の重心とは位置が異なり、
前記第1開口面を構成する2辺と前記第2開口面を構成する2辺とは、前記法線方向からみて概ね接している
ことを特徴とする半導体装置。 - 前記コンタクトホールは、前記第1電極側の下部領域と前記層間絶縁膜の表面側の上部領域により形成され、
前記上部領域の下底部分は、前記下部領域の上底部分より面積が大きい
ことを特徴とする請求項1に記載の半導体装置。 - 第1電極を覆う層間絶縁膜に形成されるコンタクトホールに対応した第1レジストパターンをマスクとし、当該第1電極が露出しないように前記層間絶縁膜に対してエッチング処理を施す第1エッチング工程と、
前記第1レジストパターンの開口面より面積が小さい開口面を有する第2レジストパターンをマスクとし、前記第1電極の一部を露出させるように前記層間絶縁膜に対してエッチング処理を施して前記コンタクトホールを形成する第2エッチング工程と、
前記形成されたコンタクトホールを介して前記第1電極と接続する第2電極を形成する電極形成工程と
を備え、
前記第1レジストパターンの開口面と前記第2レジストパターンの開口面とは概ね正方形であり、
前記第2レジストパターンの開口面は、当該開口面の法線方向からみた場合の前記第1レジストパターンの開口面とは重心の位置が異なり、
前記第1レジストパターンの開口面を構成する2辺と前記第2レジストパターンの開口面を構成する2辺とは、前記法線方向からみて概ね接している
ことを特徴とする半導体装置の製造方法。 - 第1電極を覆う層間絶縁膜に形成されるコンタクトホールに対応した第1レジストパターンをマスクとし、前記層間絶縁膜に対してエッチング処理を施す第1エッチング工程と、
前記第1レジストパターンの開口面より面積が大きい開口面を有する第2レジストパターンをマスクとし、前記第1エッチング工程においてエッチング処理が施された部分以外の前記層間絶縁膜を一部残存させるように前記層間絶縁膜に対してエッチング処理を施して、前記第1電極の一部が露出した前記コンタクトホールを形成する第2エッチング工程と、
前記形成されたコンタクトホールを介して前記第1電極と接続する第2電極を形成する電極形成工程と
を備え、
前記第1レジストパターンの開口面と前記第2レジストパターンの開口面とは概ね正方形であり、
前記第2レジストパターンの開口面は、当該開口面の法線方向からみた場合の前記第1レジストパターンの開口面とは重心の位置が異なり、
前記第1レジストパターンの開口面を構成する2辺と前記第2レジストパターンの開口面を構成する2辺とは、前記法線方向からみて概ね接している
ことを特徴とする半導体装置の製造方法。 - 前記第1エッチング工程および前記第2エッチング工程におけるエッチングは、異方性エッチングである
ことを特徴とする請求項3または請求項4に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010003022A JP5621261B2 (ja) | 2010-01-08 | 2010-01-08 | 半導体装置および半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010003022A JP5621261B2 (ja) | 2010-01-08 | 2010-01-08 | 半導体装置および半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011142267A JP2011142267A (ja) | 2011-07-21 |
JP5621261B2 true JP5621261B2 (ja) | 2014-11-12 |
Family
ID=44457906
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010003022A Expired - Fee Related JP5621261B2 (ja) | 2010-01-08 | 2010-01-08 | 半導体装置および半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5621261B2 (ja) |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63306643A (ja) * | 1987-06-08 | 1988-12-14 | Nec Corp | 半導体装置の製造方法 |
JP2685488B2 (ja) * | 1988-04-22 | 1997-12-03 | 株式会社日立製作所 | 半導体装置の製造方法 |
JPH02244617A (ja) * | 1989-03-16 | 1990-09-28 | Matsushita Electron Corp | 半導体装置の製造方法 |
KR930007752B1 (ko) * | 1990-11-21 | 1993-08-18 | 현대전자산업 주식회사 | 반도체 소자의 접속장치 및 그 제조방법 |
JPH0555165A (ja) * | 1991-08-26 | 1993-03-05 | Sony Corp | 配線用開口部及びその形成方法 |
JPH08130220A (ja) * | 1994-10-31 | 1996-05-21 | Nkk Corp | 半導体装置におけるコンタクト部およびその形成方法 |
-
2010
- 2010-01-08 JP JP2010003022A patent/JP5621261B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2011142267A (ja) | 2011-07-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI569313B (zh) | 半導體裝置之製造方法 | |
JP5289830B2 (ja) | 半導体装置 | |
US9117882B2 (en) | Non-hierarchical metal layers for integrated circuits | |
TWI497660B (zh) | 具有穿透基板互連之半導體構造,以及形成穿透基板互連之方法 | |
JP2009517884A (ja) | ダミービアの供給によりメタライゼーション層の密着性を向上させる技術 | |
JP4675393B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2015079960A (ja) | 集積回路素子及びその製造方法 | |
JP2010258215A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP5919128B2 (ja) | 半導体装置とその製造方法 | |
JP2008277437A (ja) | 半導体装置およびその製造方法 | |
JP2006287211A (ja) | 半導体装置、積層半導体装置およびそれらの製造方法 | |
JP6186780B2 (ja) | 半導体装置およびその製造方法 | |
JP5621261B2 (ja) | 半導体装置および半導体装置の製造方法 | |
TW201836065A (zh) | 半導體裝置及其製造方法 | |
JP5942867B2 (ja) | 半導体装置の製造方法 | |
JP2013115285A (ja) | 半導体装置および半導体装置の製造方法 | |
JP5041088B2 (ja) | 半導体装置 | |
JP5891753B2 (ja) | 半導体装置の製造方法 | |
JP2012164882A (ja) | 半導体装置 | |
TWI813377B (zh) | 半導體元件及其製造方法 | |
KR20110126994A (ko) | 반도체 소자 및 반도체 소자의 형성방법 | |
JP2007027234A (ja) | 半導体装置及びその製造方法 | |
JP5509818B2 (ja) | 配線基板の製造方法 | |
JP2009259967A (ja) | 配線構造、半導体装置及び半導体装置の製造方法 | |
JP5364743B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120921 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131226 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140107 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140310 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140826 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140908 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5621261 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |