JP5601604B2 - 半導体集積回路装置および高周波電力増幅器モジュール - Google Patents

Description

本発明は、半導体集積回路装置および高周波電力増幅器モジュールに関し、特に、送信電力の検波回路を備えると共に複数の通信方式に対応した半導体集積回路装置および高周波電力増幅器モジュールに適用して有効な技術に関する。

例えば、特許文献１には、通信方式（ＧＳＭ（登録商標）、ＵＭＴＳ）に応じてそれぞれ異なる電力増幅経路を備えた無線通信機が示されている。特許文献２には、ダイナミックレンジの広いＲＳＳＩ検波回路の検波結果を用いてダイナミックレンジが狭い感熱式検波回路のレンジを適宜調整する検波回路が示されている。特許文献３には、最終段増幅回路の出力電力を検出する第１検波器と、最終段増幅回路のソース・ドレイン間電圧を検出する第２検波器とを備え、各検波器からの検出信号の加算結果に応じて前段の可変利得増幅器からの入力電力を制御する構成が示されている。

特開２００６−３２４８７８号公報 特開２００１−２１１１２５号公報 特開２００９−２８４０３４号公報

近年、複数の通信方式ならびに複数の周波数帯に対応したマルチモード（例えば、ＧＳＭとＷ−ＣＤＭＡの複数モード）・マルチバンド（複数周波数帯）の無線通信端末（携帯電話機）が広く流通している。通信方式としては、例えば、ＧＳＭ（Global System for Mobile communications）、ＥＤＧＥ（Enhanced Data Rates for GSM Evolution）、ＵＭＴＳ（Universal Mobile Telecommunications System）またはＷ−ＣＤＭＡ（Wideband Code Division Multiple Access）、ＬＴＥ（Long Term Evolution）などが挙げられる。ＥＤＧＥは、ＧＳＭを拡張した方式であり、ＧＭＳＫ（Gaussian filtered Minimum Shift Keying）変調方式に加えて、８ＰＳＫ（phase shift keying）を変形した変調方式が用いられる。このような無線通信端末では、小型化や外部環境変化に対して安定して通信可能であることが求められる。

例えば、無線通信端末の送信系で使用される高周波電力増幅器モジュール（パワーアンプモジュール）では、外部環境変化（温度変化、バッテリ電圧の変動、アンテナと空間とのインピーダンスミスマッチなど）がある状態でも、増幅した出力電力を通信規格内の値で安定して送信する特性が必要とされる。そこで、パワーアンプモジュール内には、その出力電力のバラツキを抑制するため、通常、高周波電力増幅器（パワーアンプ回路）（ＰＡ）と共にその出力電力信号（Ｐｏｕｔ）の大きさを検出する検波回路が備わっている。検波回路は、例えば、Ｐｏｕｔとの電磁界結合によって検出電力信号（Ｐｄｅｔ）を生成する方向性結合器（カプラ）と、当該Ｐｄｅｔの大きさに応じた検出電圧信号（Ｖｄｅｔ）を生成する電力検出回路などによって構成される。

こうした中、本発明者等の検討によって次のようなことが明らかとなった。まず、ＧＳＭモードでは、通常、フィードバック制御方式を用いてパワーアンプ回路（ＰＡ）の出力電力が制御される。具体的には、例えば誤差増幅器によってパワーアンプ回路（ＰＡ）の出力電力信号（Ｐｏｕｔ）の目標値（電力指示信号ＶＲＡＭＰ）と検波回路によるＰｏｕｔの検出電圧信号（Ｖｄｅｔ）との誤差が検出され、この誤差がゼロに近づくようにＰＡのゲインがフィードバック制御される。この際に、電力検出回路の検出感度が低い（すなわちＰｄｅｔ（Ｐｏｕｔ）とＶｄｅｔの関係が不適切であると）と、ＶＲＡＭＰによるＰｏｕｔの制御性が低下し、結果的にＰｏｕｔのバラツキが増大する恐れがある。ＧＳＭモードでは、広範囲に渡るパワー制御が必要とされるため、低パワー領域および高パワー領域のいずれにおいても高感度な電力検出が可能となる検波方式を用いることが望ましい。

一方、ＥＤＧＥモードでは、通常、前述したようなフィードバック制御方式が用いられず、検出電圧信号（Ｖｄｅｔ）はモジュール外部端子から出力され、外部においてＰＡの前段に位置する可変利得増幅回路のゲイン制御に用いられる。ＥＤＧＥモードでは、ＧＳＭモード（ＧＭＳＫ変調）での定包括線変調と異なり包括線変動が生じ、これに伴い線形増幅が必要とされるためこのような方式が用いられる。当該方式では、モジュール外部端子から出力されたＶｄｅｔを介して代替え的にＰｏｕｔの電力測定が行われ、この測定結果に基づいて可変利得増幅回路のゲイン制御（すなわちＰＡの入力電力信号（Ｐｉｎ）の制御）が行われる。この際には、電力検出回路の検出感度（Ｐｄｅｔ（Ｐｏｕｔ）とＶｄｅｔの関係）を予め把握しておく必要があり、この関係が複雑になると、Ｐｉｎの制御性が低下し、結果的にＰｏｕｔのバラツキが増大する恐れがある。このため、ＥＤＧＥモードでは、電力検出回路において、Ｐｄｅｔ（Ｐｏｕｔ）とＶｄｅｔの関係が簡単な関数で表せるような検波方式を用いることが望ましい。

なお、このＰｄｅｔ（Ｐｏｕｔ）とＶｄｅｔの関係は、実際には、プロセスばらつきや各種環境ばらつき等に応じて変動し得る。そこで、この変動分を補正するためには、予めキャリブレーションを行う必要がある。キャリブレーションの際には、予め定められた複数のキャリブレーションポイントで実測が行われ、この結果に基づいてＰｄｅｔ（Ｐｏｕｔ）とＶｄｅｔの近似式が算出される。この際に、Ｐｄｅｔ（Ｐｏｕｔ）とＶｄｅｔの関係が複雑であると、キャリブレーションポイントが増大する恐れや、当該近似式の精度が低下する恐れがある。したがって、この観点からも、電力検出回路において、Ｐｄｅｔ（Ｐｏｕｔ）とＶｄｅｔの関係が簡単な関数で表せるような検波方式を用いることが望ましい。

このように、出力電力信号（Ｐｏｕｔ）のバラツキを抑制するにあたり、通信方式（モード）に応じてそれぞれ望ましい電力検出回路の検波方式が異なる結果、各モード毎に異なる検波方式を用いることが求められる場合がある。ただし、この場合、通常、各検波方式に応じてそれぞれ異なる電力検出回路を個々に実装することになるため、回路面積の増大と共に無線通信端末の大型化が懸念される。

本発明は、このようなことを鑑みてなされたものであり、その目的の一つは、複数の検波方式を小面積で実現可能な半導体集積回路装置および高周波電力増幅器モジュールを提供することにある。本発明の前記並びにその他の目的と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。

本願において開示される発明のうち、代表的な実施の形態の概要を簡単に説明すれば、次のとおりである。

本実施の形態による半導体集積回路装置は、Ｎ個の第１アンプ回路（ＡＭＰ４〜ＡＭＰ１）と、Ｎ個の第１レベル検出回路（ＤＥＴ４〜ＤＥＴ１）と、第１加算回路（ＡＤＤ１０）と、第２レベル検出回路（ＤＥＴ６）と、合成回路（ＳＹＮＳ）と、電流電圧変換回路（ＩＶＣ）とを備える。Ｎ個の第１アンプ回路は、第１電力信号（Ｐｄｅｔ）を入力として第１段目（ＡＭＰ４）、…、第Ｎ段目（ＡＭＰ１）の順で縦属接続され、それぞれが同等の第１ゲインを持つ。Ｎ個の第１レベル検出回路は、Ｎ個の第１アンプ回路にそれぞれ対応して設けられ、Ｎ個の第１アンプ回路の第１段目、…、第Ｎ段目の出力レベルに応じてそれぞれ電流を出力する。第１加算回路は、Ｎ個の第１レベル検出回路の出力電流を加算し、当該加算結果となる第１電流を出力する。第２レベル検出回路は、第１電力信号（Ｐｄｅｔ）が入力され、第１電力信号のレベルに応じて第２電流を出力する。合成回路は、第１電流を第１の値（ＷＴ１）で乗算した結果となる第３電流と、第１の値よりも小さい第２の値（ＷＴ２）で乗算した結果となる第４電流とを生成し、第２電流を第３の値（ＷＴ３）で乗算した結果となる第５電流と、第３の値よりも小さい第４の値（ＷＴ４）で乗算した結果となる第６電流とを生成し、第３電流か第４電流のいずれか一方と、第５電流か第６電流のいずれか一方とを加算（ＡＤＤ１１）した電流を出力する。電流電圧変換回路は、合成回路の出力電流を電圧に変換する。

これによって、複数の検波方式を小面積で実現可能になる。具体的には、例えば第３電流と第６電流の加算を行う第１モードによってログ検波が可能となり、第４電流と第５電流の加算を行う第２モードによってログ−リニア検波が可能となる。

また、本実施の形態による半導体集積回路装置は、Ｎ個の第１アンプ回路と、第２アンプ回路と、Ｎ個の第１レベル検出回路と、第２および第３レベル検出回路と、第１〜第４加算回路と、第１〜第５乗算回路と、第１および第２制御回路と、電流電圧変換回路とを備える。Ｎ個の第１アンプ回路は、第１電力信号（Ｐｄｅｔ）を入力として第１段目（ＡＭＰ４）、…、第Ｎ段目（ＡＭＰ２）の順で縦属接続され、それぞれが同等の第１ゲインを持つ。第２アンプ回路（ＡＭＰ１）は、第１ゲインを持ち、Ｎ個の第１アンプ回路の後段に接続される。Ｎ個の第１レベル検出回路（ＤＥＴ４〜ＤＥＴ２）は、Ｎ個の第１アンプ回路にそれぞれ対応して設けられ、Ｎ個の第１アンプ回路の第１段目、…、第Ｎ段目の出力レベルに応じてそれぞれ電流を出力する。第２レベル検出回路（ＤＥＴ１）は、第２アンプ回路の出力レベルに応じて電流を出力する。第１加算回路（ＡＤＤ１）は、Ｎ個の第１レベル検出回路の出力電流を加算する。第１乗算回路（ＭＵＬ１）は、第１加算回路の出力電流に第１係数を乗算する。第２加算回路（ＡＤＤ２）は、第１乗算回路の出力電流と第２レベル検出回路の出力電流とを加算し、当該加算結果となる第１電流を出力する。第３レベル検出回路（ＤＥＴ６）は、第１電力信号（Ｐｄｅｔ）が入力され、第１電力信号のレベルに応じて第２電流を出力する。第２乗算回路（ＭＵＬ２）は、第１モードの際に第１電流を第２係数で乗算した電流を出力する。第３乗算回路（ＭＵＬ５）は、第２モードの際に第１電流を第３係数で乗算した電流を出力する。第１制御回路（ＳＳＷ１１）は、第１モードの際には第３乗算回路の出力を無効状態に制御し、第２モードの際には第２乗算回路の出力を無効状態に制御する。第３加算回路（ＡＤＤ３）は、第２乗算回路の出力電流と第２電流とを加算する。第４乗算回路（ＭＵＬ３）は、第１モードの際に第３加算回路の出力電流を第４係数で乗算した電流を出力する。第５乗算回路（ＭＵＬ６）は、第２モードの際に第３加算回路の出力電流を第５係数で乗算した電流を出力する。第２制御回路（ＳＳＷ１０）は、第１モードの際には第５乗算回路の出力を無効状態に制御し、第２モードの際には第４乗算回路の出力を無効状態に制御する。第４加算回路（ＡＤＤ６）は、第４乗算回路および第５乗算回路の出力電流と、第３乗算回路の出力電流とを加算する。電流電圧変換回路（ＩＶＣ）は、第４加算回路の出力電流を電圧に変換する。ここで、第３の値（ＭＵＬ５の係数）は、第２の値（ＭＵＬ２の係数）よりも小さくかつ１倍よりも小さく、第５の値（ＭＵＬ６の係数）は１倍よりも大きい。

これによって、複数の検波方式を小面積で実現可能になる。具体的には、第１モードによってログ検波が可能となり、第２モードによってログ−リニア検波が可能となる。また、各乗算回路の係数によって、このような複数の検波方式の各特性を最適化することが可能になる。

本願において開示される発明のうち、代表的な実施の形態によって得られる効果を簡単に説明すると、複数の検波方式を小面積で実現可能になる。

本発明の実施の形態１による無線通信システムにおいて、それを適用した携帯電話システムの構成例を示すブロック図である。 図１の無線通信システムにおいて、その高周波電力増幅器モジュールの構成例を示すブロック図である。 図２の電力検出回路ブロックにおける各検波方式を比較したものであり、（ａ）はログ検波方式およびリニア検波方式の特性例を示す概略図、（ｂ）はログ−リニア検波方式の特性例を示す概略図である。 図２の高周波電力増幅器モジュールにおいて、ＧＳＭモード時の代表的なパワー制御特性の一例を示す図である。 図２の高周波電力増幅器モジュールにおいて、その電力検出回路ブロックの構成例を示す回路ブロック図である。 図５の電力検出回路ブロックの動作例を示すものであり、（ａ）はログ検波部側の入出力特性を示す説明図、（ｂ）はログ−リニア検波部側の入出力特性を示す説明図である。 図２の高周波電力増幅器モジュールにおいて、その電力検出回路ブロックの他の構成例を示す回路ブロック図である。 図７における共通検波部の概念的な構成例を示す図である。 図７の電力検出回路ブロックにおいて、その詳細な構成例を示す回路図である。 図９の電力検出回路ブロックにおいて、その乗算回路の係数に応じた特性の変化の一例を示す説明図である。 図９の電力検出回路ブロックにおいて、その乗算回路の係数に応じた特性の変化の一例を示す説明図である。 図９の電力検出回路ブロックにおいて、その乗算回路の係数に応じた特性の変化の一例を示す説明図である。 図９の電力検出回路ブロックにおいて、その入力となる検出電力信号の周波数に応じた特性の変化の一例を示す説明図である。 図９の電力検出回路ブロックにおいて、その入力となる検出電力信号の周波数に応じた特性の変化の一例を示す説明図である。 図１４に関連して、図９の電力検出回路ブロックにおける乗算回路の係数を変更した場合の特性の変化の一例を示す説明図である。 本発明の実施の形態２による高周波電力増幅器モジュールにおいて、その構成例を示すブロック図である。 図１６の高周波電力増幅器モジュールにおいて、その電力検出回路ブロックの詳細な構成例を示す回路図である。 図１６の高周波電力増幅器モジュールにおいて、その電力検出回路ブロックの他の構成例を示す回路ブロック図である。 図１８における共通検波部の概念的な構成例を示す図である。 図１８の電力検出回路ブロックにおいて、その詳細な構成例を示す回路図である。

以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらは互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。

さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。

また、実施の形態の各機能ブロックを構成する回路素子は、特に制限されないが、公知のＣＭＯＳ（相補型ＭＯＳトランジスタ）等の集積回路技術によって、単結晶シリコンのような半導体基板上に形成される。なお、実施の形態では、ＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）の一例としてＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）（ＭＯＳトランジスタと略す）を用いるが、ゲート絶縁膜として非酸化膜を除外するものではない。図面にはＭＯＳトランジスタの基板電位の接続は特に明記していないが、ＭＯＳトランジスタが正常動作可能な範囲であれば、その接続方法は特に限定しない。

以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。

（実施の形態１）
《携帯電話システム（無線通信システム）の全体構成》
図１は、本発明の実施の形態１による無線通信システムにおいて、それを適用した携帯電話システムの構成例を示すブロック図である。図１の携帯電話システムは、ベースバンドユニットＢＢＵ、高周波システム部ＲＦＳＹＳ、アンテナＡＮＴ、スピーカＳＰＫ、およびマイクＭＩＣ等を備えている。ＢＢＵは、例えば、ＳＰＫやＭＩＣで用いるアナログ信号をディジタル信号に変換したり、通信に伴う様々なディジタル信号処理（変調、復調、ディジタルフィルタ処理等）を行ったり、通信に伴う各種制御信号の出力等を行う。この各種制御信号の中には、ＧＳＭ、ＥＤＧＥ、Ｗ−ＣＤＭＡ、ＬＴＥ等といった通信方式（モード）を指示するモード設定信号Ｍｃｔｌや、目標とする送信電力を指示する電力指示信号ＶＲＡＭＰが含まれている。

ＲＦＳＹＳは、高周波信号処理装置ＲＦＩＣと、ＳＡＷ（Surface Acoustic Wave）フィルタＳＡＷと、高周波電力増幅器モジュールＲＦＭＤと、ロウパスフィルタＬＰＦ１，ＬＰＦ２と、アンテナスイッチＡＮＴＳＷ／デュプレクサＤＰＸを備えている。ＲＦＩＣは、例えば、送信用ミキサ回路、受信用ミキサ回路、ロウノイズアンプ回路（ＬＮＡ）等を含んだ一つの半導体チップで構成され、主にＢＢＵで用いるベースバンド信号と、ＲＦＭＤで用いる高周波信号との間の周波数変換（アップコンバート、ダウンコンバート）等を行う。ＲＦＭＤは、例えば、一つのモジュール配線基板で実現され、詳細は後述するが高周波電力増幅装置ＨＰＡ１，ＨＰＡ２等が搭載されている。

ＨＰＡ１は、ＲＦＩＣからのＷ−ＣＤＭＡ（又はＬＴＥ）用の送信信号を入力電力信号Ｐｉｎ１として受け、電力増幅を行う。ＨＰＡ２は、ＲＦＩＣからのＧＳＭ／ＥＤＧＥ用の送信信号を入力電力信号Ｐｉｎ２として受け、電力増幅を行う。ＲＦＭＤは、前述したモード設定信号Ｍｃｔｌや電力指示信号ＶＲＡＭＰ等が入力され、これに応じてＨＰＡ１又はＨＰＡ２を動作させる。また、ＲＦＭＤは、このＨＰＡ１又はＨＰＡ２からの出力電力信号のレベルを検出し、その検出結果となる検出電圧信号ＶｄｅｔをＲＦＩＣに向けて出力する。

ＬＰＦ１は、ＨＰＡ１の出力電力信号から不要な高調波成分を除去し、それをＡＮＴＳＷ／ＤＰＸに出力する。ＬＰＦ２は、ＨＰＡ２の出力電力信号から不要な高調波成分を除去し、それをＡＮＴＳＷ／ＤＰＸに出力する。ＡＮＴＳＷは、図示しないスイッチ切り替え信号に基づいて、アンテナＡＮＴの接続先（接続先とは例えば、ＧＳＭ用の送信または受信経路、Ｗ−ＣＤＭＡ用の送信または受信経路等）を制御する。ＤＰＸは、例えば、Ｗ−ＣＤＭＡ（又はＬＴＥ）モードの際に送信信号と受信信号を所定の送信／受信周波数帯に応じて分割する。例えば、Ｗ−ＣＤＭＡ（又はＬＴＥ）モードの際には、ＨＰＡ１からの出力電力信号はＤＰＸおよびＡＮＴＳＷを介したのち送信信号ＴＸとしてＡＮＴに送信され、逆にＡＮＴで受信した受信信号ＲＸはＡＮＴＳＷおよびＤＰＸを介したのち受信信号ＲＸ１としてＲＦＩＣに出力される。一方、ＧＳＭモード又はＥＤＧＥモードの際には、ＨＰＡ２からの出力電力信号はＡＮＴＳＷを介したのちＴＸとしてＡＮＴに送信され、逆にＡＮＴで受信したＲＸはＡＮＴＳＷを介したのち受信信号ＲＸ２としてＳＡＷに出力される。ＳＡＷは、ＲＸ２から所定の受信周波数帯を抽出し、ＲＦＩＣに向けて出力する。

《高周波電力増幅器モジュールの全体構成》
図２は、図１の無線通信システムにおいて、その高周波電力増幅器モジュールの構成例を示すブロック図である。図２に示す高周波電力増幅器モジュールＲＦＭＤは、例えば一つのモジュール配線基板（セラミック配線基板等）によって構成される。当該配線基板上には、半導体チップ（半導体集積回路装置）ＰＡＣＰが実装されると共に、出力整合回路ＭＮＴｏ１〜ＭＮＴｏ４および方向性結合器（カプラ）ＣＰＬ１〜ＣＰＬ４が設けられる。ＭＮＴｏ１〜ＭＮＴｏ４，ＣＰＬ１〜ＣＰＬ４は、例えば当該配線基板上の配線パターンや、場合によってはこれに容量、コイルといったＳＭＤ（Surface Mount Device）部品等を組み合わせることで実現される。

ＲＦＭＤは、外部との間で、７個の入力信号（Ｐｉｎ＿ＨＢ１，Ｐｉｎ＿ＬＢ１，ＤＡＴＡ，ＣＬＫ，Ｐｉｎ＿ＨＢ２，Ｐｉｎ＿ＬＢ２，ＶＲＡＭＰ，Ｍｃｔｌ）と５個の出力信号（Ｐｏｕｔ＿ＨＢ１，Ｐｏｕｔ＿ＬＢ１，Ｖｄｅｔ，Ｐｏｕｔ＿ＨＢ２，Ｐｏｕｔ＿ＬＢ２）を入出力する。Ｐｉｎ＿ＨＢ１，Ｐｉｎ＿ＬＢ１は、図１のＰｉｎ１に対応するＷ−ＣＤＭＡ（又はＬＴＥ）用の入力電力信号であり、Ｐｉｎ＿ＨＢ１はハイバンド（例えば２．１ＧＨｚ帯等）用、Ｐｉｎ＿ＬＢ１はロウバンド（例えば８００ＭＨｚ帯等）用である。ＤＡＴＡおよびＣＬＫは、それぞれシリアル通信用のデータ信号およびクロック信号である。Ｐｉｎ＿ＨＢ２，Ｐｉｎ＿ＬＢ２は、図１のＰｉｎ２に対応するＧＳＭ／ＥＤＧＥ用の入力電力信号であり、Ｐｉｎ＿ＨＢ２はハイバンド用、Ｐｉｎ＿ＬＢ２はロウバンド用である。

具体的には、Ｐｉｎ＿ＨＢ２は、ＤＣＳ（Digital Cellular System）１８００（送信周波数帯：１７１０〜１７８５ＭＨｚ、受信周波数帯：１８０５〜１８８０ＭＨｚ）やＰＣＳ（Personal Communications Service）１９００（送信周波数帯：１８５０〜１９１０ＭＨｚ、受信周波数帯：１９３０〜１９９０ＭＨｚ）等の送信信号に対応する。Ｐｉｎ＿ＬＢ２は、ＧＳＭ８５０（送信周波数帯：８２４〜８４９ＭＨｚ、受信周波数帯：８６９〜８９４ＭＨｚ）や、ＧＳＭ９００（送信周波数帯：８８０〜９１５ＭＨｚ、受信周波数帯：９２５〜９６０ＭＨｚ）等の送信信号に対応する。また、ＶＲＡＭＰは、アンテナからの送信電力（図１のＴＸ）の目標値を設定するための電力指示信号であり、Ｍｃｔｌは、ＧＳＭ、ＥＤＧＥ、Ｗ−ＣＤＭＡ、ＬＴＥ等といった通信方式（モード）を指示するモード設定信号である。

一方、Ｐｏｕｔ＿ＨＢ１，Ｐｏｕｔ＿ＬＢ１は、図１のＨＰＡ１からの出力に対応するＷ−ＣＤＭＡ（又はＬＴＥ）用の出力電力信号であり、Ｐｏｕｔ＿ＨＢ１はハイバンド（例えば２．１ＧＨｚ帯等）用、Ｐｏｕｔ＿ＬＢ１はロウバンド（例えば８００ＭＨｚ帯等）用である。Ｐｏｕｔ＿ＨＢ２，Ｐｏｕｔ＿ＬＢ２は、図１のＨＰＡ２からの出力に対応するＧＳＭ／ＥＤＧＥ用の出力電力信号であり、Ｐｏｕｔ＿ＨＢ２はハイバンド（ＤＣＳ１８００，ＰＣＳ１９００）用、Ｐｏｕｔ＿ＬＢ２はロウバンド（ＧＳＭ８５０，ＧＳＭ９００）用である。Ｖｄｅｔは、各出力電力信号のいずれかの電力レベルを検出した結果から得られる検出電圧信号である。

半導体チップ（半導体集積回路装置）ＰＡＣＰは、入力整合回路ＭＮＴｉ１〜ＭＮＴｉ４と、パワーアンプ回路ＰＡ＿ＨＢ１１，ＰＡ＿ＨＢ１２，ＰＡ＿ＬＢ１１，ＰＡ＿ＬＢ１２，ＰＡ＿ＨＢ２１〜ＰＡ＿ＨＢ２３，ＰＡ＿ＬＢ２１〜ＰＡ＿ＬＢ２３と、バイアス制御回路ＢＳＣＴＬ１，ＢＳＣＴＬ２を備えている。ＰＡ＿ＨＢ１１，ＰＡ＿ＨＢ１２は、縦続接続の２段構成となっており、ＭＮＴｉ１を介して入力されたＰｉｎ＿ＨＢ１を増幅し、それをチップ外部のＭＮＴｏ１を介して出力する。同様に、ＰＡ＿ＬＢ１１，ＰＡ＿ＬＢ１２は、縦続接続の２段構成となっており、ＭＮＴｉ２を介して入力されたＰｉｎ＿ＬＢ１を増幅し、それをチップ外部のＭＮＴｏ２を介して出力する。

一方、ＰＡ＿ＨＢ２１〜ＰＡ＿ＨＢ２３は、縦続接続の３段構成となっており、ＭＮＴｉ３を介して入力されたＰｉｎ＿ＨＢ２を増幅し、それをチップ外部のＭＮＴｏ３を介して出力する。同様に、ＰＡ＿ＬＢ２１〜ＰＡ＿ＬＢ２３は、縦続接続の３段構成となっており、ＭＮＴｉ４を介して入力されたＰｉｎ＿ＬＢ２を増幅し、それをチップ外部のＭＮＴｏ４を介して出力する。ＢＳＣＴＬ１は、ＰＡ＿ＨＢ１１，ＰＡ＿ＨＢ１２，ＰＡ＿ＬＢ１１，ＰＡ＿ＬＢ１２のゲイン（具体的にはバイアス電流又はバイアス電圧）を制御し、ＢＳＣＴＬ２は、ＰＡ＿ＨＢ２１〜ＰＡ＿ＨＢ２３，ＰＡ＿ＬＢ２１〜ＰＡ＿ＬＢ２３のゲイン（具体的にはバイアス電流又はバイアス電圧）を制御する。

なお、ＭＮＴｏ１からの出力信号はＰｏｕｔ＿ＨＢ１となり、ＭＮＴｏ２からの出力信号はＰｏｕｔ＿ＬＢ１となり、ＭＮＴｏ３からの出力信号はＰｏｕｔ＿ＨＢ２となり、ＭＮＴｏ４からの出力信号はＰｏｕｔ＿ＬＢ２となる。この際に、チップ外部において、ＣＰＬ１はＰｏｕｔ＿ＨＢ１の電力レベルを電磁界結合によって検波し、それを検出電力信号Ｐｄｅｔ１として出力する。同様に、ＣＰＬ２はＰｏｕｔ＿ＬＢ１の電力レベルを検波して検出電力信号Ｐｄｅｔ２を出力し、ＣＰＬ３はＰｏｕｔ＿ＨＢ２の電力レベルを検波して検出電力信号Ｐｄｅｔ３を出力し、ＣＰＬ４はＰｏｕｔ＿ＬＢ２の電力レベルを検波して検出電力信号Ｐｄｅｔ４を出力する。

半導体チップＰＡＣＰは、さらに、シリアル制御回路ＭＩＰＩ、ディジタル・アナログ変換回路ＤＡＣ、自動パワー制御回路ＡＰＣ、スイッチＳＷ１、選択スイッチＳＳＷ１〜ＳＳＷ４、電力検出回路ブロックＰＤＥＴＢＫ＿ＨＢ１，ＰＤＥＴＢＫ＿ＬＢ１，ＰＤＥＴＢＫ＿ＨＢ２，ＰＤＥＴＢＫ＿ＬＢ２を備えている。ＭＩＰＩは、ＤＡＴＡ，ＣＬＫによるシリアル通信を制御し、ＤＡＣは、当該シリアル通信によって取得したディジタル信号をアナログ信号に変換する。当該アナログ信号は、ＢＳＣＴＬ１や、またはＳＷ１を介してＢＳＣＴＬ２に出力可能となっている。

ＰＤＥＴＢＫ＿ＨＢ１は、ＣＰＬ１からのＰｄｅｔ１を受けて、当該電力レベルに応じた電圧信号を出力し、ＰＤＥＴＢＫ＿ＬＢ１は、ＣＰＬ２からのＰｄｅｔ２を受けて、当該電力レベルに応じた電圧信号を出力する。ＳＳＷ１は、このＰＤＥＴＢＫ＿ＨＢ１かＰＤＥＴＢＫ＿ＬＢ１のいずれか一方の電圧信号を選択し、それを検出電圧信号Ｖｄｅｔ＿Ｗとして出力する。ＰＤＥＴＢＫ＿ＨＢ２は、ＣＰＬ３からのＰｄｅｔ３を受けて、当該電力レベルに応じた電圧信号を出力し、ＰＤＥＴＢＫ＿ＬＢ２は、ＣＰＬ４からのＰｄｅｔ４を受けて、当該電力レベルに応じた電圧信号を出力する。ＳＳＷ２は、このＰＤＥＴＢＫ＿ＨＢ２かＰＤＥＴＢＫ＿ＬＢ２のいずれか一方の電圧信号を選択し、それを検出電圧信号Ｖｄｅｔ＿Ｅ，Ｖｄｅｔ＿Ｇとして出力する。

自動パワー制御回路ＡＰＣは、誤差増幅器ＥＡと、直列抵抗Ｒ１ならびに帰還抵抗Ｒ２を備えた負帰還型のアンプ回路となっている。ＥＡの２入力の一方にはＶＲＡＭＰがＳＳＷ３を介して入力され、他方にはＲ１を介してＶｄｅｔ＿Ｇが入力される。ＥＡは、この２入力間の誤差を検出し、その検出結果によってＢＳＣＴＬ２を制御する。ＳＳＷ３は、ＶＲＡＭＰをＥＡの入力ノードに接続するかＥＡの出力ノードに接続するかを選択する。ＳＳＷ４は、前述したＶｄｅｔ＿ＷかＶｄｅｔ＿Ｅのいずれか一方を選択し、それを電圧検出信号Ｖｄｅｔとして外部（図１のＲＦＩＣ）に向けて出力する。ここで、ＳＳＷ１〜ＳＳＷ４の選択先ならびにＳＷ１のオン・オフは、外部からのモード設定信号Ｍｃｔｌに応じて適宜制御される。

このような構成例において、例えばＧＳＭモードの際には、周波数帯（実際にはＭｃｔｌの指示）に応じてＰＡ＿ＨＢ２１〜ＰＡ＿ＨＢ２３かＰＡ＿ＬＢ２１〜ＰＡ＿ＬＢ２３のいずれか一方が活性化され、Ｐｏｕｔ＿ＨＢ２かＰｏｕｔ＿ＬＢ２のいずれか一方が生成される。仮にハイバンド側が選択された場合を例とすると、Ｐｏｕｔ＿ＨＢ２の電力レベルに応じてＰｄｅｔ３が生成される。ＰＤＥＴＢＫ＿ＨＢ２は、このＰｄｅｔ３を受けてＳＳＷ２を介してＶｄｅｔ＿Ｇを出力する。ＥＡは、このＶｄｅｔ＿ＧとＳＳＷ３を介して入力されたＶＲＡＭＰとの誤差を検出し、その検出結果をＢＳＣＴＬ２に出力する。ＢＳＣＴＬ２は、ＥＡの検出結果に応じてＰＡ＿ＨＢ２１〜ＰＡ＿ＨＢ２３のゲインを制御する。このようなフィードバック制御（自己ループ）により、Ｐｏｕｔ＿ＨＢ２の電力レベルがＶＲＡＭＰに応じて制御可能になる。

次に、ＥＤＧＥモードの際には、ＧＳＭモードの場合と同様に、ＰＡ＿ＨＢ２１〜ＰＡ＿ＨＢ２３かＰＡ＿ＬＢ２１〜ＰＡ＿ＬＢ２３のいずれか一方が活性化され、Ｐｏｕｔ＿ＨＢ２かＰｏｕｔ＿ＬＢ２のいずれか一方が生成される。仮にハイバンド側が選択された場合を例とすると、Ｐｏｕｔ＿ＨＢ２の電力レベルに応じてＰｄｅｔ３が生成され、ＰＤＥＴＢＫ＿ＨＢ２が、このＰｄｅｔ３を受けてＳＳＷ２を介してＶｄｅｔ＿Ｅを出力する。ここで、ＥＤＧＥモードの際には、ＧＳＭモードと異なり、このＶｄｅｔ＿ＥがＳＳＷ４を介して外部（図１のＲＦＩＣ）に出力される。そして、図１のＲＦＩＣに含まれる可変利得アンプ回路（図示せず）のゲインがこのＶｄｅｔ＿Ｅに基づいて制御され、その結果、Ｐｉｎ＿ＨＢ２の電力レベルが制御される。

なお、この際に、ＢＳＣＴＬ２には、ＶＲＡＭＰがＳＳＷ３を介して入力されるか、あるいはＤＡＣからのアナログ信号がＳＷ１を介して入力される。この場合のＶＲＡＭＰ又はアナログ信号は、ＰＡ＿ＨＢ２１〜ＰＡ＿ＨＢ２３を最適なバイアス点（すなわち入力電力に対して線形増幅可能な動作点）に固定するための固定電圧となる。Ｐｏｕｔ＿ＨＢ２の電力レベルは、Ｐｉｎ＿ＨＢ２の電力レベルによって制御される。

続いて、Ｗ−ＣＤＭＡ（又はＬＴＥ）モードの際には、周波数帯（実際にはＭｃｔｌの指示）に応じてＰＡ＿ＨＢ１１，ＰＡ＿ＨＢ１２かＰＡ＿ＬＢ１１，ＰＡ＿ＬＢ１２のいずれか一方が活性化され、Ｐｏｕｔ＿ＨＢ１かＰｏｕｔ＿ＬＢ１のいずれか一方が生成される。仮にハイバンド側が選択された場合を例とすると、Ｐｏｕｔ＿ＨＢ１の電力レベルに応じてＰｄｅｔ１が生成される。ＰＤＥＴＢＫ＿ＨＢ１は、このＰｄｅｔ１を受けてＳＳＷ１を介してＶｄｅｔ＿Ｗを出力する。Ｗ−ＣＤＭＡ（又はＬＴＥ）モードの際にも、ＥＤＧＥモードの場合と同様に、Ｖｄｅｔ＿ＷがＳＳＷ４を介して外部（図１のＲＦＩＣ）に出力され、図１のＲＦＩＣに含まれる可変利得アンプ回路（図示せず）のゲインがこのＶｄｅｔ＿Ｗに基づいて制御される。その結果、Ｐｉｎ＿ＨＢ１の電力レベルが制御され、これに応じてＰｏｕｔ＿ＨＢ１の電力レベルが制御される。なお、この際に、ＢＳＣＴＬ１には、ＤＡＣからのアナログ信号が入力され、これに応じてＢＳＣＴＬ１は、ＰＡ＿ＨＢ１１，ＰＡ＿ＨＢ１２を最適なバイアス点に制御する。

なお、図２の例では、Ｗ−ＣＤＭＡ（又はＬＴＥ）用のパワーアンプ回路とＧＳＭ／ＥＤＧＥ用のパワーアンプ回路を同一の半導体チップ内に搭載したが、場合によっては別チップに分離することも可能である。すなわち、ＧＳＭ／ＥＤＧＥ用のパワーアンプ回路は、ＬＤＭＯＳ（Laterally Diffused MOS）等を用いることで容易に通信規格を満たすことが可能であるが、Ｗ−ＣＤＭＡ（又はＬＴＥ）用のパワーアンプ回路は、通信規格を満たすためＨＢＴ（Heterojunction Bipolar Transistor）等の高性能トランジスタが必要とされる場合もある。

このように、複数の通信方式（マルチモード）および複数の周波数帯（マルチバンド）に対応した高周波電力増幅器モジュールＲＦＭＤでは、各周波数帯毎に個別に電力検出回路ブロックが設けられる。図２の例では、例えば、ＧＳＭのハイバンドとロウバンドに応じてＰＤＥＴＢＫ＿ＨＢ２とＰＤＥＴＢＫ＿ＬＢ２がそれぞれ備わっている。これは、電力検出回路ブロックは、その内部回路の周波数特性等により、入力信号（Ｐｄｅｔ）の周波数帯が大きく変わると検出感度（Ｐｄｅｔ−Ｖｄｅｔ特性）が大きく変わる恐れがあり、ハイバンドとロウバンドで電力検出回路ブロックを共通化することは容易でないためである。

また、ＰＤＥＴＢＫ＿ＨＢ２，ＰＤＥＴＢＫ＿ＬＢ２のそれぞれは、ＧＳＭモードとＥＤＧＥモードの両方に対応する必要があるが、この際には、前述したように各モード毎にそれぞれ適した検波方式を用いることが望ましい。そうすると、例えばＰＤＥＴＢＫ＿ＨＢ２の中には、実際には、ＧＳＭモードに対応した電力検出回路とＥＤＧＥモードに対応した電力検出回路が設けられることになる。このようなことから、電力検出回路ブロック全体の回路面積が増大する恐れがある。したがって、各モード毎に適した検波方式を実現すると共に、併せて回路面積の低減を図る技術が求められる。

ここで、電力検出回路ブロックＰＤＥＴＢＫ＿ＨＢ２，ＰＤＥＴＢＫ＿ＬＢ２のそれぞれは、ＧＳＭモードの際に、出力電力信号Ｐｏｕｔ＿ＨＢ２，Ｐｏｕｔ＿ＬＢ２のバラツキ抑制に有益なログ（対数）−リニア検波方式を用いることが望ましい。ログ−リニア検波方式では、ＰＤＥＴＢＫ＿ＨＢ２，ＰＤＥＴＢＫ＿ＬＢ２が検出電力信号Ｐｄｅｔ３，Ｐｄｅｔ４の大きさを、低パワー側ではログスケールで、高パワー側ではリニアスケールで検波する。図３は、図２の電力検出回路ブロックにおける各検波方式を比較したものであり、図３（ａ）はログ検波方式およびリニア検波方式の特性例を示す概略図、図３（ｂ）はログ−リニア検波方式の特性例を示す概略図である。

図３（ａ）、（ｂ）には、横軸を検出電力信号Ｐｄｅｔ（ｄＢｍ）（ログスケール）、縦軸を検出電圧信号Ｖｄｅｔ（Ｖ）（リニアスケール）としてＰｄｅｔ−Ｖｄｅｔの特性が示されている。図３（ａ）に示すように、リニア検波方式（横軸、縦軸共にリニアスケールの際にＰｄｅｔ−Ｖｄｅｔの特性が比例関係となる検波方式）を用いた場合には、横軸をログスケールで見るとＰｄｅｔ−Ｖｄｅｔの特性は指数関数的になる。一方、ログ検波方式を用いた場合には、Ｐｄｅｔ−Ｖｄｅｔの特性は比例関係となる。図３（ａ）から判るように、リニア検波方式を用いた場合、低パワー側（Ｐｄｅｔ（Ｐｏｕｔ）が小さい側）の検出感度は低いが高パワー側の検出感度を高めることができ、逆に、ログ検波方式を用いた場合、高パワー側の検出感度は低いが低パワー側の検出感度を高めることができる。したがって、これらを組み合わせて、図３（ｂ）に示すようなログ−リニア検波方式を用いることで、低パワー領域から高パワー領域の広範囲に渡って検出感度を高めることが可能になる。

図４は、図２の高周波電力増幅器モジュールにおいて、ＧＳＭモード時の代表的なパワー制御特性の一例を示す図である。図４では、横軸を電力指示信号ＶＲＡＭＰ（Ｖ）（リニアスケール）、縦軸を出力電力信号Ｐｏｕｔ（ｄＢｍ）（ログスケール）として、ＶＲＡＭＰに対するＰｏｕｔの代表的な特性例が示されている。ここでは、各温度Ｔ（１５℃、２５℃、８５℃）における特性が併せて示されている。図３（ｂ）に示したようなログ−リニア検波方式を適用すると、図４に示すように、ＶＲＡＭＰに対するＰｏｕｔの傾きは、低パワー設定時には大きく、高パワー設定時には小さくなる。すなわち、図３（ｂ）における横軸と縦軸を入れ替えたような特性が得られる。この場合、図３（ｂ）で述べたように、電力検出回路ブロックからは広範囲に渡って高感度な検出電圧信号Ｖｄｅｔが得られるため、図２の誤差増幅器ＥＡを介してＶＲＡＭＰを用いた高精度なパワー制御が実現可能となり、結果的に出力電力信号Ｐｏｕｔのバラツキを低減することが可能になる。

一方、ＥＤＧＥモードでは、前述したように、自動パワー制御回路ＡＰＣを用いたフィードバック制御が行われず、検出電圧信号Ｖｄｅｔを介して代替え的にＰｏｕｔの電力測定が行われ、この測定結果に基づいて図１のＲＦＩＣにおける可変利得アンプ回路のゲイン制御が行われる。そこで、ＥＤＧＥモードでは、図３（ａ）に示したように、検出電力信号Ｐｄｅｔ（Ｐｏｕｔ）とＶｄｅｔの関係を一次関数で容易に近似できるログ検波方式を用いることが有益となる。これによって、図１のＲＦＩＣにおける可変利得アンプ回路のゲイン制御を適正に行うことが可能になり、また、前述したようにＰｄｅｔ（Ｐｏｕｔ）とＶｄｅｔの関係のキャリブレーションも容易または高精度に行うことが可能になる。その結果、出力電力信号Ｐｏｕｔのバラツキを低減できる。なお、ＥＤＧＥモードでは、リニアスケールの際にＰｄｅｔに対するＶｄｅｔが一次関数となる関係を用いて可変利得アンプ回路のゲイン制御を行うことも可能であるため、場合によってはリニア検波方式を用いることも可能である。

《電力検出回路ブロックの構成［１］》
図５は、図２の高周波電力増幅器モジュールにおいて、その電力検出回路ブロックの構成例を示す回路ブロック図である。図６は、図５の電力検出回路ブロックの動作例を示すものであり、図６（ａ）はログ検波部側の入出力特性を示す説明図、図６（ｂ）はログ−リニア検波部側の入出力特性を示す説明図である。図５に示す電力検出回路ブロックＰＤＥＴＢＫａは、図２のＰＤＥＴＢＫ＿ＬＢ２（又はＰＤＥＴＢＫ＿ＨＢ２）に対応するものであり、ログ（対数）検波部ＰＤＥＴＣ＿ＬＧと、ログ−リニア検波部ＰＤＥＴＣ＿ＬＧＬＮと、選択スイッチＳＳＷ２０と、電流電圧変換回路ＩＶＣと、ＤＣアンプ回路ＡＭＰｄｃを備える。ＳＳＷ２０は、ＥＤＧＥモード時にＰＤＥＴＣ＿ＬＧの出力をＩＶＣに入力し、ＧＳＭモード時にＰＤＥＴＣ＿ＬＧＬＮの出力をＩＶＣに入力する。ＩＶＣの出力はＡＭＰｄｃを介して検出電圧信号Ｖｄｅｔとなる。

ログ検波部ＰＤＥＴＣ＿ＬＧは、複数の交流結合用容量Ｃ１〜Ｃ３と、複数のアンプ回路ＡＭＰ１〜ＡＭＰ５と、複数のレベル検出回路ＤＥＴ１〜ＤＥＴ６と、複数の乗算回路ＭＵＬ１〜ＭＵＬ３と、複数の加算回路ＡＤＤ１〜ＡＤＤ３と、減衰用抵抗（アッテネータ回路）Ｒａｔｔを備える。ＡＭＰ４には、図２のカプラＣＰＬからの検出電力信号ＰｄｅｔがＣ１を介して入力される。ＡＭＰ４の後段には、順次、ＡＭＰ３，ＡＭＰ２，ＡＭＰ１が縦続接続される。ＤＥＴ１〜ＤＥＴ４は、それぞれＡＭＰ１〜ＡＭＰ４の出力レベルに応じた電流を生成する。

ＡＤＤ１はＤＥＴ２〜ＤＥＴ４の出力電流を加算し、ＭＵＬ１はＡＤＤ１の出力電流に所定の係数（この例では７／３倍）を乗算する。ＡＤＤ２はＭＵＬ１の出力電流とＤＥＴ１の出力電流を加算し、ＭＵＬ２はＡＤＤ２の出力電流に所定の係数（この例では６／５倍）を乗算する。ＡＭＰ５には、ＰｄｅｔがＣ２および減衰用抵抗Ｒａｔｔを介して入力される。ＤＥＴ５は、ＡＭＰ５の出力レベルに応じた電流を生成する。ＤＥＴ６にはＰｄｅｔがＣ３を介して入力され、ＤＥＴ６は当該入力レベルに応じた電流を生成する。ＡＤＤ３はＭＵＬ２の出力電流とＤＥＴ５の出力電流とＤＥＴ６の出力電流を加算し、ＭＵＬ３はＡＤＤ３の出力電流に所定の係数（この例では２倍）を乗算する。

アンプ回路ＡＭＰ１〜ＡＭＰ５のそれぞれは、例えば同一値となる所定のゲイン（特に限定はされないが例えば１０ｄＢ程度等）を持ち、出力が所定の飽和出力電圧に到達しない範囲では当該ゲインで増幅動作を行い、飽和出力電圧に到達する範囲では当該飽和出力電圧を固定的に出力するリミッタアンプとして機能する。Ｒａｔｔは所定のゲイン（例えば−数ｄＢ程度等）を持つ減衰器である。ここで、例えば、検出電力信号Ｐｄｅｔのレベルが非常に小さく、ＡＭＰ１のみから飽和出力電圧が得られる共に、ＤＥＴ１からこの飽和出力電圧に応じた飽和出力電流が得られている場合を基準に動作を説明する。

この状態から、Ｐｄｅｔのレベルが徐々に増加すると、ＡＭＰ１が飽和出力電圧を出力している状態で、主としてＡＭＰ２の出力が飽和出力電圧に向けて大きく増加していく。これに応じて、ＤＥＴ１が飽和出力電流を出力している状態で、主としてＤＥＴ２の出力が飽和出力電流に向けて大きく増加していく。そして、このＰｄｅｔのレベルの増加分が１０ｄＢ程度になると、ＡＭＰ２の出力が飽和出力電圧に達し、これに応じてＤＥＴ２の出力も飽和出力電流に達する。以降同様にして、Ｐｄｅｔのレベルが１０ｄＢ程度増加する毎に、ＡＭＰ３、ＡＭＰ４、ＡＭＰ５の出力が順に飽和出力電圧に達すると共に、ＤＥＴ３、ＤＥＴ４、ＤＥＴ５の出力が順に飽和出力電流に達する。その後、更にＰｄｅｔのレベルが増加すると、ＤＥＴ６からの出力電流が大きく増大していくことになる。

したがって、このレベル検出回路ＤＥＴ１〜ＤＥＴ６からの出力電流を最終的にＡＤＤ３で加算すると共に電流電圧変換回路ＩＶＣで電圧に変換することで、図６（ａ）に示すように、Ｐｄｅｔのログスケールに比例する検出電圧信号Ｖｄｅｔが得られる。言い換えればログ検波が可能となる。なお、図６（ａ）では、Ｖｄｅｔの上限が制限されているが、これはＤＥＴ６からの出力電流が制限される訳ではなく、例えばＡＭＰｄｃ等の出力電圧が制限されるためである。

一方、ログ−リニア検波部ＰＤＥＴＣ＿ＬＧＬＮは、複数の交流結合用容量Ｃ４，Ｃ５と、複数のアンプ回路ＡＭＰ７〜ＡＭＰ１０と、複数のレベル検出回路ＤＥＴ７〜ＤＥＴ１１と、複数の乗算回路ＭＵＬ４〜ＭＵＬ６と、複数の加算回路ＡＤＤ４〜ＡＤＤ６を備える。ＡＭＰ１０には、図２のカプラＣＰＬからの検出電力信号ＰｄｅｔがＣ４を介して入力される。ＡＭＰ１０の後段には、順次、ＡＭＰ９，ＡＭＰ８，ＡＭＰ７が縦続接続される。ＤＥＴ７〜ＤＥＴ１０は、それぞれＡＭＰ７〜ＡＭＰ１０の出力レベルに応じた電流を生成する。ＡＤＤ４はＤＥＴ８〜ＤＥＴ１０の出力電流を加算し、ＭＵＬ４はＡＤＤ４の出力電流に所定の係数（この例では７／３倍）を乗算する。ＡＤＤ５はＭＵＬ４の出力電流とＤＥＴ７の出力電流を加算し、ＭＵＬ５はＡＤＤ５の出力電流に所定の係数（この例では１／５倍）を乗算する。ＤＥＴ１１にはＰｄｅｔがＣ５を介して入力され、ＤＥＴ１１は当該入力レベルに応じた電流を生成し、ＭＵＬ６はＤＥＴ１１の出力電流に所定の係数（この例では３倍）を乗算する。ＡＤＤ６はＭＵＬ５の出力電流とＭＵＬ６の出力電流とを加算する。

アンプ回路ＡＭＰ７〜ＡＭＰ１０の出力からＡＤＤ６の入力に到るまでの経路は、前述したＰＤＥＴＣ＿ＬＧにおけるＡＭＰ１〜ＡＭＰ４の出力からＡＤＤ３の入力に到るまでの経路とほぼ同様な構成となっている。ただし、ＰＤＥＴＣ＿ＬＧＬＮにおけるＭＵＬ５の係数（例えば１／５倍）がＰＤＥＴＣ＿ＬＧにおけるＭＵＬ２の係数（例えば６／５倍）よりも小さく設定されている。ＰＤＥＴＣ＿ＬＧＬＮにおけるＤＥＴ１１は、ＰＤＥＴＣ＿ＬＧにおいてはＤＥＴ６に対応するが、ＰＤＥＴＣ＿ＬＧＬＮでは、このＤＥＴ１１の出力電流がＭＵＬ６によって乗算（例えば３倍）されたのちにＡＤＤ６に入力されている。

これによって、図６（ｂ）に示すように、低パワー領域となるＤＥＴ７〜ＤＥＴ１０の検出範囲では、Ｐｄｅｔのログスケールに比例するＶｄｅｔが得られ、高パワー領域となるＤＥＴ１１の検出範囲では、Ｐｄｅｔのリニアスケールに比例するＶｄｅｔ（すなわちＰｄｅｔをログスケールで表すとＶｄｅｔは指数関数的に増加）が得られる。言い換えれば、ログ−リニア検波が可能となる。図６（ｂ）を図６（ａ）と比較すると、図６（ｂ）では、前述したように、ＭＵＬ５の係数（例えば１／５倍）をＭＵＬ２の係数（例えば６／５倍）よりも小さく設定することでログ検波範囲の感度が抑制されていると共に、ＤＥＴ１１の出力をＭＵＬ６によって乗算（例えば３倍）することでリニア検波範囲の感度が高められている。

このように、図５の構成例を用いると、ログ検波およびログ−リニア検波が可能になると共に、詳細は後述するが、乗算回路ＭＵＬ１〜ＭＵＬ６の係数を適宜変更することで、ログ検波特性およびログ−リニア検波特性を適宜最適化することが可能になる。例えば、ログ検波を行う際、実際には、各アンプ回路やレベル検出回路等の電気的特性に応じて目的とするログ検波特性からのズレが生じ得るが、このようなズレは各乗算回路の係数によって補正することが可能となる。なお、図５において、Ｒａｔｔ，ＡＭＰ５，ＤＥＴ５は、必ずしも必要ではなく、省略することや、あるいはＡＭＰ５，ＤＥＴ５をＡＭＰ４の前段に設けるようなことも可能である。ただし、省略等を行った場合、図６（ａ）におけるＤＥＴ４の検出範囲とＤＥＴ６の検出範囲との間の接続部分で一次関数的な特性が得られない可能性があるため、ここではＲａｔｔ，ＡＭＰ５，ＤＥＴ５を設けることで、当該接続部分での一次関数的な特性を容易に実現している。

《電力検出回路ブロックの構成［２］（本実施の形態１の主要な特徴）》
図７は、図２の高周波電力増幅器モジュールにおいて、その電力検出回路ブロックの他の構成例を示す回路ブロック図である。前述したように、図５の構成例を用いることでログ検波およびログ−リニア検波が可能となるが、ログ検波部ＰＤＥＴＣ＿ＬＧおよびログ−リニア検波部ＰＤＥＴＣ＿ＬＧＬＮを個別に設けることによる回路面積の増大が懸念される。そこで、図７の構成例を用いることが有益となる。図７に示す電力検出回路ブロックＰＤＥＴＢＫｂは、図２のＰＤＥＴＢＫ＿ＬＢ２（又はＰＤＥＴＢＫ＿ＨＢ２）に対応するものであり、共通検波部ＰＤＥＴＣ＿ＣＭと、電流電圧変換回路ＩＶＣと、ＤＣアンプ回路ＡＭＰｄｃを備える。ＩＶＣは、ＰＤＥＴＣ＿ＣＭからの出力電流を電圧に変換し、ＡＭＰｄｃを介して出力する。この出力電圧が検出電圧信号Ｖｄｅｔとなる。

共通検波部ＰＤＥＴＣ＿ＣＭは、複数の交流結合用容量Ｃ１〜Ｃ３、複数のアンプ回路ＡＭＰ１〜ＡＭＰ５、複数のレベル検出回路ＤＥＴ１〜ＤＥＴ６、複数の乗算回路ＭＵＬ１〜ＭＵＬ３，ＭＵＬ５，ＭＵＬ６、複数の加算回路ＡＤＤ１〜ＡＤＤ３，ＡＤＤ６、減衰用抵抗Ｒａｔｔ、スイッチＳＷ１０、複数の選択スイッチＳＳＷ１０，ＳＳＷ１１を備える。ここで、複数の加算回路ＡＤＤ３，ＡＤＤ６、複数の乗算回路ＭＵＬ２，ＭＵＬ３，ＭＵＬ５，ＭＵＬ６、複数の選択スイッチＳＳＷ１０，ＳＳＷ１１、およびスイッチＳＷ１０は、シンセサイザ回路ＳＹＮＳを構成する。ＡＭＰ４には、図２のカプラＣＰＬからの検出電力信号ＰｄｅｔがＣ１を介して入力される。ＡＭＰ４の後段には、順次、ＡＭＰ３，ＡＭＰ２，ＡＭＰ１が縦続接続される。ＤＥＴ１〜ＤＥＴ４は、それぞれＡＭＰ１〜ＡＭＰ４の出力レベルに応じた電流を生成する。

ＡＤＤ１はＤＥＴ２〜ＤＥＴ４の出力電流を加算し、ＭＵＬ１はＡＤＤ１の出力電流に所定の係数（この例では７／３倍）を乗算する。ＡＤＤ２はＭＵＬ１の出力電流とＤＥＴ１の出力電流を加算する。ＳＳＷ１１は、ＡＤＤ２の出力電流をＭＵＬ２かＭＵＬ５のいずれか一方に伝送する。ＭＵＬ２はＳＳＷ１１を介して入力されたＡＤＤ２の出力電流に所定の係数（この例では６／５倍）を乗算し、ＭＵＬ５はＳＳＷ１１を介して入力されたＡＤＤ２の出力電流に所定の係数（この例では１／５倍）を乗算する。ＡＭＰ５には、ＰｄｅｔがＣ２および減衰用抵抗Ｒａｔｔを介して入力される。ＤＥＴ５は、ＡＭＰ５の出力レベルに応じた電流を生成し、ＳＷ１０を介して出力する。

ＤＥＴ６にはＰｄｅｔがＣ３を介して入力され、ＤＥＴ６は当該入力レベルに応じた電流を生成する。ＡＤＤ３は、ＳＷ１０を介して入力されたＤＥＴ５の出力電流と、ＤＥＴ６の出力電流と、ＭＵＬ２の出力電流とを加算する。ＳＳＷ１０は、ＡＤＤ３の出力電流をＭＵＬ３かＭＵＬ６のいずれか一方に伝送する。ＭＵＬ３はＳＳＷ１０を介して入力されたＡＤＤ３の出力電流に所定の係数（この例では２倍）を乗算し、ＭＵＬ６はＳＳＷ１０を介して入力されたＡＤＤ３の出力電流に所定の係数（この例では３倍）を乗算する。ＡＤＤ６は、ＭＵＬ５の出力電流と、ＭＵＬ３の出力電流と、ＭＵＬ６の出力電流とを加算し、その加算結果を電流電圧変換回路ＩＶＣに出力する。

この共通検波部ＰＤＥＴＣ＿ＣＭにおいて、ＧＳＭモードの際には、スイッチＳＷ１０がオフに制御され、選択スイッチＳＳＷ１０の選択先がＭＵＬ６側に制御され、選択スイッチＳＳＷ１１の選択先がＭＵＬ５側に制御される。一方、ＥＤＧＥモードの際には、ＳＷ１０がオンに制御され、ＳＳＷ１０の選択先がＭＵＬ３側に制御され、ＳＳＷ１１の選択先がＭＵＬ２側に制御される。このＳＷ１０，ＳＳＷ１０，ＳＳＷ１１の制御は、図２のモード設定信号Ｍｃｔｌに基づいて行われる。このようにスイッチおよび選択スイッチの制御を行うと、ＧＳＭモードの際のＰＤＥＴＣ＿ＣＭは、図５のログ−リニア検波部ＰＤＥＴＣ＿ＬＧＬＮと等価になり、ＥＤＧＥモードの際のＰＤＥＴＣ＿ＣＭは、図５のログ検波部ＰＤＥＴＣ＿ＬＧと等価になる。

図７と図５を比較すると、図７では、ＳＷ１０，ＳＳＷ１０，ＳＳＷ１１が追加される代わりに、図５のログ−リニア検波部ＰＤＥＴＣ＿ＬＧＬＮにおけるＣ４，Ｃ５，ＡＭＰ７〜ＡＭＰ１０，ＤＥＴ７〜ＤＥＴ１１，ＡＤＤ４，ＡＤＤ５，ＭＵＬ４が削除されている。これによって、各モード（ＧＳＭモード、ＥＤＧＥモード）毎に適した検波方式が実現可能になると共に、併せて回路面積の低減が実現可能になる。なお、ここでは、各モードの切り替えをスイッチ（ＳＷ１０，ＳＳＷ１０，ＳＳＷ１１）の制御によって実現したが、必ずしも図７のスイッチ方式に限定されるものではなく、適宜変更することが可能である。例えば、各モードに応じてＭＵＬ２，ＭＵＬ３，ＭＵＬ５，ＭＵＬ６やＤＥＴ５の回路自体を直接的にイネーブル・ディスエーブルに制御したり、あるいは、ＳＳＷ１０の代わりにＭＵＬ３，ＭＵＬ６の出力側にそれぞれスイッチを設ける等、様々な方式に変更可能である。

また、図５でも述べたように、乗算回路ＭＵＬ１〜ＭＵＬ３，ＭＵＬ５，ＭＵＬ６の係数を適宜変更することで、ログ検波特性およびログ−リニア検波特性を適宜最適化することが可能になる。例えば、ＭＵＬ１の係数によって、ログ検波およびログ−リニア検波の両方における中パワー領域の検波特性の傾きが調整される。ＭＵＬ２の係数によって、ログ検波における低・中パワー領域の検波特性の傾きが調整される。ＭＵＬ３の係数によって、ログ検波におけるパワー領域全体の検波特性の傾きが調整される。ＭＵＬ５の係数によって、ログ−リニア検波における低・中パワー領域の検波特性の傾きが調整される。ＭＵＬ６の係数によって、ログ−リニア検波における高パワー領域の検波特性の傾きが調整される。

各乗算回路の係数は、ログ検波（すなわちＥＤＧＥモード）の場合には、主に図６（ａ）に示したようなＰｄｅｔ（Ｐｏｕｔ）−Ｖｄｅｔ特性の直線性（一次関数特性）を得るために調整される。一方、各乗算回路の係数は、ログ−リニア検波（すなわちＧＳＭモード）の場合には、主に図２の自動パワー制御回路ＡＰＣに伴うフィードバック経路のループゲインを最適化するために調整される。例えば、ループゲインが過大の場合には発振が生じる恐れがあり、逆に過小の場合にはＰｏｕｔのバラツキが増大する恐れがある。このため、各乗算回路の係数によって、ループゲインを最適化することが有益となる。

図８は、図７における共通検波部の概念的な構成例を示す図である。図７の共通検波部ＰＤＥＴＣ＿ＣＭは、概念的には、共通のログ検波回路ＬＧＣと、共通のリニア検波回路ＬＮＣと、これらの出力を加工・合成するシンセサイザ回路ＳＹＮＳによって構成される。ＬＧＣは図７におけるＤＥＴ１〜ＤＥＴ４周りの構成に該当し、ＬＮＣは図７におけるＤＥＴ６周りの構成に該当する。ＳＹＮＳは、ＬＧＣの出力を基に高い重み付けＷＴ１（図７のＭＵＬ２（例えば６／５倍）に対応）を持つ出力と、これよりも低い重み付けＷＴ２（図７のＭＵＬ５（例えば１／５倍）に対応）を持つ出力を生成する。同様に、ＳＹＮＳは、ＬＮＣの出力を基に高い重み付けＷＴ３（図７のＭＵＬ６（例えば３倍）に対応）を持つ出力と、これよりも低い重み付けＷＴ４（図７のＤＥＴ６→ＡＤＤ３の１倍経路に対応）を持つ出力を生成する。

そして、ＳＹＮＳは、このＬＧＣの高い重み付けＷＴ１を持つ出力および低い重み付けＷＴ２を持つ出力と、ＬＮＣの高い重み付けＷＴ３を持つ出力および低い重み付けを持つ出力ＷＴ４とを選択スイッチブロックＳＳＷＢＫで適宜組み合わせて合成することで所望の検波特性を実現する。具体的には、ログ検波方式（ＥＤＧＥモード）の際には、ＬＧＣの高い重み付けＷＴ１を持つ出力とＬＮＣの低い重み付けＷＴ４を持つ出力とを加算回路ＡＤＤ１１（図７のＡＤＤ３に対応）で合成し、ログ−リニア検波方式（ＧＳＭモード）の際には、ＬＧＣの低い重み付けＷＴ２を持つ出力とＬＮＣの高い重み付けＷＴ３を持つ出力とをＡＤＤ１１（図７のＡＤＤ６に対応）で合成する。なお、図８では便宜上、ＳＳＷＢＫをＷＴ１〜ＷＴ４の後段部分に配置しているが、勿論、ＷＴ１〜ＷＴ４の前段部分に配置して同様の動作を行うことも可能である。

なお、図７における各乗算回路の係数は適宜変更可能であるが、ログ検波とログ−リニア検波を実現するため、概略的には例えば次のような関係になる。まず、ＤＥＴ６→ＡＤＤ３の１倍経路を基準に考えると、ＭＵＬ２はログ検波におけるＤＥＴ６経路との関係上、比較的１倍に近い係数を持ち得る。一方、ＭＵＬ５はログ−リニア検波に伴いログ側の感度をある程度抑制するためＭＵＬ２よりも小さい（言い換えれば１倍よりも小さい）係数を持ち得る。また、ＭＵＬ６は、ログ−リニア検波に伴いリニア側の感度をある程度高めるため、１倍よりも大きい係数を持ち得る。

《電力検出回路ブロックの構成［２］の詳細》
図９は、図７の電力検出回路ブロックにおいて、その詳細な構成例を示す回路図である。図９において、レベル検出回路ＤＥＴ１〜ＤＥＴ６は、それぞれ、ＮＭＯＳトランジスタ（ｎチャネル型ＭＯＳトランジスタ）ＭＮ１〜ＭＮ６によって実現される。例えば、ＤＥＴ１〜ＤＥＴ５の内、ＤＥＴ４のＭＮ４を代表に説明を行うと、ＭＮ４は、ソースが接地電源電圧ＶＳＳに接続され、ゲートにＡＭＰ４の出力電圧が入力される。ＡＭＰ４の出力電圧が十分でない（すなわちＭＮ４（ＤＥＴ４）のしきい値電圧に達しない）場合、ＭＮ４（ＤＥＴ４）にはソース・ドレイン間電流Ｉｄｓが流れない。ＡＭＰ４の出力電圧がしきい値電圧〜飽和出力電圧の範囲では、ＭＮ４（ＤＥＴ４）に当該出力電圧に応じたＩｄｓが流れる。ＡＭＰ４の出力電圧が飽和出力電圧に達すると、ＭＮ４（ＤＥＴ４）のＩｄｓも所定の電流値（飽和出力電流）に固定される。また、ＤＥＴ６のＭＮ６では、Ｃ３を介したＰｄｅｔの電圧レベルがＭＮ６のしきい値電圧を超えた時点からＩｄｓが流れ始め、以降、Ｐｄｅｔの電圧レベルに応じてＩｄｓが指数関数的に増大していく。

乗算回路ＭＵＬ１は、２個のＰＭＯＳトランジスタ（ｐチャネル型ＭＯＳトランジスタ）ＭＰ１，ＭＰ２からなるカレントミラー回路で構成される。ＭＰ１：ＭＰ２は、例えば３：７のトランジスタサイズ比を持ち、ＭＰ１のドレインに前述した３個のＭＮ４（ＤＥＴ４）〜ＭＮ２（ＤＥＴ２）のドレインが共通接続される。この共通接続部分によって加算回路ＡＤＤ１が実現される。また、ＭＮ１（ＤＥＴ１）のＩｄｓは、２個のＰＭＯＳトランジスタＭＰ４，ＭＰ３（サイズ比は例えばＭＰ４：ＭＰ３＝１：１）からなるカレントミラー回路ＣＭ１によって転写される。この転写先となるＭＰ３のドレインは、ＭＵＬ１におけるＭＰ２のドレインに共通接続される。この共通接続ノードには、更に、乗算回路ＭＵＬ２，ＭＵＬ５の一部を構成すると共にダイオード接続を備えたＮＭＯＳトランジスタＭＮ７のドレインが接続される。この共通接続部分によって加算回路ＡＤＤ２が実現される。

ＭＮ７（ＭＵＬ［２，５］）のゲート（ドレイン）は、選択スイッチＳＳＷ１１を介して、ＭＵＬ５の他の一部を構成するＮＭＯＳトランジスタＭＮ８のゲート、ならびにＭＵＬ２の他の一部を構成するＮＭＯＳトランジスタＭＮ９のゲートに接続される。ＭＮ７（ＭＵＬ［２，５］）は、ＳＳＷ１１の選択先に応じて、ＭＮ８（ＭＵＬ５）との間でサイズ比が例えば５：１のカレントミラー回路を構成し、ＭＮ９（ＭＵＬ２）との間でサイズ比が例えば５：６のカレントミラー回路を構成する。このように、ダイオード接続されるＭＮ７のゲートに対してＳＳＷ１１を介してＭＮ８のゲートかＭＮ９のゲートが接続されるように構成することで、ＭＵＬ２，ＭＵＬ５，ＳＳＷ１１を小面積で実現することができる。なお、図示は省略しているが、ＭＮ８，ＭＮ９においてＳＳＷ１１によって選択されなかった側のゲートは、例えばスイッチ等を介してＶＳＳに固定される。

ＭＮ５（ＤＥＴ５）のドレインは、スイッチＳＷ１０を介して、乗算回路ＭＵＬ３，ＭＵＬ６の一部を構成すると共にダイオード接続を備えたＰＭＯＳトランジスタＭＰ７のドレインに接続される。このＭＰ７（ＭＵＬ［３，６］）のドレインには、更に、ＭＮ６（ＤＥＴ６）のドレインと、ＭＮ９（ＭＵＬ２）のドレインが共通接続される。この共通接続部分によって加算回路ＡＤＤ３が実現される。

ＭＰ７（ＭＵＬ［３，６］）のゲート（ドレイン）は、選択スイッチＳＳＷ１０を介して、ＭＵＬ３の他の一部を構成するＰＭＯＳトランジスタＭＰ８のゲート、ならびにＭＵＬ６の他の一部を構成するＰＭＯＳトランジスタＭＰ９のゲートに接続される。ＭＰ７（ＭＵＬ［３，６］）は、ＳＳＷ１０の選択先に応じて、ＭＰ８（ＭＵＬ３）との間でサイズ比が例えば１：２のカレントミラー回路を構成し、ＭＰ９（ＭＵＬ６）との間でサイズ比が例えば１：３のカレントミラー回路を構成する。このように、ダイオード接続されるＭＰ７のゲートに対してＳＳＷ１０を介してＭＰ８のゲートかＭＰ９のゲートが接続されるように構成することで、ＭＵＬ３，ＭＵＬ６，ＳＳＷ１０を小面積で実現することができる。なお、図示は省略しているが、ＭＰ８，ＭＰ９においてＳＳＷ１１によって選択されなかった側のゲートは、例えばスイッチ等を介して電源電圧ＶＤＤに固定される。

ＭＮ８（ＭＵＬ５）のＩｄｓは、２個のＰＭＯＳトランジスタＭＰ５，ＭＰ６（サイズ比は例えばＭＰ５：ＭＰ６＝１：１）からなるカレントミラー回路ＣＭ２によって転写される。この転写先となるＭＰ６のドレインは、ＭＰ８（ＭＵＬ３）のドレインとＭＰ９（ＭＵＬ６）のドレインに共通接続される。この共通接続部分によって加算回路ＡＤＤ６が実現される。この共通接続ノードには、更に、電流電圧変換回路ＩＶＣを構成すると共にダイオード接続を備えたＮＭＯＳトランジスタＭＮ１０のドレイン（ゲート）が接続される。そして、このＭＮ１０（ＩＶＣ）のドレインに生じた電圧がＤＣアンプ回路ＡＭＰｄｃで増幅され、検出電圧信号Ｖｄｅｔとなる。

このように、カレントミラー回路を主体として、レベル検出回路ＤＥＴ、乗算回路ＭＵＬ、加算回路ＡＤＤを構成することで、例えば、オペアンプ回路等で乗算回路を構成するような場合と比べて電力検出回路ブロックを小面積で実現できる。また、各乗算回路ＭＵＬ１〜ＭＵＬ３，ＭＵＬ５，ＭＵＬ６の係数を、トランジスタサイズ比によって容易に調整することができる。また、場合によってはカレントミラー回路ＣＭ１，ＣＭ２のトランジスタサイズ比を調整することも可能である。このような調整は、図７で述べたように、主に、ログ検波（すなわちＥＤＧＥモード）の際の直線性を得るためや、ログ−リニア検波（すなわちＧＳＭモード）の際のループゲインを最適化するために行われる。また、その他にも、例えば半導体チップの製造プロセスの違いに応じて行われたり、または検出電力信号Ｐｄｅｔの周波数帯の違いに応じて行われたり、あるいはユーザシステムの要求に応じて行われる。

《乗算回路の係数の調整例》
図１０〜図１２のそれぞれは、図９の電力検出回路ブロックにおいて、その乗算回路の係数に応じた特性の変化の一例を示す説明図である。図１０〜図１２には、ＥＤＧＥモード（ログ検波）を例として、出力電力信号Ｐｏｕｔ（ｄＢｍ）（言い換えれば検出電力信号Ｐｄｅｔ）に対する検出電圧信号Ｖｄｅｔ（Ｖ）の特性のシミュレーション結果が示されている。まず、図１０では、図９におけるＰＭＯＳトランジスタＭＰ１，ＭＰ２のトランジスタサイズ比（すなわち乗算回路ＭＵＬ１の係数）をＭＰ１：ＭＰ２＝３：３、３：５、３：７にそれぞれ変更した場合の特性変化の様子が示されている。図１０の例では、ＭＰ１：ＭＰ２＝３：７とした場合のＰｏｕｔ（ｄＢｍ）−Ｖｄｅｔ（Ｖ）特性が最も一次関数に近くなっている。

図１１では、図９におけるＮＭＯＳトランジスタＭＮ７，ＭＮ９のトランジスタサイズ比（すなわち乗算回路ＭＵＬ２の係数）をＭＮ７：ＭＮ９＝５：３、５：４、５：６にそれぞれ変更した場合の特性変化の様子が示されている。図１１の例では、ＭＮ７：ＭＮ９＝５：６とした場合のＰｏｕｔ（ｄＢｍ）−Ｖｄｅｔ（Ｖ）特性が最も一次関数に近くなっている。図１２では、図９におけるＰＭＯＳトランジスタＭＰ７，ＭＰ８のトランジスタサイズ比（すなわち乗算回路ＭＵＬ３の係数）をＭＰ７：ＭＰ８＝１：１、１：２、１：３にそれぞれ変更した場合の特性変化の様子が示されている。図１２の例では、各トランジスタサイズ比に応じて一次関数に対する近似性にさほど相違はないが、ＭＰ７：ＭＰ８＝１：３とした場合に最もＶｄｅｔのレンジに適した傾きが得られる。このレンジに対する傾きの調整によって、Ｖｄｅｔのばらつき変動に対するＰｏｕｔのばらつき変動を低減できる。

図１３、図１４のそれぞれは、図９の電力検出回路ブロックにおいて、その入力となる検出電力信号の周波数に応じた特性の変化の一例を示す説明図である。図１５は、図１４に関連して、図９の電力検出回路ブロックにおける乗算回路の係数を変更した場合の特性の変化の一例を示す説明図である。図１３〜図１５のそれぞれには、ＥＤＧＥモード（ログ検波）を例として、出力電力信号Ｐｏｕｔ（ｄＢｍ）（言い換えれば検出電力信号Ｐｄｅｔ）に対する検出電圧信号Ｖｄｅｔ（Ｖ）の特性と、Ｐｏｕｔ（ｄＢｍ）に対するＶｄｅｔスロープ（ｍＶ／ｄＢ）の特性のシミュレーション結果が示されている。Ｖｄｅｔスロープとは、Ｐｏｕｔのばらつき変動（ΔＰｏｕｔ）に対するＶｄｅｔのばらつき変動（ΔＶｄｅｔ）を表すものであり、Ｐｏｕｔのレベルに依らずＶｄｅｔスロープが一定であるほどＰｏｕｔ（Ｐｄｅｔ）−Ｖｄｅｔ特性の一次関数への近似性が高くなる。

図１３では、Ｐｏｕｔ（Ｐｄｅｔ）の周波数を８９８ＭＨｚ（ＧＳＭ９００に対応）から８０６ＭＨｚ（Ｔ−ＧＳＭ８１０に対応）に変更した場合の特性変化の様子が示されている。この場合、Ｐｏｕｔ（Ｐｄｅｔ）−Ｖｄｅｔ特性の一次関数への近似性は、さほど相違が無い。一方、図１４では、Ｐｏｕｔ（Ｐｄｅｔ）の周波数を８９８ＭＨｚから１８８０ＭＨｚ（ＰＣＳ１９００に対応）に変更した場合の特性変化の様子が示されている。この場合、Ｐｏｕｔ（Ｐｄｅｔ）−Ｖｄｅｔ特性の一次関数への近似性は、主に中〜高パワー領域において低下している。

そこで、図１５の例では、図９の電力検出回路ブロックにおけるＮＭＯＳトランジスタＭＮ７，ＭＮ９（乗算回路ＭＵＬ２）のトランジスタサイズ比を調整している。図１５に示すように、ＭＮ７，ＭＮ９のトランジスタサイズ比をＭＮ７：ＭＮ９＝５：６からＭＮ７：ＭＮ９＝４：６に変更することで、Ｐｏｕｔ（Ｐｄｅｔ）−Ｖｄｅｔ特性の一次関数への近似性を高めることが可能となる。すなわち、このような調整によって、図２におけるハイバンド用の電力検出回路ブロックＰＤＥＴＢＫ＿ＨＢ２とロウバンド用の電力検出回路ブロックＰＤＥＴＢＫ＿ＬＢ２がそれぞれ個別に最適化される。

以上、本実施の形態１の半導体集積回路装置および高周波電力増幅器モジュールを用いることで、代表的には、複数の検波方式（具体的にはログ検波とログ−リニア検波）を小面積で実現することが可能になる。また、各乗算回路の係数によって、各検波方式における電気的特性を容易に最適化することが可能になる。

（実施の形態２）
本実施の形態２では、前述したＧＳＭモード（ログ−リニア検波）およびＥＤＧＥモード（ログ検波）に加えてＷ−ＣＤＭＡ（又はＬＴＥ）モードにも対応可能な共通の電力検出回路について説明する。

《高周波電力増幅器モジュールの全体構成（変形例）》
図１６は、本発明の実施の形態２による高周波電力増幅器モジュールにおいて、その構成例を示すブロック図である。図１６に示す高周波電力増幅器モジュールＲＦＭＤ２は、図２で述べた高周波電力増幅器モジュールＲＦＭＤと比較して、半導体チップ（半導体集積回路装置）ＰＡＣＰ２の内部回路が一部異なっている。図２のＲＦＭＤでは、４個のカプラＣＰＬ１〜ＣＰＬ４に対応して４個の電力検出回路ブロックが備わっていたが、図１６のＲＦＭＤ２では、ＣＰＬ１，ＣＰＬ３（すなわちハイバンド用）とＣＰＬ２，ＣＰＬ４（すなわちロウバンド用）に対応して２個の電力検出回路ブロックＰＤＥＴＢＫ＿ＨＢ３，ＰＤＥＴＢＫ＿ＬＢ３が備わっている。これ以外の構成に関しては図２と同様であるため、詳細な説明は省略する。

例えば、ハイバンドのＷ−ＣＤＭＡ（又はＬＴＥ）モードで動作している際には、ＣＰＬ１からの検出電力信号Ｐｄｅｔ１がＰＤＥＴＢＫ＿ＨＢ３に入力される。ＰＤＥＴＢＫ＿ＨＢ３は、Ｐｄｅｔ１の電力レベルに応じた検出電圧信号Ｖｄｅｔ＿Ｗを生成し、ハイバンドかロウバンドかを選択する選択スイッチＳＳＷ２を介して半導体チップ外部へ出力する。ロウバンドのＷ−ＣＤＭＡ（又はＬＴＥ）モードで動作している際には、ＣＰＬ２からの検出電力信号Ｐｄｅｔ２がＰＤＥＴＢＫ＿ＬＢ３に入力され、ＰＤＥＴＢＫ＿ＬＢ３は、Ｐｄｅｔ２の電力レベルに応じたＶｄｅｔ＿Ｗを生成し、ＳＳＷ２を介して半導体チップ外部へ出力する。

同様に、ハイバンドのＥＤＧＥモードで動作している際には、ＣＰＬ３からの検出電力信号Ｐｄｅｔ３がＰＤＥＴＢＫ＿ＨＢ３に入力され、ＰＤＥＴＢＫ＿ＨＢ３は、Ｐｄｅｔ３の電力レベルに応じた検出電圧信号Ｖｄｅｔ＿Ｅを生成し、ＳＳＷ２を介して半導体チップ外部へ出力する。ロウバンドのＥＤＧＥモードで動作している際には、ＣＰＬ４からの検出電力信号Ｐｄｅｔ４がＰＤＥＴＢＫ＿ＬＢ３に入力され、ＰＤＥＴＢＫ＿ＬＢ３は、Ｐｄｅｔ４の電力レベルに応じたＶｄｅｔ＿Ｅを生成し、ＳＳＷ２を介して半導体チップ外部へ出力する。

一方、ハイバンドのＧＳＭモードで動作している際には、ＣＰＬ３からのＰｄｅｔ３がＰＤＥＴＢＫ＿ＨＢ３に入力され、ＰＤＥＴＢＫ＿ＨＢ３は、Ｐｄｅｔ３の電力レベルに応じた検出電圧信号Ｖｄｅｔ＿Ｇを生成し、ＳＳＷ２を介して自動パワー制御回路ＡＰＣに出力する。ロウバンドのＧＳＭモードで動作している際には、ＣＰＬ４からのＰｄｅｔ４がＰＤＥＴＢＫ＿ＬＢ３に入力され、ＰＤＥＴＢＫ＿ＬＢ３は、Ｐｄｅｔ４の電力レベルに応じたＶｄｅｔ＿Ｇを生成し、ＳＳＷ２を介してＡＰＣに出力する。そして、図２で述べたように、ＡＰＣを介したフィードバック制御によって出力電力信号Ｐｏｕｔ＿ＨＢ２又はＰｏｕｔ＿ＬＢ２の電力レベルが制御される。

《電力検出回路ブロックの構成（変形例）［１］》
図１７は、図１６の高周波電力増幅器モジュールにおいて、その電力検出回路ブロックの詳細な構成例を示す回路図である。図１７に示す電力検出回路ブロックは、図１６のＰＤＥＴＢＫ＿ＬＢ３（又はＰＤＥＴＢＫ＿ＨＢ３）に対応するものである。当該電力検出回路ブロックは、前述した図９の構成例と比較して、図９のＰＤＥＴＣ＿ＣＭが図１７の共通検波部ＰＤＥＴＣ＿ＣＭ２に置き換わり、更に、リニア検波部ＰＤＥＴＣ＿ＬＮと選択スイッチＳＳＷ２０が追加された構成となっている。図１７のＰＤＥＴＣ＿ＣＭ２は、図９のＰＤＥＴＣ＿ＣＭと比較して、各アンプ回路ＡＭＰ１〜ＡＭＰ５にそれぞれ電源スイッチＰＳＷ２１〜ＰＳＷ２５が追加された点と、レベル検出回路ＤＥＴ６の入力と接地電源電圧ＶＳＳの間にスイッチＳＷ２０が追加された点が異なっている。これ以外の構成に関しては図９と同様であるため、詳細な説明は省略する。

リニア検波部ＰＤＥＴＣ＿ＬＮは、交流結合用容量Ｃ６と、レベル検出回路ＤＥＴ７と、カレントミラー回路ＣＭ３と、電流電圧変換回路ＩＶＣ２を備えている。ＤＥＴ７は、ソース接地のＮＭＯＳトランジスタＭＮ２１によって構成され、ＭＮ２１のゲートには、検出電力信号Ｐｄｅｔ’がＣ６を介して入力される。ＣＭ３は、例えばトランジスタサイズ比が１：１のＰＭＯＳトランジスタＭＰ２０，ＭＰ２１で構成され、ＭＰ２０がＭＮ２１のソース・ドレイン間電流Ｉｄｓを受けて、ＭＰ２１に転写する。ＩＶＣ２は、ダイオード接続のＮＭＯＳトランジスタＭＮ２２で構成され、ＭＰ２１のＩｄｓを受けて、それを電圧に変換する。選択スイッチＳＳＷ２０は、前述したＰＤＥＴＣ＿ＣＭ２に対応する電流電圧変換回路ＩＶＣからの出力電圧か、ＰＤＥＴＣ＿ＬＮ内のＩＶＣ２からの出力電圧かを選択して、ＤＣアンプ回路ＡＭＰｄｃに出力する。

このような構成例において、ＧＳＭモードおよびＥＤＧＥモードの際には、ＰＤＥＴＣ＿ＣＭ２が検出電力信号Ｐｄｅｔ（図１６のＰｄｅｔ３又はＰｄｅｔ４に該当）を受けて、前述した図９のＰＤＥＴＣ＿ＣＭと同様の動作を行う。この場合、モード設定信号Ｍｃｔｌに応じて、前述した各電源スイッチＰＳＷ２１〜ＰＳＷ２５はオンに、スイッチＳＷ２０はオフに制御される。ＰＤＥＴＣ＿ＣＭ２からの出力電流はＩＶＣによって電圧に変換され、当該電圧は、ＳＳＷ２０、ＡＭＰｄｃを介して検出電圧信号Ｖｄｅｔとして出力される。なお、ＳＳＷ２０の選択先もＭｃｔｌに基づいて制御される。

一方、Ｗ−ＣＤＭＡ（又はＬＴＥ）モードの際には、ＰＤＥＴＣ＿ＬＮが検出電力信号Ｐｄｅｔ’（図１６のＰｄｅｔ１又はＰｄｅｔ２に該当）を受けて動作する。この際に、ＰＤＥＴＣ＿ＣＭ２内において、各電源スイッチＰＳＷ２１〜ＰＳＷ２５はオフに、スイッチＳＷ２０はオンに制御される。ＰＤＥＴＣ＿ＬＮでは、ＭＮ２１（ＤＥＴ７）がＰｄｅｔ’のレベルに応じた電流を生成し、ＩＶＣ２が当該電流を電圧に変換する。そして、当該電圧は、ＳＳＷ２０、ＡＭＰｄｃを介してＶｄｅｔとして出力される。

このように、本実施の形態２では、Ｗ−ＣＤＭＡ（又はＬＴＥ）モードの際に、図３（ａ）で述べたようなリニア検波方式を用いることが主要な特徴の一つとなっている。Ｗ−ＣＤＭＡ（又はＬＴＥ）規格では、ＧＳＭやＥＤＧＥ規格と比較して、より低消費電力化が求められる。また、前述したように、Ｗ−ＣＤＭＡモードでは、ＥＤＧＥモードの場合と同様に検出電圧信号Ｖｄｅｔがチップ外部に出力される構成となっているため、Ｐｄｅｔ’−Ｖｄｅｔの関係が一次関数的であることが望ましい。そこで、これらを両立するため、ここではＰｄｅｔ’，Ｖｄｅｔを共にリニアスケールで見た場合に一次関数特性が得られるリニア検波方式が用いられる。リニア検波方式では、図１７に示したように、小面積（すなわち省電力）の回路であるＰＤＥＴＣ＿ＬＮを動作させ、ＰＤＥＴＣ＿ＣＭ２を電源遮断状態とすることができるため、より低消費電力化が図れる。なお、Ｗ−ＣＤＭＡ（又はＬＴＥ）モードでは、通常、ＥＤＧＥモードと比較して出力パワーの制御範囲が狭いため、ログ検波方式ではなくリニア検波方式でも十分に対応できる。

《電力検出回路ブロックの構成（変形例）［２］》
図１８は、図１６の高周波電力増幅器モジュールにおいて、その電力検出回路ブロックの他の構成例を示す回路ブロック図である。前述したように、図１７の構成例を用いることでログ検波、ログ−リニア検波およびリニア検波が可能となるが、リニア検波部ＰＤＥＴＣ＿ＬＮを別途設けることによる回路面積の増大が懸念される。そこで、図１８の構成例を用いることが有益となる。図１８に示す電力検出回路ブロックＰＤＥＴＢＫｃは、図１６のＰＤＥＴＢＫ＿ＬＢ３（又はＰＤＥＴＢＫ＿ＨＢ３）に対応するものであり、共通検波部ＰＤＥＴＣ＿３ＣＭと、電流電圧変換回路ＩＶＣと、ＤＣアンプ回路ＡＭＰｄｃを備える。ＩＶＣは、ＰＤＥＴＣ＿３ＣＭからの出力電流を電圧に変換し、ＡＭＰｄｃを介して出力する。この出力電圧が検出電圧信号Ｖｄｅｔとなる。

共通検波部ＰＤＥＴＣ＿３ＣＭは、図７の共通検波部ＰＤＥＴＣ＿ＣＭと比較して、アンプ回路ＡＭＰ１〜ＡＭＰ５に電源スイッチＰＳＷが追加され、また、スイッチＳＷ３０，ＳＷ３１および乗算回路ＭＵＬ７が追加され、更に、図７のＳＳＷ１０が図１８の選択スイッチＳＳＷ３０に変更された構成となっている。これ以外の構成に関しては図７と同様であるため詳細な説明は省略する。ＳＷ３０は、乗算回路ＭＵＬ２と加算回路ＡＤＤ３の間に設けられ、ＳＷ３１は、乗算回路ＭＵＬ５と加算回路ＡＤＤ６の間に設けられる。ＭＵＬ７は、前述した乗算回路ＭＵＬ３，ＭＵＬ６と並列に設けられ、ここでは例えば１倍の係数を持つ。ＳＳＷ３０は、加算回路ＡＤＤ３の出力をＭＵＬ３，ＭＵＬ６，ＭＵＬ７のいずれか１個に接続する。なお、ＰＳＷ，ＳＷ３０，ＳＷ３１，ＳＳＷ３０の動作は、モード設定信号Ｍｃｔｌに基づいて行われる。また、電力検出信号Ｐｄｅｔは、図１６におけるＰｄｅｔ１〜Ｐｄｅｔ４のいずれかに該当する。

このような構成例において、例えばＧＳＭモード又はＥＤＧＥモードの際には、電源スイッチＰＳＷがオンに、ＳＷ３０，ＳＷ３１がオンに駆動され、ＳＳＷ３０がＭＵＬ３かＭＵＬ６のいずれか一方を選択する。この場合、図１８の構成例は、図７の構成例と等価となり、図７の場合と同様の動作が行われる。一方、Ｗ−ＣＤＭＡ（又はＬＴＥ）モードの際には、ＰＳＷがオフに、ＳＷ３０，ＳＷ３１がオフに駆動され、ＳＳＷ３０がＭＵＬ７を選択する。この場合、ＡＭＰ１〜ＡＭＰ５周りのログ検波部分は電源遮断状態となり、Ｐｄｅｔのレベルはレベル検出回路ＤＥＴ６によって検出され、その出力電流がＡＤＤ３、ＳＳＷ３０、ＭＵＬ７、ＡＤＤ６を介してＩＶＣに出力される。

これによって、図１７の場合と同様に、Ｗ−ＣＤＭＡ（又はＬＴＥ）モード時に、Ｐｄｅｔ−Ｖｄｅｔの関係を一次関数で近似でき、また、低消費電力化が図れ、更に、図１７の場合よりも電力検出回路ブロック全体の小面積化が図れる。なお、ＳＷ３０，ＳＷ３１は、必ずしも両方設ける必要はなく、いずれか一方のみを設けてもよい。例えばＳＷ３０のみを設けた場合、ＥＤＧＥモード時には、ＳＳＷ１１の選択先をＭＵＬ２側とし、ＳＷ３０をオンに制御すればよく、Ｗ−ＣＤＭＡ（又はＬＴＥ）モードの際には、ＳＳＷ１１の選択先をＭＵＬ２側とし、ＳＷ３０をオフに制御すればよい。一方、ＳＷ３１のみを設けた場合、ＧＳＭモード時には、ＳＳＷ１１の選択先をＭＵＬ５側とし、ＳＷ３１をオンに制御すればよく、Ｗ−ＣＤＭＡ（又はＬＴＥ）モードの際には、ＳＳＷ１１の選択先をＭＵＬ５側とし、ＳＷ３１をオフに制御すればよい。また、ＳＷ３０，ＳＷ３１の代わりにＡＤＤ２とＳＳＷ１１の間に１個のスイッチを設けるようなことも可能である。すなわち、Ｗ−ＣＤＭＡ（又はＬＴＥ）モードの際に、ＡＤＤ２の出力をＡＤＤ３，ＡＤＤ６のいずれにも反映させないような制御回路を設ければよい。

図１９は、図１８における共通検波部の概念的な構成例を示す図である。図１８の共通検波部ＰＤＥＴＣ＿３ＣＭは、概念的には、共通のログ検波回路ＬＧＣ２と、共通のリニア検波回路ＬＮＣと、これらの出力を加工・合成するシンセサイザ回路ＳＹＮＳ２によって構成される。ＬＧＣ２は図１８におけるＤＥＴ１〜ＤＥＴ４周りの構成に該当し、ＬＮＣは図１８におけるＤＥＴ６周りの構成に該当する。図１９の構成例は、前述した図８の構成例と比較して、ＬＧＣ２内の各アンプ回路ＡＭＰ１〜ＡＭＰ４に電源スイッチＰＳＷが追加され、また、ＳＹＮＳ２内の構成が若干変更されている。

ＳＹＮＳ２は、図８のＳＹＮＳと比較して、重み付けＷＴ３，ＷＴ４と並列に重み付けＷＴ５が追加され、これに伴い選択スイッチブロックＳＳＷＢＫ２の選択肢にＷＴ５が追加され、更に、ＷＴ１，ＷＴ２の出力と加算回路ＡＤＤ１１の入力の間にスイッチＳＷ４０が追加された構成となっている。図１９において、ログ−リニア検波（ＧＳＭモード）又はログ検波（ＥＤＧＥモード）の際には、ＰＳＷがオン、ＳＷ４０がオンの状態で図８と同様の動作が行われる。一方、リニア検波（Ｗ−ＣＤＭＡ（又はＬＴＥ）モード）の際には、ＰＳＷがオフ、ＳＷ４０（図１８のＳＷ３０，ＳＷ３１に対応）がオフの状態で、ＳＹＮＳ２が、ＬＮＣの出力を基に重み付けＷＴ５（図１８のＭＵＬ７に対応）を持つ出力を生成し、これをＡＤＤ１１（図１８のＡＤＤ６に対応）を介して出力する。

《電力検出回路ブロックの構成（変形例）［２］の詳細》
図２０は、図１８の電力検出回路ブロックにおいて、その詳細な構成例を示す回路図である。図２０の構成例は、前述した図９の構成例と比較して、各アンプ回路ＡＭＰ１〜ＡＭＰ５に電源スイッチＰＳＷ２１〜ＰＳＷ２５が追加された点と、ＳＷ３０，ＳＷ３１，ＭＵＬ７が追加された点と、図９のＳＳＷ１０が図２０のＳＳＷ３０に置き換わった点が異なっている。ＳＷ３０は、乗算回路ＭＵＬ２を構成するＮＭＯＳトランジスタＭＮ９のドレインと加算回路ＡＤＤ３の間に接続され、ＳＷ３１は、カレントミラー回路ＣＭ２を構成するＰＭＯＳトランジスタＭＰ６のドレインと加算回路ＡＤＤ６の間に接続される。ただし、ＳＷ３０，ＳＷ３１は、例えば、選択スイッチＳＳＷ１１で選択されなかった方のトランジスタ（ＭＮ８又はＭＮ９）のゲートが接地電源電圧ＶＳＳとなるように構成すれば、いずれか一方を削減することも可能である。

乗算回路ＭＵＬ７は、乗算回路ＭＵＬ３，ＭＵＬ６，ＭＵＬ７の一部を構成するＰＭＯＳトランジスタＭＰ７と、これとの間でトランジスタサイズ比が１：１となるカレントミラー回路を構成するＰＭＯＳトランジスタＭＰ３０で構成される。ＭＰ３０のドレインは、ＭＵＬ３，ＭＵＬ６の他の一部を構成するＰＭＯＳトランジスタＭＰ８，ＭＰ９のドレインと共通に接続される。ここで、選択スイッチＳＳＷ３０は、ＭＰ７のゲートをＭＰ８，ＭＰ９，ＭＰ３０のゲートのいずれか１個に選択的に接続する。このような乗算回路および選択スイッチの構成によって、図９でも述べたように小面積化が図れる。

以上、本実施の形態２の半導体集積回路装置および高周波電力増幅器モジュールを用いることで、代表的には、複数の検波方式（具体的にはログ検波とログ−リニア検波とリニア検波）を小面積で実現することが可能になる。また、実施の形態１の場合と同様に、各乗算回路の係数によって各検波方式における電気的特性を容易に最適化することが可能になる。なお、ここでは乗算回路ＭＵＬ７の係数を１倍としたが、勿論、適宜変更することが可能である。

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。

本実施の形態による半導体集積回路装置および高周波電力増幅器モジュールは、特に、マルチモード／マルチバンド対応に携帯電話機に適用して有益なものであり、これに限らず、送信電力の検波が必要とされる無線通信システム全般に対して広く適用可能である。

ＡＤＤ 加算回路
ＡＭＰ アンプ回路
ＡＮＴ アンテナ
ＡＮＴＳＷ アンテナスイッチ
ＡＰＣ 自動パワー制御回路
ＢＢＵ ベースバンドユニット
ＢＳＣＴＬ バイアス制御回路
Ｃ 容量
ＣＭ カレントミラー回路
ＣＰＬ 方向性結合器（カプラ）
ＤＡＣ ディジタル・アナログ変換回路
ＤＥＴ レベル検出回路
ＤＰＸ デュプレクサ
ＥＡ 誤差増幅器
ＨＰＡ 高周波電力増幅装置
ＩＶＣ 電流電圧変換回路
ＬＧＣ ログ検波回路
ＬＮＣ リニア検波回路
ＬＰＦ ロウパスフィルタ
ＭＩＣ マイク
ＭＩＰＩ シリアル制御回路
ＭＮ ＮＭＯＳトランジスタ
ＭＮＴｉ 入力整合回路
ＭＮＴｏ 出力整合回路
ＭＰ ＰＭＯＳトランジスタ
ＭＵＬ 乗算回路
Ｍｃｔｌ モード設定信号
ＰＡ パワーアンプ回路
ＰＡＣＰ 半導体チップ（半導体集積回路装置）
ＰＤＥＴＢＫ 電力検出回路ブロック
ＰＤＥＴＣ＿ＣＭ 共通検波部
ＰＤＥＴＣ＿ＬＧ ログ検波部
ＰＤＥＴＣ＿ＬＧＬＮ ログ−リニア検波部
ＰＳＷ 電源スイッチ
Ｐｄｅｔ 検出電力信号
Ｐｉｎ 入力電力信号
Ｐｏｕｔ 出力電力信号
Ｒ 抵抗
ＲＦＩＣ 高周波信号処理装置
ＲＦＭＤ 高周波電力増幅器モジュール
ＲＦＳＹＳ 高周波システム部
ＲＸ 受信信号
Ｒａｔｔ 減衰用抵抗（アッテネータ回路）
ＳＡＷ ＳＡＷフィルタ
ＳＰＫ スピーカ
ＳＳＷ 選択スイッチ
ＳＳＷＢＫ 選択スイッチブロック
ＳＷ スイッチ
ＳＹＮＳ シンセサイザ回路
ＴＸ 送信信号
ＶＤＤ 電源電圧
ＶＲＡＭＰ 電力指示信号
ＶＳＳ 接地電源電圧
Ｖｄｅｔ 検出電圧信号
ＷＴ 重み付け

Claims (18)

1. 第１電力信号を入力として第１段目、…、第Ｎ段目の順で縦属接続され、それぞれが同等の第１ゲインを持つＮ個の第１アンプ回路と、
   前記Ｎ個の第１アンプ回路にそれぞれ対応して設けられ、前記Ｎ個の第１アンプ回路の第１段目、…、第Ｎ段目の出力レベルに応じてそれぞれ電流を出力するＮ個の第１レベル検出回路と、
   前記Ｎ個の第１レベル検出回路の出力電流を加算し、当該加算結果となる第１電流を出力する第１加算回路と、
   前記第１電力信号が入力され、前記第１電力信号のレベルに応じて第２電流を出力する第２レベル検出回路と、
   前記第１電流を第１の値で乗算した結果となる第３電流と、前記第１の値よりも小さい第２の値で乗算した結果となる第４電流とを生成し、前記第２電流を第３の値で乗算した結果となる第５電流と、前記第３の値よりも小さい第４の値で乗算した結果となる第６電流とを生成し、前記第３電流か前記第４電流のいずれか一方と、前記第５電流か前記第６電流のいずれか一方とを加算した電流を出力する合成回路と、
   前記合成回路の出力電流を電圧に変換する電流電圧変換回路とを有することを特徴とする半導体集積回路装置。
2. 請求項１記載の半導体集積回路装置において、
   前記合成回路は、前記第３電流と前記第６電流の加算を行う第１モードと、前記第４電流と前記第５電流の加算を行う第２モードとを備え、前記第１モードか前記第２モードのいずれかで動作することを特徴とする半導体集積回路装置。
3. 請求項２記載の半導体集積回路装置において、
   前記Ｎ個の第１レベル検出回路は、前記Ｎ個の第１アンプ回路の第１段目、…、第Ｎ段目の出力電圧をそれぞれゲート入力とし、ソースが接地されるＮ個の第１トランジスタを備え、
   前記第２レベル検出回路は、前記第１電力信号をゲート入力とし、ソースが接地される第２トランジスタを備え、
   前記第１加算回路は、前記Ｎ個の第１トランジスタのソース・ドレイン間電流を加算することで前記第１電流を出力し、
   前記合成回路は、前記第１電流と前記第２トランジスタのソース・ドレイン間電流を入力として、トランジスタサイズ比によって前記第３〜第６電流を生成する複数のカレントミラー回路を備えることを特徴とする半導体集積回路装置。
4. 請求項３記載の半導体集積回路装置において、
   前記第３の値は、前記第２の値よりも大きいことを特徴とする半導体集積回路装置。
5. 請求項２記載の半導体集積回路装置において、
   前記第１電力信号は、前記第１モードの際には、ＥＤＧＥモードの送信電力信号に応じて変動する信号であり、前記第２モードの際には、ＧＳＭモードの送信電力信号に応じて変動する信号であることを特徴とする半導体集積回路装置。
6. 請求項２記載の半導体集積回路装置において、
   さらに、前記Ｎ個の第１アンプ回路に対する電源供給の有無を制御する電源スイッチを備え、
   前記合成回路は、さらに、前記第２電流を第５の値で乗算した結果となる第７電流を生成し、前記第７電流を前記電流電圧変換回路に出力する第３モードを備え、前記第１モードか前記第２モードか前記第３モードのいずれかで動作し、
   前記電源スイッチは、前記合成回路が前記第３モードで動作する際に、オフに駆動されることを特徴とする半導体集積回路装置。
7. 請求項６記載の半導体集積回路装置において、
   前記第１電力信号は、前記第１モードの際には、ＥＤＧＥモードの送信電力信号に応じて変動する信号であり、前記第２モードの際には、ＧＳＭモードの送信電力信号に応じて変動する信号であり、前記第３モードの際には、Ｗ−ＣＤＭＡモード又はＬＴＥモードの送信電力信号に応じて変動する信号であることを特徴とする半導体集積回路装置。
8. 第１電力信号を入力として第１段目、…、第Ｎ段目の順で縦属接続され、それぞれが同等の第１ゲインを持つＮ個の第１アンプ回路と、
   前記第１ゲインを持ち、前記Ｎ個の第１アンプ回路の後段に接続される第２アンプ回路と、
   前記Ｎ個の第１アンプ回路にそれぞれ対応して設けられ、前記Ｎ個の第１アンプ回路の第１段目、…、第Ｎ段目の出力レベルに応じてそれぞれ電流を出力するＮ個の第１レベル検出回路と、
   前記第２アンプ回路の出力レベルに応じて電流を出力する第２レベル検出回路と、
   前記Ｎ個の第１レベル検出回路の出力電流を加算する第１加算回路と、
   前記第１加算回路の出力電流に第１係数を乗算する第１乗算回路と、
   前記第１乗算回路の出力電流と前記第２レベル検出回路の出力電流とを加算し、当該加算結果となる第１電流を出力する第２加算回路と、
   前記第１電力信号が入力され、前記第１電力信号のレベルに応じて第２電流を出力する第３レベル検出回路と、
   第１モードの際に前記第１電流を第２係数で乗算した電流を出力する第２乗算回路と、
   第２モードの際に前記第１電流を第３係数で乗算した電流を出力する第３乗算回路と、
   前記第１モードの際に前記第３乗算回路の出力を無効状態に制御し、前記第２モードの際に前記第２乗算回路の出力を無効状態に制御する第１制御回路と、
   前記第２乗算回路の出力電流と前記第２電流とを加算する第３加算回路と、
   前記第１モードの際に前記第３加算回路の出力電流を第４係数で乗算した電流を出力する第４乗算回路と、
   前記第２モードの際に前記第３加算回路の出力電流を第５係数で乗算した電流を出力する第５乗算回路と、
   前記第１モードの際に前記第５乗算回路の出力を無効状態に制御し、前記第２モードの際に前記第４乗算回路の出力を無効状態に制御する第２制御回路と、
   前記第４乗算回路および前記第５乗算回路の出力電流と、前記第３乗算回路の出力電流とを加算する第４加算回路と、
   前記第４加算回路の出力電流を電圧に変換する電流電圧変換回路とを有し、
   前記第３係数は、前記第２係数よりも小さく、かつ１倍よりも小さく、
   前記第５係数は１倍よりも大きいことを特徴とする半導体集積回路装置。
9. 請求項８記載の半導体集積回路装置において、さらに、
   前記第１電力信号が入力され、前記第１電力信号を減衰させるアッテネータ回路と、
   前記第１ゲインを持ち、前記アッテネータ回路の出力を入力とする第３アンプ回路と、
   前記第３アンプ回路の出力レベルに応じて電流を出力する第４レベル検出回路と、
   前記第１モードの際に前記第４レベル検出回路の出力電流を前記第３加算回路に出力し、前記第２モードの際に前記第４レベル検出回路の出力を無効状態に制御する第３制御回路とを備え、
   前記第３加算回路は、前記第１モードの際に、前記第２乗算回路の出力電流と前記第２電流と前記第４レベル検出回路の出力電流とを加算することを特徴とする半導体集積回路装置。
10. 請求項９記載の半導体集積回路装置において、
    前記Ｎ個の第１レベル検出回路は、前記Ｎ個の第１アンプ回路の第１段目、…、第Ｎ段目の出力電圧をそれぞれゲート入力とし、ソースが接地されるＮ個の第１トランジスタを備え、
    前記第２レベル検出回路は、前記第２アンプ回路の出力電圧をゲート入力とし、ソースが接地される第２トランジスタを備え、
    前記第３レベル検出回路は、前記第１電力信号をゲート入力とし、ソースが接地される第３トランジスタを備え、
    前記第４レベル検出回路は、前記第３アンプ回路の出力電圧をゲート入力とし、ソースが接地される第４トランジスタを備え、
    前記第１〜第５乗算回路は、それぞれ、前記第１〜第５係数に応じたトランジスタサイズ比を持つ第１〜第５カレントミラー回路を備えることを特徴とする半導体集積回路装置。
11. 請求項１０記載の半導体集積回路装置において、
    前記第２および第３カレントミラー回路は、
    前記第１電流がソース・ドレイン間に入力され、ダイオード接続を持つ第５トランジスタと、
    前記第５トランジスタのソース・ドレイン間電流がそれぞれ転写される第６および第７トランジスタとを備え、
    前記第１制御回路は、前記第１および第２モードに応じて、前記第５トランジスタのゲートに対して前記第６トランジスタのゲートか前記第７トランジスタのゲートのいずれか一方を接続し、
    前記第４および第５カレントミラー回路は、
    前記第３加算回路の出力電流がソース・ドレイン間に入力され、ダイオード接続を持つ第８トランジスタと、
    前記第８トランジスタのソース・ドレイン間電流がそれぞれ転写される第９および第１０トランジスタとを備え、
    前記第２制御回路は、前記第１および第２モードに応じて、前記第８トランジスタのゲートに対して前記第９トランジスタのゲートか前記第１０トランジスタのゲートのいずれか一方を接続することを特徴とする半導体集積回路装置。
12. 請求項９記載の半導体集積回路装置において、
    前記第１電力信号は、前記第１モードの際には、ＥＤＧＥモードの送信電力信号に応じて変動する信号であり、前記第２モードの際には、ＧＳＭモードの送信電力信号に応じて変動する信号であることを特徴とする半導体集積回路装置。
13. 請求項８記載の半導体集積回路装置において、さらに、
    前記第１および第２モードの際に前記Ｎ個の第１アンプ回路に対して電源供給を行い、第３モードの際に前記Ｎ個の第１アンプ回路に対する電源供給を遮断する電源スイッチと、
    前記第３モードの際に前記第３加算回路の出力電流を第６係数で乗算した電流を出力する第６乗算回路とを備え、
    前記第１制御回路は、さらに、前記第３モードの際に、前記第２および第３乗算回路の出力を共に無効状態に制御し、
    前記第２制御回路は、さらに、前記第３モードの際に、前記第４および第５乗算回路の出力を共に無効状態に制御し、前記第１および第２モードの際に前記第６乗算回路の出力を無効状態に制御することを特徴とする半導体集積回路装置。
14. 請求項１３記載の半導体集積回路装置において、
    前記第１電力信号は、前記第１モードの際には、ＥＤＧＥモードの送信電力信号に応じて変動する信号であり、前記第２モードの際には、ＧＳＭモードの送信電力信号に応じて変動する信号であり、前記第３モードの際には、Ｗ−ＣＤＭＡモード又はＬＴＥモードの送信電力信号に応じて変動する信号であることを特徴とする半導体集積回路装置。
15. 第１および第２電力増幅回路、第１および第２電力検出回路、ならびに自動電力制御回路が形成された半導体チップと、
    前記第１電力増幅回路の出力電力を検波し、第１検出電力信号を出力する第１カプラと、
    前記第２電力増幅回路の出力電力を検波し、第２検出電力信号を出力する第２カプラとが実装された配線基板を備え、
    前記第１電力増幅回路は、第１周波数帯の第１電力信号を入力として電力増幅を行い、
    前記第２電力増幅回路は、前記第１周波数帯よりも低い第２周波数帯の第２電力信号を入力として電力増幅を行い、
    前記第１および第２電力検出回路のそれぞれは、
    検出電力信号を入力として第１段目、…、第Ｎ段目の順で縦属接続され、それぞれが同等の第１ゲインを持つＮ個の第１アンプ回路と、
    前記Ｎ個の第１アンプ回路にそれぞれ対応して設けられ、前記Ｎ個の第１アンプ回路の第１段目、…、第Ｎ段目の出力レベルに応じてそれぞれ電流を出力するＮ個の第１レベル検出回路と、
    前記Ｎ個の第１レベル検出回路の出力電流を加算し、当該加算結果となる第１電流を出力する第１加算回路と、
    前記検出電力信号が入力され、前記検出電力信号のレベルに応じて第２電流を出力する第２レベル検出回路と、
    前記第１電流を第１の値で乗算した結果となる第３電流と、前記第１の値よりも小さい第２の値で乗算した結果となる第４電流とを生成し、前記第２電流を第３の値で乗算した結果となる第５電流と、前記第３の値よりも小さい第４の値で乗算した結果となる第６電流とを生成し、第１モード時に前記第３電流と前記第６電流の加算結果を出力し、第２モード時に前記第４電流と前記第５電流の加算結果を出力する合成回路と、
    前記合成回路の出力電流を電圧に変換し、当該変換結果となる検出電圧信号を出力する電流電圧変換回路とを有し、
    前記第１電力検出回路に入力される前記検出電力信号は、前記第１カプラからの前記第１検出電力信号であり、
    前記第２電力検出回路に入力される前記検出電力信号は、前記第２カプラからの前記第２検出電力信号であり、
    前記第１電力検出回路又は前記第２電力検出回路が前記第１モードで動作する際の前記第１電力検出回路又は前記第２電力検出回路からの前記検出電圧信号は、前記半導体チップの外部に出力され、
    前記第１電力検出回路又は前記第２電力検出回路が前記第２モードで動作する際の前記第１電力検出回路又は前記第２電力検出回路からの前記検出電圧信号は、前記自動電力制御回路に入力され、
    前記自動電力制御回路は、前記検出電圧信号の電圧レベルと前記半導体チップの外部から入力された電力指示信号の電圧レベルとの比較結果に応じて前記第１電力増幅回路又は前記第２電力増幅回路のゲインを制御することを特徴とする高周波電力増幅器モジュール。
16. 請求項１５記載の高周波電力増幅器モジュールにおいて、
    前記Ｎ個の第１レベル検出回路は、前記Ｎ個の第１アンプ回路の第１段目、…、第Ｎ段目の出力電圧をそれぞれゲート入力とし、ソースが接地されるＮ個の第１トランジスタを備え、
    前記第２レベル検出回路は、前記第１電力信号をゲート入力とし、ソースが接地される第２トランジスタを備え、
    前記第１加算回路は、前記Ｎ個の第１トランジスタのソース・ドレイン間電流を加算することで前記第１電流を出力し、
    前記合成回路は、前記第１電流と前記第２トランジスタのソース・ドレイン間電流を入力として、トランジスタサイズ比によって前記第３〜第６電流を生成する複数のカレントミラー回路を備えることを特徴とする高周波電力増幅器モジュール。
17. 請求項１６記載の高周波電力増幅器モジュールにおいて、
    前記第３の値は、前記第２の値よりも大きいことを特徴とする高周波電力増幅器モジュール。
18. 請求項１７記載の高周波電力増幅器モジュールにおいて、
    前記第１モードはＥＤＧＥモードであり、前記第２モードはＧＳＭモードであることを特徴とする高周波電力増幅器モジュール。

Images