JP7464881B2 - 無線受信回路 - Google Patents

無線受信回路 Download PDF

Info

Publication number
JP7464881B2
JP7464881B2 JP2022529203A JP2022529203A JP7464881B2 JP 7464881 B2 JP7464881 B2 JP 7464881B2 JP 2022529203 A JP2022529203 A JP 2022529203A JP 2022529203 A JP2022529203 A JP 2022529203A JP 7464881 B2 JP7464881 B2 JP 7464881B2
Authority
JP
Japan
Prior art keywords
signal
output
signal strength
limiter
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022529203A
Other languages
English (en)
Other versions
JPWO2021245820A1 (ja
JPWO2021245820A5 (ja
Inventor
錠二 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Socionext Inc
Original Assignee
Socionext Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Socionext Inc filed Critical Socionext Inc
Publication of JPWO2021245820A1 publication Critical patent/JPWO2021245820A1/ja
Publication of JPWO2021245820A5 publication Critical patent/JPWO2021245820A5/ja
Application granted granted Critical
Publication of JP7464881B2 publication Critical patent/JP7464881B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06Receivers
    • H04B1/16Circuits
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B17/00Monitoring; Testing
    • H04B17/30Monitoring; Testing of propagation channels
    • H04B17/309Measuring or estimating channel quality parameters
    • H04B17/318Received signal strength

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Circuits Of Receivers In General (AREA)

Description

本発明は無線受信回路に関する。
ETCシステム(Electronic Toll Collection system:自動料金収受システム)などの狭域通信システム(DSRC:Dedicated Short Range Communication)に代表される無線通信システムでは、ASK(Amplitude Shift keying)などのデジタル変調方式が用いられる。こうした無線システムの受信機は、キャリアセンスを行い通信エリア内に通信すべき相手がいるのかどうかを探索する。受信機は、通信エリア内で通信相手からの信号を受信すると、内部の復調器で振幅の変化を検知してASK信号を復調し、それが所定のパターンであれば通信を開始する。
一般的な無線通信システムでは、近接した周波数帯に同一システムの他チャンネルの信号や、他の無線システムの信号が共存する。これらの信号は、受信したい信号にとって不要な信号であり、信号の通信品質を劣化させる。そこで、この不要な信号をフィルタなどで除去する必要がある。
非特許文献1では、無線受信回路として、無線信号をアンテナで受信してLNA(Low Noise Amplifier)で増幅した後、ミキサで低い周波数に信号変換し、フィルタで不要信号を除去して、信号強度を検知する構成が開示されている。従来技術では、不要信号の除去のために、SAWフィルタ(外付け)で不要波を除去して信号強度を検知している。信号強度の検知には、RSSI (Received Signal Strength Indication)が用いられている。SAWフィルタは、Q値が高く、受信機用として、例えば、Q値が10程度のものが用いられる。
N.Sasho, et al., "Single-Chip 5.8GHz DSRC Transceiver with Dual-Mode of ASK and Pi/4-QPSK", 2008 IEEE Radio and Wireless Symposium, pp.799-802, January 2008
しかしながら、SAWフィルタは、高価でサイズが大きいという課題があり、モジュールサイズの小型化や低コスト化が図れない。そこで、SAWフィルタに代えて、LSI内にアクティブ回路で構成されたフィルタを設けることが考えられる。しかしながら、アクティブ回路は、線形性やノイズ特性に課題があり、受信性能を確保する上で必要なダイナミックレンジを実現できないという問題がある。例えば、アクティブ回路でフィルタを構成した場合、入力信号レベルが高くなると、フィルタが飽和するという問題がある。フィルタが飽和するとRSSIの出力信号も飽和するため、信号レベルの変化が検知できず、変調信号を誤って復調してしまうおそれがある。RSSIの出力信号が飽和すると、他のデジタル変調方式においても、正しく復調できない場合がある。
本開示は、上記課題に鑑みてなされたものであり、無線受信回路において、小型化とローコスト化のために半導体集積回路上にフィルタを統合し、高速かつ広いダイナミックレンジで信号強度の検知を可能とすることを目的とする。
本開示の一態様における無線受信回路は、入力信号を増幅する低雑音増幅回路(LNA)と、前記低雑音増幅回路の出力を受け、第1の局所発振信号と混合して出力する第1のミキサと、前記第1のミキサの出力をフィルタリングする第1のフィルタと、前記第1のフィルタ回路の出力を受け、信号強度を検知する第1の信号強度検知回路と、前記第1のミキサの出力を受け、減衰させて出力するアッテネータと、前記アッテネータの出力をフィルタリングする第2のフィルタと、前記第2のフィルタ回路の出力を受け、信号強度を検知する第2の信号強度検知回路とを備え、前記第1の信号強度検知回路で検知された信号強度と、前記第2の信号強度検知回路で検知された信号強度との足し合わせにより前記入力信号の信号強度を得る、構成とした。
上記態様によると、第1のミキサの出力を基に信号強度を検知する第1の信号強度検知回路と、第1のミキサの出力をアッテネータで減衰させ、その減衰信号を基に信号強度を検知する第2の信号強度検知回路を設け、第1の信号強度検知回路で検知された信号強度と第2の信号強度検知回路で検知された信号強度との足し合わせにより入力信号の信号強度を得るようにしている。このような構成にすることで、第1のフィルタ回路が飽和する領域においても、第2のフィルタ回路を飽和させずに動作させることができ、入力信号に対して、線形に出力することができる範囲を広げることができる。これにより、小型化とローコスト化のために半導体集積回路上にフィルタを統合し、高速かつ広いダイナミックレンジで信号強度の検知をすることができる。
本開示の一態様における無線受信回路は、入力信号を増幅する低雑音増幅回路(LNA)と、前記低雑音増幅回路の出力を受け、局所発振信号と混合して出力する第1のミキサと、前記第1のミキサの出力を受け、増幅させて出力する増幅回路と、前記増幅回路の出力をフィルタリングする第1のフィルタと、前記第1のフィルタ回路の出力を受け、信号強度を検知する第1の信号強度検知回路と、前記第1のミキサの出力をフィルタリングする第2のフィルタと、前記第2のフィルタ回路の出力を受け、信号強度を検知する第2の信号強度検知回路とを備え、前記第1の信号強度検知回路で検知された信号強度と、前記第2の信号強度検知回路で検知された信号強度との足し合わせにより前記入力信号の信号強度を得る、構成とした。
上記態様によると、第1のミキサの出力をアンプで増幅させ、その増幅信号を基に信号強度を検知する第1の信号強度検知回路と、ミキサの出力を基に信号強度を検知する第2の信号強度検知回路を設け、第1の信号強度検知回路で検知された信号強度と第2の信号強度検知回路で検知された信号強度との足し合わせにより入力信号の信号強度を得るようにしている。このような構成にすることで、第1のフィルタ回路が飽和する領域においても、第2のフィルタ回路を飽和させずに動作させることができ、入力信号に対して、線形に出力することができる範囲を広げることができる。これにより、小型化とローコスト化のために半導体集積回路上にフィルタを統合し、高速かつ広いダイナミックレンジで信号強度の検知をすることができる。
本開示の無線受信回路は、小型化とローコスト化のために半導体集積回路上にフィルタを統合し、高速かつ広いダイナミックレンジで信号強度の検知をすることができる。
実施形態の無線受信回路の構成を示すブロック図 フィルタ回路の構成例を示す回路図 アッテネータの構成例を示す回路図 アッテネータの他の構成例を示す回路図 信号強度検知回路の構成例を示すブロック図 リミッタアンプの構成例を示す回路図 無線受信回路の入出力特性の一例を示す図 無線受信回路の入出力特性のシミュレーション結果を示す図 変形例1の無線受信回路の構成を示すブロック図 変形例2の無線受信回路の構成を示すブロック図 変形例3の無線受信回路の構成を示すブロック図
以下、実施の形態について、図面を参照して説明する。なお、以下の実施形態において示される具体的な数値は、発明の理解を容易にするための例示にすぎず、発明の範囲を限定する意図はない。
図1は、本実施形態の無線受信回路1の構成例を示すブロック図である。
本実施形態に係る無線受信回路1は、例えば、ETCシステムなどの狭域通信システム(DSRC)に代表される無線通信システムの受信機(図示省略)に搭載される。受信機は、キャリアセンスを行い、自機の通信エリア内にある他の機器(以下、通信相手という)を探索する。受信機は、通信エリア内で通信相手からの信号を受信すると、無線受信回路1で振幅の変化を検知してASK信号を復調し、それが所定のパターンであればその通信相手との通信を開始する。なお、本実施形態の無線受信回路1の適用対象は、ETCシステムに限定されず、例えば、受信信号の信号レベルを検知しAGC制御する場合やASK変調信号を復調する無線システムに広く適用され得る。
図1に示すように、無線受信回路1は、低雑音増幅回路2(以下、LNA2と記載)と、ミキサ3(第1のミキサに相当)と、第1のフィルタ回路4と、第1の信号強度検知回路5と、アッテネータ6と、第2のフィルタ回路7と、第2の信号強度検知回路8と、加算回路85とを備える。
LNA2は、アンテナ(図示省略)で受信された高周波信号RFINを低ノイズで増幅し増幅信号S2として出力する。高周波信号RFINは、例えば、GHz帯の信号である。本実施形態の無線受信回路1をETCシステムに適用する場合、例えば、高周波信号RFINの周波数は5795[MHz]であり、後述する局所発振信号LO1の周波数は5835[MHz]である。また、ETCシステムで受信される高周波信号RFINは、例えば、-20[dBm]から-80[dBm]の信号レベルである。ただし、無線受信回路1が受信する高周波信号RFINの周波数及び信号レベル並びにミキサ3に入力される局所発振信号LO1の周波数は上記に限定されない。
ミキサ3は、LNA2から出力された増幅信号S2を受け、増幅信号S2と局所発振信号LO1とを混合し、両信号の周波数差についてのIF信号S3を出力する。IF信号S3の周波数は、例えば、高周波信号RFINと局所発振信号LO1との周波数差である。ETCシステムにおいて、例えば、IF信号S3の周波数は40[MHz]であり、LNA2とミキサ3のゲインの合計は30[dB]である。
第1のフィルタ回路4は、ミキサ3から出力されたIF信号S3を受けてフィルタリングし、第1のフィルタ信号S4として第1の信号強度検知回路5に出力する。図2では、第1のフィルタ回路4の一例として、オペアンプとRC素子とを組み合わせたバイカット型のバンドパスフィルタを示している。第1のフィルタ回路4は、例えば、センター周波数をIF信号S3の周波数に応じた40[MHz]に設定し、信号周波数帯域を4[MHz]にする。第1のフィルタ回路4は、例えば、高周波信号RFINが-40[dBm]で飽和するような特性を有する。前述のとおり、LNA2とミキサ3のゲインの合計を30[dB]とした場合には、第1のフィルタ回路4単体では-10[dBm]で飽和する。なお、図示しないが、第1のフィルタ回路4は、フィルタリングに必要な減衰量にあわせて、バンドパスフィルタを多段構成としてもよい。また、第1のフィルタ回路4は、多重帰還形としたり、ローパスフィルタとハイパスフィルタの組み合わせであってもよい。また、高周波信号RFINの周波数と局所発振信号LO1の周波数が同一(ダイレクトコンバージョン受信方式)の場合は第1のフィルタ回路4をローパスフィルタで構成してもよい。
アッテネータ6は、ミキサから出力されたIF信号S3を受けて、信号レベルを減衰させ、減衰信号S6として出力する。図3は、抵抗比で減衰量が決まるようにしたアッテネータ6の回路構成例を示す。図3の回路の場合、減衰量Aは、
A=-20×log(R62/(2×R61+R62)) ・・(1)
となる。上式(1)において、R61は図3の抵抗R61の抵抗値であり、R62は図3の抵抗R62の抵抗値である。そして、図3の回路の減衰量Aは、例えば、R61=9[kΩ]、R62=2[kΩ]とするとA=20[dB]となる。
なお、アッテネータ6は、図3の構成に限定されず、他の構成であってもよい。例えば、図4は、アッテネータ6にオペアンプを用いて構成した例を示す。図4の回路の場合、減衰量Aは、
A=-20×log(R64/R63) ・・(2)
となる。上式(2)において、R63は図4の抵抗R63の抵抗値であり、R64は図4の抵抗R64の抵抗値である。そして、図4の回路の減衰量Aは、例えば、R63=50[kΩ]、R64=5[kΩ]とするとA=20[dB]となる。
第2のフィルタ回路7は、アッテネータ6から出力された減衰信号S6を受けて、減衰信号S6をフィルタリングし、第2のフィルタ信号S7として第2の信号強度検知回路8に出力する。なお、第2のフィルタ回路7についても第1のフィルタ回路4と共通の回路を用いることができるので、ここでは第2のフィルタ回路7の構成についての説明を省略する。ここで、第2のフィルタ回路7には、ミキサ3から出力されたIF信号S3がアッテネータ6で20[dB]減衰されて入力されている。したがって、第1のフィルタ回路4と同様にフィルタ単体で-10[dBm]で飽和するような特性の場合であっても、高周波信号RFINが-20[dBm]までは飽和しない。
図5に示すように、第1の信号強度検知回路5は、多段接続された第1のリミッタアンプ51で構成された第1のリミッタアンプ群50と、第1の加算器52(第1の検知回路に相当)とを備える。本実施形態では、第1のリミッタアンプ群50が5段の第1のリミッタアンプ51で構成された例を示す。なお、以下の説明において、第1のリミッタアンプ51(5段)を区別して説明する場合に、第1のフィルタ信号S4を受ける1段目から5段目の順に、511~515の符号を付して説明する場合がある。
図6は、第1のリミッタアンプ51を差動方式のオペアンプ51a(第1の増幅回路に相当)を用いて構成した例を示している。図6の構成において、第1のリミッタアンプ51のゲインは、オペアンプ51aに接続された入力抵抗と出力抵抗の比で決まる。例えば、図6の回路において、入力抵抗R51の抵抗値を10[kΩ]、出力抵抗R52の抵抗値を32[kΩ]とすると、第1のリミッタアンプ51の1段あたりのゲインは10[dB]となる。それぞれの第1のリミッタアンプ51において、オペアンプ51aの出力は、整流器51b(第1の変換器に相当)によって振幅情報が取り出され、第1の加算器52に出力される。すなわち、整流器51bでは、オペアンプ51aの出力信号の振幅の大きさに相当する電流信号が出力される。そして、第1の加算器52では、各段の第1のリミッタアンプ51の整流器51bから受けた第1の電流信号S5x(本実施形態においてxは1~5の整数)を合算し、第1の電流信号S5として出力する。なお、第1のリミッタアンプ51は、差動方式に限定されず、例えば、シングルエンドの構成としてもよい。
図1に戻り、第2の信号強度検知回路8は、多段接続された第2のリミッタアンプ81で構成された第2のリミッタアンプ群80と、第2の加算器82(第2の検知回路に相当)とを備える。本実施形態では、第2のリミッタアンプ群80が2段の第2のリミッタアンプ81で構成された例を示す。なお、以下の説明において、第2のリミッタアンプ81(2段)を区別して説明する場合に、第2のフィルタ信号S7を受ける1段目に811の符号を付し、2段目に812の符号を付して説明する場合がある。第2のリミッタアンプ81は、第1のリミッタアンプ51と共通の構成を用いることができる。すなわち、図6において、オペアンプ51aは第2のリミッタアンプ81の第2の増幅回路の一例であり、整流器51bは第2のリミッタアンプ81の第2の変換器の一例である。例えば、第2のリミッタアンプ81の構成として、図6の構成とすることができ、その場合の第2のリミッタアンプ81の1段あたりのゲインは10[dB]となる。そして、第2の加算器82では、各段の第2のリミッタアンプ81の整流器(第2の変換器に相当)から受けた第2の電流信号S81,S82を合算し、第2の電流信号S8として出力するなお、第2のリミッタアンプ81においても、シングルエンドの構成としてもよい。
加算回路85は、第1の電流信号S5及び第2の電流信号S8を足しあわせ、電圧信号に変換しRSSI出力信号ROUTとして後段のADC91に出力する。ADC91では、RSSI出力信号ROUTをデジタル信号に変換する。
以上のような構成にすることで、図1の無線受信回路1は、高周波信号RFINの信号レベルが-90[dBm]~-20[dBm]の間で、RSSI出力信号ROUTとして線形に変化する出力を得ることができる。
〔無線受信回路の動作例〕
以下において、高周波信号RFINとして、信号レベルが-90[dBm]~-20[dBm]の信号が入力された場合における無線受信回路1の動作について、具体的に説明する。ここでは、前述のとおり、各第1のリミッタアンプ51(511~515)及び各第2のリミッタアンプ81(811,812)のゲインは10[dB]であるものとする。また、第1のフィルタ回路4は、入力信号(IF信号S3)が-10[dBm]で飽和するものとする。同様に、第2のフィルタ回路7は、入力信号(減衰信号S6)が-10[dBm]で飽和するものとする。また、第1のリミッタアンプ51と第2のリミッタアンプ81は、出力レベルが0[dBm]で飽和するものとする。
-区間(i)について-
図7の区間(i)は、高周波信号RFINが-90[dBm]~-80[dBm]で変化する。このとき、高周波信号RFINの上昇に対して5段目の第1のリミッタアンプ515の出力が線形的に変化し、その結果がRSSI出力信号ROUTに反映される。具体的には、高周波信号RFINの-90[dBm]~-80[dBm]の場合、LNA2及びミキサ3を通過した後のIF信号S3の信号レベルが-60[dBm]~-50[dBm]となる。そうすると、1段目の第1のリミッタアンプ511には、信号レベルが-60[dBm]~-50[dBm]の第1のフィルタ信号S4が入力され、信号レベルが-50[dBm]~-40[dBm]の信号が出力される。2段目の第1のリミッタアンプ512には、1段目の第1のリミッタアンプ511の出力信号が入力され、信号レベルが-40[dBm]~-30[dBm]の信号が出力される。3段目の第1のリミッタアンプ513には、2段目の第1のリミッタアンプ512の出力信号が入力され、信号レベルが-30[dBm]~-20[dBm]の信号が出力される。4段目の第1のリミッタアンプ514には、3段目の第1のリミッタアンプ513の出力信号が入力され、信号レベルが-20[dBm]~-10[dBm]の信号が出力される。5段目の第1のリミッタアンプ515には、4段目の第1のリミッタアンプ514の出力信号が入力され、信号レベルが-10[dBm]~0[dBm]の信号が出力される。ここで、1~4段目の第1のリミッタアンプ511~514は出力が小さいため電流信号S51~S54も小さく、RSSI出力信号ROUTへの影響は無視できる。また、第2のリミッタアンプ群80では、IF信号S3がアッテネータ6で20[dB]減衰されるので、第2のリミッタアンプ811,812の出力が小さいため電流信号S81とS82も小さく、RSSI出力信号ROUTへの影響は無視できる。後述する区間(ii)~区間(v)についても同様である。したがって、前述のとおり、第1の信号強度検知回路5における5段目の第1のリミッタアンプ515の出力が高周波信号RFINの上昇に対して線形的に変化し電流出力S55も線形的に変化した結果が、RSSI出力信号ROUTに反映される。
-区間(ii)について-
図7の区間(ii)は、高周波信号RFINが-80[dBm]~-70[dBm]で変化する。このとき、高周波信号RFINの上昇に対して4段目の第1のリミッタアンプ514の出力が線形的に変化し、その結果がRSSI出力信号ROUTに反映される。具体的には、上記区間(i)の説明において、1段目から4段目の第1のリミッタアンプ511~514の入出力信号が10[dB]上昇する。ここで、5段目の第1のリミッタアンプ515は、出力レベルが0[dBm]で飽和するため電流信号S55は一定となる(図7の(i)と(ii)の間から延びる破線参照)。したがって、その出力信号レベルは、高周波信号RFINの信号レベルが-80[dBm]のときから実質的に変化しない。また、1~3段目の第1のリミッタアンプ511~513及び第2のリミッタアンプ811,812の出力が小さいため電流信号S51~S53及び電流信号S81,S82も小さく、RSSI出力信号ROUTへの影響は無視できる。したがって、4,5段目の第1のリミッタアンプ514,515の出力を合計したものがRSSI出力信号ROUTに反映される。また、高周波信号RFINの上昇に対して、第1の信号強度検知回路5における4段目の第1のリミッタアンプ514の出力が線形的に変化し電流出力S54も線形的に変化した結果がRSSI出力信号ROUTに反映される。
-区間(iii)について-
図7の区間(iii)は、高周波信号RFINが-70[dBm]~-60[dBm]で変化する。このとき、高周波信号RFINの上昇に対して3段目の第1のリミッタアンプ513の出力が線形的に変化し、その結果がRSSI出力信号ROUTに反映される。具体的には、上記区間(ii)の説明において、1段目から3段目の第1のリミッタアンプ511~513の入出力信号が10[dB]上昇する。ここで、4段目の第1のリミッタアンプ514は、出力レベルが0[dBm]で飽和するため電流信号S54は一定となる。したがって、4,5段目の第1のリミッタアンプ514,515の出力信号レベルは、高周波信号RFINの信号レベルが-70[dBm]のときから実質的に変化しない(図7の(ii)と(iii)の間から延びる破線参照)。また、1,2段目の第1のリミッタアンプ511,512及び第2のリミッタアンプ811,812の出力が小さいため電流信号S51,S52及び電流信号S81,S82も小さく、RSSI出力信号ROUTへの影響は無視できる。したがって、3~5段目の第1のリミッタアンプ513~515の出力を合計したものがRSSI出力信号ROUTに反映される。また、高周波信号RFINの上昇に対して、第1の信号強度検知回路5における3段目の第1のリミッタアンプ513の出力が線形的に変化し電流出力S53も線形的に変化した結果がRSSI出力信号ROUTに反映される。
-区間(iv)について-
図7の区間(iv)は、高周波信号RFINが-60[dBm]~-50[dBm]で変化する。このとき、高周波信号RFINの上昇に対して2段目の第1のリミッタアンプ512の出力が線形的に変化し、その結果がRSSI出力信号ROUTに反映される。具体的には、上記段落の説明において、1,2段目の第1のリミッタアンプ511,512の入出力信号が10[dB]上昇する。ここで、3段目の第1のリミッタアンプ513は、出力レベルが0[dBm]で飽和するため電流信号S53は一定となる。したがって、3~5段目の第1のリミッタアンプ513~515の出力信号レベルは、高周波信号RFINの信号レベルが-60[dBm]のときから実質的に変化しない(図7の(iii)と(iv)の間から延びる破線参照)。また、1段目の第1のリミッタアンプ511及び第2のリミッタアンプ811,812の出力が小さいため電流信号S51及び電流信号S81,S82も小さく、RSSI出力信号ROUTへの影響は無視できる。したがって、2~5段目の第1のリミッタアンプ512~515の出力を合計したものがRSSI出力信号ROUTに反映される。また、高周波信号RFINの上昇に対して、第1の信号強度検知回路5における2段目の第1のリミッタアンプ512の出力が線形的に変化し、電流出力S52も線形的に変化した結果がRSSI出力信号ROUTに反映される。
-区間(v)について-
図7の区間(v)は、高周波信号RFINが-50[dBm]~-40[dBm]で変化する。このとき、高周波信号RFINの上昇に対して1段目の第1のリミッタアンプ511の出力が線形的に変化し、その結果がRSSI出力信号ROUTに反映される。具体的には、上記段落の説明において、1段目の第1のリミッタアンプ511の入出力信号が10[dB]上昇する。ここで、2段目の第1のリミッタアンプ512は、出力レベルが0[dBm]で飽和するため電流信号S52は一定となる。したがって、2~5段目の第1のリミッタアンプ512~515の出力信号レベルは、高周波信号RFINの信号レベルが-50[dBm]のときから実質的に変化しない(図7の(iv)と(v)の間から延びる破線参照)。また、第2のリミッタアンプ811,812の出力は小さいため電流信号S81,S82も小さく、RSSI出力信号ROUTへの影響は無視できる。したがって、1~5段目の第1のリミッタアンプ511~515の出力を合計したものがRSSI出力信号ROUTに反映される。また、高周波信号RFINの上昇に対して、第1の信号強度検知回路5における1段目の第1のリミッタアンプ511の出力が線形的に変化し、電流出力S51も線形的に変化した結果がRSSI出力信号ROUTに反映される。
-区間(vi)について-
図7の区間(vi)は、高周波信号RFINが-40[dBm]~-30[dBm]で変化する。前述のとおり、第1のフィルタ回路4は、IF信号S3が-10[dBm]になると飽和する、すなわち、高周波信号RFINが-40[dBm]になると飽和する。したがって、1~5段目の第1のリミッタアンプ511~515の出力信号レベルは、高周波信号RFINの信号レベルが-40[dBm]のときから実質的に変化しない。
一方で、第2のフィルタ回路7には、IF信号S3よりも20[dB]減衰された信号が入力される。そうすると、第2のフィルタ回路7は、飽和せずに、信号レベルが-30[dBm]~-20[dBm]の第2のフィルタ信号S7を第2の信号強度検知回路8に出力する。第2の信号強度検知回路8では、1段目の第2のリミッタアンプ811が、第2のフィルタ信号S7を受けて、信号レベルが-20[dBm]~-10[dBm]の信号を出力する。2段目の第2のリミッタアンプ812には、1段目の第2のリミッタアンプ811の出力信号が入力され、信号レベルが-10[dBm]~-0[dBm]の信号が出力される。ここで、1段目の第2のリミッタアンプ811は出力が小さいため電流信号S81も小さく、RSSI出力信号ROUTへの影響は無視できる。したがって、第2の信号強度検知回路8における2段目の第2のリミッタアンプ812と、第1の信号強度検知回路5における1~5段目の第1のリミッタアンプ511~515の出力とを合計したものがRSSI出力信号ROUTに反映される。また、高周波信号RFINの上昇に対して、第2の信号強度検知回路8における2段目の第2のリミッタアンプ812の出力が線形的に変化し、電流出力S82も線形的に変化した結果がRSSI出力信号ROUTに反映される。
-区間(vii)について-
図7の区間(vii)は、高周波信号RFINが-30[dBm]~-20[dBm]で変化する。図7の区間(vi)と同様に、第1のフィルタ回路4が飽和するので、1~5段目の第1のリミッタアンプ511~515の出力信号レベルは、高周波信号RFINの信号レベルが-30[dBm]のときから実質的に変化しない。
一方で、第2のフィルタ回路7は、飽和せずに、信号レベルが-20[dBm]~-10[dBm]の第2のフィルタ信号S7を第2の信号強度検知回路8に出力する。これにより、1段目の第2のリミッタアンプ811の入出力信号が10[dB]上昇する。そうすると、2段目の第2のリミッタアンプ812は、出力レベルが0[dBm]で飽和するため電流信号S82は一定となる。これにより、2段目の第2のリミッタアンプ812の出力信号レベルは、高周波信号RFINの信号レベルが-30[dBm]のときから実質的に変化しない(図7の(vi)と(vii)の間から延びる破線参照)。したがって、第2の信号強度検知回路8における1,2段目の第2のリミッタアンプ811,812と、第1の信号強度検知回路5における1~5段目の第1のリミッタアンプ511~515の出力とを合計したものがRSSI出力信号ROUTに反映される。また、高周波信号RFINの上昇に対して、第2の信号強度検知回路8における1段目の第2のリミッタアンプ811の出力が線形的に変化し、電流出力S81も線形的に変化した結果がRSSI出力信号ROUTに反映される。
〔比較例との対比〕
図7において、細実線で示した比較例は、図1の構成において第2のリミッタアンプ群80を設けずに、第1のリミッタアンプ群50のみで無線受信回路を構成した場合の例を示している。図7の区間(i)~(v)に示すように、1段目から5段目の第1のリミッタアンプ511~515の信号振幅に相当する電流信号を合算することで、高周波信号RFINの信号レベルに対し、疑似的な対数出力のRSSI出力信号ROUTを得ることができる。すなわち、比較例の無線受信回路では、高周波信号RFINの信号レベルが-90[dBm]~-40[dBm]で変化する間は線形に変化するが、高周波信号RFINの信号レベルが-40[dBm]~-20[dBm]になると第1のリミッタアンプ511~515がすべて飽和し、RSSI出力信号ROUTも飽和してしまう。これに対し、前述のとおり、本実施形態の無線受信回路1によると、信号レベルが-90[dBm]~-20[dBm]の高周波信号RFINに対して線形に変化する出力が得られる。
図8は、上記の実施例の無線受信回路1(図1の構成)と、比較例の構成(第2のリミッタアンプ群80を設けない構成)とにおいて、無線受信回路の入出力特性についてのシミュレーション結果である。シミュレーションの結果から、比較例では、高周波信号RFINの信号レベルが-40[dBm]で飽和していたものが、本実施形態の構成にすることで、ダイナミックレンジが20[dB]程度広がり、良好な線形の特性が確認できた。
また、上記の実施形態では、第2のリミッタアンプ群80のゲイン量(第2のリミッタアンプ81×2段)と、アッテネータ6の減衰量とを20[dB]で等しい値にしている。これにより、信号強度検知回路同士のオーバーラップがない信号強度検知が可能となる。
<変形例1>
図9は、変形例1の無線受信回路の構成を示すブロック図である。ここでは、図1との相違点を中心に説明するものとし、図1と共通する構成について、説明を省略する場合がある。
図9では、図1のアッテネータ6に代えて、アンプ12(増幅回路に相当)を設けている。具体的に、図9において、第2のフィルタ回路7は、ミキサ3から出力されたIF信号S3を受けて、IF信号S3をフィルタリングして、第2のフィルタ信号S7として、第2の信号強度検知回路8に出力する。アンプ12は、ミキサ3から出力されたIF信号S3を受けて、増幅し、増幅信号S12として出力する。第1のフィルタ回路4は、アンプ12から出力された増幅信号S12をフィルタリングし、第1のフィルタ信号S4として第1の信号強度検知回路5に出力する。そして、図1と共通の特性にする場合には、LNA2とミキサ3のゲインの合計を10[dB]にし、アンプ12のゲインを20[dB]にする。そうすることで、上記の「無線受信回路の動作例」で示した動作と同様の動作を実現することができる。具体的には、高周波信号RFINが-90[dBm]~-80[dBm]で変化する場合、第1のフィルタ信号S4の信号レベルは、-60[dBm]~-50[dBm]となる。また、高周波信号RFINが-40[dBm]になると、第1のフィルタ回路4が飽和するが、第2のフィルタ回路7は飽和しない。そして、高周波信号RFINが-40[dBm]~-30[dBm]で変化する場合に、第2のフィルタ信号S7の信号レベルは-30[dBm]~-20[dBm]となる。
以上のように、本変形例1においても、上記実施形態と同様の動作を実現することができ、同様の効果を得ることができる。さらに、図9の構成にすることにより、アンプ12により、第1のフィルタ回路4のノイズ特性を改善することができる。
<変形例2>
上記の実施形態の構成は、ASK変調信号を復調する無線システムに用いられる無線受信回路1の例を示したが、本開示の技術の適用先は、これに限定されない。例えば、無線受信回路1は、QPSK(Quadrature Phase Shift Keying)変調信号を復調する無線システムに用いることもできる。
図10は、変形例2の無線受信回路の構成を示すブロック図である。ここでは、図1との相違点を中心に説明するものとし、図1と共通する構成について、説明を省略する場合がある。
図10の構成では、図1の構成に加えて、セレクタ93と、制御回路としてのDSP(Digital Signal Processor)92とを備える。セレクタ93は、第1の信号強度検知回路5の5段目(最終段)の第1のリミッタアンプ515の出力信号(増幅信号に相当)と、第2の信号強度検知回路8の2段目(最終段)の第2のリミッタアンプ812の出力信号(増幅信号に相当)とを受け、いずれか一方を選択出力する。以下では、第1のリミッタアンプ515の出力信号を第1の信号強度検知回路5の増幅出力信号といい、第2のリミッタアンプ812の出力信号を第2の信号強度検知回路8の増幅出力信号という。
DSP92は、ADC91でデジタル変換されたRSSI出力信号ROUTを受け、RSSI出力信号ROUTの信号レベルを検知する。そして、DSP92は、RSSI出力信号ROUTの信号レベルに基づいてセレクタ93を制御して第1の信号強度検知回路5の増幅出力信号と第2の信号強度検知回路8の増幅出力信号とのうち、飽和していない増幅出力信号がセレクタから出力されるようにする。セレクタ93の出力信号は、ADC94でデジタル信号に変換され、復調器95で復調される。
例えば、変調方式がQPSKの場合、復調器95への入力信号が飽和すると信号品質が劣化するため、その入力信号レベルを適切に調整する必要がある。図10の構成のように、RSSI出力信号ROUTに基づいて、第1の信号強度検知回路5の増幅出力信号と第2の信号強度検知回路8の増幅出力信号とのうち、飽和していない増幅出力信号を選択することにより、飽和なくS/N特性のよい信号を復調器95に伝えることができる。
例えば、無線受信回路1が図7の特性を有する場合に、RSSI出力信号ROUTの信号レベルが0.5[V]のときには第2の信号強度検知回路8の増幅出力信号が選択され、信号レベルが0.5[V]以下のときには第1の信号強度検知回路5の増幅出力信号が選択される。
また、本変形例では、第1の信号強度検知回路5の最終段の第1のリミッタアンプ515の出力信号と第2の信号強度検知回路8の最終段の第2のリミッタアンプ812の出力信号を、セレクタで選択するとしたが、この構成に限定されない。例えば、第1のリミッタアンプ群50と第2のリミッタアンプ群80の中から飽和していないリミッタアンプの出力信号がセレクタから出力されるようにしてもよい。この場合、RSSI出力信号ROUTに基づいて、複数の第1のリミッタアンプ51と複数の第2のリミッタアンプ81のうち、飽和していない適切なリミッタアンプからの出力信号を選択することにより、飽和なくS/N特性のよい信号を復調器に伝えることができる。例えば、無線受信回路1が図7の特性を有する場合に、RSSI出力信号ROUTの信号レベルが0.5[V]のときには、第1のリミッタアンプ群50のうち、2段目の第1のリミッタアンプ512の出力を選択するとよい。
<変形例3>
図11は、変形例3の無線受信回路の構成を示すブロック図である。ここでは、図10との相違点を中心に説明するものとし、図10と共通する構成について、説明を省略する場合がある。
図11の構成では、図10の構成に加えて、セレクタ93とADC94との間に、ミキサ98(第2のミキサに相当)を備える。ミキサ98は、セレクタ93の出力を受け、第2の局所発振信号LO2と混合して出力する。ここで、例えば、第2の局所発振信号LO2を33[MHz]程度に設定すると、ミキサ98の出力周波数は7[MHz]程度になる。図11のような構成にすることで、ADC94や復調器95に入力される信号周波数を低くすることができ、後段の信号処理が容易になる。
本開示によると、高速かつ広いダイナミックレンジで信号強度の検知ができるので、ETCシステムなどの無線通信システム用の無線受信回路として有用である。
1 無線受信回路
2 LNA
3 ミキサ(第1のミキサ)
4 第1のフィルタ回路
5 第1の信号強度検知回路
50 第1のリミッタアンプ群
51 第1のリミッタアンプ
51a オペアンプ(第1の増幅回路)
52 第1の加算器(第1の検知回路)
511 初段の第1のリミッタアンプ
6 アッテネータ
7 第2のフィルタ回路
8 第2の信号強度検知回路
80 第2のリミッタアンプ群
81 第2のリミッタアンプ
82 第2の加算器(第2の検知回路)
811 初段の第2のリミッタアンプ
12 増幅回路
93 セレクタ
98 ミキサ(第2のミキサ)

Claims (14)

  1. 入力信号を増幅する低雑音増幅回路(LNA)と、
    前記低雑音増幅回路の出力を受け、第1の局所発振信号と混合して出力する第1のミキサと、
    前記第1のミキサの出力をフィルタリングする第1のフィルタ回路と、
    前記第1のフィルタ回路の出力を受け、信号強度を検知する第1の信号強度検知回路と、
    前記第1のミキサの出力を受け、減衰させて出力するアッテネータと、
    前記アッテネータの出力をフィルタリングする第2のフィルタ回路と、
    前記第2のフィルタ回路の出力を受け、信号強度を検知する第2の信号強度検知回路とを備え、
    前記第1の信号強度検知回路で検知された信号強度と、前記第2の信号強度検知回路で検知された信号強度との足し合わせにより前記入力信号の信号強度を得る、無線受信回路。
  2. 請求項1に記載の無線受信回路において、
    前記第1の信号強度検知回路は、
    入力信号の信号振幅に相当する振幅信号を出力する第1のリミッタアンプが縦続接続され、かつ、初段の前記第1のリミッタアンプに前記第1のフィルタ回路の出力を受ける、第1のリミッタアンプ群と、
    それぞれの前記第1のリミッタアンプから出力された振幅信号を足し合わせることで前記信号強度を検知する第1の検知回路とを備え、
    前記第2の信号強度検知回路は、
    入力信号の信号振幅に相当する振幅信号を出力する第2のリミッタアンプが縦続接続され、かつ、初段の前記第2のリミッタアンプに前記第2のフィルタ回路の出力を受ける、第2のリミッタアンプ群と、
    それぞれの前記第2のリミッタアンプから出力された振幅信号を足し合わせることで前記信号強度を検知する第2の検知回路とを備える、無線受信回路。
  3. 請求項2に記載の無線受信回路において、
    前記第1のリミッタアンプは、
    入力信号を増幅し、第1の増幅出力信号として出力する第1の増幅回路と、
    前記第1の増幅出力信号の振幅を電流に変換し前記振幅信号として出力する第1の変換器とを備え、
    前記第2のリミッタアンプは、
    入力信号を増幅し、第2の増幅出力信号として出力する第2の増幅回路と、
    前記第2の増幅出力信号の振幅を電流に変換し前記振幅信号として出力する第2の変換器とを備える、無線受信回路。
  4. 請求項3に記載の無線受信回路において、
    前記第1の信号強度検知回路で検知された信号強度及び前記第2の信号強度検知回路で検知された信号強度に基づいて、前記第1のリミッタアンプ群の最終段の前記第1のリミッタアンプから出力された前記第1の増幅出力信号と、前記第2のリミッタアンプ群の最終段の前記第2のリミッタアンプから出力された前記第2の増幅出力信号のうち、飽和していない方の増幅出力信号を選択して出力するセレクタを備える、無線受信回路。
  5. 請求項3に記載の無線受信回路において、
    前記第1の信号強度検知回路で検知された信号強度及び前記第2の信号強度検知回路で検知された信号強度に基づいて、前記第1のリミッタアンプ群のそれぞれの前記第1のリミッタアンプから出力された前記第1の増幅出力信号と、前記第2のリミッタアンプ群のそれぞれの前記第2のリミッタアンプから出力された前記第2の増幅出力信号のうち、飽和していないリミッタアンプから出力された増幅出力信号を選択して出力するセレクタを備える、無線受信回路。
  6. 請求項4に記載の無線受信回路において、
    前記セレクタの出力を受け、第2の局所発振信号と混合して出力する第2のミキサを備える、無線受信回路。
  7. 請求項2に記載の無線受信回路において、
    前記第2のリミッタアンプ群のゲイン量と、前記アッテネータの減衰量との値が等しい、無線受信回路。
  8. 入力信号を増幅する低雑音増幅回路(LNA)と、
    前記低雑音増幅回路の出力を受け、局所発振信号と混合して出力する第1のミキサと、
    前記第1のミキサの出力を受け、増幅させて出力する増幅回路と、
    前記増幅回路の出力をフィルタリングする第1のフィルタ回路と、
    前記第1のフィルタ回路の出力を受け、信号強度を検知する第1の信号強度検知回路と、
    前記第1のミキサの出力をフィルタリングする第2のフィルタ回路と、
    前記第2のフィルタ回路の出力を受け、信号強度を検知する第2の信号強度検知回路とを備え、
    前記第1の信号強度検知回路で検知された信号強度と、前記第2の信号強度検知回路で検知された信号強度との足し合わせにより前記入力信号の信号強度を得る、無線受信回路。
  9. 請求項8に記載の無線受信回路において、
    前記第1の信号強度検知回路は、
    入力信号の信号振幅に相当する振幅信号を出力する第1のリミッタアンプが縦続接続され、かつ、初段の前記第1のリミッタアンプに前記第1のフィルタ回路の出力を受ける、第1のリミッタアンプ群と、
    それぞれの前記第1のリミッタアンプから出力された振幅信号を足し合わせることで前記信号強度を検知する第1の検知回路とを備え、
    前記第2の信号強度検知回路は、
    入力信号の信号振幅に相当する振幅信号を出力する第2のリミッタアンプが縦続接続され、かつ、初段の前記第2のリミッタアンプに前記第2のフィルタ回路の出力を受ける、第2のリミッタアンプ群と、
    それぞれの前記第2のリミッタアンプから出力された振幅信号を足し合わせることで前記信号強度を検知する第2の検知回路とを備える、無線受信回路。
  10. 請求項9に記載の無線受信回路において、
    前記第1のリミッタアンプは、
    入力信号を増幅し、第1の増幅出力信号として出力する第1の増幅回路と、
    前記第1の増幅出力信号の振幅を電流に変換し前記振幅信号として出力する第1の変換器とを備え、
    前記第2のリミッタアンプは、
    入力信号を増幅し、第2の増幅出力信号として出力する第2の増幅回路と、
    前記第2の増幅出力信号の振幅を電流に変換し前記振幅信号として出力する第2の変換器とを備える、無線受信回路。
  11. 請求項10に記載の無線受信回路において、
    前記第1の信号強度検知回路で検知された信号強度及び前記第2の信号強度検知回路で検知された信号強度に基づいて、前記第1のリミッタアンプ群の最終段の前記第1のリミッタアンプから出力された前記第1の増幅出力信号と、前記第2のリミッタアンプ群の最終段の前記第2のリミッタアンプから出力された前記第2の増幅出力信号のうち、飽和していない方の増幅出力信号を選択して出力するセレクタを備える、無線受信回路。
  12. 請求項10に記載の無線受信回路において、
    前記第1の信号強度検知回路で検知された信号強度及び前記第2の信号強度検知回路で検知された信号強度に基づいて、前記第1のリミッタアンプ群のそれぞれの前記第1のリミッタアンプから出力された前記第1の増幅出力信号と、前記第2のリミッタアンプ群のそれぞれの前記第2のリミッタアンプから出力された前記第2の増幅出力信号のうち、飽和していないリミッタアンプから出力された増幅出力信号を選択して出力するセレクタを備える、無線受信回路。
  13. 請求項11に記載の無線受信回路において、
    前記セレクタの出力を受け、第2の局所発振信号と混合して出力する第2のミキサを備える、無線受信回路。
  14. 請求項9に記載の無線受信回路において、
    前記第2のリミッタアンプ群のゲイン量と、前記増幅回路のゲイン量との値が等しい、無線受信回路。
JP2022529203A 2020-06-03 2020-06-03 無線受信回路 Active JP7464881B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2020/021876 WO2021245820A1 (ja) 2020-06-03 2020-06-03 無線受信回路

Publications (3)

Publication Number Publication Date
JPWO2021245820A1 JPWO2021245820A1 (ja) 2021-12-09
JPWO2021245820A5 JPWO2021245820A5 (ja) 2023-02-17
JP7464881B2 true JP7464881B2 (ja) 2024-04-10

Family

ID=78831011

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022529203A Active JP7464881B2 (ja) 2020-06-03 2020-06-03 無線受信回路

Country Status (4)

Country Link
US (1) US20230079684A1 (ja)
JP (1) JP7464881B2 (ja)
CN (1) CN115668816A (ja)
WO (1) WO2021245820A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040161026A1 (en) 2003-02-14 2004-08-19 Jensen Henrik T. Digital calculation of received signal strength indication
JP2007174553A (ja) 2005-12-26 2007-07-05 Renesas Technology Corp 高周波電力増幅用電子部品および無線通信装置
US20100022211A1 (en) 2008-07-22 2010-01-28 Maxrise Inc. Low noise, highly linear amplifying stage and signal receiver using the same
WO2013031440A1 (ja) 2011-08-31 2013-03-07 株式会社村田製作所 半導体集積回路装置および高周波電力増幅器モジュール

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040161026A1 (en) 2003-02-14 2004-08-19 Jensen Henrik T. Digital calculation of received signal strength indication
JP2007174553A (ja) 2005-12-26 2007-07-05 Renesas Technology Corp 高周波電力増幅用電子部品および無線通信装置
US20100022211A1 (en) 2008-07-22 2010-01-28 Maxrise Inc. Low noise, highly linear amplifying stage and signal receiver using the same
WO2013031440A1 (ja) 2011-08-31 2013-03-07 株式会社村田製作所 半導体集積回路装置および高周波電力増幅器モジュール

Also Published As

Publication number Publication date
JPWO2021245820A1 (ja) 2021-12-09
CN115668816A (zh) 2023-01-31
WO2021245820A1 (ja) 2021-12-09
US20230079684A1 (en) 2023-03-16

Similar Documents

Publication Publication Date Title
JP4485059B2 (ja) 干渉に基づくレシーバ直線性のインテリジェント制御
JP2005151011A (ja) 高周波信号受信装置および半導体集積回路
JP4287488B2 (ja) 受信回路
US20090124227A1 (en) Automatic gain control circuit
JP2993558B2 (ja) 受信機
EP1710920A1 (en) Receiving modulated radio signals
US6356746B1 (en) Direct converting receiver
JP5409979B2 (ja) バンドエッジ振幅低減システムおよび方法
KR100213301B1 (ko) 휴대전화기의 수신회로용 ic
US20030027543A1 (en) Direct conversion receiver
US6314144B1 (en) Digital wireless receiving apparatus
JP7464881B2 (ja) 無線受信回路
KR100414371B1 (ko) 자동이득조정전압을 이용한 수신기의 동작범위 제어장치및 그 방법
JP2004153718A (ja) Agc制御回路及びagc増幅器制御方法
JP2009177568A (ja) 受信装置とこれを用いた電子機器
JP4039168B2 (ja) 受信回路およびこれを用いた無線通信装置
JP3675138B2 (ja) 受信機
JP2008193442A (ja) 無線受信装置および無線受信方法
CN210431398U (zh) Mb波段接收通道组件
JP3174230B2 (ja) ラジオ受信機
KR19990085914A (ko) 자동이득제어 기능을 갖는 무선 수신기
JP3911150B2 (ja) Fm受信機
JPH08340268A (ja) 受信機
KR20020021012A (ko) 최적화된 선형성을 가지는 증폭 디바이스
JP2015126365A (ja) 受信機

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221109

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230519

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240227

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240311

R150 Certificate of patent or registration of utility model

Ref document number: 7464881

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150