JP4628881B2 - 可変利得増幅回路及びそのdcオフセット補正方法並びに無線受信装置 - Google Patents
可変利得増幅回路及びそのdcオフセット補正方法並びに無線受信装置 Download PDFInfo
- Publication number
- JP4628881B2 JP4628881B2 JP2005174571A JP2005174571A JP4628881B2 JP 4628881 B2 JP4628881 B2 JP 4628881B2 JP 2005174571 A JP2005174571 A JP 2005174571A JP 2005174571 A JP2005174571 A JP 2005174571A JP 4628881 B2 JP4628881 B2 JP 4628881B2
- Authority
- JP
- Japan
- Prior art keywords
- amplifier circuit
- correction
- differential amplifier
- offset
- gain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0088—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using discontinuously variable devices, e.g. switch-operated
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45183—Long tailed pairs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45197—Pl types
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
- H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
- H03F3/45744—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction
- H03F3/45748—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction by using a feedback circuit
- H03F3/45753—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction by using a feedback circuit using switching means, e.g. sample and hold
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
- H03F3/45928—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit
- H03F3/45968—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction
- H03F3/45973—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction by using a feedback circuit
- H03F3/45977—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction by using a feedback circuit using switching means, e.g. sample and hold
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45138—Two or more differential amplifiers in IC-block form are combined, e.g. measuring amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45212—Indexing scheme relating to differential amplifiers the differential amplifier being designed to have a reduced offset
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45466—Indexing scheme relating to differential amplifiers the CSC being controlled, e.g. by a signal derived from a non specified place in the dif amp circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45482—Indexing scheme relating to differential amplifiers the CSC comprising offset means
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45494—Indexing scheme relating to differential amplifiers the CSC comprising one or more potentiometers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45504—Indexing scheme relating to differential amplifiers the CSC comprising more than one switch
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45566—Indexing scheme relating to differential amplifiers the IC comprising one or more dif stages in cascade with the dif amp
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45588—Indexing scheme relating to differential amplifiers the IC comprising offset compensating means
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45598—Indexing scheme relating to differential amplifiers the IC comprising an input shunting circuit comprising a resistor and a capacitor in series
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45702—Indexing scheme relating to differential amplifiers the LC comprising two resistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Circuits Of Receivers In General (AREA)
- Control Of Amplification And Gain Control (AREA)
Description
VOS(A)=VOS_in×A+VOS_fix ・・・(1)
VOS(A)=(VOS_in−VOC_in)×A+VOS_fix=0 ・・・(2)
VOC_in=VOS_fix/A+VOS_in ・・・(3)
本実施の形態にかかる可変利得増幅回路1の構成を図1に示す。ここで、増幅部11は、利得変更可能な差動増幅回路である。利得切替部12は、利得切替信号に応じて増幅部11の利得の切り替えを行う。また、入力オフセット補正部13は、DCオフセットが生じないように増幅部11の入力信号に対して後述する入力オフセット補正電圧VOC_inを減算する回路である。さらに、出力オフセット補正部14は、DCオフセットが生じないように増幅部11の出力信号に対して後述する出力オフセット補正電圧VOC_outを減算する回路である。
VOS(0)=VOS_fix ・・・・(4)
と表すことができる。つまり、利得に依存しない固定成分VOS_fixがDCオフセットとして現れることになる。したがって、最小利得(A≒0)の状態で、DCオフセットが生じないよう、理想的にはDCオフセットがゼロとなるように出力オフセット補正電圧VOC_outを調整することにより、DCオフセットの固定成分VOS_fixをキャンセルすることができる。具体的には、(5)式の関係から、調整後のVOC_outは(6)式で表すことができる。
VOS(0)=VOS_fix−VOC_out=0 ・・・(5)
VOC_out=VOS_fix ・・・・(6)
VOS(Amax)=VOS_in×Amax ・・・(7)
VOS(Amax)=(VOS_in−VOC_in)×Amax=0 ・・・(8)
VOC_in=VOS_in ・・・(9)
VOS(A1)=VOS_in×A1+VOS_fix ・・・(10)
VOS(A2)=VOS_in×A2+VOS_fix ・・・(11)
本実施の形態にかかる可変利得増幅回路2の構成を図5に示す。可変利得増幅回路2は、図2のフローチャートを用いて説明したオフセット補正を自動化したものである。可変利得増幅回路2は、増幅部21の出力端子out_aとout_bの間の電位差をコンパレータ211で比較する。コンパレータ211の出力は、オフセット補正部23が備える補正制御部231に入力される。
本実施の形態にかかる可変利得増幅回路3は、発明の実施の形態2に示した可変利得増幅回路2を改良し、より正確なDCオフセット補正を可能としたものである。可変利得増幅回路3の構成を図8に示す。可変利得増幅回路3は、可変利得増幅回路2においてDAC132が接続された入力線の逆相入力側に微調整用のDAC332を備えている。また、DAC142が接続されたトランジスタM3側と逆相側に微調整用のDAC333を備えている。
本実施の形態は、本発明を多段増幅型の可変利得増幅回路に適用したものである。本実施の形態にかかる可変利得増幅回路4の構成を図10に示す。多段増幅部41は、n段の可変利得増幅部41−1乃至41−nを備えている。利得切替部42は、増幅部41−1乃至41−nそれぞれの利得切り替えを行い、出力オフセット補正部14−1乃至14−nは、増幅部41−1乃至41−nそれぞれの出力オフセット補正を行う。入力オフセット補正部13は、1段目の増幅部41−1の入力オフセット補正を行う。ここで、入力オフセット補正部13が1段目を除いて不要となる理由は、1段目を除く任意のk段目の入力オフセット補正はk−1段目の出力オフセット補正と併せて行うことができるためである。
VOS (n)=(VOS_in (1)−VOC_in (1))×A(1)・A(2)・・A(n)
+(VOS_in (2)+VOS_fix (1)−VOC_out (1))×A(2)・A(3)・・A(n)
+・・・・・・
+(VOS_in (n−1)+VOS_fix (n−2)−VOC_out (n−2))×A(n−1)・A(n)
+(VOS_in (n)+VOS_fix (n−1)−VOC_out (n−1))×A(n)
+VOS_fix (n)−VOC_out (n) ・・・・・・・・・・・(11)
ここで、VOS_in (k)はk段目の増幅部41−kの利得A(k)に比例する入力オフセット成分、VOS_fix (k)はk段目の増幅部41−kの固定オフセット成分である。
VOS (n)=VOS_fix (n)−VOC_out (n) ・・・(12)
となる。このため、(12)式に示すVOS (n)がゼロとなるように出力オフセット補正部14−nを調整することにより、n段目の固定オフセット成分VOS_fix (n)をキャンセルすることができる。このときの、n段目の出力オフセット補正電圧VOC_out (n)は、
VOC_out (n)=VOS_fix (n) ・・・(13)
となる。
VOS (n)=(VOS_fix (n−1)+VOS_in (n)−VOC_out (n−1))×A(n)
・・・(14)
このため、(14)式に示すVOS (n)がゼロとなるように出力オフセット補正部14−(n−1)を調整することにより、n−1段目の固定オフセット成分VOS_fix (n−1)及びn段目の入力オフセット成分VOS_in (n)を一括してキャンセルすることができる。このときのn−1段目の出力オフセット補正電圧VOC_out (n−1)は、
VOC_out (n−1)=VOS_fix (n−1)+VOS_in (n) ・・・(15)
となる。
VOS (n)=(VOS_in (1)−VOC_in (1))×A(1)・・A(n) ・・・(16)
このときの、1段目の入力オフセット補正電圧VOC_in (1)は、
VOC_in (1)=VOS_in (1) ・・・(17)
となる。
本実施の形態にかかる可変利得増幅回路5の構成を図12に示す。可変利得増幅回路5は、発明の実施の形態1においてDAC142の出力によりトランジスタM3のゲート電圧を制御する構成に対する変形例を示したものである。可変利得増幅回路5は、抵抗制御部542により可変抵抗VR1の抵抗値を制御することによってトランジスタM3のゲート電圧、トランジスタM1のドレイン電流、さらには、出力端子間の電位差Vout_a−Vout_bの調整が可能となる。
コンパレータ211に入力オフセット補正の機能をもたせ、コンパレータ入力でのオフセットを補正することにより、コンパレータ211の検出誤差を十分小さい値に抑えることとしてもよい。これによって、補正制御部231、331及び431でのDCオフセットの収束判定を正確に行うことができる。
図13は、上述した本発明にかかる可変利得増幅回路41a,41bを備えるダイレクトコンバージョン方式の無線受信装置6の構成を示すものである。アンテナ61を介して受信したRF信号は低雑音増幅器62によって増幅される。増幅後のRF信号は2分配され、ミキサ63a及び63bにおいて局部発振器65が出力するRF信号と同じ周波数を持つ搬送波とミキシングされる。局部発振器65は、90度位相器64を介してミキサ63a及び63bに接続されており、RF信号はミキサ63a及び63bによって90度位相がずれた直交関係にあるベースバンド信号に変換される。これらのベースバンド信号はローパスフィルタ66a又は66bを通過した後に、可変利得増幅回路41a又は41bによって所定の信号レベルまで増幅される。増幅後のベースバンド信号は、A/Dコンバータ67a又は67bによってディジタル信号に変換され、ディジタル信号処理部68に入力される。ここでローパスフィルタは可変利得増幅回路前ではなく、可変利得増幅回路の後または、複数段の可変利得回路の段間に入る場合も含む。
11、21、31、41−1〜41−n、51 増幅部
41、41a、41b 多段増幅部
12、42 利得切替部
13 入力オフセット補正部
14 出力オフセット補正部
23、33、43 オフセット補正部
131、141、231、331、431 補正制御部
132、142、332、333、432、433 D/Aコンバータ(DAC)
211 コンパレータ
234 U/Dカウンタ
235、236 ラッチ/スルー回路
542 抵抗制御部
R1〜R8、R11〜R13、R21〜R23、R31〜R33、R41〜R43、R51〜R53、R61〜R63 抵抗
M1〜M4、M11〜M13、M21〜M23、M31〜M33、M41〜M43 トランジスタ
SW1〜SW3、SW11〜SW13、SW21〜SW23、SW31〜SW33 スイッチ
C1、C2 コンデンサ
VR1 可変抵抗
in_a、in_b 入力端子
out_a、out_b 出力端子
6 無線受信装置
61 アンテナ
62 低雑音増幅器(LNA)
63a、63b ミキサ
64 90度位相器
65 局部発振器
66a、66b ローパスフィルタ(LPF)
67a、67b A/Dコンバータ
68 ディジタル信号処理部
Claims (28)
- 利得の切り替えが可能な差動増幅部と、
前記差動増幅部の出力電圧に生じるDCオフセットのうち、前記差動増幅部の利得の変化に依存しない固定オフセット成分を減衰する補正と、前記差動増幅部の利得に依存して変化する入力オフセット成分を減衰する補正とを独立に実施する補正制御部とを備える可変利得増幅回路。 - 前記補正制御部は、前記固定オフセット成分の補正後に、前記入力オフセット成分の補正を行う請求項1に記載の可変利得制御回路。
- 前記固定オフセット成分の補正は、前記入力オフセット成分が前記差動増幅部の出力に発生しないように前記差動増幅部の利得を設定して行う請求項2に記載の可変利得増幅回路。
- 前記固定オフセット成分の補正は、前記差動増幅部が備えるトランジスタ差動対を構成するトランジスタのドレイン電流を制御することにより行う請求項3に記載の可変利得増幅回路。
- 前記入力オフセット成分の補正は、前記差動増幅部の出力のDCオフセットを減衰するように前記差動増幅部に補正電圧を入力することにより行う請求項4に記載の可変利得増幅回路。
- 前記入力オフセット成分の補正は、前記差動増幅部が備えるトランジスタ差動対を構成する2つのトランジスタのソース間を抵抗を介して、または抵抗を介さずに接続した状態で、前記差動増幅部の出力電圧に生じるDCオフセットを減衰することにより行う請求項2に記載の可変利得増幅回路。
- 前記差動増幅部が備えるトランジスタ差動対から出力される2つの差動出力信号の大小を比較する比較回路と、
前記比較回路による比較結果に基づいて、カウント値を増減するカウンタとを備え、
前記補正制御部は、前記カウンタのカウント値に基づいて、前記固定オフセット成分の補正及び入力オフセット成分の補正を行う請求項2乃至6のいずれかに記載の可変利得制御回路。 - 前記補正制御部は、前記カウンタのカウント値を電圧信号に変換して前記差動増幅部に入力する第1のD/Aコンバータを備える請求項7に記載の可変利得増幅回路。
- 前記差動増幅部は、前記差動対を構成するトランジスタのソース側に電圧調整可能な電流源を備え、
前記補正制御部は、前記カウンタのカウント値を電圧信号に変換して出力する第2のD/Aコンバータを備え、
前記第2のD/Aコンバータが出力する電圧信号に基づいて前記電流源を制御する請求項7に記載の可変利得増幅回路。 - 前記補正制御部は、前記差動増幅部に対する第1の入力バイアス電圧に付加する補正電圧信号を出力する第1の電圧供給手段と、
前記第1の入力信号と逆相の第2の入力信号をバイアスするための電圧信号を出力し、前記第1の電圧供給手段より小さい調整単位により出力電圧を変更可能な第2の電圧供給手段を備え、
前記補正制御部は、前記第1の電圧供給手段による入力オフセットの補正後に、前記第2の電圧供給手段による入力オフセットの補正を行う請求項5に記載の可変利得増幅回路。 - 前記差動増幅部は、前記差動対を構成する2つのトランジスタそれぞれのソース側に電圧制御可能な2つの電流源を備え、
前記補正制御部は、前記2つの電流源に対して個別に制御電圧を供給する電圧供給手段を備える請求項5に記載の可変利得増幅回路。 - 前記差動増幅部は、2以上の差動増幅回路が直列に接続されており、第1段目の前記差動増幅回路に対する入力を順次増幅し、最終段の前記差動増幅回路から出力する多段増幅回路であって、
前記補正制御部は、最終段の前記差動増幅回路に対する固定オフセット成分の補正から開始し、前段の差動増幅回路に対するオフセット補正を順次実施する請求項1に記載の可変利得増幅回路。 - 前記補正制御部は、最終段から第2段目までの前記差動増幅回路に対して、各差動増幅回路に対する入力オフセット成分の補正を1段前の前記差動増幅回路の固定オフセット補正と一括して行う請求項12に記載の可変利得増幅回路。
- 利得の切り替えが可能な差動増幅回路の出力電圧に生じるDCオフセットを減衰する補正方法であって、
前記DCオフセットのうち、前記差動増幅回路の利得の変化に依存しない固定オフセット成分を減衰する補正を行い、
前記固定オフセット成分の補正後に、前記差動増幅回路の利得に依存して変化する入力オフセット成分を減衰する補正を行うDCオフセット補正方法。 - 前記固定オフセット成分の補正は、前記入力オフセット成分が前記差動増幅回路の出力に発生しないように前記差動増幅回路の利得を設定して行う請求項14に記載のDCオフセット補正方法。
- 前記固定オフセット成分の補正は、前記差動増幅回路が備える差動対を構成するトランジスタのドレイン電流を制御することにより行う請求項14に記載のDCオフセット補正方法。
- 前記入力オフセット成分の補正は、前記差動増幅回路への入力バイアス電圧に補正電圧を付加し、前記差動増幅回路の出力に生じるDCオフセットを減衰する請求項14に記載のDCオフセット補正方法。
- 前記入力オフセット成分の補正は、前記差動増幅回路に対する第1の入力バイアス電圧に、第1の電圧供給手段が出力する補正電圧信号を付加した後に、
前記第1の入力信号とは逆相の前記差動増幅回路に対する第2の入力バイアス電圧に、前記第1の電圧供給手段より小さい調整単位により出力電圧を変更可能な第2の電圧供給手段が出力する補正電圧信号を付加することにより行う請求項14に記載のDCオフセット補正方法。 - 前記差動増幅回路は、トランジスタ差動対を構成する2つのトランジスタそれぞれのソース側に2つの電流源を備えており、
前記2つ、あるいは片方の電流源の供給電流を変更することにより、前記固定オフセット成分を減衰する請求項14に記載のDCオフセット補正方法。 - 2以上の差動増幅回路が直列に接続されており、第1段目の前記差動増幅回路に対する入力を順次増幅し、最終段の前記差動増幅回路から出力する多段増幅回路の出力電圧に生じるDCオフセットの補正方法であって、
前記DCオフセットのうち、全ての前記差動増幅回路の利得に依存しない固定オフセット成分を減衰する補正を行い、
前記固定オフセット成分の補正後に、前記差動増幅回路の利得に依存して変動する入力オフセット成分を減衰する補正を、最終段の差動増幅回路から第1段目の差動増幅回路に向かって順に実施するDCオフセット補正方法。 - 最終段から第2段目までの前記差動増幅回路に対して、各差動増幅回路の利得変化に依存する入力オフセット成分の補正と、1段前の前記差動増幅回路に対する利得変化に依存しない固定オフセット成分の補正とを一括して行う請求項20に記載のDCオフセット補正方法。
- 前記多段増幅回路を構成する個々の前記差動増幅回路に対する前記入力オフセット成分の補正は、最終段の前記差動増幅回路出力のDCオフセットが減衰するように、個々の前記差動増幅回路への入力バイアス電圧に補正電圧を付加するものである請求項20又は21に記載のDCオフセット補正方法。
- 無線信号を受信してベースバンド信号を出力する受信手段と、
前記受信手段が出力するベースバンド信号を増幅する可変利得差動増幅回路と、
前記可変利得差動増幅回路によって増幅されたベースバンド信号をディジタル信号に変換するA/Dコンバータと、
前記ディジタル信号を処理するディジタル信号処理回路とを備え、
前記可変利得差動増幅回路は、前記可変利得差動増幅回路の出力信号に生じるDCオフセットのうち、前記可変利得差動増幅回路の利得の変化に依存しない固定オフセット成分を減衰する補正と、前記可変利得差動増幅回路の利得に依存して変化する入力オフセット成分を減衰する補正とを独立に行う補正制御部を備える無線受信装置。 - 前記補正制御部は、前記固定オフセット成分の補正後に、前記入力オフセット成分の補正を行う請求項23に記載の無線受信装置。
- 前記固定オフセット成分の補正は、前記入力オフセット成分が前記可変利得差動増幅回路の出力に発生しないよう前記可変利得差動増幅回路の利得を設定して行う請求項23に記載の無線受信装置。
- 利得の切り替えが可能な差動増幅回路の出力電圧に生じるDCオフセットを減衰する補正方法であって、
前記差動増幅回路の利得を第1の利得(A1)と第2の利得(A2)に設定したときの出力オフセットをそれぞれVOS(A1)、VOS(A2)として、これら出力オフセットVOS(A1)、VOS(A2)から前記差動増幅回路の利得の変化に依存しない固定オフセット成分(VOS_fix)と前記差動増幅回路の利得に依存して変化する入力オフセット成分VOS_inとを求め、前記固定オフセット成分(VOS_fix)と前記入力オフセット成分VOS_inを減衰するように補正を行うDCオフセット補正方法。 - 前記固定オフセット成分(VOS_fix)及び前記入力オフセット成分(VOS_in)を、以下の2つの式から求める請求項26記載のDCオフセット補正方法。
VOS(A1)=VOS_in×A1+VOS_fix
VOS(A2)=VOS_in×A2+VOS_fix - 前記差動増幅部に前記補正電圧を印加する電圧供給源と、
前記電圧供給源と前記差動増幅部とを抵抗を介して接続する経路と、
前記抵抗を迂回して前記電圧供給源と前記差動増幅部とを接続する迂回経路と、
前記抵抗を介して接続する経路と前記迂回経路との選択を切り替える切替回路とを備える請求項5に記載の可変利得増幅回路。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005174571A JP4628881B2 (ja) | 2005-06-15 | 2005-06-15 | 可変利得増幅回路及びそのdcオフセット補正方法並びに無線受信装置 |
US11/448,828 US7420410B2 (en) | 2005-06-15 | 2006-06-08 | Variable gain amplifier circuit, method of correcting DC offset of the variable gain amplifying circuit, and radio receiving apparatus |
CN2006100927963A CN1881788B (zh) | 2005-06-15 | 2006-06-14 | 可变增益放大器电路及dc偏移校正方法和无线电接收设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005174571A JP4628881B2 (ja) | 2005-06-15 | 2005-06-15 | 可変利得増幅回路及びそのdcオフセット補正方法並びに無線受信装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006352401A JP2006352401A (ja) | 2006-12-28 |
JP4628881B2 true JP4628881B2 (ja) | 2011-02-09 |
Family
ID=37519821
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005174571A Expired - Fee Related JP4628881B2 (ja) | 2005-06-15 | 2005-06-15 | 可変利得増幅回路及びそのdcオフセット補正方法並びに無線受信装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7420410B2 (ja) |
JP (1) | JP4628881B2 (ja) |
CN (1) | CN1881788B (ja) |
Families Citing this family (61)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7567140B2 (en) * | 2005-10-24 | 2009-07-28 | Lsi Corporation | Voltage controlled oscillator having a bandwidth adjusted amplitude control loop |
US7603084B2 (en) * | 2006-02-03 | 2009-10-13 | Wionics Technologies, Inc. | Method and apparatus for DC offset calibration |
EP1982213A2 (en) * | 2006-02-10 | 2008-10-22 | Marisa Di Varalli Marisa & C. S.A.S. | Method of establishing interpersonal relations, and suitable device to implement such a method |
JP4928339B2 (ja) * | 2007-04-26 | 2012-05-09 | 株式会社アドバンテスト | 任意波形発生装置 |
US8451884B2 (en) * | 2007-05-17 | 2013-05-28 | Mediatek Inc. | Offset calibration methods and radio frequency data path circuits |
US7636013B2 (en) * | 2007-07-25 | 2009-12-22 | Infineon Technologies Ag | Method and integrated circuit including an amplifier calibration circuit |
JP2009081749A (ja) * | 2007-09-27 | 2009-04-16 | Hitachi Ltd | 低オフセット入力回路 |
JP2009089225A (ja) * | 2007-10-02 | 2009-04-23 | Toshiba Corp | 利得可変増幅装置 |
JP5339088B2 (ja) * | 2007-11-30 | 2013-11-13 | 日本電気株式会社 | 光受信回路および信号処理方法 |
JP4492713B2 (ja) * | 2008-02-21 | 2010-06-30 | セイコーエプソン株式会社 | 集積回路装置及び電子機器 |
JP4492712B2 (ja) * | 2008-02-21 | 2010-06-30 | セイコーエプソン株式会社 | 集積回路装置及び電子機器 |
JP4497213B2 (ja) * | 2008-02-21 | 2010-07-07 | セイコーエプソン株式会社 | 集積回路装置及び電子機器 |
US8331120B2 (en) | 2008-07-31 | 2012-12-11 | Hiroshima University | Offset removal circuit, associative memory including the same, and offset voltage removal method |
JP2010114877A (ja) * | 2008-10-06 | 2010-05-20 | Panasonic Corp | 演算増幅回路及び表示装置 |
DE102008056562B4 (de) * | 2008-11-10 | 2016-02-04 | Atmel Corp. | Schaltung |
US8155536B2 (en) * | 2008-12-31 | 2012-04-10 | Intel Corporation | Optical transceiver IC |
WO2011092768A1 (ja) * | 2010-02-01 | 2011-08-04 | パナソニック株式会社 | 演算増幅回路、信号駆動装置、表示装置及びオフセット電圧調整方法 |
US8433274B2 (en) * | 2010-03-19 | 2013-04-30 | SiTune Corporation | Dynamic gain assignment in analog baseband circuits |
JP5502549B2 (ja) * | 2010-03-26 | 2014-05-28 | ラピスセミコンダクタ株式会社 | 電圧出力装置 |
JP5286333B2 (ja) | 2010-08-06 | 2013-09-11 | 株式会社東芝 | 無線装置 |
JP5605143B2 (ja) * | 2010-10-01 | 2014-10-15 | ミツミ電機株式会社 | 電流制御回路 |
TWI420498B (zh) * | 2011-04-08 | 2013-12-21 | Sitronix Technology Corp | Used to display the drive circuit of the panel |
US20130027136A1 (en) * | 2011-07-28 | 2013-01-31 | University College Cork - National University Of Ireland | Variable gain amplifier system and method |
JP5601604B2 (ja) * | 2011-08-31 | 2014-10-08 | 株式会社村田製作所 | 半導体集積回路装置および高周波電力増幅器モジュール |
EP2637312B1 (en) * | 2012-03-08 | 2017-01-11 | Intel Deutschland GmbH | Algorithm for fine rf transceiver dc offset calibration |
CN103312647B (zh) | 2012-03-08 | 2017-07-04 | 英特尔德国有限责任公司 | 用于精细rf收发器直流偏移校准的方法 |
JP6063643B2 (ja) * | 2012-05-24 | 2017-01-18 | 株式会社日立製作所 | 半導体装置および通信装置 |
US8736369B2 (en) | 2012-06-26 | 2014-05-27 | Allegro Microsystems, Llc | Electronic circuit for adjusting an offset of a differential amplifier |
TWI540842B (zh) | 2012-08-13 | 2016-07-01 | Toshiba Kk | DA converter, receiver and DA converter control method |
US8643168B1 (en) * | 2012-10-16 | 2014-02-04 | Lattice Semiconductor Corporation | Integrated circuit package with input capacitance compensation |
CN102956992A (zh) * | 2012-11-12 | 2013-03-06 | 西安开容电子技术有限责任公司 | 一种有源双锥测试天线的设计方法 |
JP6054732B2 (ja) * | 2012-12-14 | 2016-12-27 | ルネサスエレクトロニクス株式会社 | 半導体装置及びオフセット電圧の補正方法 |
JP5877168B2 (ja) * | 2013-02-07 | 2016-03-02 | パナソニック株式会社 | 多段差動増幅器 |
JP5868885B2 (ja) | 2013-03-07 | 2016-02-24 | 株式会社東芝 | 可変利得増幅回路 |
JP2015115881A (ja) * | 2013-12-13 | 2015-06-22 | 株式会社東芝 | 差動増幅回路およびマイクアンプシステム |
US9413319B2 (en) * | 2014-03-24 | 2016-08-09 | Analog Devices, Inc. | Gain calibration |
JP6023388B2 (ja) * | 2014-10-15 | 2016-11-09 | 株式会社フジクラ | 光受信器、アクティブ光ケーブル、及び、光受信器の制御方法 |
WO2017007869A1 (en) * | 2015-07-07 | 2017-01-12 | Marvell World Trade Ltd | Amplification circuit and method of compensating for voltage offset of inputs |
US9614502B2 (en) | 2015-08-04 | 2017-04-04 | Qualcomm Incorporated | Accurate sample latch offset compensation scheme |
CN105048982B (zh) * | 2015-08-10 | 2018-09-07 | 西安邮电大学 | 射频信号收发机芯片中的可变增益放大器 |
US9680418B2 (en) * | 2015-11-13 | 2017-06-13 | Qualcomm Incorporated | Variable gain amplifier with improved power supply noise rejection |
CN105469066B (zh) * | 2015-12-08 | 2017-06-06 | 北京集创北方科技股份有限公司 | 一种指纹识别动态范围优化方法与设备 |
US9755600B1 (en) * | 2016-02-22 | 2017-09-05 | Xilinx, Inc. | Linear gain code interleaved automatic gain control circuit |
JP2018050238A (ja) * | 2016-09-23 | 2018-03-29 | ルネサスエレクトロニクス株式会社 | 可変利得増幅器、方法、および受信装置 |
US10608592B2 (en) * | 2017-02-23 | 2020-03-31 | Mediatek Inc. | Linear amplifier having higher efficiency for envelope tracking modulator |
US10164576B2 (en) * | 2017-04-28 | 2018-12-25 | Cirrus Logic, Inc. | Amplifier offset cancellation using amplifier supply voltage |
CN107370463B (zh) * | 2017-06-15 | 2023-09-01 | 西安华泰半导体科技有限公司 | 一种基于背栅效应与沟道长度调制效应的失调自校正运放 |
FR3082074A1 (fr) * | 2018-05-31 | 2019-12-06 | Stmicroelectronics Sa | Amplificateur a gain variable dans une chaine de reception |
FR3097387B1 (fr) * | 2019-06-11 | 2021-05-28 | St Microelectronics Rousset | Procédé de polarisation d’une paire différentielle de transistors, et circuit intégré correspondant |
TWI705660B (zh) * | 2020-01-14 | 2020-09-21 | 連恩微電子有限公司 | 差動信號偏移量調整電路及差動系統 |
US11381207B2 (en) | 2020-04-02 | 2022-07-05 | Stmicroelectronics International N.V. | Apparatus and method for an analog to digital converter |
US11121687B1 (en) * | 2020-04-29 | 2021-09-14 | Stmicroelectronics International N.V. | Voltage gain amplifier architecture for automotive radar |
US11502659B2 (en) | 2020-06-17 | 2022-11-15 | Stmicroelectronics International N.V. | Voltage gain amplifier for automotive radar |
US11703563B2 (en) * | 2020-09-24 | 2023-07-18 | Integrated Device Technology, Inc. | Sliding window and DC offset correction technique for pulse doppler radar systems |
CN112787611A (zh) * | 2020-12-30 | 2021-05-11 | 四川长虹电器股份有限公司 | 可控增益放大器 |
CN112946549B (zh) * | 2021-01-28 | 2024-07-05 | 杭州西力智能科技股份有限公司 | 一种交流***中校正直流分量的方法 |
CN112904258B (zh) * | 2021-02-08 | 2023-01-17 | 优利德科技(中国)股份有限公司 | 一种基于目标值动态评价的多级偏置校正方法及装置 |
US11953565B2 (en) | 2021-03-23 | 2024-04-09 | Allegro Microsystems, Llc | Electrical offset compensating in a bridge using more than four magnetoresistance elements |
US11609283B2 (en) | 2021-03-23 | 2023-03-21 | Allegro Microsystems, Llc | Electrical offset compensating in a magnetoresistance bridge |
US11936346B2 (en) * | 2021-04-15 | 2024-03-19 | Texas Instruments Incorporated | Programmable gain low noise amplifier |
US12009949B2 (en) * | 2021-10-14 | 2024-06-11 | Novatek Microelectronics Corp. | Signal receiver |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60241373A (ja) * | 1984-05-16 | 1985-11-30 | Hitachi Ltd | 差動増幅回路 |
JPS6143005A (ja) * | 1984-08-03 | 1986-03-01 | Rohm Co Ltd | オフセット調整増幅回路 |
JPH04345305A (ja) * | 1991-05-23 | 1992-12-01 | Matsushita Electric Ind Co Ltd | チューナ用半導体装置およびチューナ |
JPH0870223A (ja) * | 1994-08-30 | 1996-03-12 | Oki Electric Ind Co Ltd | オフセットキャンセル回路 |
JP2001044770A (ja) * | 1999-07-30 | 2001-02-16 | Fujitsu Ten Ltd | 増幅回路 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61173506A (ja) * | 1985-01-28 | 1986-08-05 | Iwatsu Electric Co Ltd | 差動増幅器 |
JP3425277B2 (ja) | 1995-08-25 | 2003-07-14 | 株式会社東芝 | 無線受信機 |
CN1150694C (zh) * | 1997-11-17 | 2004-05-19 | 艾利森公司 | 包括窄带宽信号的过采样和直流偏移补偿的调制***与方法 |
US6194941B1 (en) * | 1999-04-13 | 2001-02-27 | Delphi Technologies, Inc. | DC offset compensation circuit for a signal amplifier |
US6441684B1 (en) * | 1999-06-15 | 2002-08-27 | Analog Devices, Inc. | Variable gain amplifier system |
US6420932B1 (en) * | 2001-06-29 | 2002-07-16 | Intel Corporation | Variable offset amplifier circuit |
US6741131B2 (en) * | 2002-09-23 | 2004-05-25 | Telefonaktiebolaget Lm Ericsson (Publ) | DC-compensation loop for variable gain amplifier |
US7239199B1 (en) * | 2003-05-22 | 2007-07-03 | Marvell International Ltd. | Amplifier calibration |
US7061325B2 (en) * | 2003-12-31 | 2006-06-13 | Texas Instruments Incorporated | Digital compensation for offset and gain correction |
US7123098B2 (en) * | 2004-03-15 | 2006-10-17 | Intel Corporation | Transimpedance amplifier with differential peak detector |
US7148744B2 (en) * | 2004-06-07 | 2006-12-12 | Agere Systems Inc. | Calibration technique for variable-gain amplifiers |
-
2005
- 2005-06-15 JP JP2005174571A patent/JP4628881B2/ja not_active Expired - Fee Related
-
2006
- 2006-06-08 US US11/448,828 patent/US7420410B2/en not_active Expired - Fee Related
- 2006-06-14 CN CN2006100927963A patent/CN1881788B/zh not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60241373A (ja) * | 1984-05-16 | 1985-11-30 | Hitachi Ltd | 差動増幅回路 |
JPS6143005A (ja) * | 1984-08-03 | 1986-03-01 | Rohm Co Ltd | オフセット調整増幅回路 |
JPH04345305A (ja) * | 1991-05-23 | 1992-12-01 | Matsushita Electric Ind Co Ltd | チューナ用半導体装置およびチューナ |
JPH0870223A (ja) * | 1994-08-30 | 1996-03-12 | Oki Electric Ind Co Ltd | オフセットキャンセル回路 |
JP2001044770A (ja) * | 1999-07-30 | 2001-02-16 | Fujitsu Ten Ltd | 増幅回路 |
Also Published As
Publication number | Publication date |
---|---|
CN1881788A (zh) | 2006-12-20 |
CN1881788B (zh) | 2010-12-08 |
US7420410B2 (en) | 2008-09-02 |
JP2006352401A (ja) | 2006-12-28 |
US20060284671A1 (en) | 2006-12-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4628881B2 (ja) | 可変利得増幅回路及びそのdcオフセット補正方法並びに無線受信装置 | |
JP4264623B2 (ja) | ゲインコントロールアンプ、受信回路および無線通信装置 | |
US8676148B2 (en) | Differential amplifier circuit and wireless receiving apparatus | |
US7929938B2 (en) | DC-compensated IP2 calibration for WCDMA receiver | |
US7271649B2 (en) | DC offset calibration apparatus | |
US7202741B2 (en) | Highly linear variable gain amplifier | |
US10312877B2 (en) | Variable gain amplifier, correction method and receiving device | |
WO2009147891A1 (ja) | カーテシアンループを用いた無線送信装置 | |
US7385442B1 (en) | System and method for constant bandwidth DC offset correction in an amplifier | |
US20070170991A1 (en) | Variable gain circuit | |
WO2005088829A1 (en) | Apparatus and method for dc offset reduction | |
US8050642B2 (en) | Variable gain amplifier and receiver including the same | |
US20060261894A1 (en) | Increasing the linearity of a transconductance cell | |
JP2008067157A (ja) | 差動増幅回路、周波数変換回路、並びに無線通信装置 | |
US20080197928A1 (en) | Threshold voltage compensation for a two stage amplifier | |
WO2012120811A1 (ja) | 受信信号処理装置 | |
US7081791B2 (en) | Automatically adjusting low noise amplifier | |
US7148744B2 (en) | Calibration technique for variable-gain amplifiers | |
CN100530952C (zh) | 无线收发器的放大器增益控制电路 | |
JP5104561B2 (ja) | 直交信号出力回路 | |
JP2009534957A (ja) | 併合型の混合器及び可変利得増幅器を備える温度補償されたcmos送信回路 | |
JP2007036621A (ja) | 自動利得制御回路及び受信機 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080513 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100405 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100427 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100602 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101109 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101110 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131119 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |