JP5584146B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP5584146B2
JP5584146B2 JP2011009528A JP2011009528A JP5584146B2 JP 5584146 B2 JP5584146 B2 JP 5584146B2 JP 2011009528 A JP2011009528 A JP 2011009528A JP 2011009528 A JP2011009528 A JP 2011009528A JP 5584146 B2 JP5584146 B2 JP 5584146B2
Authority
JP
Japan
Prior art keywords
semiconductor substrate
electrode
semiconductor
semiconductor device
surrounded
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011009528A
Other languages
English (en)
Other versions
JP2012151323A (ja
Inventor
大輔 山下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2011009528A priority Critical patent/JP5584146B2/ja
Priority to US13/228,293 priority patent/US9000495B2/en
Publication of JP2012151323A publication Critical patent/JP2012151323A/ja
Application granted granted Critical
Publication of JP5584146B2 publication Critical patent/JP5584146B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68336—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding involving stretching of the auxiliary support post dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/0347—Manufacturing methods using a lift-off mask
    • H01L2224/0348—Permanent masks, i.e. masks left in the finished device, e.g. passivation layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/0361—Physical or chemical etching
    • H01L2224/03614—Physical or chemical etching by chemical means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明の実施形態は、半導体装置およびその製造方法に関する。
半導体装置の製造過程において、半導体基板のダイシングラインで囲まれた矩形状格子に半導体素子が形成された段階で、テスターを用いて半導体素子の特性が測定され、その測定結果に基づいて製造工程が管理されている。
半導体基板の厚さ方向に電流が流れる縦型の半導体素子では、テスターのプローブを半導体素子の表面電極および裏面電極にコンタクトさせて半導体素子の特性を測定する。そのため、半導体基板を直接導電性のステージに吸着させ、プローブを導電性のステージに電気的に接続することにより、プローブと裏面電極とのコンタクトを得ていた。
然しながら、半導体素子の高出力化に伴い、放熱性を向上させるために半導体基板は薄く研削され、最後に裏面電極が形成されるようになってきている。その結果、半導体基板には大きな反りが生じ、半導体基板を直接ステージに吸着させるのが難しくなる問題がある。着脱作業中に半導体基板が破損する恐れが高いためである。
薄化された半導体基板の割れを防止するには、半導基板を粘着性シートなどに貼り付けて補強すればよいが、裏面電極とのコンタクトが得られなくなる問題がある。
一方、半導体素子領域内に特性試験のための貫通電極を設けて、裏面電極を表面側に引き出すこともある。然し、貫通電極は電流容量を確保するために太くなるとともに、最終的には不要となるため、チップサイズの増大を招くという問題がある。
特開２００３−９２３７５号公報
本発明は、表面側から特性試験が行える縦型の半導体装置およびその製造方法を提供する。
一つの実施形態によれば、半導体装置では、半導体基板は第１の面と、前記第１の面に対向する第２の面を有している。半導体素子は前記半導体基板のダイシングラインで囲まれた矩形状格子に形成されるとともに、前記第１の面に形成された第１電極と、前記第２の面に形成された第２電極とを有している。電流は前記第１電極と前記第２電極の間に流れる。貫通電極は前記半導体基板の前記ダイシングラインで囲まれていない領域であって、前記半導体基板の外周に沿ってリング状に形成されるとともに、一端が前記第１の面上に延在し、他端が前記第２電極と電気的に接続されている。
実施例に係る半導体装置を示す平面図。 実施例に係る半導体装置をＡ−Ａ線に沿って切断し矢印方向に眺めた断面図。 実施例に係る半導体装置の貫通電極の製造工程を順に示す断面図。 実施例に係る半導体装置の貫通電極の製造工程を順に示す断面図。 実施例に係る半導体装置の貫通電極の製造工程を順に示す断面図。 実施例に係る半導体装置の貫通電極の製造工程を順に示す断面図。 実施例に係る半導体装置の貫通電極の製造工程を順に示す断面図。 実施例に係る半導体装置の特性試験方法を説明するための図。 実施例に係る別の半導体装置を示す平面図。 実施例に係る別の半導体装置を示す平面図。
以下、本発明の実施例について図面を参照しながら説明する。
本発明の実施例について、図１および図２を参照して説明する。図１は本実施例の半導体装置を示す平面図、図２は図１のＡ−Ａ線に沿って切断し矢印方向に眺めた断面図である。
図１に示すように、本実施例の半導体装置１０において、半導体基板１１は、例えば直径２００ｍｍ、厚さが５０μｍのＮ型シリコン基板である。半導体基板１１の第１の面（表面）には、複数の縦型の半導体素子１２、例えばサイズが数ｍｍのトレンチゲートＭＯＳトランジスタが形成されている。
トレンチゲートＭＯＳトランジスタでは、第１の面にソース電極（第１電極）とゲート電極（第１電極）が形成され、第１の面に対向する第２の面（裏面）にドレイン電極（第２電極）が形成されている。
半導体素子１２は、ノッチ１３の切れ込み方向に直交するＸ方向にピッチＰ１で配列され、Ｘ方向に直交するＹ方向にピッチＰ２で配列されている。Ｘ方向に隣り合う半導体素子１２の間が、Ｘ方向にピッチＰ１で配列されたダイシングライン１４である。同様に、Ｙ方向に隣り合う半導体素子１２の間が、Ｙ方向にピッチＰ２で配列されたダイシングライン１５である。
即ち、ダイシングライン１４、１５は、半導体基板１１の第１の面に格子状に形成されている。半導体素子１２は、ダイシングライン１４、１５で囲まれた矩形状格子に形成されている。
半導体基板１１のダイシングライン１４、１５で囲まれていない領域（図のハッチングが施された領域）には、第１の面から第２の面に到る貫通電極１６が形成されている。ここでは、貫通電極１６は半導体基板１１の外周に沿ってリング状に形成されている。
貫通電極１６は、一端が第１の面上に延在し、他端がドレイン電極と電気的に接続されるように形成されている。
半導体装置１０は、半導体基板１１がダイシングテープ上に載置され、例えば厚さ５０μｍのブレードにより、ダイシングライン１４およびダイシングライン１５のそれぞれに沿って切断され、各半導体素子１２は個々の半導体チップに分割される。ダイシングライン１４およびダイシングライン１５の幅は、それぞれ例えばブレードの厚さの２倍の１００μｍ程度である。
図２は図１のＡ−Ａ線に沿って切断し矢印方向に眺めた断面図で、図の右側が半導体素子１２を示す断面図、図の左側が貫通電極１６を示す断面図である。トレンチゲートＭＯＳトランジスタの構造は周知ではあるが、以下簡単に説明する。
図２に示すように、半導体素子１２では、Ｎ−半導体基板１１の第１の面からＮ−半導体基板１１の途中までＰ＋ベース層２１が形成されている。Ｐ＋ベース層２１の上部には、第１の面からＰ＋ベース層２１の途中までＮ＋拡散層（ソース不純物層）２２が形成されている。
第１の面からＮ＋拡散層２２およびＰ＋ベース層２１を貫通して半導体基板１１の途中に到るトレンチの内面にゲート絶縁膜２３が形成され、ゲート絶縁膜２３を介してトレンチを埋め込むようにゲート電極２４が形成されている。
Ｐ＋ベース層２１、Ｎ＋拡散層２２およびゲート電極２４の上面を覆うように絶縁膜２５が形成されている。絶縁膜２５上には、Ｎ＋拡散層２２に電気的に接続されたソース電極２６が形成されている。ゲート電極２４は、ソース電極２６とは絶縁されて絶縁膜２５上に引き出されている。
Ｎ−半導体基板１１の第２の面からＮ−半導体基板１１の途中までＮ＋拡散層（ドレイン不純物層）２７が形成されている。半導体基板１１の第２の面にドレイン電極２８が形成されている。Ｐ＋ベース層２１とＮ＋拡散層２７の間のＮ−半導体基板１１は、電子が走行するドリフト層である。
半導体素子１２には、更にソース電極２６および引き出されたゲート電極上にリード板またはリード帯をはんだ接合するためのパッド２９が形成されている。パッド２９は後述するＴｉＷ／Ａｌ積層膜３２とニッケル金（ＮｉＡｕ）メッキ層３４が積層された導電体３１と同じものである。
一方、貫通電極１６では、Ｎ−半導体基板１１の第１の面からＮ−半導体基板１１を貫通して第２の面に到るトレンチの側面および第１の面上にコンフォーマルに絶縁膜３０、例えばＣＶＤ（Chemical Vapor Deposition）法によるＴＥＯＳ（Tetra Ethyl Ortho Silicate）膜が形成されている。
絶縁膜３０を介してトレンチを埋め込むように導電体３１が形成されている。導電体３１は、絶縁膜３０上に形成されたバリアメタル層と、バリアメタル上に形成されたシード層と、シード層上に形成されたメッキ層からなる積層導電体である。
具体的には、このトレンチの側面および第１の面上の絶縁膜３０にコンフォーマルにバリアメタル、例えばチタンタングステン（ＴｉＷ）と、シードメタル、例えばアルミニウム（Ａｌ）が積層されたＴｉＷ／Ａｌ積層膜３２が形成されている。ＴｉＷ／Ａｌ積層膜３２の先端は第２の面から突出して袋状に閉じられている。
トレンチの第１の面側の開口を露出するようにＴｉＷ／Ａｌ積層膜３２上にパッシベーション膜３３、例えばポリイミド膜が形成されている。パッシベーション膜３３をマスクとして、ＴｉＷ／Ａｌ積層膜３２を介してトレンチを埋め込むようにニッケル金（ＮｉＡｕ）メッキ層３４が形成されている。
Ａｌ膜は電界メッキでＮｉＡｕを析出させるためのシードになり、ＴｉＷ膜はＮｉＡｕが半導体基板１１中に拡散するのを防止する。
ドレイン電極２８は、第２の面から突出したＴｉＷ／Ａｌ積層膜３２の先端部を覆うように形成されている。
これにより、貫通電極１６は、導電体３１（ＴｉＷ／Ａｌ積層膜３２およびＮｉＡｕメッキ層３４）の一端１６ａが第１の面上に延在し、他端１６ｂがドレイン電極２８と電気的に接続される。
半導体基板１１の第２の面に形成されたドレイン電極２８は、貫通電極１６を介して半導体基板１１の第１の面側に引き出される。一端１６ａはドレイン電極２８へのコンタクトパッドとなる。
半導体基板１１の第１の面側から、一端１６ａと、ソース電極２６と、引き出されたゲート電極２４にプローブをコンタクトさせることにより、ウェーハサイズで半導体素子１２の特性試験を行うことが可能である。
次に、半導体装置１０の製造方法について説明する。図３乃至図７は、半導体装置１０の貫通電極１６の製造工程を順に示す断面図である。
図３（ａ）に示すように、最初の厚さが、例えば８００μｍのＮ−半導体基板１１の外周に沿ってリング状の開口を有するマスク材４０を形成する。具体的には、マスク材４０は、例えばＣＶＤ法によりシリコン酸化膜を形成し、そのシリコン酸化膜をフォトリソグラフィ法によりパターニングして形成する。
次に、マスク材４０を用いてフッ素系ガスを用いたＲＩＥ（Reactive Ion Etching）法により、リング状のトレンチ（凹部）４１を形成する。トレンチ４１は、例えば幅１００μｍ、深さは５０μｍ程度である。
次に、マスク材４０を、例えばウエットエッチングにより除去した後、図３（ｂ）に示すように、トレンチ４１の内面および半導体基板１１の第１の面上にコンフォーマルに絶縁膜３０、例えばＣＶＤ法による厚さ２００ｎｍ程度のシリコン酸化膜を形成する。
次に、図４（ａ）に示すように、トレンチ４１の内面の絶縁膜３０および半導体基板１１の第１の面の絶縁膜３０上にコンフォーマルにＴｉＷ／Ａｌ積層膜３２を形成する。具体的には、例えばスパッタリング法によりＴｉＷ膜を形成し、その上にスパッタリング法によりＡｌ膜を形成する。
ちなみに、半導体素子１２を形成するための工程は、レイン電極２８を形成する工程を除いて図３（ｂ）に示す工程と図４（ａ）に示す工程の間に実施される。従って、ＴｉＷ／Ａｌ積層膜３２は、ソース電極２６および引き出されたゲート電極上にも同時に形成される。
次に、図４（ｂ）に示すように、半導体基板１１のエッジのＴｉＷ／Ａｌ積層膜３２をウエット除去した後、リング状のトレンチ４１より内側の第１の面を覆うようにパッシベーション膜３３として、例えばポリイミド膜を形成する。
パッシベーション膜３３は、半導体装置１２のソース電極２６および引き出されたゲート電極を露出するように形成される。
次に、図５（ａ）に示すように、電界メッキ法によりトレンチ４１を埋め込むようにＮｉＡｕメッキ層３４を形成する。ＮｉＡｕメッキ層３４は、トレンチ４１より外側の第１の面上にも形成される。
ＮｉＡｕメッキ層３４は、ソース電極２６および引き出されたゲート電極上にも同時に形成される。その結果、導電体３１はパッド２９と同時に形成される。
次に、図５（ｂ）に示すように、半導体基板１１の第１の面側に仮止材４２を介して支持材４３を貼り付ける。支持材４３上に粘着性のテープ４４を貼り付ける。仮止材４２は接着剤で、例えばワックスである。支持材４３は、例えばダミーウェーハ、ガラス板またはプラスチック板などである。
次に、図６（ａ）に示すように、テープ４４を介して半導体基板１１をグラインダのステージに固着し、第２の面側から半導体基板１１をトレンチ４１の底部の近傍まで研削した後、ウエットエッチングによりトレンチ４１の底部が第２の面から突出するまで薄くする。
次に、例えばＣＭＰ（Chemical Mechanical Polishing）法により突出部の絶縁膜３０を除去し、ＴｉＷＡｌ積層膜３２を突出させる。これにより、厚さ５０μｍに薄化され、支持材４３で補強された半導体基板１１が得られる。
次に、図６（ｂ）に示すように、半導体基板１１の第２の面に、例えばスパッタ法によりドレイン電極２８を形成する。これにより、一端１６ａが第１の面上に延在し、他端がドレイン電極２８と電気的に接続された貫通電極１６が形成される。
上述した貫通電極１６の製造工程では、ＴｉＷ／Ａｌ積層膜３２の形成、パッシベーション膜３３の形成、ＮｉＡｕメッキ層３４の形成は、半導体素子１２の製造工程と共通であり、同時に形成することができる。新たに必要な工程は、トレンチ４１の形成、絶縁膜３０の形成工程だけで済ませることが可能である。
次に、図７（ａ）に示すように、ダイシングリング４５にダイシングシート４６を等方的に拡張して取り付けた後、ダイシングシート４６に半導体基板１１の第２の面側を貼り付ける。
次に、図７（ｂ）に示すように、支持材４３、仮止材４２を除去することにより、半導体基板１１をダイシングシート４６に転写する。５０μｍと薄い半導体基板１１は、機械的に強度が補強され、ハンドリングが容易になる。
ダイシングリング４５をテスターに取り付けることにより、第１の面側から半導体素子１２の特性試験を行うことが可能になる。テスターへの着脱作業中に半導体基板１１が破損する恐れはなくなる。
図８は、半導体素子１２の特性を測定する方法を説明するための図である。図８に示すように、半導体素子１２のドレイン電極２８、ソース電極２６およびゲート電極２４は、プローブ５１、５２、５３を介してテスターに電気的に接続されている。
具体的には、テスター５０のプローブ５１は、ドレイン電極２８を引き出す貫通電極の一端１６ａにコンタクトしている。プローブ５２は、ソース電極２６にコンタクトしている。プローブ５３は、第１の面上に引き出されたゲート電極２４にコンタクトしている。これにより、貫通電極１６を経由して半導体素子１２に通電可能な電流路が形成される。
テスター５０は、プローブ５１、５２の間にドレインソース間電圧Ｖｄｓを印加し、プローブ５２、５３の間にゲートソース間電圧Ｖｇｓを印加する。ゲートソース間電圧Ｖｇｓに応じてゲート電極２４直下のチャネルに電流Ｉｍが流れ、半導体素子１２の特性が測定される。
プローブ５１が貫通電極の一端１６ａにコンタクトする位置はリングのどの位置でもよい。電流Ｉｍは、貫通電極１６とドレイン拡散層２７の間で放射状に流れるためである。
以上説明したように、本実施例の半導体装置１０は、半導体基板１１のダイシングライン１４、１５で囲まれた矩形状格子に半導体素子１２が形成され、半導体基板１１の外周に沿ってリング状の貫通電極１６が形成されている。
その結果、ドレイン電極２８の導通を第１の面側から取り出すことができる。従って、表面側から特性試験が行える縦型の半導体装置およびその製造方法が得られる。
貫通電極１６の製造工程の多くは、半導体素子１２の製造工程と共通であり、同時に形成することができる。貫通電極１６の製造に新たに追加される工程を抑えることができる。
貫通電極１６は、ダイシングライン１４、１５で囲まれていない領域に共通の電極として形成されるので、個々の半導体素子領域内に貫通電極を設ける場合に比べてチップサイズの増大を防止することができる。その結果、チップの理論グロスは低下しない。
ここでは、半導体素子１２がトレンチゲートＭＯＳトランジスタの場合について説明したが、その他の縦型半導体素子、例えばプレーナゲート縦型ＭＯＳトランジスタ、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、縦型ダイオードなどでも同様である。
貫通電極１６が閉じたリング状である場合について説明したが、分割されたリング状であっても構わない。図９は分割されたリング状の貫通電極を有する半導体装置を示す平面図である。
図９に示すように、半導体装置６０では、貫通電極６１は半導体基板１１の外周に沿ってリング状に形成されるとともに、破線で囲まれた領域６１ａ、６１ｂ、６１ｃ、６１ｄで４つに分割されている。
貫通電極が閉じたリング状である場合、トレンチ４１により半導体基板１１の外周部は半導体基板１１の中央部から分離している。半導体基板１１の外周部と半導体基板１１の中央部は、トレンチ４１を埋め込むように形成されたＮｉＡｕメッキ層３４を介して接続されているにすぎない。その結果、半導体基板１１の外周部の機械的強度が低下する。
一方、貫通電極が分割されたリング状である場合、半導体基板１１の外周部と半導体基板１１の中央部は、破線で囲まれた領域６１ａ、６１ｂ、６１ｃ、６１ｄで連続しているので、半導体基板１１の外周部の機械的強度の低下を防止することかできる利点がある。なお、分割する箇所、分割する長さ等は、任意であり適宜定めることができるが、できるだけ均等にすることが望ましい。
更に、破線で囲まれた領域６１ａ、６１ｂ、６１ｃ、６１ｄに配線を形成し、分割された貫通電極６１同士を電気的に接続してもよい。これによれば、半導体基板１１の外周部の機械的強度を維持しながら、図１に示す閉じたリング状の貫通電極１６と略等しい電気的特性を得ることができる。
また、貫通電極は、半導体基板１１のダイシングライン１４、１５で囲まれていない領域に分散して形成することもできる。図１０は分散して形成された貫通電極を有する半導体装置を示す平面図である。
図１０に示すように、半導体装置７０では、貫通電極７１は半導体基板１１のダイシングライン１４、１５で囲まれていない領域であって、ダイシングライン１４、１５に重ならないように分散して形成されている。
貫通電極がリング状である場合、ダイシングライン１４、１５に沿って半導体基板１１をダイシングする際、貫通電極もダイシングされてしまう。その結果、ブレードの目詰まりが生じ、ダイシング品質が低下する。
一方、貫通電極がダイシングライン１４、１５で囲まれていない領域であって、ダイシングライン１４、１５に重ならないように分散して形成されている場合、貫通電極はダイシングされることはない。その結果、ブレードの目詰まりによるダイシング品質の低下を防止することができる利点がある。
なお、貫通電極７１は図１および図９に示す貫通電極１６、６１のリングの幅より太くしておくことが望ましい。貫通電極７１の導通抵抗を貫通電極１６、６１の導通抵抗に近づけるためである。
絶縁膜３０をＣＶＤ法により形成する場合について説明したが、熱酸化法により形成することもできる。その場合、半導体素子１２の製造工程、例えば素子分離のためのフィールド酸化膜形成工程と共通となり、絶縁膜３０はフィールド酸化膜と同時に形成することができる。貫通電極１６の形成に必要な新たな工程を削減することができる利点がある。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
本発明は、以下の付記に記載されているような構成が考えられる。
（付記１） 前記導電体は、前記絶縁膜上に形成されたバリアメタル層と、前記バリアメタル層上に形成されたシード層と、前記シード層上に形成されたメッキ層からなる積層導電体である請求項４に記載の半導体装置。
（付記２） 前記導電体の形成は、前記半導体素子の前記第１電極上に設けられるパッドの形成と同時におこなう請求項４に記載の半導体装置の製造方法。
（付記３）
前記絶縁膜の形成は、前記半導体素子のフィールド酸化膜の形成と同時におこなう請求項４に記載の半導体装置の製造方法。
１０、６０、７０ 半導体装置
１１ 半導体基板
１２ 半導体素子
１３ ノッチ
１４、１５ ダイシングライン
１６、６１、７１ 貫通電極
２１ Ｐ＋ベース層
２２ Ｎ＋拡散層
２３ ゲート絶縁膜
２４ ゲート電極
２５ 絶縁膜
２６ ソース電極（第１電極）
２７ Ｎ＋拡散層
２８ ドレイン電極（第２電極）
２９ パッド
３０ 絶縁膜
３１ 導電体
３２ ＴｉＷ／Ａｌ積層膜
３３ パッシベーション膜
３４ ＮｉＡｕメッキ層
４０ マスク材
４１ トレンチ（凹部）
４２ 仮止材
４３ 支持材
４４ テープ
４５ ダイシングリング
４６ ダイシングシート
５０ テスター
５１、５２、５３ プローブ

Claims (4)

  1. 第１の面と、前記第１の面に対向する第２の面を有する半導体基板と、
    前記半導体基板のダイシングラインで囲まれた矩形状格子に形成されるとともに、前記第１の面に形成された第１電極と、前記第２の面に形成された第２電極とを有し、前記第１電極と前記第２電極の間に電流が流れる半導体素子と、
    前記半導体基板の前記ダイシングラインで囲まれていない領域であって、前記半導体基板の外周に沿ってリング状に形成されるとともに、一端が前記第１の面上に延在し、他端が前記第２電極と電気的に接続された貫通電極と、
    を具備することを特徴とする半導体装置。
  2. 前記貫通電極は、前記ダイシングラインで囲まれていない領域に分散して形成されていることを特徴とする請求項１に記載の半導体装置。
  3. 第１の面と前記第１の面に対向する第２の面を有する半導体基板のダイシングラインで囲まれた矩形状格子に、前記第１の面と前記第２の面の間に電流が流れる半導体素子を形成する工程と、
    前記半導体基板の前記ダイシングラインで囲まれていない領域であって、前記第１の面に前記半導体基板の外周に沿ってリング状に凹部を形成する工程と、
    前記凹部の内面および前記半導体基板の第１の面に、絶縁膜を形成する工程と、
    前記絶縁膜を介して、前記凹部を埋め込むとともに前記半導体基板の第１の面に導電体を形成する工程と、
    前記半導体基板の前記第２の面側から前記導電体が露出するまで前記半導体基板を除去する工程と、
    前記導電体が露出した前記半導体基板の前記第２の面に、前記導電体および前記半導体素子を電気的に接続する電極を形成する工程と、
    を具備することを特徴とする半導体装置の製造方法。
  4. 前記導電体の形成は、前記半導体素子の形成と同時におこなうことを特徴とする請求項３に記載の半導体装置の製造方法。
JP2011009528A 2011-01-20 2011-01-20 半導体装置およびその製造方法 Expired - Fee Related JP5584146B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011009528A JP5584146B2 (ja) 2011-01-20 2011-01-20 半導体装置およびその製造方法
US13/228,293 US9000495B2 (en) 2011-01-20 2011-09-08 Semiconductor apparatus having penetration electrode and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011009528A JP5584146B2 (ja) 2011-01-20 2011-01-20 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2012151323A JP2012151323A (ja) 2012-08-09
JP5584146B2 true JP5584146B2 (ja) 2014-09-03

Family

ID=46543578

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011009528A Expired - Fee Related JP5584146B2 (ja) 2011-01-20 2011-01-20 半導体装置およびその製造方法

Country Status (2)

Country Link
US (1) US9000495B2 (ja)
JP (1) JP5584146B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150371956A1 (en) * 2014-06-19 2015-12-24 Globalfoundries Inc. Crackstops for bulk semiconductor wafers
CN104198079A (zh) * 2014-07-30 2014-12-10 肇庆爱晟电子科技有限公司 一种高精度高可靠快速响应热敏芯片及其制作方法
WO2016147529A1 (ja) * 2015-03-16 2016-09-22 富士電機株式会社 半導体装置の製造方法
US9899260B2 (en) * 2016-01-21 2018-02-20 Micron Technology, Inc. Method for fabricating a semiconductor device
JP6507308B2 (ja) * 2016-03-16 2019-04-24 株式会社日立製作所 半導体装置の製造方法
CN107980171B (zh) * 2016-12-23 2022-06-24 苏州能讯高能半导体有限公司 半导体芯片、半导体晶圆及半导体晶圆的制造方法
US11119137B2 (en) * 2020-01-08 2021-09-14 Texas Instruments Incorporated Electrical test structure and method for monitoring deep trench impedance to substrate
CN114982078B (zh) * 2020-01-13 2023-04-28 新唐科技日本株式会社 半导体装置
WO2022074952A1 (ja) * 2020-10-05 2022-04-14 三菱電機株式会社 半導体試験装置および半導体試験方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56124240A (en) * 1980-03-04 1981-09-29 Chiyou Lsi Gijutsu Kenkyu Kumiai Semiconductor integrated circuit device
US5162258A (en) * 1988-10-17 1992-11-10 Lemnios Zachary J Three metal personalization of application specific monolithic microwave integrated circuit
TW511401B (en) * 2000-09-04 2002-11-21 Sanyo Electric Co Method for manufacturing circuit device
JP2002176142A (ja) * 2000-12-07 2002-06-21 Sanyo Electric Co Ltd 半導体装置の製造方法
US6534853B2 (en) * 2001-06-05 2003-03-18 Chipmos Technologies Inc. Semiconductor wafer designed to avoid probed marks while testing
JP2003092375A (ja) 2001-09-19 2003-03-28 Matsushita Electric Ind Co Ltd 半導体装置、その製造方法およびその検査方法
JP3895987B2 (ja) * 2001-12-27 2007-03-22 株式会社東芝 半導体装置およびその製造方法
US6908784B1 (en) * 2002-03-06 2005-06-21 Micron Technology, Inc. Method for fabricating encapsulated semiconductor components
JP4601910B2 (ja) * 2003-03-28 2010-12-22 パナソニック株式会社 半導体集積回路装置及び半導体集積回路装置の製造方法
US7755095B2 (en) * 2003-12-24 2010-07-13 Panasonic Corporation Semiconductor light emitting device, lighting module, lighting apparatus, display element, and manufacturing method for semiconductor light emitting device
US7488647B1 (en) * 2005-08-11 2009-02-10 National Semiconductor Corporation System and method for providing a poly cap and a no field oxide area to prevent formation of a vertical bird's beak structure in the manufacture of a semiconductor device
JP2008103421A (ja) * 2006-10-17 2008-05-01 Tokyo Electron Ltd 半導体装置，半導体装置の製造方法及び検査方法
KR100843213B1 (ko) * 2006-12-05 2008-07-02 삼성전자주식회사 메모리 칩과 프로세서 칩이 스크라이브 영역에 배열된관통전극을 통해 연결된 다중 입출력 반도체 칩 패키지 및그 제조방법
JP2008171924A (ja) 2007-01-10 2008-07-24 Sharp Corp 半導体ウェハ、テスト装置、半導体ウェハのテスト方法
US7790576B2 (en) * 2007-11-29 2010-09-07 Stats Chippac, Ltd. Semiconductor device and method of forming through hole vias in die extension region around periphery of die
US8030780B2 (en) * 2008-10-16 2011-10-04 Micron Technology, Inc. Semiconductor substrates with unitary vias and via terminals, and associated systems and methods
US8501587B2 (en) * 2009-01-13 2013-08-06 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked integrated chips and methods of fabrication thereof
JP2011086709A (ja) * 2009-10-14 2011-04-28 Toshiba Corp 固体撮像装置及びその製造方法
US9012253B2 (en) * 2009-12-16 2015-04-21 Micron Technology, Inc. Gallium nitride wafer substrate for solid state lighting devices, and associated systems and methods
US8222139B2 (en) * 2010-03-30 2012-07-17 Taiwan Semiconductor Manufacturing Company, Ltd. Chemical mechanical polishing (CMP) processing of through-silicon via (TSV) and contact plug simultaneously
US8421073B2 (en) * 2010-10-26 2013-04-16 Taiwan Semiconductor Manufacturing Company, Ltd. Test structures for through silicon vias (TSVs) of three dimensional integrated circuit (3DIC)
KR101201860B1 (ko) * 2010-10-29 2012-11-15 에스케이하이닉스 주식회사 반도체 장치와 그 테스트 방법 및 제조방법
US8367553B2 (en) * 2010-12-07 2013-02-05 United Microelectronics Corp. Method for manufacturing through-silicon via

Also Published As

Publication number Publication date
JP2012151323A (ja) 2012-08-09
US20120187544A1 (en) 2012-07-26
US9000495B2 (en) 2015-04-07

Similar Documents

Publication Publication Date Title
JP5584146B2 (ja) 半導体装置およびその製造方法
TWI459469B (zh) 用於將基板分割成個別裝置之方法和結構
JP6274968B2 (ja) 半導体装置
JP6304445B2 (ja) 半導体装置の製造方法
KR101920715B1 (ko) 고 전자 이동도 트랜지스터 및 그 제조방법
JP5560538B2 (ja) 半導体装置の製造方法
TWI685971B (zh) 半導體裝置及其製造方法
US10074566B2 (en) Semiconductor device and methods for forming a plurality of semiconductor devices
US20230019769A1 (en) SEMICONDUCTOR DEVICE WITH SiC SEMICONDUCTOR LAYER AND RAISED PORTION GROUP
WO2014073127A1 (ja) 半導体装置及びその製造方法
US20170213766A1 (en) Semiconductor device and manufacturing method of the same
US20200273971A1 (en) Insulated-gate semiconductor device and method of manufacturing the same
WO2012160868A1 (ja) 半導体装置
US20190097002A1 (en) Semiconductor device and manufacturing method thereof
JP6600017B2 (ja) 半導体装置
CN104662667A (zh) 半导体装置
JP7090530B2 (ja) 半導体装置およびその製造方法
US20170154988A1 (en) Semiconductor device and method of making a semiconductor device
JP2019009258A (ja) 半導体装置及びその製造方法
JP6560147B2 (ja) 半導体装置の製造方法
JP2017050331A (ja) 半導体装置および半導体装置の製造方法
US10872813B2 (en) Method of manufacturing semiconductor device
US9224845B1 (en) Silicon carbide static induction transistor and process for making a silicon carbide static induction transistor
KR20190121256A (ko) 반도체 웨이퍼, 반도체 칩 및 반도체 웨이퍼 제조 방법
US20240194745A1 (en) Semiconductor device having a shielding layer and a method of fabricating the semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130301

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130306

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140328

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140411

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140530

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140620

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140717

LAPS Cancellation because of no payment of annual fees