JP2003092375A - 半導体装置、その製造方法およびその検査方法 - Google Patents
半導体装置、その製造方法およびその検査方法Info
- Publication number
- JP2003092375A JP2003092375A JP2001285258A JP2001285258A JP2003092375A JP 2003092375 A JP2003092375 A JP 2003092375A JP 2001285258 A JP2001285258 A JP 2001285258A JP 2001285258 A JP2001285258 A JP 2001285258A JP 2003092375 A JP2003092375 A JP 2003092375A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- semiconductor device
- substrate
- bonding pad
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 実装面積を増大することなく、多数の半導体
装置を搭載することのできる、実装構造を提供する。高
機能で実装面積が小さく小型の半導体装置を提供する。
容易に接触状態などを検査することのできる半導体装置
の検査方法を提供する。 【解決手段】 素子領域の形成された半導体チップの一
主表面と、少なくとも他の一表面とにボンディングパッ
ドを具備し、ほぼ半導体チップの外周縁とパッケージの
外周縁が一致するように形成されたことを特徴とする。
これにより、実装基板上以外の部分での外部接続が可能
となり、実装に自由度を広げることが出来る。また、実
装基板上に隙間なく実装されたとしても、主表面以外の
他の面にボンディングパッドが形成されているため、こ
のボンディングパッドと、実装基板上の回路パターンと
の導通状態を検査することにより、容易に実装基板と半
導体装置との接続状況を検査することが可能となる。
装置を搭載することのできる、実装構造を提供する。高
機能で実装面積が小さく小型の半導体装置を提供する。
容易に接触状態などを検査することのできる半導体装置
の検査方法を提供する。 【解決手段】 素子領域の形成された半導体チップの一
主表面と、少なくとも他の一表面とにボンディングパッ
ドを具備し、ほぼ半導体チップの外周縁とパッケージの
外周縁が一致するように形成されたことを特徴とする。
これにより、実装基板上以外の部分での外部接続が可能
となり、実装に自由度を広げることが出来る。また、実
装基板上に隙間なく実装されたとしても、主表面以外の
他の面にボンディングパッドが形成されているため、こ
のボンディングパッドと、実装基板上の回路パターンと
の導通状態を検査することにより、容易に実装基板と半
導体装置との接続状況を検査することが可能となる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置、その
製造方法および検査方法に関するものである。
製造方法および検査方法に関するものである。
【０００２】
【従来の技術】近年、加工技術の発展により、半導体装
置の小型化が進んでおり、特にチップサイズパッケージ
（ＣＳＰ）は実装基板に占める実装面積が小さく、体積
も小さいため、携帯端末等の電子機器への採用が増えて
いる。従来の半導体装置を図２１を用いて説明する。Ｃ
ＳＰタイプの半導体装置は、その一例を図２１に示すよ
うに、半導体チップ１８０１を、この半導体チップと同
サイズとなるように樹脂封止し、チップサイズパッケー
ジ１８０２を構成するとともに、さらに表面に、格子状
に半田ボールなどからなるバンプを配設し、ＣＳＰ端子
１８０３としたもので、このＣＳＰ端子を介して、所望
の回路パターン（図示せず）の形成された実装基板１８
０４に実装せしめられるものである。
置の小型化が進んでおり、特にチップサイズパッケージ
（ＣＳＰ）は実装基板に占める実装面積が小さく、体積
も小さいため、携帯端末等の電子機器への採用が増えて
いる。従来の半導体装置を図２１を用いて説明する。Ｃ
ＳＰタイプの半導体装置は、その一例を図２１に示すよ
うに、半導体チップ１８０１を、この半導体チップと同
サイズとなるように樹脂封止し、チップサイズパッケー
ジ１８０２を構成するとともに、さらに表面に、格子状
に半田ボールなどからなるバンプを配設し、ＣＳＰ端子
１８０３としたもので、このＣＳＰ端子を介して、所望
の回路パターン（図示せず）の形成された実装基板１８
０４に実装せしめられるものである。
【０００３】ここでは、半導体チップ１８０１は、ＣＳ
Ｐパッケージ１８０２の上に裏向きに（フェイスダウン
で）配置されており、バンプ構造になっている。半導体
チップ１８０１は外部接続端子１８０３を有するリード
フレームあるいはフィルムキャリアにボンディングパッ
ドを介して接続されており、外部接続端子を残してチッ
プサイズパッケージ１８０２内に封止されている。半導
体チップ１８０１はチップサイズパッケージ１８０２内
に樹脂等の接着剤により封止されるかまたは、半導体チ
ップ１８０１とチップサイズパッケージ１８０２とが隙
間の無い状態で表面が接触している。
Ｐパッケージ１８０２の上に裏向きに（フェイスダウン
で）配置されており、バンプ構造になっている。半導体
チップ１８０１は外部接続端子１８０３を有するリード
フレームあるいはフィルムキャリアにボンディングパッ
ドを介して接続されており、外部接続端子を残してチッ
プサイズパッケージ１８０２内に封止されている。半導
体チップ１８０１はチップサイズパッケージ１８０２内
に樹脂等の接着剤により封止されるかまたは、半導体チ
ップ１８０１とチップサイズパッケージ１８０２とが隙
間の無い状態で表面が接触している。
【０００４】さらにまた、プリント基板などの実装基板
１８０４への実装に際しても、チップサイズパッケージ
の下面で半田等の導電性金属、あるいは導電性ペースト
等により隙間の無い状態で実装基板１８０４上の回路パ
ターン（図示せず）に接触している。
１８０４への実装に際しても、チップサイズパッケージ
の下面で半田等の導電性金属、あるいは導電性ペースト
等により隙間の無い状態で実装基板１８０４上の回路パ
ターン（図示せず）に接触している。
【０００５】
【発明が解決しようとする課題】チップサイズパッケー
ジを使用した半導体装置では、実装基板との接合面に隙
間がなく、外部から観察できないので、基板との接触状
況がわからず、接触不良を発見することが出来ないとい
う問題があった。
ジを使用した半導体装置では、実装基板との接合面に隙
間がなく、外部から観察できないので、基板との接触状
況がわからず、接触不良を発見することが出来ないとい
う問題があった。
【０００６】また、このようなチップサイズパッケージ
を用いた半導体装置で、実装面積を低減しても、この上
には電子部品を搭載することができず、並置しなければ
ならないため、他の電子部品を取り付ける際には実装基
板の面積が増加するという問題もある。
を用いた半導体装置で、実装面積を低減しても、この上
には電子部品を搭載することができず、並置しなければ
ならないため、他の電子部品を取り付ける際には実装基
板の面積が増加するという問題もある。
【０００７】また、端子が外部に露出していないため、
半導体装置および実装基板の動作確認や解析が困難であ
る。
半導体装置および実装基板の動作確認や解析が困難であ
る。
【０００８】本発明は前記実情に鑑みてなされたもの
で、実装面積を増大することなく、電子部品を追加配置
したり、他回路素子との接続を容易にすることのできる
半導体装置を提供することをことを目的とする。
で、実装面積を増大することなく、電子部品を追加配置
したり、他回路素子との接続を容易にすることのできる
半導体装置を提供することをことを目的とする。
【０００９】さらにまた、実装面積を増大することな
く、多数の半導体装置を搭載することのできる、実装構
造を提供することを目的とする。また、高機能で実装面
積が小さく小型の半導体装置を提供することを目的とす
る。
く、多数の半導体装置を搭載することのできる、実装構
造を提供することを目的とする。また、高機能で実装面
積が小さく小型の半導体装置を提供することを目的とす
る。
【００１０】加えて、容易に接触状態などを検査するこ
とのできる半導体装置の検査方法を提供することを目的
とする。
とのできる半導体装置の検査方法を提供することを目的
とする。
【００１１】
【課題を解決するための手段】そこで本発明の第１で
は、素子領域の形成された半導体チップの一主表面と、
少なくとも他の一表面とにボンディングパッドを具備
し、ほぼ半導体チップの外周縁とパッケージの外周縁が
一致するように形成されたことを特徴とする
は、素子領域の形成された半導体チップの一主表面と、
少なくとも他の一表面とにボンディングパッドを具備
し、ほぼ半導体チップの外周縁とパッケージの外周縁が
一致するように形成されたことを特徴とする
【００１２】かかる構成によれば、実装基板上以外の部
分での外部接続が可能となり、実装に自由度を広げるこ
とが出来る。また、実装基板上に隙間なく実装されたと
しても、主表面以外の他の面にボンディングパッドが形
成されているため、このボンディングパッドと、実装基
板上の回路パターンとの導通状態を検査することによ
り、容易に実装基板と半導体装置との接続状況を検査す
ることが可能となる。
分での外部接続が可能となり、実装に自由度を広げるこ
とが出来る。また、実装基板上に隙間なく実装されたと
しても、主表面以外の他の面にボンディングパッドが形
成されているため、このボンディングパッドと、実装基
板上の回路パターンとの導通状態を検査することによ
り、容易に実装基板と半導体装置との接続状況を検査す
ることが可能となる。
【００１３】本発明の第2では、前記半導体チップは、
素子領域の形成された主表面と、前記主表面に相対向す
る裏面側に前記パッケージから露呈するボンディングパ
ッドを具備し、さらに前記ボンディングパッドに接続せ
しめられた回路素子を具備してなることを特徴とする。
かかる構成によれば、上記効果に加え、実装面積を増大
することなく、回路素子を搭載することが可能となる。
素子領域の形成された主表面と、前記主表面に相対向す
る裏面側に前記パッケージから露呈するボンディングパ
ッドを具備し、さらに前記ボンディングパッドに接続せ
しめられた回路素子を具備してなることを特徴とする。
かかる構成によれば、上記効果に加え、実装面積を増大
することなく、回路素子を搭載することが可能となる。
【００１４】本発明の第3では、素子領域の形成された
一主表面と、前記主表面に相対向する裏面側とにそれぞ
れボンディングパッドを具備してなる少なくとも2つの
半導体チップが積層せしめられ、前記ボンディングパッ
ド同士がバンプを介して直接接続され、ほぼ半導体チッ
プの外周縁とパッケージの外周縁が一致するように一体
的に樹脂封止せしめられてなることを特徴とする。かか
る構成によれば、2つの半導体チップを積層して、一体
化することが可能となり、小型で、かつ接続のための配
線長も小さいため接触抵抗も小さく、信頼性の高い半導
体装置を提供することが可能となる。
一主表面と、前記主表面に相対向する裏面側とにそれぞ
れボンディングパッドを具備してなる少なくとも2つの
半導体チップが積層せしめられ、前記ボンディングパッ
ド同士がバンプを介して直接接続され、ほぼ半導体チッ
プの外周縁とパッケージの外周縁が一致するように一体
的に樹脂封止せしめられてなることを特徴とする。かか
る構成によれば、2つの半導体チップを積層して、一体
化することが可能となり、小型で、かつ接続のための配
線長も小さいため接触抵抗も小さく、信頼性の高い半導
体装置を提供することが可能となる。
【００１５】本発明の第4では、前記半導体チップは、
チップ外周面に相当する側面に形成されたボンディング
パッドを具備してなることを特徴とする。
チップ外周面に相当する側面に形成されたボンディング
パッドを具備してなることを特徴とする。
【００１６】かかる構成によれば、他の電子部品との接
続や、検査が容易となる。
続や、検査が容易となる。
【００１７】本発明の第5では、請求項２または３記載
のいずれかの構造を有する半導体装置において、前記半
導体チップ裏面側のボンディングパッドは、前記半導体
チップ内に形成された素子領域にコンタクトするように
形成されたコンタクトホールに接続されていることを特
徴とする。
のいずれかの構造を有する半導体装置において、前記半
導体チップ裏面側のボンディングパッドは、前記半導体
チップ内に形成された素子領域にコンタクトするように
形成されたコンタクトホールに接続されていることを特
徴とする。
【００１８】かかる構成によれば、素子領域にコンタク
トするようにボンディングパッドを形成しているため、
基板を貫通するスルーホールを形成することなく、コン
タクトを形成することができるため、素子面積を増大す
ることなく形成することが可能となる。
トするようにボンディングパッドを形成しているため、
基板を貫通するスルーホールを形成することなく、コン
タクトを形成することができるため、素子面積を増大す
ることなく形成することが可能となる。
【００１９】本発明の第６では、請求項４記載の構造を
有する半導体装置において、前記ボンディングパッド
は、ダイシングラインを含むように形成されたトレンチ
内に充填された導電性膜上に形成されている。
有する半導体装置において、前記ボンディングパッド
は、ダイシングラインを含むように形成されたトレンチ
内に充填された導電性膜上に形成されている。
【００２０】かかる構成によれば、ダイシングラインに
トレンチを形成しておき、このトレンチの内壁に金属膜
などの導電性膜を形成しておくことにより、ダイシング
も容易となる上、パッケージ側壁がメタルシールされた
のと同じ状態を形成することができるため、上記第4に
よる効果に加え耐湿性の向上を図ることが可能となる。
トレンチを形成しておき、このトレンチの内壁に金属膜
などの導電性膜を形成しておくことにより、ダイシング
も容易となる上、パッケージ側壁がメタルシールされた
のと同じ状態を形成することができるため、上記第4に
よる効果に加え耐湿性の向上を図ることが可能となる。
【００２１】本発明の第7では、半導体基板内に所望の
素子領域を形成し、前記半導体基板の主表面および前記
主表面に対向する表面にそれぞれ前記素子領域にコンタ
クトする第1および第2のボンディングパッドを形成する
半導体素子基板形成工程と、前記半導体素子基板を、外
部接続端子を備えた配線部材に搭載し、少なくとも前記
第1または第2のボンディングパッドの一部が前記外部接
続端子形成面に相対向する側で露呈するように、樹脂封
止し、パッケージを形成する工程と、前記パッケージ
を、前記配線部材とともに、切断分離し、個々の半導体
装置に分離するダイシング工程とを含むことを特徴とす
る。
素子領域を形成し、前記半導体基板の主表面および前記
主表面に対向する表面にそれぞれ前記素子領域にコンタ
クトする第1および第2のボンディングパッドを形成する
半導体素子基板形成工程と、前記半導体素子基板を、外
部接続端子を備えた配線部材に搭載し、少なくとも前記
第1または第2のボンディングパッドの一部が前記外部接
続端子形成面に相対向する側で露呈するように、樹脂封
止し、パッケージを形成する工程と、前記パッケージ
を、前記配線部材とともに、切断分離し、個々の半導体
装置に分離するダイシング工程とを含むことを特徴とす
る。
【００２２】かかる構成によれば、通常のＣＳＰ工程を
用いて、少なくとも前記第1または第2のボンディングパ
ッドの一部が前記外部接続端子形成面に相対向する側で
露呈するように、樹脂封止するのみで、容易に小型で実
装の容易な半導体装置を得ることが可能となる。
用いて、少なくとも前記第1または第2のボンディングパ
ッドの一部が前記外部接続端子形成面に相対向する側で
露呈するように、樹脂封止するのみで、容易に小型で実
装の容易な半導体装置を得ることが可能となる。
【００２３】本発明の第８では、前記半導体素子基板形
成工程は、前記素子領域の形成された面に相対向する面
から、前記素子領域にコンタクトするように高濃度不純
物拡散領域を形成する工程を含むことを特徴とする。
成工程は、前記素子領域の形成された面に相対向する面
から、前記素子領域にコンタクトするように高濃度不純
物拡散領域を形成する工程を含むことを特徴とする。
【００２４】かかる構成によれば、ボンディングパッド
を形成するためのコンタクトが、容易に形成できるた
め、面積を増大することなく形成することが可能とな
る。
を形成するためのコンタクトが、容易に形成できるた
め、面積を増大することなく形成することが可能とな
る。
【００２５】本発明の第9では、前記半導体素子基板形
成工程は、相対向する2面から先端で接続されるよう
に、高濃度不純物拡散領域を形成し、前記素子領域にコ
ンタクトするように高濃度不純物拡散領域を形成する工
程を含むことを特徴とする。
成工程は、相対向する2面から先端で接続されるよう
に、高濃度不純物拡散領域を形成し、前記素子領域にコ
ンタクトするように高濃度不純物拡散領域を形成する工
程を含むことを特徴とする。
【００２６】かかる構成によれば、ボンディングパッド
を形成するためのコンタクトが、両面からの形成によ
り、容易に形成できるため、面積を増大することなく形
成することが可能となる。
を形成するためのコンタクトが、両面からの形成によ
り、容易に形成できるため、面積を増大することなく形
成することが可能となる。
【００２７】本発明の第１０では、前記半導体素子基板
形成工程は、各半導体装置となる領域に少なくとも一つ
のスルーホールを形成し、前記スルーホールを介して基
板の両面を電気的に接続する工程を含むことを特徴とす
る。
形成工程は、各半導体装置となる領域に少なくとも一つ
のスルーホールを形成し、前記スルーホールを介して基
板の両面を電気的に接続する工程を含むことを特徴とす
る。
【００２８】かかる構成によれば、レーザ加工あるいは
エッチング加工により、スルーホールを形成し、このス
ルーホール内を導電化することにより、両面でのコンタ
クトが容易に形成可能である。
エッチング加工により、スルーホールを形成し、このス
ルーホール内を導電化することにより、両面でのコンタ
クトが容易に形成可能である。
【００２９】本発明の第１１では、半導体基板内に所望
の素子領域を形成し、前記半導体基板の主表面に第1の
ボンディングパッドを形成するとともに、前記主表面に
対向する表面から所望の深さに到達するようにコンタク
ト用高濃度不純物拡散領域を形成し、半導体素子基板を
形成する工程と、前記半導体素子基板を、前記第1のボ
ンディングパッドを介して外部接続端子を備えた配線部
材に搭載し、樹脂封止し、パッケージを形成する工程
と、前記半導体素子基板を裏面側から前記コンタクト用
高濃度不純物拡散領域が露呈するまで肉薄化する工程
と、前記コンタクト用高濃度不純物拡散領域に第2のボ
ンディングパッドを形成する工程と、前記パッケージ
を、前記配線部材とともに、切断分離し、個々の半導体
装置に分離するダイシング工程とを含むことを特徴とす
る。
の素子領域を形成し、前記半導体基板の主表面に第1の
ボンディングパッドを形成するとともに、前記主表面に
対向する表面から所望の深さに到達するようにコンタク
ト用高濃度不純物拡散領域を形成し、半導体素子基板を
形成する工程と、前記半導体素子基板を、前記第1のボ
ンディングパッドを介して外部接続端子を備えた配線部
材に搭載し、樹脂封止し、パッケージを形成する工程
と、前記半導体素子基板を裏面側から前記コンタクト用
高濃度不純物拡散領域が露呈するまで肉薄化する工程
と、前記コンタクト用高濃度不純物拡散領域に第2のボ
ンディングパッドを形成する工程と、前記パッケージ
を、前記配線部材とともに、切断分離し、個々の半導体
装置に分離するダイシング工程とを含むことを特徴とす
る。
【００３０】かかる構成によれば、樹脂封止を行い、半
導体基板を封止樹脂および配線部材で固定した後、半導
体素子基板を裏面側から前記コンタクト用高濃度不純物
拡散領域が露呈するまで裏面から半導体素子基板を肉薄
化しているため、コンタクト用高濃度不純物拡散領域の
深さは浅くてもよい。従って、コンタクト用高濃度不純
物拡散領域に要する基板面積も少なくてすみ、容易に小
型でかつ信頼性の高い半導体装置を提供することが可能
となる。
導体基板を封止樹脂および配線部材で固定した後、半導
体素子基板を裏面側から前記コンタクト用高濃度不純物
拡散領域が露呈するまで裏面から半導体素子基板を肉薄
化しているため、コンタクト用高濃度不純物拡散領域の
深さは浅くてもよい。従って、コンタクト用高濃度不純
物拡散領域に要する基板面積も少なくてすみ、容易に小
型でかつ信頼性の高い半導体装置を提供することが可能
となる。
【００３１】本発明の第１２では、半導体基板のダイシ
ングラインを含む位置に所望の深さのトレンチを形成
し、前記半導体基板内に所望の素子領域を形成すると共
に、前記トレンチ内に導電層を充填し、半導体素子基板
を形成する工程と、前記半導体素子基板を、外部接続端
子を備えた配線部材に搭載し、樹脂封止し、パッケージ
を形成する工程と、前記パッケージを、前記配線部材と
ともに、切断面に前記導電層が露呈するように、前記ダ
イシングラインに沿って切断分離し、個々の半導体装置
に分離する切断工程とを含むことを特徴とする。
ングラインを含む位置に所望の深さのトレンチを形成
し、前記半導体基板内に所望の素子領域を形成すると共
に、前記トレンチ内に導電層を充填し、半導体素子基板
を形成する工程と、前記半導体素子基板を、外部接続端
子を備えた配線部材に搭載し、樹脂封止し、パッケージ
を形成する工程と、前記パッケージを、前記配線部材と
ともに、切断面に前記導電層が露呈するように、前記ダ
イシングラインに沿って切断分離し、個々の半導体装置
に分離する切断工程とを含むことを特徴とする。
【００３２】かかる構成によれば、トレンチをあらかじ
め形成するのみで、極めて容易に側面のコンタクト形成
が容易となり、また、切断面を金属膜などの導電性膜で
被覆しているため、切断面から基板の素子領域への水分
の侵入を抑制することができ、耐湿性が向上し、半導体
装置の更なる信頼性の向上を図ることが可能となる。
め形成するのみで、極めて容易に側面のコンタクト形成
が容易となり、また、切断面を金属膜などの導電性膜で
被覆しているため、切断面から基板の素子領域への水分
の侵入を抑制することができ、耐湿性が向上し、半導体
装置の更なる信頼性の向上を図ることが可能となる。
【００３３】本発明の第１３では、素子領域の形成され
た半導体チップの一主表面と、少なくとも他の一表面と
にボンディングパッドを具備し、ほぼ半導体チップの外
周縁とパッケージの外周縁が一致するように形成された
半導体装置を、テスト端子を備えた実装基板上に搭載す
る工程と、前記テスト端子と、前記他の一表面に露呈す
るボンディングパッドとにプローブを装着し、検査する
工程とを含むことを特徴とする。
た半導体チップの一主表面と、少なくとも他の一表面と
にボンディングパッドを具備し、ほぼ半導体チップの外
周縁とパッケージの外周縁が一致するように形成された
半導体装置を、テスト端子を備えた実装基板上に搭載す
る工程と、前記テスト端子と、前記他の一表面に露呈す
るボンディングパッドとにプローブを装着し、検査する
工程とを含むことを特徴とする。
【００３４】かかる構成によれば、実装基板上に隙間な
く半導体装置が実装されたとしても、主表面以外の他の
面にボンディングパッドが形成されているため、このボ
ンディングパッドと、実装基板上の回路パターンとの導
通状態を検査することにより、容易に実装基板と半導体
装置との接続状況を検査することが可能となる。
く半導体装置が実装されたとしても、主表面以外の他の
面にボンディングパッドが形成されているため、このボ
ンディングパッドと、実装基板上の回路パターンとの導
通状態を検査することにより、容易に実装基板と半導体
装置との接続状況を検査することが可能となる。
【００３５】このように本発明によれば、半導体チップ
に加工をしておくことにより、基板面積を増やすことな
く、チップサイズパッケージを用いた半導体装置と実装
基板との接触不良を発見することができる。また、この
上に電子部品を搭載したり、動作確認や解析を行うこと
も容易に可能となる。
に加工をしておくことにより、基板面積を増やすことな
く、チップサイズパッケージを用いた半導体装置と実装
基板との接触不良を発見することができる。また、この
上に電子部品を搭載したり、動作確認や解析を行うこと
も容易に可能となる。
【００３６】
【発明の実施の形態】（第１の実施の形態）以下、本発
明の第１の実施の形態について、説明する。この半導体
装置は、半導体チップ（半導体基板）１表面にボンディ
ングパッド３を具備する半導体素子において、エッチン
グ加工により形成したスルーホール２により半導体チッ
プ両面を電気的に接続するとともに半導体チップの裏側
にもボンディングパッド４を有する構造を特徴とし、半
導体チップの電気的接続の自由度を高めることができる
ものである。
明の第１の実施の形態について、説明する。この半導体
装置は、半導体チップ（半導体基板）１表面にボンディ
ングパッド３を具備する半導体素子において、エッチン
グ加工により形成したスルーホール２により半導体チッ
プ両面を電気的に接続するとともに半導体チップの裏側
にもボンディングパッド４を有する構造を特徴とし、半
導体チップの電気的接続の自由度を高めることができる
ものである。
【００３７】本発明の第１の実施の形態による半導体装
置は、図１（ａ）乃至（ｅ）に製造工程図、図２乃至４
にその断面図、上面斜視図、下面斜視図を示すように、
半導体チップ（半導体素子基板）１を貫通するようにエ
ッチング加工を行うとともに、導電性材料が埋め込まれ
たスルーホール２を介して裏面側にもボンディングパッ
ド４を形成したことを特徴とするチップサイズパッケー
ジ構造の半導体装置である。ここで半導体素子基板表面
には通常の方法で形成された回路素子１ｓが形成されて
いる。ここで、スルーホール２の内部に充填される導電
性材料は、例えばアルミやタングステン、銅などがあげ
られる。ただし、同程度の機能を有する他の金属や樹脂
を用いてもよい。図３は図２の半導体装置を封止しない
状態で半導体チップ上面から見たもので、中央に回路素
子１ｓを形成すると共にボンディングパッド３を形成し
た半導体チップ１が示されている。
置は、図１（ａ）乃至（ｅ）に製造工程図、図２乃至４
にその断面図、上面斜視図、下面斜視図を示すように、
半導体チップ（半導体素子基板）１を貫通するようにエ
ッチング加工を行うとともに、導電性材料が埋め込まれ
たスルーホール２を介して裏面側にもボンディングパッ
ド４を形成したことを特徴とするチップサイズパッケー
ジ構造の半導体装置である。ここで半導体素子基板表面
には通常の方法で形成された回路素子１ｓが形成されて
いる。ここで、スルーホール２の内部に充填される導電
性材料は、例えばアルミやタングステン、銅などがあげ
られる。ただし、同程度の機能を有する他の金属や樹脂
を用いてもよい。図３は図２の半導体装置を封止しない
状態で半導体チップ上面から見たもので、中央に回路素
子１ｓを形成すると共にボンディングパッド３を形成し
た半導体チップ１が示されている。
【００３８】また、図３は図１の半導体装置を半導体チ
ップ下面から見たもので、半導体チップ１の裏面に、ス
ルーホール（図示せず）を介して上面に電気的に接続さ
れたボンディングパッド３が形成されている。
ップ下面から見たもので、半導体チップ１の裏面に、ス
ルーホール（図示せず）を介して上面に電気的に接続さ
れたボンディングパッド３が形成されている。
【００３９】以下、この半導体装置の製造方法について
説明する。まず図１（ａ）に示すように、半導体基板１
内に所望の素子領域を形成するとともに、エッチングに
より半導体基板を貫通するようにスルーホール２を形成
し内部にタングステン等の導電性層を充填する。そし
て、前記半導体基板１の主表面および前記主表面に対向
する表面にそれぞれ前記素子領域にコンタクトする第1
のボンディングパッド３およびこのスルーホールにコン
タクトする第2のボンディングパッド４を形成する。こ
こでスルーホール２は第１のボンディングパッド３を介
してまたは直接半導体基板内の素子領域に接続されてい
る。
説明する。まず図１（ａ）に示すように、半導体基板１
内に所望の素子領域を形成するとともに、エッチングに
より半導体基板を貫通するようにスルーホール２を形成
し内部にタングステン等の導電性層を充填する。そし
て、前記半導体基板１の主表面および前記主表面に対向
する表面にそれぞれ前記素子領域にコンタクトする第1
のボンディングパッド３およびこのスルーホールにコン
タクトする第2のボンディングパッド４を形成する。こ
こでスルーホール２は第１のボンディングパッド３を介
してまたは直接半導体基板内の素子領域に接続されてい
る。
【００４０】そして図１（ｂ）に示すように、このよう
にして半導体基板内に素子領域の形成された半導体素子
基板を、バンプ３ａを介して配線基板５に接続する。
にして半導体基板内に素子領域の形成された半導体素子
基板を、バンプ３ａを介して配線基板５に接続する。
【００４１】さらに図１（ｃ）に示すように、前記半導
体素子基板と前記配線基板５との間にポリイミド樹脂な
どの絶縁性樹脂７を充填し固着し一体化する。
体素子基板と前記配線基板５との間にポリイミド樹脂な
どの絶縁性樹脂７を充填し固着し一体化する。
【００４２】そして図１（ｄ）に示すように、前記配線
基板５のコンタクトホール６を介して半導体素子基板に
電気的に接続されるように、半田ボールからなる外部接
続端子８を形成する。
基板５のコンタクトホール６を介して半導体素子基板に
電気的に接続されるように、半田ボールからなる外部接
続端子８を形成する。
【００４３】最後に図１（ｅ）に示すように、破線で示
すダイシングラインに沿って、樹脂とともに、前記半導
体素子基板を分割し、個々の半導体装置に切断分離す
る。
すダイシングラインに沿って、樹脂とともに、前記半導
体素子基板を分割し、個々の半導体装置に切断分離す
る。
【００４４】このようにして形成される半導体装置は、
通常のＣＳＰ工程を用いて、少なくとも前記第1または
第2のボンディングパッド３，４の一部が前記外部接続
端子形成面に相対向する側で露呈するように樹脂封止す
るのみで、容易に小型で実装の容易な半導体装置を得る
ことが可能となる。
通常のＣＳＰ工程を用いて、少なくとも前記第1または
第2のボンディングパッド３，４の一部が前記外部接続
端子形成面に相対向する側で露呈するように樹脂封止す
るのみで、容易に小型で実装の容易な半導体装置を得る
ことが可能となる。
【００４５】また、前記第１の実施の形態では、半導体
素子基板の両面を電気的に接続させるために、エッチン
グによりスルーホールを形成したが、アスペクト比の高
いスルーホールを形成するのは極めて困難であるため、
変形例として高濃度不純物拡散領域を用いてコンタクト
をはかるようにしてもよい。
素子基板の両面を電気的に接続させるために、エッチン
グによりスルーホールを形成したが、アスペクト比の高
いスルーホールを形成するのは極めて困難であるため、
変形例として高濃度不純物拡散領域を用いてコンタクト
をはかるようにしてもよい。
【００４６】まず図５（ａ）に示すように、所望の素子
領域の形成された半導体基板１の主表面側から不純物イ
オンを注入し拡散することにより高濃度不純物拡散領域
１２ａを形成する。
領域の形成された半導体基板１の主表面側から不純物イ
オンを注入し拡散することにより高濃度不純物拡散領域
１２ａを形成する。
【００４７】次いで、図５（ｂ）に示すように、この主
表面に相対向する表面から不純物イオンを注入し拡散す
ることにより高濃度不純物拡散領域１２ｂを形成する。
表面に相対向する表面から不純物イオンを注入し拡散す
ることにより高濃度不純物拡散領域１２ｂを形成する。
【００４８】かかる構成によれば、ボンディングパッド
を形成するためのコンタクトが、容易に形成できるた
め、コンタクトに要する面積を増大することなく良好な
コンタクトを得ることが可能となる。
を形成するためのコンタクトが、容易に形成できるた
め、コンタクトに要する面積を増大することなく良好な
コンタクトを得ることが可能となる。
【００４９】また図６（ａ）および（ｂ）に示すよう
に、レーザ加工によってスルーホールＨを形成し、この
スルーホールＨ内に導電性膜１３を充填するようにして
もよい。
に、レーザ加工によってスルーホールＨを形成し、この
スルーホールＨ内に導電性膜１３を充填するようにして
もよい。
【００５０】これにより、同様に両面の良好なコンタク
トを得ることが可能となる。ところで、通常の半導体装
置は、半導体チップ１上に回路素子１Ｓを形成してな
り、外部との電気的接続は、同一面上にあるボンディン
グパッド３を用いて行っていた。このパッドは通常半導
体チップ表面にしか構成されず、半導体チップ裏面には
電気的接続を行うことが出来なかった。しかしパッド３
の形成された面の裏面側に、レーザー装置等、または薬
品等を用いたエッチング加工などによって垂直に穴を開
け、その穴に導電性金属、または導電性樹脂を埋め込む
ことにより、半導体チップ裏面側にパッドを配置するこ
とが出来、これにより半導体チップをパッケージや実装
基板に裏向きに配置することが可能となる。また、従来
何も形成されていなかった半導体チップ裏面側に他の半
導体チップを積層したり、有効活用することが可能とな
る。
トを得ることが可能となる。ところで、通常の半導体装
置は、半導体チップ１上に回路素子１Ｓを形成してな
り、外部との電気的接続は、同一面上にあるボンディン
グパッド３を用いて行っていた。このパッドは通常半導
体チップ表面にしか構成されず、半導体チップ裏面には
電気的接続を行うことが出来なかった。しかしパッド３
の形成された面の裏面側に、レーザー装置等、または薬
品等を用いたエッチング加工などによって垂直に穴を開
け、その穴に導電性金属、または導電性樹脂を埋め込む
ことにより、半導体チップ裏面側にパッドを配置するこ
とが出来、これにより半導体チップをパッケージや実装
基板に裏向きに配置することが可能となる。また、従来
何も形成されていなかった半導体チップ裏面側に他の半
導体チップを積層したり、有効活用することが可能とな
る。
【００５１】以上のように本実施の形態によれば、半導
体チップ表面にボンディングパッドを具備する半導体装
置において、裏面側にもパッドを有するため、他の素子
を積層したり、裏面側からプローブを接触させてテスト
することが可能となる。
体チップ表面にボンディングパッドを具備する半導体装
置において、裏面側にもパッドを有するため、他の素子
を積層したり、裏面側からプローブを接触させてテスト
することが可能となる。
【００５２】なお、前記第１の実施の形態はチップサイ
ズパッケージ構造の半導体装置について説明したが、チ
ップサイズパッケージ構造に限定されることなく、通常
の樹脂封止型半導体装置にも適用可能であることは言う
までもない。例えば、半導体チップ裏面の一部を封止樹
脂から露呈させた構造を用いてもよい。
ズパッケージ構造の半導体装置について説明したが、チ
ップサイズパッケージ構造に限定されることなく、通常
の樹脂封止型半導体装置にも適用可能であることは言う
までもない。例えば、半導体チップ裏面の一部を封止樹
脂から露呈させた構造を用いてもよい。
【００５３】（第２の実施の形態）本発明の第２の実施
の形態の発明は、両面の電気的接続を達成するために、
途中の深さまで高濃度不純物拡散領域を形成しておき、
実装後半導体基板を裏面側から研磨して肉薄化するよう
にしたことにより特徴とするものである。
の形態の発明は、両面の電気的接続を達成するために、
途中の深さまで高濃度不純物拡散領域を形成しておき、
実装後半導体基板を裏面側から研磨して肉薄化するよう
にしたことにより特徴とするものである。
【００５４】図７（ａ）乃至（ｆ）にその製造方法を示
す。まず図７（ａ）に示すように、半導体基板１内に所
望の素子領域を形成するとともに、素子領域形成面側か
ら所望の深さまで、高濃度不純物拡散領域２２を形成す
る。
す。まず図７（ａ）に示すように、半導体基板１内に所
望の素子領域を形成するとともに、素子領域形成面側か
ら所望の深さまで、高濃度不純物拡散領域２２を形成す
る。
【００５５】この後半導体基板１の主表面にそれぞれ前
記素子領域にコンタクトする第1のボンディングパッド
３を形成する。ここで高濃度不純物拡散領域２２は裏面
側には貫通していない。
記素子領域にコンタクトする第1のボンディングパッド
３を形成する。ここで高濃度不純物拡散領域２２は裏面
側には貫通していない。
【００５６】そして図７（ｂ）に示すように、このよう
にして半導体基板内に素子領域の形成された半導体素子
基板を、バンプ３ａを介して配線基板５に接続する。
にして半導体基板内に素子領域の形成された半導体素子
基板を、バンプ３ａを介して配線基板５に接続する。
【００５７】さらに図７（ｃ）に示すように、前記半導
体素子基板と前記配線基板５との間にポリイミド樹脂な
どの絶縁性樹脂７を充填し固着し一体化する。
体素子基板と前記配線基板５との間にポリイミド樹脂な
どの絶縁性樹脂７を充填し固着し一体化する。
【００５８】そして図７（ｄ）に示すように、前記配線
基板５のコンタクトホール６を介して半導体素子基板に
電気的に接続されるように、半田ボールからなる外部接
続端子８を形成する。
基板５のコンタクトホール６を介して半導体素子基板に
電気的に接続されるように、半田ボールからなる外部接
続端子８を形成する。
【００５９】続いて図７（ｅ）に示すように、半導体基
板１を裏面側から研磨し、前記高濃度不純物拡散領域に
到達するまで研磨し、肉薄化する。なおこの工程は、エ
ッチングによってもよい。
板１を裏面側から研磨し、前記高濃度不純物拡散領域に
到達するまで研磨し、肉薄化する。なおこの工程は、エ
ッチングによってもよい。
【００６０】最後に図７（ｆ）に示すように、ダイシン
グラインに沿って、樹脂とともに、前記半導体素子基板
を分割し、個々の半導体装置に切断分離する。
グラインに沿って、樹脂とともに、前記半導体素子基板
を分割し、個々の半導体装置に切断分離する。
【００６１】このようにして形成される半導体装置は、
前記第１の実施の形態と同様に通常のＣＳＰ工程を用い
て、少なくとも前記第1または第2のボンディングパッド
３，４の一部が前記外部接続端子形成面に相対向する側
で露呈するように樹脂封止するのみで、容易に小型で実
装の容易な半導体装置を得ることが可能となる。
前記第１の実施の形態と同様に通常のＣＳＰ工程を用い
て、少なくとも前記第1または第2のボンディングパッド
３，４の一部が前記外部接続端子形成面に相対向する側
で露呈するように樹脂封止するのみで、容易に小型で実
装の容易な半導体装置を得ることが可能となる。
【００６２】また一旦半導体素子基板をパッケージに固
定した後肉薄化を行うようにしているため、半導体素子
基板の肉厚を小さくすることができるという効果のみな
らず、機械的強度を充分に維持しながら、小型で信頼性
の高い半導体装置を提供することが可能となる。また、
不純物拡散領域の深さが浅くてもよいため、さらなる水
平方向面積の低減をはかることが可能となる。
定した後肉薄化を行うようにしているため、半導体素子
基板の肉厚を小さくすることができるという効果のみな
らず、機械的強度を充分に維持しながら、小型で信頼性
の高い半導体装置を提供することが可能となる。また、
不純物拡散領域の深さが浅くてもよいため、さらなる水
平方向面積の低減をはかることが可能となる。
【００６３】（第３の実施の形態）以下、本発明の第３
の実施の形態について、図８、および図９を用いて説明
する。前記第１の実施の形態ではフェースダウンで半導
体装置を実装しているが、フェースアップで形成するよ
うにしてもよい。
の実施の形態について、図８、および図９を用いて説明
する。前記第１の実施の形態ではフェースダウンで半導
体装置を実装しているが、フェースアップで形成するよ
うにしてもよい。
【００６４】かかる構成によれば、図８および図９に示
すように、基板の両面にボンディングパッドが形成され
ているため、フェースアップ構造をとりながらも、ワイ
ヤボンディングを行うことなく実装することが可能とな
る上、上面での他の部品との電気的接続が容易となる。
すように、基板の両面にボンディングパッドが形成され
ているため、フェースアップ構造をとりながらも、ワイ
ヤボンディングを行うことなく実装することが可能とな
る上、上面での他の部品との電気的接続が容易となる。
【００６５】この半導体装置は、図８に示すように、半
導体素子基板８０１にスルーホール８０２を形成すると
ともに、このスルーホール８０２にコンタクトするよう
に第１のボンディングパッド８０３を形成するととも
に、裏面側にも第２のボンディングパッド８０４を形成
し、これを多層配線構造をもつ配線基板８０５の導電性
領域８０６にバンプ８０４Ｓを介してフェースアップで
接続したものである。またこの配線基板８０５の裏面側
には半田ボール８０８が形成されている。またこの半導
体素子基板８０１は接着剤８０７を介して配線基板に固
着されている。
導体素子基板８０１にスルーホール８０２を形成すると
ともに、このスルーホール８０２にコンタクトするよう
に第１のボンディングパッド８０３を形成するととも
に、裏面側にも第２のボンディングパッド８０４を形成
し、これを多層配線構造をもつ配線基板８０５の導電性
領域８０６にバンプ８０４Ｓを介してフェースアップで
接続したものである。またこの配線基板８０５の裏面側
には半田ボール８０８が形成されている。またこの半導
体素子基板８０１は接着剤８０７を介して配線基板に固
着されている。
【００６６】ここで、スルーホール８０２の内部に入る
導電性材料としては、例えばアルミやタングステン、銅
などがあげられる。ただし、同じ機能を有した他の金属
や樹脂でもよい。図９は図８の半導体装置を半導体チッ
プ上面から見た図である。
導電性材料としては、例えばアルミやタングステン、銅
などがあげられる。ただし、同じ機能を有した他の金属
や樹脂でもよい。図９は図８の半導体装置を半導体チッ
プ上面から見た図である。
【００６７】かかる構成によっても、半導体素子基板内
に形成された回路素子の測定および解析は、第１のボン
ディングパッドを介して極めて容易に達成される。
に形成された回路素子の測定および解析は、第１のボン
ディングパッドを介して極めて容易に達成される。
【００６８】すなわち、ワイヤボンディングを行うこと
なくダイレクトボンディングにより、配線基板との回路
接続を行うことができ、パッケージへの実装後、上面に
露呈する第１のボンディングパッド８０３を介して検査
を行うことが可能となる。
なくダイレクトボンディングにより、配線基板との回路
接続を行うことができ、パッケージへの実装後、上面に
露呈する第１のボンディングパッド８０３を介して検査
を行うことが可能となる。
【００６９】これにより表面にある回路素子に第１のボ
ンディングパッドを介してプローブを当てたり、非接触
な手段による画像解析等が行えるようになる。
ンディングパッドを介してプローブを当てたり、非接触
な手段による画像解析等が行えるようになる。
【００７０】（第４の実施の形態）本発明の第４の実施
の形態は、半導体チップの両面にボンディングパッドを
形成し、複数の半導体チップを上下に配置することによ
り、半導体装置の小型化を実現しようとするものであ
る。
の形態は、半導体チップの両面にボンディングパッドを
形成し、複数の半導体チップを上下に配置することによ
り、半導体装置の小型化を実現しようとするものであ
る。
【００７１】本発明の第４の実施の形態による半導体装
置の構成を図１０、および図１１に示す。ここで半導体
チップ単体としては前記第３の実施の形態で説明したも
のと同様の半導体チップが２つ積層されてなるものであ
る。図１０において、半導体チップＡ８０１上に半導体
チップＢ８１１を積層し、半導体チップＢ８１１の裏面
側に形成された第２のボンディングパッド８１４と半導
体チップＡ８０１の表面側の第１のボンディングパッド
８０３とをバンプ８１４Ｓを介して接続するとともに、
絶縁性樹脂８０７で固着してなるものである。
置の構成を図１０、および図１１に示す。ここで半導体
チップ単体としては前記第３の実施の形態で説明したも
のと同様の半導体チップが２つ積層されてなるものであ
る。図１０において、半導体チップＡ８０１上に半導体
チップＢ８１１を積層し、半導体チップＢ８１１の裏面
側に形成された第２のボンディングパッド８１４と半導
体チップＡ８０１の表面側の第１のボンディングパッド
８０３とをバンプ８１４Ｓを介して接続するとともに、
絶縁性樹脂８０７で固着してなるものである。
【００７２】半導体素子基板両面のボンディングパッド
間の接続は前記第３の実施の形態と同様にエッチング加
工によってスルーホール８０２，８１２を形成し、導電
性材料が埋め込むことによって達成している。
間の接続は前記第３の実施の形態と同様にエッチング加
工によってスルーホール８０２，８１２を形成し、導電
性材料が埋め込むことによって達成している。
【００７３】図９は図８の半導体装置を半導体チップ上
面から見たものである。ここで絶縁性樹脂８０７は、半
導体チップＡ８０１と半導体チップＢ８１１を接着する
ために使われ、バンプ８０６はスルーホール８１２に形
成された第２のボンディングパッド８１４と半導体チッ
プ８０１の第１のボンディングパッド８０３を電気的に
接続する役目を果たす。バンプ８１４Ｓは、全てのパッ
ドには必要なく、半導体チップＡ８０１および半導体チ
ップＢ８１１の電気的接続が必要な部分に位置する相対
向するボンディングパッドの一方にのみ配置する。ま
た、半導体チップＡ８０１と半導体チップＢ８１１は、
同一チップでなくてもよく、例えば半導体チップＡ８０
１をマイコンチップ、半導体チップＢ８１１をメモリー
チップというように、異なる機能のチップを重ね合わせ
てもよい。
面から見たものである。ここで絶縁性樹脂８０７は、半
導体チップＡ８０１と半導体チップＢ８１１を接着する
ために使われ、バンプ８０６はスルーホール８１２に形
成された第２のボンディングパッド８１４と半導体チッ
プ８０１の第１のボンディングパッド８０３を電気的に
接続する役目を果たす。バンプ８１４Ｓは、全てのパッ
ドには必要なく、半導体チップＡ８０１および半導体チ
ップＢ８１１の電気的接続が必要な部分に位置する相対
向するボンディングパッドの一方にのみ配置する。ま
た、半導体チップＡ８０１と半導体チップＢ８１１は、
同一チップでなくてもよく、例えば半導体チップＡ８０
１をマイコンチップ、半導体チップＢ８１１をメモリー
チップというように、異なる機能のチップを重ね合わせ
てもよい。
【００７４】以上のように本実施の形態によれば、半導
体チップ表面にボンディングパッドを具備する半導体素
子において、エッチング加工により半導体チップの裏面
にもパッドを有するため、何段にも重ねて配置する事が
出来、半導体装置の小型化と実装面積の削減が可能にな
る。
体チップ表面にボンディングパッドを具備する半導体素
子において、エッチング加工により半導体チップの裏面
にもパッドを有するため、何段にも重ねて配置する事が
出来、半導体装置の小型化と実装面積の削減が可能にな
る。
【００７５】また、絶縁性接着剤で固着するだけでな
く、外部回路との接続用のボンディングパッドのみを露
呈するような封止パッケージで全体を封止するようにし
てもよい。
く、外部回路との接続用のボンディングパッドのみを露
呈するような封止パッケージで全体を封止するようにし
てもよい。
【００７６】（第５の実施の形態）次に、本発明の第５
の実施の形態について説明する。この例では半導体チッ
プ表面にボンディングパッドを具備する半導体装置にお
いて、半導体チップの側面にもパッドを有する構造を特
徴とし、半導体チップの電気的接続の自由度が高めるよ
うにしたものである。
の実施の形態について説明する。この例では半導体チッ
プ表面にボンディングパッドを具備する半導体装置にお
いて、半導体チップの側面にもパッドを有する構造を特
徴とし、半導体チップの電気的接続の自由度が高めるよ
うにしたものである。
【００７７】本発明の第５の実施の形態による半導体装
置の構成を図１２および図１３に示す。この半導体装置
は、図１２および１３に示すように、所望の素子領域の
形成された半導体チップ１２０１の表面に第１のボンデ
ィングパッド１２０３を形成するとともに、この第１の
ボンディングパッド１２０３に接続されるとともにこの
半導体チップ側面に露呈する導電性コンタクト領域１２
０２を具備したことを特徴とする。この導電性コンタク
ト領域１２０２はエッチング加工によってトレンチを形
成するとともに、導電性材料が埋め込まれている。ここ
で、導電性コンタクト領域１２０２の内部に入る導電性
材料は、例えばアルミやタングステン、銅などがあげら
れる。ただし、同じ機能を有した他の金属や樹脂でもよ
い。図１３は図１２の半導体装置を半導体チップ上面か
ら見たもので、半導体チップ１２０１の表面のボンディ
ングパッド１２０３に接続された導電性コンタクト領域
１２０２が半導体チップ側面に露呈し、半導体チップ側
面でもコンタクトをとることを可能にしたものである。
置の構成を図１２および図１３に示す。この半導体装置
は、図１２および１３に示すように、所望の素子領域の
形成された半導体チップ１２０１の表面に第１のボンデ
ィングパッド１２０３を形成するとともに、この第１の
ボンディングパッド１２０３に接続されるとともにこの
半導体チップ側面に露呈する導電性コンタクト領域１２
０２を具備したことを特徴とする。この導電性コンタク
ト領域１２０２はエッチング加工によってトレンチを形
成するとともに、導電性材料が埋め込まれている。ここ
で、導電性コンタクト領域１２０２の内部に入る導電性
材料は、例えばアルミやタングステン、銅などがあげら
れる。ただし、同じ機能を有した他の金属や樹脂でもよ
い。図１３は図１２の半導体装置を半導体チップ上面か
ら見たもので、半導体チップ１２０１の表面のボンディ
ングパッド１２０３に接続された導電性コンタクト領域
１２０２が半導体チップ側面に露呈し、半導体チップ側
面でもコンタクトをとることを可能にしたものである。
【００７８】通常の半導体装置は、半導体チップ１２０
１上に素子領域を構成し、外部との電気的接続は、表面
のボンディングパッド１２０３を用いて行っおり、この
パッドは通常半導体チップ表面にしか構成されず、半導
体チップ側面には電気的接続を行うことができなかっ
た。このため、ワイヤーボンディングやバンプ工法によ
る張り合わせ等に、パッドを使用してしまったり、半導
体チップ表面を樹脂により固定してしまった場合、その
パッドのさらなる電気的接続は困難になる。しかし、半
導体チップの側面に、エッチング加工によって溝を作
り、その溝にボンディングパッド１２０３に接続するよ
うに導電性金属、または導電性樹脂を埋め込むことによ
り、従来何も配置されていなかった半導体チップ側面
に、端子を配置することが出来、これによりワイヤーボ
ンディングやバンプを用いたダイレクトボンディング等
の加工をした後でも、端子に電気的接続を行うことが可
能となる。
１上に素子領域を構成し、外部との電気的接続は、表面
のボンディングパッド１２０３を用いて行っおり、この
パッドは通常半導体チップ表面にしか構成されず、半導
体チップ側面には電気的接続を行うことができなかっ
た。このため、ワイヤーボンディングやバンプ工法によ
る張り合わせ等に、パッドを使用してしまったり、半導
体チップ表面を樹脂により固定してしまった場合、その
パッドのさらなる電気的接続は困難になる。しかし、半
導体チップの側面に、エッチング加工によって溝を作
り、その溝にボンディングパッド１２０３に接続するよ
うに導電性金属、または導電性樹脂を埋め込むことによ
り、従来何も配置されていなかった半導体チップ側面
に、端子を配置することが出来、これによりワイヤーボ
ンディングやバンプを用いたダイレクトボンディング等
の加工をした後でも、端子に電気的接続を行うことが可
能となる。
【００７９】以上のように本実施の形態によれば、半導
体チップ表面にボンディングパッドを具備する半導体素
子において、エッチング加工により半導体チップの側面
にもパッドを有するため、表面側のパッドを用いてワイ
ヤーボンディング等の接続加工をした後でも、半導体チ
ップ側面から端子に電気的接続をすることが可能とな
る。
体チップ表面にボンディングパッドを具備する半導体素
子において、エッチング加工により半導体チップの側面
にもパッドを有するため、表面側のパッドを用いてワイ
ヤーボンディング等の接続加工をした後でも、半導体チ
ップ側面から端子に電気的接続をすることが可能とな
る。
【００８０】（第６の実施の形態）次に本発明の第６の
実施の形態として、上述のような側面にボンディングパ
ッドを有するＣＳＰ構造の半導体装置の製造工程につい
て詳細に説明する。
実施の形態として、上述のような側面にボンディングパ
ッドを有するＣＳＰ構造の半導体装置の製造工程につい
て詳細に説明する。
【００８１】ここでは、図１４に示すように、半導体素
子基板２１のダイシングラインを含む位置に所望の深さ
のトレンチ２３を形成し、前記半導体基板内に所望の素
子領域を形成すると共に、前記トレンチ内に導電層を充
填し、半田ボールからなる外部接続端子２８を備えた配
線部材２５に搭載し、樹脂封止し、パッケージ２７を形
成したのち、半導体素子基板２１およびパッケージ２７
を、前記配線部材２５とともに、切断面に前記導電層が
露呈するように、前記ダイシングラインに沿って切断分
離し、個々の半導体装置に分離するようにしたことを特
徴とする。
子基板２１のダイシングラインを含む位置に所望の深さ
のトレンチ２３を形成し、前記半導体基板内に所望の素
子領域を形成すると共に、前記トレンチ内に導電層を充
填し、半田ボールからなる外部接続端子２８を備えた配
線部材２５に搭載し、樹脂封止し、パッケージ２７を形
成したのち、半導体素子基板２１およびパッケージ２７
を、前記配線部材２５とともに、切断面に前記導電層が
露呈するように、前記ダイシングラインに沿って切断分
離し、個々の半導体装置に分離するようにしたことを特
徴とする。
【００８２】ここでは、半導体基板のダイシングライン
を含む位置に所望の深さのトレンチを形成し、前記半導
体基板内に所望の素子領域を形成すると共に、前記トレ
ンチ内に導電層を充填し、半導体素子基板を形成する工
程と、前記半導体素子基板を、外部接続端子を備えた配
線部材に搭載し、樹脂封止し、パッケージを形成する工
程と、前記パッケージを、前記配線部材とともに、切断
面に前記導電層が露呈するように、前記ダイシングライ
ンに沿って切断分離し、個々の半導体装置に分離する切
断工程とを含むことを特徴とする。
を含む位置に所望の深さのトレンチを形成し、前記半導
体基板内に所望の素子領域を形成すると共に、前記トレ
ンチ内に導電層を充填し、半導体素子基板を形成する工
程と、前記半導体素子基板を、外部接続端子を備えた配
線部材に搭載し、樹脂封止し、パッケージを形成する工
程と、前記パッケージを、前記配線部材とともに、切断
面に前記導電層が露呈するように、前記ダイシングライ
ンに沿って切断分離し、個々の半導体装置に分離する切
断工程とを含むことを特徴とする。
【００８３】まず図１４（ａ）に示すように、半導体基
板２１内にダイシングラインを含むように所望の深さま
でエッチングしトレンチ２３を形成する。そして所望の
素子領域を形成する。
板２１内にダイシングラインを含むように所望の深さま
でエッチングしトレンチ２３を形成する。そして所望の
素子領域を形成する。
【００８４】この後図１４（ｂ）に示すように、前記ト
レンチ２３内に高濃度にドープされた多結晶シリコン層
２６を形成すると共に、熱拡散を行い、前記トレンチ２
３内に露呈する半導体基板２１表面に高濃度拡散層２６
を形成する。
レンチ２３内に高濃度にドープされた多結晶シリコン層
２６を形成すると共に、熱拡散を行い、前記トレンチ２
３内に露呈する半導体基板２１表面に高濃度拡散層２６
を形成する。
【００８５】そして更に図１４（ｃ）に示すように、前
記トレンチ２３内にタングステン膜２６ｓを形成する。
記トレンチ２３内にタングステン膜２６ｓを形成する。
【００８６】この図１４（ｄ）に示すように、このよう
にして半導体基板内に素子領域の形成された半導体素子
基板を、バンプ２３ａを介して配線基板２５に接続す
る。
にして半導体基板内に素子領域の形成された半導体素子
基板を、バンプ２３ａを介して配線基板２５に接続す
る。
【００８７】さらに前記半導体素子基板と前記配線基板
５との間にポリイミド樹脂などの絶縁性樹脂２７を充填
し固着し一体化する。
５との間にポリイミド樹脂などの絶縁性樹脂２７を充填
し固着し一体化する。
【００８８】そして図１４（ｅ）に示すように、破線で
示すダイシングラインに沿って、樹脂とともに、前記半
導体素子基板を分割し、個々の半導体装置に切断分離す
る。
示すダイシングラインに沿って、樹脂とともに、前記半
導体素子基板を分割し、個々の半導体装置に切断分離す
る。
【００８９】最後に図１４（ｆ）に示すように、切断面
に露呈する高濃度にドープされた多結晶シリコン層２
６、高濃度拡散層２５、タングステン膜２６ｓの界面を
覆うようにボンディングパッド２４を形成する。
に露呈する高濃度にドープされた多結晶シリコン層２
６、高濃度拡散層２５、タングステン膜２６ｓの界面を
覆うようにボンディングパッド２４を形成する。
【００９０】このようにして形成される半導体装置は、
通常のＣＳＰ工程を用いて、トレンチをあらかじめ形成
するのみで、極めて容易に側面のコンタクト形成が容易
となり、また、切断面を金属膜などの導電性膜で被覆し
ているため、切断面から基板の素子領域への水分の侵入
を抑制することができ、耐湿性が向上し、半導体装置の
更なる信頼性の向上を図ることが可能となる。
通常のＣＳＰ工程を用いて、トレンチをあらかじめ形成
するのみで、極めて容易に側面のコンタクト形成が容易
となり、また、切断面を金属膜などの導電性膜で被覆し
ているため、切断面から基板の素子領域への水分の侵入
を抑制することができ、耐湿性が向上し、半導体装置の
更なる信頼性の向上を図ることが可能となる。
【００９１】（第７の実施の形態）次に本発明の第７の
実施の形態として、前記第５の実施の形態（図１０）で
説明した複数の半導体チップを上下に重ねて配置した積
層体を、図８に示した第３の実施の形態の配線基板に実
装した例について説明する。かかる構成によれば半導体
装置の小型化が出来、実装面積が少なくなるという作用
を有する。
実施の形態として、前記第５の実施の形態（図１０）で
説明した複数の半導体チップを上下に重ねて配置した積
層体を、図８に示した第３の実施の形態の配線基板に実
装した例について説明する。かかる構成によれば半導体
装置の小型化が出来、実装面積が少なくなるという作用
を有する。
【００９２】本発明の第７の実施の形態による半導体装
置の構成を図１５および図１６に示す。図１５におい
て、この構造では半導体チップＡ８０１および半導体チ
ップＢ８１１が積層されスルーホール８０２，８１２を
介して夫々両面に形成された第１および第２のボンディ
ングパッド，８０３，８０４、８１３、８１４のうち８
０３、８１４によってバンプ８０３Ｓを介して相互接続
されており、さらに配線パターンを備えたチップサイズ
の配線基板８０５に固着せしめられてなるものである。
なお前記第３および第５の実施の形態における図番とは
同一部位には同一符号を付した。
置の構成を図１５および図１６に示す。図１５におい
て、この構造では半導体チップＡ８０１および半導体チ
ップＢ８１１が積層されスルーホール８０２，８１２を
介して夫々両面に形成された第１および第２のボンディ
ングパッド，８０３，８０４、８１３、８１４のうち８
０３、８１４によってバンプ８０３Ｓを介して相互接続
されており、さらに配線パターンを備えたチップサイズ
の配線基板８０５に固着せしめられてなるものである。
なお前記第３および第５の実施の形態における図番とは
同一部位には同一符号を付した。
【００９３】また、半導体チップＡ８０１上には、スル
ーホール８０２を介して半導体チップＡの素子領域形成
面側に導通せしめられた表面に導電性ぺースト８１９を
介して電子部品８２０が搭載されている。図１６は図１
５の半導体装置を上面から見たもので、格子状に配置さ
れた端子８０８が下面に形成されている。
ーホール８０２を介して半導体チップＡの素子領域形成
面側に導通せしめられた表面に導電性ぺースト８１９を
介して電子部品８２０が搭載されている。図１６は図１
５の半導体装置を上面から見たもので、格子状に配置さ
れた端子８０８が下面に形成されている。
【００９４】通常のチップサイズパッケージを用いた半
導体装置は、半導体チップＡ８０１をフェイスダウンで
配置し、チップサイズパッケージとしての配線基板とは
バンプ接続をする。外部との電気的接続は、ボンディン
グパッドからチップサイズパッケージを通り、端子から
行っていた。このパッドは通常半導体チップ表面にしか
構成されず、半導体チップ裏側、つまり半導体装置の上
面では電気的接続を行えなかった。
導体装置は、半導体チップＡ８０１をフェイスダウンで
配置し、チップサイズパッケージとしての配線基板とは
バンプ接続をする。外部との電気的接続は、ボンディン
グパッドからチップサイズパッケージを通り、端子から
行っていた。このパッドは通常半導体チップ表面にしか
構成されず、半導体チップ裏側、つまり半導体装置の上
面では電気的接続を行えなかった。
【００９５】しかし本発明では、パッド８０３に導通す
るようにエッチング加工などによってスルーホールを形
成し、その中に導電性金属、または導電性樹脂を埋め込
むことにより、半導体装置上面に、外部接続端子を配置
することが出来、これにより半導体チップや電子部品を
積み重ねて配置することを可能とするものである。ま
た、半導体チップＡ８０１と半導体チップＢ８１１は、
同一チップでなくてもよく、例えば半導体チップＡ８０
１をマイコンチップ、半導体チップＢ１８１１をメモリ
ーチップというように、異なる機能のチップを重ね合わ
せてもよい。電子部品８２０は、導電性ペースト８１９
により、スルーホール８０２と接続、導通される。電子
部品によっては、導電性ペースト８１９と合わせて、裏
面全体を接着剤等の樹脂により固定してもよい。
るようにエッチング加工などによってスルーホールを形
成し、その中に導電性金属、または導電性樹脂を埋め込
むことにより、半導体装置上面に、外部接続端子を配置
することが出来、これにより半導体チップや電子部品を
積み重ねて配置することを可能とするものである。ま
た、半導体チップＡ８０１と半導体チップＢ８１１は、
同一チップでなくてもよく、例えば半導体チップＡ８０
１をマイコンチップ、半導体チップＢ１８１１をメモリ
ーチップというように、異なる機能のチップを重ね合わ
せてもよい。電子部品８２０は、導電性ペースト８１９
により、スルーホール８０２と接続、導通される。電子
部品によっては、導電性ペースト８１９と合わせて、裏
面全体を接着剤等の樹脂により固定してもよい。
【００９６】以上説明してきたように本実施の形態によ
れば、半導体チップ表面にボンディングパッドを具備す
る半導体装置において、エッチング加工により半導体チ
ップの裏面にもパッドを有するため、半導体チップや電
子部品を重ねて配置する事が出来、半導体装置の小型化
と実装面積の削減が可能になる。
れば、半導体チップ表面にボンディングパッドを具備す
る半導体装置において、エッチング加工により半導体チ
ップの裏面にもパッドを有するため、半導体チップや電
子部品を重ねて配置する事が出来、半導体装置の小型化
と実装面積の削減が可能になる。
【００９７】（第８の実施の形態）本発明の第８の実施
の形態による半導体装置の構成を図１７および図１８に
示す。この半導体装置は、前記第４の実施の形態の半導
体チップの側面にもパッドを有する構造を有し、パッド
に直接電子部品を実装することにより実装基板の小型化
および、実装面積の低減を図るものである。
の形態による半導体装置の構成を図１７および図１８に
示す。この半導体装置は、前記第４の実施の形態の半導
体チップの側面にもパッドを有する構造を有し、パッド
に直接電子部品を実装することにより実装基板の小型化
および、実装面積の低減を図るものである。
【００９８】図１２および図１３に示した半導体装置と
同一の半導体チップを用いており、同一部位には同一符
号を付した。
同一の半導体チップを用いており、同一部位には同一符
号を付した。
【００９９】なお、配線基板８０５は前記第７の実施の
形態（図１５，１６）で用いたものと同様であり、半田
ボールからなる外部接続端子８０８が形成されている。
また、半導体チップ１２０１表面のボンディングパッド
１２０３に接続するように形成されたコンタクト領域１
２０２が半導体チップ側面に露呈しており、このコンタ
クト領域１２０２に電子部品が接続されている。ここ
で、コンタクト領域１２０２としては高濃度不純物拡散
領域の形成あるいはトレンチ内にアルミニウムやタング
ステン、銅などの導電性材料を充填することによって得
られる。図１８は図１７の半導体装置を上面から見たも
のである。
形態（図１５，１６）で用いたものと同様であり、半田
ボールからなる外部接続端子８０８が形成されている。
また、半導体チップ１２０１表面のボンディングパッド
１２０３に接続するように形成されたコンタクト領域１
２０２が半導体チップ側面に露呈しており、このコンタ
クト領域１２０２に電子部品が接続されている。ここ
で、コンタクト領域１２０２としては高濃度不純物拡散
領域の形成あるいはトレンチ内にアルミニウムやタング
ステン、銅などの導電性材料を充填することによって得
られる。図１８は図１７の半導体装置を上面から見たも
のである。
【０１００】以上のように本実施の形態によれば、半導
体チップ表面にボンディングパッドを具備する半導体装
置において、エッチング加工により半導体チップの側面
にも端子を有するため、電子部品を半導体装置の側面に
直接配置する事が出来、実装基板の小型化と実装面積の
削減が可能になる。
体チップ表面にボンディングパッドを具備する半導体装
置において、エッチング加工により半導体チップの側面
にも端子を有するため、電子部品を半導体装置の側面に
直接配置する事が出来、実装基板の小型化と実装面積の
削減が可能になる。
【０１０１】（第９の実施の形態）以下本発明の半導体
装置を用いた検査方法について説明する。本発明の第９
の実施の形態による半導体装置の構成を図１９に示す。
前記本発明の第３の実施の形態で説明した、上面にボン
ディングパッド８０３を形成してなる半導体装置を外部
接続端子８０８としての半田ボールを介して実装基板１
０１上に形成されたテスト端子１０２上に固着し、固着
後に、プローブＰ１、Ｐ２を半導体装置上面のボンディ
ングパッド８０３およびテスト端子１０２に接触せしめ
ることにより、接触状況を検査する。
装置を用いた検査方法について説明する。本発明の第９
の実施の形態による半導体装置の構成を図１９に示す。
前記本発明の第３の実施の形態で説明した、上面にボン
ディングパッド８０３を形成してなる半導体装置を外部
接続端子８０８としての半田ボールを介して実装基板１
０１上に形成されたテスト端子１０２上に固着し、固着
後に、プローブＰ１、Ｐ２を半導体装置上面のボンディ
ングパッド８０３およびテスト端子１０２に接触せしめ
ることにより、接触状況を検査する。
【０１０２】通常のチップサイズパッケージを用いた半
導体装置は、半導体チップ８０１をフェイスダウンで接
続し、チップサイズパッケージ８０５としての配線基板
とはバンプ接続をする。外部との電気的接続は、チップ
サイズパッケージの下面には格子状に配置された端子８
０８から行っている。この端子８０８は実装基板１０１
と隙間無く接続され、接続している様子は外部から確認
できない。従って確認のためには、半導体装置にテスト
回路等を内蔵させるのが一般的であった。
導体装置は、半導体チップ８０１をフェイスダウンで接
続し、チップサイズパッケージ８０５としての配線基板
とはバンプ接続をする。外部との電気的接続は、チップ
サイズパッケージの下面には格子状に配置された端子８
０８から行っている。この端子８０８は実装基板１０１
と隙間無く接続され、接続している様子は外部から確認
できない。従って確認のためには、半導体装置にテスト
回路等を内蔵させるのが一般的であった。
【０１０３】しかしながら、本構成によれば、スルーホ
ール８０２によって端子８０８までの導通が確保されて
おり、端子８０８と実装基板１０１８テスト端子１０２
への導通も確保されているので、スルーホール８０２に
プローブＰ１を接触し、実装基板１０１のテスト端子１
０２にプローブＰ２を接触して、プローブＰ１とプロー
ブＰ２の電気抵抗値を確認することにより電気的接触状
況を確認することにより、端子８０８と実装基板１０１
との接触が確認できる。
ール８０２によって端子８０８までの導通が確保されて
おり、端子８０８と実装基板１０１８テスト端子１０２
への導通も確保されているので、スルーホール８０２に
プローブＰ１を接触し、実装基板１０１のテスト端子１
０２にプローブＰ２を接触して、プローブＰ１とプロー
ブＰ２の電気抵抗値を確認することにより電気的接触状
況を確認することにより、端子８０８と実装基板１０１
との接触が確認できる。
【０１０４】以上のように本実施の形態によれば、半導
体チップ表面にボンディングパッドを具備する半導体素
子において、エッチング加工により半導体チップの裏面
に電極を有するため、チップサイズパッケージによって
実装基板に実装されていて、端子が外部から見えない状
態でも半導体装置と実装基板の接触を確認する事が出
来、半導体装置と実装基板の接触テストが可能になる。
体チップ表面にボンディングパッドを具備する半導体素
子において、エッチング加工により半導体チップの裏面
に電極を有するため、チップサイズパッケージによって
実装基板に実装されていて、端子が外部から見えない状
態でも半導体装置と実装基板の接触を確認する事が出
来、半導体装置と実装基板の接触テストが可能になる。
【０１０５】さらにまた、かかる構成によれば、導通検
査のみならず、チップサイズパッケージによって実装基
板と端子との接触面が見えないような状態でも、測定器
のプローブを半導体チップ裏面の電極に接触させ、電気
的状態を確認することにより、実装基板に測定端子等を
設置することなく、実装基板上で動作中の半導体装置と
実装基板の動作テストと動作解析を行うことができる。
査のみならず、チップサイズパッケージによって実装基
板と端子との接触面が見えないような状態でも、測定器
のプローブを半導体チップ裏面の電極に接触させ、電気
的状態を確認することにより、実装基板に測定端子等を
設置することなく、実装基板上で動作中の半導体装置と
実装基板の動作テストと動作解析を行うことができる。
【０１０６】（第１０の実施の形態）本発明の第１０の
実施の形態による半導体装置の構成を図２０に示す。こ
の例では前記本発明の第４の実施の形態で説明した、側
面にコンタクト領域１２０２を形成してなる半導体装置
を外部接続端子１２０８としての半田ボールを介して実
装基板１０１上に形成されたテスト端子１０２上に固着
し、固着後前記第９の実施の形態と同様にプローブＰ
１，Ｐ２によって検査するようにしたことを特徴とす
る。
実施の形態による半導体装置の構成を図２０に示す。こ
の例では前記本発明の第４の実施の形態で説明した、側
面にコンタクト領域１２０２を形成してなる半導体装置
を外部接続端子１２０８としての半田ボールを介して実
装基板１０１上に形成されたテスト端子１０２上に固着
し、固着後前記第９の実施の形態と同様にプローブＰ
１，Ｐ２によって検査するようにしたことを特徴とす
る。
【０１０７】この方法によれば、半導体チップ表面にボ
ンディングパッドを具備する半導体装置において、エッ
チング加工により半導体チップの側面にも電極を有する
構造を有し、チップサイズパッケージによって実装基板
と端子との接触面が見えないような状態でも、半導体チ
ップ側面の電極と実装基板のテスト端子の導通を確認す
ることにより、半導体装置と実装基板の接触テストが出
来、確実な実装検査を行うことができるという作用を有
する。
ンディングパッドを具備する半導体装置において、エッ
チング加工により半導体チップの側面にも電極を有する
構造を有し、チップサイズパッケージによって実装基板
と端子との接触面が見えないような状態でも、半導体チ
ップ側面の電極と実装基板のテスト端子の導通を確認す
ることにより、半導体装置と実装基板の接触テストが出
来、確実な実装検査を行うことができるという作用を有
する。
【０１０８】また、かかる構成によれば、導通検査のみ
ならず、チップサイズパッケージによって実装基板と端
子との接触面が見えないような状態でも、測定器のプロ
ーブを半導体チップ裏面の電極に接触させ、電気的状態
を確認することにより、実装基板に測定端子等を設置す
ることなく、実装基板上で動作中の半導体装置と実装基
板の動作テストと動作解析を行うことができる。
ならず、チップサイズパッケージによって実装基板と端
子との接触面が見えないような状態でも、測定器のプロ
ーブを半導体チップ裏面の電極に接触させ、電気的状態
を確認することにより、実装基板に測定端子等を設置す
ることなく、実装基板上で動作中の半導体装置と実装基
板の動作テストと動作解析を行うことができる。
【０１０９】
【発明の効果】以上のように本発明は、素子領域の形成
された半導体チップの一主表面と、少なくとも他の一表
面とにボンディングパッドを具備し、ほぼ半導体チップ
の外周縁とパッケージの外周縁が一致するように形成さ
れているため、コンタクトをとることのできる領域が２
面となり、接続の自由度を得ることができ基板面積を増
大することなく、実装可能である。また、チップサイズ
パッケージを用いた半導体装置と実装基板との接触不良
検査、半導体装置への電子部品の搭載、半導体装置の動
作確認や解析の作業性を向上することが可能となる。
された半導体チップの一主表面と、少なくとも他の一表
面とにボンディングパッドを具備し、ほぼ半導体チップ
の外周縁とパッケージの外周縁が一致するように形成さ
れているため、コンタクトをとることのできる領域が２
面となり、接続の自由度を得ることができ基板面積を増
大することなく、実装可能である。また、チップサイズ
パッケージを用いた半導体装置と実装基板との接触不良
検査、半導体装置への電子部品の搭載、半導体装置の動
作確認や解析の作業性を向上することが可能となる。
【図１】本発明の第１の実施の形態の半導体装置の製造
工程図
工程図
【図２】本発明の第１の実施の形態の製造工程で形成さ
れた半導体装置を示す図
れた半導体装置を示す図
【図３】本発明の第１の実施の形態の製造工程で形成さ
れた半導体装置を示す図
れた半導体装置を示す図
【図４】本発明の第１の実施の形態の製造工程で形成さ
れた半導体装置を示す図
れた半導体装置を示す図
【図５】本発明の第１の実施の形態の半導体装置の製造
工程の変形例を示す図
工程の変形例を示す図
【図６】本発明の第１の実施の形態の半導体装置の製造
工程の変形例を示す図
工程の変形例を示す図
【図７】本発明の第２の実施の形態の半導体装置の製造
工程を示す図
工程を示す図
【図８】本発明の第３の実施の形態を示す図
【図９】本発明の第３の実施の形態を示す図
【図１０】本発明の第４の実施の形態を示す図
【図１１】本発明の第４の実施の形態を示す図
【図１２】本発明の第５の実施の形態を示す図
【図１３】本発明の第５の実施の形態を示す図
【図１４】本発明の第６の実施の形態を示す図
【図１５】本発明の第７の実施の形態を示す図
【図１６】本発明の第７の実施の形態を示す図
【図１７】本発明の第８の実施の形態を示す図
【図１８】本発明の第８の実施の形態を示す図
【図１９】本発明の第９の実施の形態を示す図
【図２０】本発明の第１０の実施の形態を示す図
【図２１】従来例の半導体装置を示す図
１ 半導体基板
２ スルーホール
３ ボンディングパッド
４ ボンディングパッド
８０１ 半導体チップ
８０２ スルーホール
８０３ ボンディングパッド
８０４ ボンディングパッド
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｈ０１Ｌ 25/18
(72)発明者 堀 聡司
大阪府門真市大字門真1006番地 松下電器
産業株式会社内
Ｆターム(参考） 5F044 QQ07 RR03 RR12
Claims (13)
- 【請求項１】 素子領域の形成された半導体チップの一
主表面と、少なくとも他の一表面とにボンディングパッ
ドを具備し、ほぼ半導体チップの外周縁とパッケージの
外周縁が一致するように形成されたことを特徴とする半
導体装置。 - 【請求項２】 前記半導体チップは、素子領域の形成さ
れた主表面と、前記主表面に相対向する裏面側に前記パ
ッケージから露呈するボンディングパッドを具備し、さ
らに前記ボンディングパッドに接続せしめられた回路素
子を具備してなることを特徴とする請求項1に記載の半
導体装置。 - 【請求項３】 素子領域の形成された一主表面と、前記
主表面に相対向する裏面側とにそれぞれボンディングパ
ッドを具備してなる少なくとも2つの半導体チップが積
層せしめられ、前記ボンディングパッド同士がバンプを
介して直接接続され、ほぼ半導体チップの外周縁とパッ
ケージの外周縁が一致するように一体的に樹脂封止せし
められてなることを特徴とする半導体装置。 - 【請求項４】 前記半導体チップは、半導体チップ外周
面に相当する側面に形成されたボンディングパッドを具
備してなることを特徴とする請求項1に記載の半導体装
置。 - 【請求項５】 請求項２または３記載のいずれかの構造
を有する半導体装置において、前記半導体チップ裏面側
のボンディングパッドは、前記半導体チップ内に形成さ
れた素子領域にコンタクトするように形成されたコンタ
クトホールに接続されていることを特徴とする半導体装
置。 - 【請求項６】 請求項４記載の構造を有する半導体装置
において、前記ボンディングパッドは、ダイシングライ
ンを含むように形成されたトレンチ内に充填された導電
性膜上に形成されていることを特徴とする半導体装置。 - 【請求項７】 半導体基板内に所望の素子領域を形成
し、前記半導体基板の主表面および前記主表面に対向す
る表面にそれぞれ前記素子領域にコンタクトする第1お
よび第2のボンディングパッドを形成する半導体素子基
板形成工程と、 前記半導体素子基板を、外部接続端子を備えた配線部材
に搭載し、少なくとも前記第1または第2のボンディング
パッドの一部が前記外部接続端子形成面に相対向する側
で露呈するように、樹脂封止し、パッケージを形成する
工程と、 前記パッケージを、前記配線部材とともに、切断分離
し、個々の半導体装置に分離するダイシング工程とを含
むことを特徴とする半導体装置の製造方法。 - 【請求項８】前記半導体素子基板形成工程は、前記素子
領域の形成された面に相対向する面から、前記素子領域
にコンタクトするように高濃度不純物拡散領域を形成す
る工程を含むことを特徴とする請求項7に記載の半導体
装置の製造方法。 - 【請求項９】前記半導体素子基板形成工程は、相対向す
る2面から先端で接続されるように、高濃度不純物拡散
領域を形成し、前記素子領域にコンタクトするように高
濃度不純物拡散領域を形成する工程を含むことを特徴と
する請求項7に記載の半導体装置の製造方法。 - 【請求項１０】前記半導体素子基板形成工程は、各半導
体装置となる領域に少なくとも一つのスルーホールを形
成し、前記スルーホールを介して基板の両面を電気的に
接続する工程を含むことを特徴とする請求項7に記載の
半導体装置の製造方法。 - 【請求項１１】半導体基板内に所望の素子領域を形成
し、前記半導体基板の主表面に第1のボンディングパッ
ドを形成するとともに、前記主表面に対向する表面から
所望の深さに到達するようにコンタクト用高濃度不純物
拡散領域を形成し、半導体素子基板を形成する工程と、 前記半導体素子基板を、前記第1のボンディングパッド
を介して外部接続端子を備えた配線部材に搭載し、樹脂
封止し、パッケージを形成する工程と、 前記半導体素子基板を裏面側から前記コンタクト用高濃
度不純物拡散領域が露呈するまで肉薄化する工程と、 前記コンタクト用高濃度不純物拡散領域に第2のボンデ
ィングパッドを形成する工程と、 前記パッケージを、前記配線部材とともに、切断分離
し、個々の半導体装置に分離するダイシング工程とを含
むことを特徴とする半導体装置の製造方法。 - 【請求項１２】 半導体基板のダイシングラインを含む
位置に所望の深さのトレンチを形成し、前記半導体基板
内に所望の素子領域を形成すると共に、前記トレンチ内
に導電層を充填し、半導体素子基板を形成する工程と、 前記半導体素子基板を、外部接続端子を備えた配線部材
に搭載し、樹脂封止し、パッケージを形成する工程と、 前記パッケージを、前記配線部材とともに、切断面に前
記導電層が露呈するように、前記ダイシングラインに沿
って切断分離し、個々の半導体装置に分離する切断工程
とを含むことを特徴とする半導体装置の製造方法。 - 【請求項１３】 素子領域の形成された半導体チップの
一主表面と、少なくとも他の一表面とにボンディングパ
ッドを具備し、ほぼ半導体チップの外周縁とパッケージ
の外周縁が一致するように形成された半導体装置を、テ
スト端子を備えた実装基板上に搭載する工程と、 前記テスト端子と、前記他の一表面に露呈するボンディ
ングパッドとにプローブを装着し、検査する工程とを含
むことを特徴とする半導体装置の検査方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001285258A JP2003092375A (ja) | 2001-09-19 | 2001-09-19 | 半導体装置、その製造方法およびその検査方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001285258A JP2003092375A (ja) | 2001-09-19 | 2001-09-19 | 半導体装置、その製造方法およびその検査方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008070255A Division JP2008182264A (ja) | 2008-03-18 | 2008-03-18 | 半導体装置、その製造方法およびその検査方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003092375A true JP2003092375A (ja) | 2003-03-28 |
Family
ID=19108438
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001285258A Pending JP2003092375A (ja) | 2001-09-19 | 2001-09-19 | 半導体装置、その製造方法およびその検査方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003092375A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7193308B2 (en) | 2003-09-26 | 2007-03-20 | Seiko Epson Corporation | Intermediate chip module, semiconductor device, circuit board, and electronic device |
| JP2008041892A (ja) * | 2006-08-04 | 2008-02-21 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
| CN101859752A (zh) * | 2009-04-06 | 2010-10-13 | 杨文焜 | 具有内嵌式芯片及硅导通孔晶粒之堆栈封装结构及其制造方法 |
| KR101009103B1 (ko) * | 2008-10-27 | 2011-01-18 | 삼성전기주식회사 | 양면 전극 패키지 및 그 제조방법 |
| US8450855B2 (en) | 2010-06-03 | 2013-05-28 | Kabushiki Kaisha Toshiba | Semiconductor device |
| JP2013526066A (ja) * | 2010-04-29 | 2013-06-20 | 日本テキサス・インスツルメンツ株式会社 | 低減されたダイ歪みアッセンブリのためのパッケージ基板のためのｃｔｅ補償 |
| US8766408B2 (en) | 2006-03-07 | 2014-07-01 | Semiconductor Components Industries, Llc | Semiconductor device and manufacturing method thereof |
| US9000495B2 (en) | 2011-01-20 | 2015-04-07 | Kabushiki Kaisha Toshiba | Semiconductor apparatus having penetration electrode and method for manufacturing the same |
| CN113410199A (zh) * | 2020-03-17 | 2021-09-17 | 铠侠股份有限公司 | 半导体存储装置及其制造方法 |
-
2001
- 2001-09-19 JP JP2001285258A patent/JP2003092375A/ja active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7193308B2 (en) | 2003-09-26 | 2007-03-20 | Seiko Epson Corporation | Intermediate chip module, semiconductor device, circuit board, and electronic device |
| US8766408B2 (en) | 2006-03-07 | 2014-07-01 | Semiconductor Components Industries, Llc | Semiconductor device and manufacturing method thereof |
| JP2008041892A (ja) * | 2006-08-04 | 2008-02-21 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
| KR101009103B1 (ko) * | 2008-10-27 | 2011-01-18 | 삼성전기주식회사 | 양면 전극 패키지 및 그 제조방법 |
| CN101859752A (zh) * | 2009-04-06 | 2010-10-13 | 杨文焜 | 具有内嵌式芯片及硅导通孔晶粒之堆栈封装结构及其制造方法 |
| CN101859752B (zh) * | 2009-04-06 | 2012-02-08 | 金龙国际公司 | 具有内嵌式芯片及硅导通孔晶粒之堆栈封装结构及其制造方法 |
| JP2013526066A (ja) * | 2010-04-29 | 2013-06-20 | 日本テキサス・インスツルメンツ株式会社 | 低減されたダイ歪みアッセンブリのためのパッケージ基板のためのｃｔｅ補償 |
| US8450855B2 (en) | 2010-06-03 | 2013-05-28 | Kabushiki Kaisha Toshiba | Semiconductor device |
| US8878371B2 (en) | 2010-06-03 | 2014-11-04 | Kabushiki Kaisha Toshiba | Semiconductor device |
| US9000495B2 (en) | 2011-01-20 | 2015-04-07 | Kabushiki Kaisha Toshiba | Semiconductor apparatus having penetration electrode and method for manufacturing the same |
| CN113410199A (zh) * | 2020-03-17 | 2021-09-17 | 铠侠股份有限公司 | 半导体存储装置及其制造方法 |
| CN113410199B (zh) * | 2020-03-17 | 2023-12-08 | 铠侠股份有限公司 | 半导体存储装置及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7989938B2 (en) | Semiconductor device for fingerprint recognition | |
| US6906415B2 (en) | Semiconductor device assemblies and packages including multiple semiconductor devices and methods | |
| JP5160498B2 (ja) | 半導体装置 | |
| KR100683027B1 (ko) | 반도체장치 및 그 제조방법 | |
| JP4473807B2 (ja) | 積層半導体装置及び積層半導体装置の下層モジュール | |
| US6558966B2 (en) | Apparatus and methods of packaging and testing die | |
| US20090146314A1 (en) | Semiconductor Device | |
| JPH09121002A (ja) | 半導体装置及びその製造方法 | |
| KR20100069589A (ko) | 반도체 디바이스 | |
| KR101620347B1 (ko) | 패시브 소자들이 실장된 반도체 패키지 | |
| KR20080037681A (ko) | 반도체 칩 및 그 제조 방법 및 반도체 장치 | |
| KR101096330B1 (ko) | 반도체 장치용 패키지 | |
| JP2003092375A (ja) | 半導体装置、その製造方法およびその検査方法 | |
| JP2008182264A (ja) | 半導体装置、その製造方法およびその検査方法 | |
| JP5732493B2 (ja) | 半導体装置 | |
| JP2003229533A (ja) | 半導体装置とその製造方法 | |
| JP4435074B2 (ja) | 半導体装置およびその製造方法 | |
| US6628136B2 (en) | Method and apparatus for testing a semiconductor package | |
| KR101671258B1 (ko) | 적층형 반도체 모듈 | |
| KR100592785B1 (ko) | 칩 스케일 패키지를 적층한 적층 패키지 | |
| JP2002314034A (ja) | 半導体装置 | |
| JP2002368189A (ja) | 半導体スタックドパッケージ及びその製造方法 | |
| JP3923944B2 (ja) | 半導体装置 | |
| JP5331934B2 (ja) | 半導体装置 | |
| JP2003133509A (ja) | 半導体パッケージ及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060324 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060707 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20071114 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071119 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071121 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20071128 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071205 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071205 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071212 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080201 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090630 |