JP5579495B2 - モータ駆動装置 - Google Patents

Description

本発明は、ＰＷＭ（Pulse Width Modulation：パルス幅変調）信号により駆動されるインバータ回路を備えたモータ駆動装置に関し、特に、インバータ回路とモータとの間に設けられるフェールセーフ用の半導体スイッチング素子を、モータで発生する逆起電力から保護するための技術に関する。

車両の電動パワーステアリング装置においては、ハンドルの操舵トルクに応じた操舵補助力をステアリング機構に与えるために、３相ブラシレスモータなどの電動式モータが設けられる。このモータを駆動する装置として、ＰＷＭ制御方式によるモータ駆動装置が知られている。

一般に、ＰＷＭ制御方式のモータ駆動装置では、所定のデューティを持ったＰＷＭ信号により駆動されるインバータ回路を備えている。インバータ回路は、上アームと下アームにそれぞれ半導体スイッチング素子を有する上下一対のアームが３組設けられた、いわゆる３相ブリッジから構成されている。そして、ＰＷＭ信号に基づいて各スイッチング素子がＯＮ・ＯＦＦ動作を行うことにより、インバータ回路からモータへ各相の電圧が供給され、モータが駆動される。

また、回路の故障が検出された場合に、インバータ回路からモータへ（あるいはモータからインバータ回路へ）電流が流れないようにするため、インバータ回路とモータとの間に、フェールセーフ用の機械式リレーを設けたモータ駆動装置も知られている（例えば特許文献１、２）。

ここで、回路の故障には、モータ駆動装置において発生する様々な故障が含まれる。例えば、インバータ回路の各スイッチング素子がＯＮ状態からＯＦＦ状態へ変化せず、ＯＮ状態になったままとなるＯＮ故障や、スイッチング素子以外の配線部分に生じる短絡故障などがある。そのほか、インバータ回路を制御するＣＰＵの内部で異常が生じ、ＣＰＵが本来とは異なる制御を行ってしまうような故障もある。

上記のような回路の故障が検出された場合、インバータ回路の各スイッチング素子が全てＯＦＦ状態となるような制御や、インバータ回路と車両用バッテリとの間に設けられている電源リレーがＯＦＦ状態となるような制御が行われる。これにより、インバータ回路やモータへの電力供給が停止され、インバータ回路の破壊や、運転者が予期しない方向にアシストが行われるなどの誤動作が防止される。

回路の故障が検出されると、モータによる操舵補助力の付与は行われないため、運転者はハンドルを人力で操舵することとなる。その際、モータがハンドルの操舵に合わせて連れ回ってしまい、モータが発電機として機能することになる。したがって、モータとインバータ回路とが電気的に接続されたままでは、モータの発電動作によって、ハンドル操作に大きな抵抗がかかってしまう。つまり、ハンドルを回すために多大の力を必要とすることになる。そこで、これを防ぐために、特許文献１、２のように、インバータ回路とモータとの間を電気的に切断できるフェールセーフ用の機械式リレーが設置されている。

しかしながら、電動パワーステアリング装置では、制御用の回路を車両内に搭載するため、モータへの供給電力が大きいわりには、制御回路をより小型にしなければならないという要求がある。そのため、特許文献１、２のように機械式リレーを用いた場合は、リレーそれ自体が大型となって上記要求を満足できなくなる。そこで、後掲の特許文献３のように、機械式リレーに代えて、フェールセーフ用の半導体スイッチング素子をインバータ回路とモータとの間に設けたモータ駆動装置が知られている。

特許文献３のモータ駆動装置においては、モータとインバータ回路との間の給電ラインにＦＥＴ（Field Effect Transistor：電界効果トランジスタ）を設け、インバータ回路に短絡などの異常が発生した場合に、各給電ラインのＦＥＴ群と、インバータ回路を構成しているＦＥＴ群とを共にＯＦＦにするようにしている。

しかしながら、この構成において、異常が発生した場合に、モータへの通電中に給電ラインのＦＥＴをＯＦＦにすると、モータのインダクタンスに起因する逆起電力が発生し、これがスパイク電圧（瞬間的な大電圧）としてＦＥＴに加わる。このため、ＦＥＴが破壊されてしまうことがある。

そこで、後掲の特許文献４では、モータとインバータ回路との間の給電ラインにフェールセーフ用のＦＥＴを設けたモータ駆動装置において、上述したスパイク電圧から半導体スイッチング素子を保護するための技術が提案されている。特許文献４では、異常発生時に、インバータ回路のＦＥＴを全てＯＦＦした後、給電ライン上のフェールセーフ用のＦＥＴを全て一斉にＯＦＦするのではなく、各相の電流値を検出し、その電流値が所定の基準値以下になった相から順次ＦＥＴをＯＦＦにしてゆく。これにより、スパイク電圧を抑制して、ＦＥＴの破壊を防止することができる。

特許第３６８６４７１号公報 特開２００５−１９９７４６号公報 特開２００９−２７４６８６号公報 特開２００９−２２０７０５号公報

特許文献４のモータ駆動装置では、異常が発生した場合に、電流値が所定値以下となった相のフェールセーフ用ＦＥＴから順次ＯＦＦすることでインバータ回路とモータとを切断するので、各相のそれぞれに流れる電流値を常に検出しなければならない。このため、各相ごとにシャント抵抗などの電流検出素子を設ける必要があり、回路が大型化してしまう。また、各相の電流値を基準値と比較したり、フェールセーフ用のＦＥＴごとにＯＦＦ制御を行ったりするなど、制御内容も複雑であり、回路の誤動作や複雑化を招来する結果となる。

そこで、本発明の目的は、簡単な回路構成および制御動作により、フェールセーフ用の半導体スイッチング素子がスパイク電圧により破壊されるのを防止できるモータ駆動装置を提供することにある。

本発明に係るモータ駆動装置は、上アームと下アームにそれぞれ半導体スイッチング素子を有する上下一対のアームが少なくとも３組設けられ、ＰＷＭ信号による各半導体スイッチング素子のＯＮ・ＯＦＦ動作に基づいてモータに電圧を供給するインバータ回路と、このインバータ回路の各半導体スイッチング素子に対して、ＰＷＭ信号を出力するインバータ駆動部と、インバータ回路とモータとの間に設けられ、インバータ回路からモータへの電圧供給を遮断するための半導体スイッチング素子を各相ごとに有するフェールセーフ回路と、このフェールセーフ回路の半導体スイッチング素子をＯＮ・ＯＦＦさせる信号を出力するフェールセーフ駆動部と、インバータ駆動部に対して、インバータ回路の各半導体スイッチング素子の駆動を指令する指令信号を出力し、フェールセーフ駆動部に対して、フェールセーフ回路の各半導体スイッチング素子の駆動を指令する指令信号を出力する制御部と、異常を検出する異常検出手段とを備える。そして、異常検出手段が異常を検出した場合に、インバータ駆動部は、制御部からの指令信号に基づいて、インバータ回路の各半導体スイッチング素子を全てＯＦＦさせるように制御を行い、その後所定時間が経過するまで、フェールセーフ駆動部は、フェールセーフ回路の各半導体スイッチング素子をＯＮ状態に維持し、所定時間が経過した時点で、制御部からの指令信号に基づいて、フェールセーフ回路の各半導体スイッチング素子を全てＯＦＦさせるように制御を行う。所定時間が経過するまでの間、フェールセーフ回路のＯＮ状態にある各半導体スイッチング素子を介して、モータで発生した逆起電力がインバータ回路側に吸収される。

このように構成したことにより、異常が発生した場合には、まずインバータ回路の半導体スイッチング素子が全てＯＦＦとなり、その後所定時間が経過すると、次にフェールセーフ回路の半導体スイッチング素子が全てＯＦＦになる。このため、インバータ回路の半導体スイッチング素子が全てＯＦＦとなった後も、所定時間が経過するまでは、フェールセーフ回路のＯＮ状態にある半導体スイッチング素子を介して、モータで発生した逆起電力がインバータ回路側に吸収される。したがって、フェールセーフ回路の半導体スイッチング素子にスパイク電圧が印加されないので、素子の破壊を防止することができる。また、フェールセーフ回路の半導体スイッチング素子をＯＦＦするタイミングを制御すればよいので、特許文献４のように電流検出素子を設けて各相の電流値を常に検出する必要がなく、複雑な制御も必要としない。

本発明において、フェールセーフ駆動部は、フェールセーフ回路の各半導体スイッチング素子を同時に全てＯＦＦにするのが好ましい。これにより、フェールセーフ駆動部は、半導体スイッチング素子を個別に制御する必要がないので、素子に対する制御を容易に行うことができる。

本発明において、フェールセーフ駆動部は、所定時間が経過するまで、フェールセーフ回路の各半導体スイッチング素子をＯＮ状態に維持することに代えて、所定時間が経過するまで、フェールセーフ回路の各半導体スイッチング素子をＰＷＭ駆動してもよい。

本発明では、インバータ回路と、当該インバータ回路に電力を供給する電源との間に、制御部により開閉制御される開閉器が設けられていてもよい。このようなモータ駆動装置においては、異常検出手段が異常を検出した場合に、制御部は、インバータ駆動部に対して、インバータ回路の各半導体スイッチング素子を全てＯＦＦにする指令信号を出力すると同時に、開閉器を開状態にして、インバータ回路と電源とを電気的に切り離すのが好ましい。これによると、インバータ駆動部からの指令のみでインバータ回路の半導体スイッチング素子をＯＦＦにするだけでなく、開閉器によりインバータ回路を電源から遮断するので、インバータ回路を確実に動作停止状態とすることができ、安全性が向上する。

本発明では、インバータ回路およびフェールセーフ回路の各半導体スイッチング素子は、それぞれＮチャンネル型ＭＯＳ−ＦＥＴから構成するのが好ましい。これによると、ＭＯＳ−ＦＥＴのソース・ドレイン間に存在する寄生ダイオードを利用して、モータで発生した逆起電力を容易にインバータ回路側に吸収させることができる。また、Ｎチャンネル型ＭＯＳ−ＦＥＴは、Ｐチャンネル型ＭＯＳ−ＦＥＴに比べて回路設計が容易であるという利点がある。

本発明によれば、簡単な回路構成および制御動作により、フェールセーフ用の半導体スイッチング素子がスパイク電圧により破壊されるのを防止することができる。

本発明の実施形態に係るモータ駆動装置の回路図である。 第１実施形態によるモータ駆動装置の動作を示したタイミングチャートである。 正常時の電流経路を示した図である。 異常時の電流経路を示した図である。 インバータ回路とモータとの間が遮断された状態を示した図である。 第１実施形態による制御の手順を表したフローチャートである。 第２実施形態によるモータ駆動装置の動作を示したタイミングチャートである。 スパイク電圧の波形を拡大した図である。 第２実施形態による制御の手順を表したフローチャートである。 比較例によるモータ駆動装置の動作を示したタイミングチャートである。 比較例における異常時の電流経路を示した図である。

以下、本発明の実施形態につき、図面を参照しながら説明する。ここでは、車両の電動パワーステアリング装置に用いられるモータ駆動装置を例に挙げる。なお、図面中、同一部分または対応する部分には同一符号を付してある。

最初に、本発明の第１実施形態に係るモータ駆動装置の構成を、図１を参照しながら説明する。図１において、モータ駆動装置１００は、制御部１、インバータ駆動部２、インバータ回路３、フェールセーフ回路４、フェールセーフ駆動部５、コンデンサＣ、電源リレーＲＹ、電源Ｂを備えている。電源リレーＲＹは、本発明における開閉器の一例である。モータ駆動装置１００により駆動されるモータ６は、例えば３相ブラシレスモータである。

インバータ回路３は、上アームと下アームにそれぞれ半導体スイッチング素子（以下、単に「スイッチング素子」という）を有する上下一対のアームがＵ相、Ｖ相、Ｗ相に対応して３組設けられた３相ブリッジから構成されている。Ｕ相の上アームａ１および下アームａ２は、それぞれスイッチング素子Ｑ１、Ｑ２を有しており、Ｖ相の上アームａ３および下アームａ４はそれぞれスイッチング素子Ｑ３、Ｑ４を有しており、Ｗ相の上アームａ５および下アームａ６はそれぞれスイッチング素子Ｑ５、Ｑ６を有している。スイッチング素子Ｑ１、Ｑ２の接続点ｐからはＵ相電圧が取り出され、スイッチング素子Ｑ３、Ｑ４の接続点ｑからはＶ相電圧が取り出され、スイッチング素子Ｑ５、Ｑ６の接続点ｒからはＵ相電圧が取り出される。

本実施形態では、これらのスイッチング素子Ｑ１〜Ｑ６は、Ｎチャンネル型ＭＯＳ−ＦＥＴから構成されている。各スイッチング素子において、Ｓはソース、Ｄはドレイン、Ｇはゲート、ｄはソースＳとドレインＤとの間に存在する寄生ダイオードを表している。寄生ダイオードｄの導通方向は、各スイッチング素子Ｑ１〜Ｑ６の導通方向（ドレインＤ→ソースＳ）とは逆の方向となっている。スイッチング素子Ｑ１、Ｑ３、Ｑ５の各ドレインＤは共通に接続されていて、この接続点ｍは電源リレーＲＹを介して電源Ｂに接続されている。コンデンサＣは、上記接続点ｍとグランドとの間に接続されている。また、スイッチング素子Ｑ２、Ｑ４、Ｑ６の各ソースＳは共通に接続されていて、この接続点ｎは電流検出抵抗Ｒを介してグランドに接続されている。インバータ回路３には、電源リレーＲＹを介して電源Ｂから電力が供給される。

インバータ回路３のスイッチング素子Ｑ１〜Ｑ６の各ゲートＧには、インバータ駆動部２から出力される６種類のＰＷＭ信号が個別に与えられる。スイッチング素子Ｑ１〜Ｑ６は、このＰＷＭ信号に基づいてＯＮ・ＯＦＦ動作を行い、その結果、インバータ回路３から上述したＵ相電圧、Ｖ相電圧、Ｗ相電圧の３相電圧が出力される。この３相電圧は、フェールセーフ回路４を介して、モータ６へ供給される。

フェールセーフ回路４は、インバータ回路３とモータ６との間に設けられており、Ｕ相電圧の給電ラインにスイッチング素子Ｚｕ、Ｖ相電圧の給電ラインにスイッチング素子Ｚｖ、Ｗ相電圧の給電ラインにスイッチング素子Ｚｗをそれぞれ有している。本実施形態では、これらの各スイッチング素子Ｚｕ、Ｚｖ、Ｚｗは、インバータ回路３のスイッチング素子Ｑ１〜Ｑ６と同様に、Ｎチャンネル型ＭＯＳ−ＦＥＴから構成されている。各スイッチング素子において、Ｓはソース、Ｄはドレイン、Ｇはゲート、ｄはソースＳとドレインＤとの間に存在する寄生ダイオードを表している。寄生ダイオードｄの導通方向は、各スイッチング素子Ｚｕ、Ｚｖ、Ｚｗの導通方向（ドレインＤ→ソースＳ）とは逆の方向となっている。

スイッチング素子ＺｕのソースＳは、スイッチング素子Ｑ１、Ｑ２の接続点ｐに接続されており、スイッチング素子ＺｖのソースＳは、スイッチング素子Ｑ３、Ｑ４の接続点ｑに接続されており、スイッチング素子ＺｗのソースＳは、スイッチング素子Ｑ５、Ｑ６の接続点ｒに接続されている。また、スイッチング素子ＺｕのドレインＤは、モータ６のＵ相巻線６ｕに接続されており、スイッチング素子ＺｖのドレインＤは、モータ６のＶ相巻線６ｖに接続されており、スイッチング素子ＺｗのドレインＤは、モータ６のＷ相巻線６ｗに接続されている。

フェールセーフ回路４のスイッチング素子Ｚｕ、Ｚｖ、Ｚｗの各ゲートＧには、フェールセーフ駆動部５から制御信号が入力される。フェールセーフ駆動部５は、スイッチング素子Ｚｕ、Ｚｖ、ＺｗをＯＮにする場合は、「Ｈ」（High）レベルの制御信号を出力し、スイッチング素子Ｚｕ、Ｚｖ、ＺｗをＯＦＦにする場合は、「Ｌ」（Low）レベルの制御信号を出力する。スイッチング素子Ｚｕ、Ｚｖ、Ｚｗは、この制御信号に基づいてＯＮ・ＯＦＦ動作を行う。スイッチング素子Ｚｕ、Ｚｖ、ＺｗがＯＮ状態のときは、インバータ回路３からモータ６へ給電が行われ、スイッチング素子Ｚｕ、Ｚｖ、ＺｗがＯＦＦ状態になると、インバータ回路３からモータ６への給電が遮断される。

制御部１は、ＣＰＵやメモリ等から構成されていて、異常検出部１０を備えている。異常検出部１０は、本発明における異常検出手段の一例である。制御部１は、電流検出抵抗Ｒに生じる電圧に基づいて、モータ電流の検出電流値を算出するとともに、図示しないトルクセンサから入力される操舵トルクに基づいて、モータ電流の目標電流値を算出する。そして、これらの検出電流値および目標電流値から、各相のＰＷＭ信号のデューティを設定し、当該デューティのＰＷＭ信号を生成させるための指令信号をインバータ駆動部２へ出力する。また、制御部１は、異常検出部１０が短絡故障等の異常を検出した場合に、電源リレーＲＹ、インバータ駆動部２、およびフェールセーフ駆動部５に対して、後述するような制御を行う。

インバータ駆動部２は、制御部１から与えられる指令信号に基づいて、所定のデューティを持った６種類のＰＷＭ信号を生成し、このＰＷＭ信号をインバータ回路３の各スイッチング素子Ｑ１〜Ｑ６のゲートＧへ出力する。

次に、上述したモータ駆動装置１００の動作について、図２〜図５を参照しながら説明する。図２のタイミングチャートにおいて、時刻ｔ１以前では回路に異常が発生しておらず、（ａ）に示すように、電源リレーＲＹとインバータ回路３は共にＯＮ状態にあり、また（ｂ）に示すように、フェールセーフ回路４もＯＮ状態にある。

すなわち、異常検出部１０が異常を検出していない場合、制御部１は電源リレーＲＹを閉状態（ＯＮ）に制御する。また、制御部１はインバータ駆動部２に指令信号を出力し、スイッチング素子Ｑ１〜Ｑ６のうち所定の素子をＯＮさせて、インバータ回路３を動作状態とする。さらに、制御部１は、フェールセーフ駆動部５に指令信号を出力し、スイッチング素子Ｚｕ、Ｚｖ、Ｚｗを全てＯＮさせて、フェールセーフ回路４を導通状態とする。

この状態（正常時）では、例えば、図３のような電流経路（太線）が形成される。ここでは、インバータ回路３のスイッチング素子Ｑ１、Ｑ６がＯＮしている時の電流経路を示している。図３において、電源Ｂ→電源リレーＲＹ→スイッチング素子Ｑ１（ドレインＤ〜ソースＳ）→スイッチング素子Ｚｕの寄生ダイオードｄ→モータ６のＵ相巻線６ｕの経路で、Ｕ相電流が流れる。また、モータ６のＷ相巻線６ｗ→スイッチング素子Ｚｗ（ドレインＤ〜ソースＳ）→スイッチング素子Ｑ６（ドレインＤ〜ソースＳ）→電流検出抵抗Ｒ→グランドの経路で、Ｗ相電流が流れる。図２（ｃ）は、これらのＵ相電流とＷ相電流を示している。また、図２（ｄ）はモータ６のＵ相巻線６ｕの端子に印加されるＵ相電圧、図２（ｅ）はモータ６のＷ相巻線６ｗの端子に印加されるＷ相電圧をそれぞれ示している。なお、Ｕ相電圧とＷ相電圧は、実際にはＰＷＭ制御されたパルス電圧となるが、図では便宜上、直流電圧として表現してある。

次に、異常が発生した場合の動作について説明する。異常検出部１０が短絡故障等の異常を検出すると、制御部１は、電源リレーＲＹを閉状態（ＯＮ）から開状態（ＯＦＦ）に切り替えるとともに、インバータ駆動部２に対して、インバータ回路３の動作を停止させるための指令信号を出力する。電源リレーＲＹが開状態に切り替わることで、インバータ回路３と電源Ｂとが電気的に切り離される。また、インバータ駆動部２は、制御部１からの指令信号に基づいて、インバータ回路３へのＰＷＭ信号の出力を停止する。これにより、インバータ回路３のスイッチング素子Ｑ１〜Ｑ６は全てＯＦＦとなる。

しかしながら、上記のように電源リレーＲＹやスイッチング素子Ｑ１〜Ｑ６がＯＦＦ状態となるように制御を行っても、リレーや回路が故障しているとインバータ回路３からモータ６へ電流が流れるおそれがある。そこで、これを阻止するために、フェールセーフ回路４のスイッチング素子Ｚｕ、Ｚｖ、Ｚｗを全てＯＦＦにして、インバータ回路３とモータ６との間を遮断することで、フェールセーフ機能を担保する。

ところで、比較例を示す図１０の（ａ）、（ｂ）のように、インバータ回路３をＯＦＦにするタイミングｔ１と同じタイミングｔ１でフェールセーフ回路４をＯＦＦにすると、モータ６に発生する逆起電力により、フェールセーフ回路４のスイッチング素子が破壊されるという問題が生じる。以下、これについて詳しく説明する。

図１１は、図３で示した正常状態から異常が発生した場合に、インバータ回路３のスイッチング素子Ｑ１〜Ｑ６のＯＦＦと同時に、フェールセーフ回路４のスイッチング素子Ｚｕ、Ｚｖ、ＺｗをＯＦＦさせたときの、逆起電力に基づいて流れる電流の経路を示している。逆起電力により、モータ６におけるＵ相巻線６ｕの端子の極性は、図３の＋から−へ反転し、Ｗ相巻線６ｗの端子の極性は、図３の−から＋へ反転する。

この結果、Ｕ相については、太実線で示したように、グランド→電流検出抵抗Ｒ→スイッチング素子Ｑ２の寄生ダイオードｄ→スイッチング素子Ｚｕの寄生ダイオードｄ→モータ６のＵ相巻線６ｕという電流経路が形成されるため、この電流経路によってモータ６で発生した逆起電力が吸収される。したがって、Ｕ相のスイッチング素子Ｚｕに大きなスパイク電圧が印加されることはない。

ところが、Ｗ相については、モータ６のＷ相巻線６ｗからインバータ回路３へ太点線で示したように電流が流れようとしても、スイッチング素子Ｚｗの寄生ダイオードｄの導通方向が電流の方向とは逆であるため、太点線の経路は形成されない。このため、Ｗ相巻線６ｗにおける＋極性の逆起電力が吸収されず、スイッチング素子Ｚｗに大きなスパイク電圧が印加されて、スイッチング素子Ｚｗが破壊される。

上述した現象を図１０で説明すると、インバータ回路３のスイッチング素子Ｑ１〜Ｑ６のＯＦＦと同時に、フェールセーフ回路４のスイッチング素子Ｚｕ、Ｚｖ、ＺｗをＯＦＦにすることにより、（ｃ）に示すようにモータ６のＵ相電流とＷ相電流は急激に減少する。モータ６に発生する逆起電力は、電流の変化率（ｄｉ／ｄｔ）が大きくなるほど増大するから、（ｃ）のような急激な電流変化によって大きな逆起電力が発生する。しかし、Ｕ相については、上述した通り逆起電力の吸収経路が形成されるので、Ｕ相電圧には（ｄ）に示すようにスパイク電圧Ｘ６は発生しない。一方、Ｗ相については、上述した通り逆起電力の吸収経路が形成されないので、Ｗ相電圧には（ｅ）に示すようにスパイク電圧Ｘ７が発生する。

そこで、本実施形態においては、スパイク電圧による素子破壊を防止するため、図２（ａ）、（ｂ）に示したように、異常が発生して電源リレーＲＹおよびインバータ回路３がＯＦＦとなった時刻ｔ１から、所定時間Ｔが経過した時刻ｔ２で、フェールセーフ回路４をＯＦＦにする。以下、この制御動作について詳しく説明する。

時刻ｔ１で異常検出部１０が異常を検出すると、制御部１は、電源リレーＲＹを開状態（ＯＦＦ）にするとともに、インバータ駆動部２に対して、スイッチング素子Ｑ１〜Ｑ６をＯＦＦさせる指令信号を出力する。インバータ駆動部２は、この指令信号を受け取ると、インバータ回路３へのＰＷＭ信号の出力を停止する。すなわち、インバータ駆動部２は、スイッチング素子Ｑ１〜Ｑ６を全てＯＦＦさせるように制御を行う。これにより、インバータ回路３のスイッチング素子Ｑ１〜Ｑ６は全てＯＦＦとなる。

なお、ここでは異常として、例えば、制御部１のＣＰＵ等における異常を想定している。インバータ回路３のスイッチング素子Ｑ１〜Ｑ６は、全て正常にＯＮ・ＯＦＦ動作を行えるものとする。また、その他の異常として、図示は省略するが、インバータ回路３のスイッチング素子Ｑ１〜Ｑ６のいずれかがＯＮ状態のままとなるＯＮ故障なども考えられる。

さらに、制御部１は、時刻ｔ１から所定時間Ｔが経過した時刻ｔ２の時点で、フェールセーフ駆動部５に対して、スイッチング素子Ｚｕ、Ｚｖ、ＺｗをＯＦＦさせる指令信号を出力する。フェールセーフ駆動部５は、この指令信号を受け取ると、フェールセーフ回路４のスイッチング素子Ｚｕ、Ｚｖ、Ｚｗの各ゲートＧへ「Ｌ」レベルの制御信号を出力する。すなわち、フェールセーフ駆動部５は、スイッチング素子Ｚｕ、Ｚｖ、Ｚｗを全てＯＦＦさせるように制御を行う。これにより、フェールセーフ回路４のスイッチング素子Ｚｕ、Ｚｖ、Ｚｗは全てＯＦＦとなる。

したがって、時刻ｔ１から時刻ｔ２での間は、インバータ回路３のスイッチング素子Ｑ１〜Ｑ６は全てＯＦＦとなっており、フェールセーフ回路４のスイッチング素子Ｚｕ、Ｚｖ、Ｚｗは全てＯＮとなっている。このため、図３で示した正常状態から異常が発生した場合は、図４に太線で示すような電流経路が形成される。

すなわち、Ｕ相については、図１１の場合と同様に、グランド→電流検出抵抗Ｒ→スイッチング素子Ｑ２の寄生ダイオードｄ→スイッチング素子Ｚｕの寄生ダイオードｄ→モータ６のＵ相巻線６ｕという電流経路が形成され、この電流経路によってモータ６で発生した逆起電力が、インバータ回路３側に吸収される。また、Ｗ相については、スイッチング素子ＺｗがＯＮであるため、Ｗ相巻線６ｗ→スイッチング素子Ｚｗ（ドレインＤ〜ソースＳ）→スイッチング素子Ｑ５の寄生ダイオードｄ→コンデンサＣ→グランドという電流経路が形成され、この電流経路によってモータ６で発生した逆起電力が、インバータ回路３側に吸収される。

このように、インバータ回路３のスイッチング素子Ｑ１〜Ｑ６がＯＦＦになってから、所定時間Ｔが経過するまでの間、フェールセーフ回路４のスイッチング素子Ｚｕ、Ｚｖ、ＺｗをＯＮ状態に維持することにより、異常時にモータ６で発生した逆起電力を、フェールセーフ回路４を介してインバータ回路３側に吸収することができる。その結果、図２（ｃ）に示すようにモータ６のＵ相電流とＷ相電流は緩やかに減少する。このため、図２（ｄ）に示すようにＵ相電圧にスパイク電圧Ｘ１は発生せず、図２（ｅ）に示すようにＷ相電圧にもスパイク電圧Ｘ２は発生しない。したがって、スイッチング素子Ｚｕ、Ｚｗに大きなスパイク電圧が印加されることはなく、素子の破壊を防止することができる。

そして、所定時間Ｔが経過して時刻ｔ２になると、フェールセーフ回路４のスイッチング素子Ｚｕ、Ｚｖ、Ｚｗは同時に全てＯＦＦとなる。この結果、図５に示すように、電源リレーＲＹ、インバータ回路３のスイッチング素子Ｑ１〜Ｑ６、フェールセーフ回路４のスイッチング素子Ｚｕ、Ｚｖ、Ｚｗは全てＯＦＦ状態となるので、モータ６をモータ駆動装置１００から確実に遮断することができる。

以上においては、インバータ回路３のスイッチング素子のうちＱ１とＱ６がＯＮとなっている例を挙げて、Ｕ相電圧とＷ相電圧が現れる場合の電流経路について説明したが、Ｕ相電圧とＶ相電圧が現れる場合の電流経路や、Ｖ相電圧とＷ相電圧が現れる場合の電流経路についても、同様の原理が適用される。

上述した所定時間Ｔは、例えば次のようにして決定することができる。一般に、Ｉ：モータ電流、Ｌ：モータのインダクタンス、Ｖ_DSS：ＭＯＳ−ＦＥＴのドレイン−ソース耐圧定格値、Ｖ_BAT：バッテリ電圧としたとき、モータ負荷の切断時に発生するアバランシェエネルギーＥ_AVは、
Ｅ_AV＝１／２・Ｌ・Ｉ^２・［Ｖ_DSS／（Ｖ_DSS−Ｖ_BAT）］
であり、このアバランシェエネルギーＥ_AVの放出時間ｔ_AVは、
ｔ_AV＝（Ｌ・Ｉ）／（Ｖ_DSS−Ｖ_BAT）
となる。したがって、ｔ_AV≦Ｔとなるように所定時間Ｔを決定すればよい。Ｔの上限値については、異常発生時に規定時間内にモータをインバータ回路から切断することが車の仕様として決められるので、その規定時間が上限値となる。

なお、異常時にモータ６の逆起電力がインバータ回路３側に吸収される間は、回生動作となるので、理論的にはモータ６に電気制動がかかって操舵が重くなるが、実際には、時間Ｔは例えば１ｍｓ（ミリ秒）以下の小さい値なので、操舵には殆ど影響がない。

図６は、以上説明した第１実施形態による制御の手順を表したフローチャートである。このフローチャートの各ステップは、制御部１を構成するＣＰＵにより実行される。

図６において、ステップＳ１では、異常検出部１０が異常を検出したか否かを監視する。異常検出部１０が異常を検出しなければ（ステップＳ１：ＮＯ）、ステップＳ１を繰り返し実行し、異常検出部１０が異常を検出すると（ステップＳ１：ＹＥＳ）、ステップＳ２、Ｓ３へ進む。ステップＳ２では、インバータ回路３の全てのスイッチング素子Ｑ１〜Ｑ６をＯＦＦにし、これと同時に、ステップＳ３で電源リレーＲＹを開状態（ＯＦＦ）にする。そして、この時点から、制御部１に備わる図示しないタイマで時間を計測し、所定時間Ｔが経過したか否かをステップＳ４で判定する。所定時間Ｔが経過していなければ（ステップＳ４：ＮＯ）、ステップＳ４を繰り返し実行し、所定時間Ｔが経過すると（ステップＳ４：ＹＥＳ）、ステップＳ５へ進んで、フェールセーフ回路４の全てのスイッチング素子Ｚｕ、Ｚｖ、ＺｗをＯＦＦにする。

このように、上述した第１実施形態によれば、モータ６で発生した逆起電力が、フェールセーフ回路４を介して、インバータ回路３側に吸収されるので、フェールセーフ回路４のスイッチング素子Ｚｕ、Ｚｖ、Ｚｗが大きなスパイク電圧により破壊されるのを防止することができる。また、フェールセーフ回路４のスイッチング素子Ｚｕ、Ｚｖ、ＺｗをＯＦＦにするタイミングを制御すればよいので、特許文献４のように電流検出素子を設けて各相の電流値を常に検出し、検出電流値を基準値と比較するなどの処理が不要となり、図６で示したような簡単な制御で済む。

また、第１実施形態によれば、フェールセーフ回路４のスイッチング素子Ｚｕ、Ｚｖ、Ｚｗを同時に全てＯＦＦさせることにより、フェールセーフ駆動部５は、スイッチング素子Ｚｕ、Ｚｖ、Ｚｗを個別に制御する必要がないので、素子に対する制御を容易に行うことができる。

また、第１実施形態によれば、異常が発生した場合に、制御部１はインバータ回路３をＯＦＦにするための指令信号を出力するだけでなく、同時に電源リレーＲＹを開状態に制御するので、インバータ回路３は電源Ｂから電気的に切り離される。このため、インバータ回路３を確実に動作停止状態とすることができ、安全性が向上する。

さらに、第１実施形態によれば、インバータ回路３とフェールセーフ回路４のスイッチング素子が、Ｎチャンネル型ＭＯＳ−ＦＥＴから構成されている。このため、各ＦＥＴのソース・ドレイン間に存在する寄生ダイオードｄを利用して、モータ６で発生した逆起電力を容易にインバータ回路３側に吸収させることができる。また、Ｎチャンネル型ＭＯＳ−ＦＥＴは、Ｐチャンネル型ＭＯＳ−ＦＥＴに比べて回路設計が容易であるという利点がある。

次に、本発明の第２実施形態について、図７〜図９を参照しながら説明する。なお、第２実施形態によるモータ駆動装置の構成は図１と同じであり、正常時の電流経路も図３と同じであるので、図１および図３を第２実施形態として引用する。

第２実施形態においては、図７（ｂ）に示すように、異常が発生した時刻ｔ１から所定時間Ｔが経過するまでの間、フェールセーフ回路４のスイッチング素子Ｚｕ、Ｚｖ、ＺｗがＰＷＭ駆動される。すなわち、時刻ｔ１の時点で、制御部１は、スイッチング素子Ｚｕ、Ｚｖ、ＺｗをＰＷＭ駆動するための指令信号をフェールセーフ駆動部５に出力する。フェールセーフ駆動部５は、この指令信号を受け取ると、ＰＷＭ信号を生成してフェールセーフ回路４へ出力する。本実施形態では、デューティが一定の（時間と共に変化しない）ＰＷＭ信号がフェールセーフ駆動部５で生成され、スイッチング素子Ｚｕ、Ｚｖ、Ｚｗの各ゲートＧに与えられる。スイッチング素子Ｚｕ、Ｚｖ、Ｚｗは、このＰＷＭ信号に応じてＯＮ・ＯＦＦ動作を行なう。

したがって、時刻ｔ１から時刻ｔ２までの間は、インバータ回路３のスイッチング素子Ｑ１〜Ｑ６は全てＯＦＦとなっているが、フェールセーフ回路４のスイッチング素子Ｚｕ、Ｚｖ、ＺｗはＯＮ・ＯＦＦ動作を繰り返している。このため、スイッチング素子がＯＮとなる区間では、第１実施形態と同様に、モータ６で発生した逆起電力が、フェールセーフ回路４を介して、インバータ回路３側に吸収される。

この結果、図７（ｃ）に示すようにモータ６のＵ相電流とＷ相電流は、スイッチング素子Ｚｕ、Ｚｖ、ＺｗのＰＷＭ動作に応じて段階的に減少する。したがって、図７（ｄ）に示すようにＵ相電圧にスパイク電圧Ｘ３は発生せず、図７（ｅ）に示すようにＷ相電圧にもスパイク電圧Ｘ４は発生しない。しかしながら、ＰＷＭ駆動されるスイッチング素子にはＯＦＦとなる区間があるため、Ｗ相電圧に関しては、スイッチング素子ＺｗのＯＦＦ区間において、図１１と同様に逆起電力を吸収できない状況が発生する。このため、図７（ｅ）にＸ５で示したスパイク電圧が、瞬間的にスイッチング素子Ｚｗに印加されることになる。図８は、スパイク電圧Ｘ５の波形を拡大した図である。

しかるに、この場合のスパイク電圧Ｘ５は、本来のスパイク電圧Ｘ４に比べてピーク値が小さい。したがって、このピーク値がスイッチング素子Ｚｗの破壊に至らない程度の値となるように、ＰＷＭ信号のデューティを設定しておけば、スパイク電圧Ｘ５による素子破壊を防止することができる。

図９は、以上説明した第２実施形態による制御の手順を表したフローチャートである。このフローチャートの各ステップは、制御部１を構成するＣＰＵにより実行される。

図９において、ステップＳ１１では、異常検出部１０が異常を検出したか否かを監視する。異常検出部１０が異常を検出しなければ（ステップＳ１１：ＮＯ）、ステップＳ１１を繰り返し実行し、異常検出部１０が異常を検出すると（ステップＳ１１：ＹＥＳ）、ステップＳ１２〜Ｓ１４へ進む。ステップＳ１２では、インバータ回路３の全てのスイッチング素子Ｑ１〜Ｑ６をＯＦＦにし、これと同時に、ステップＳ１３で電源リレーＲＹを開状態（ＯＦＦ）にする。また、この時点から、ステップＳ１４でフェールセーフ回路４の全てのスイッチング素子Ｚｕ、Ｚｖ、ＺｗをＰＷＭ駆動するとともに、制御部１に備わる図示しないタイマで時間を計測する。次に、所定時間Ｔが経過したか否かをステップＳ１５で判定し、所定時間Ｔが経過していなければ（ステップＳ１５：ＮＯ）、ステップＳ１４へ戻ってＰＷＭ駆動を継続する。そして、所定時間Ｔが経過すると（ステップＳ１５：ＹＥＳ）、ステップＳ１６へ進み、ＰＷＭ駆動を停止して、フェールセーフ回路４の全てのスイッチング素子Ｚｕ、Ｚｖ、ＺｗをＯＦＦにする。

上述した第２実施形態によっても、第１実施形態と同様に、異常発生時にフェールセーフ回路４のスイッチング素子Ｚｕ、Ｚｖ、Ｚｗが大きなスパイク電圧により破壊されるのを防止することができる。また、第２実施形態の場合も、スイッチング素子Ｚｕ、Ｚｖ、ＺｗをＯＦＦするタイミングを制御すればよいので、電流検出素子を設けて各相の電流値を常に検出し、検出電流値を基準値と比較するなどの処理が不要となり、図９で示したような簡単な制御で済む。第２実施形態によるその他の効果については、第１実施形態と同じであるので、説明を省略する。

本発明では、以上述べた以外にも種々の実施形態を採用することができる。以下にその例を挙げる。

上記実施形態では、異常検出部１０を制御部１に設けているが（図１）、異常検出部１０を、制御部１とは別に独立して設けてもよい。また、異常検出部１０で検出される異常には、短絡故障だけでなく、あらゆる異常が含まれる。

上記実施形態では、所定時間Ｔを計測するタイマ（図示省略）を制御部１に設けているが、フェールセーフ駆動部５にタイマを設けて、フェールセーフ駆動部５が所定時間Ｔを管理するようにしてもよい。また、タイマに代えて遅延回路を、制御部１とフェールセーフ駆動部５との間、またはフェールセーフ駆動部５とフェールセーフ回路４との間に設けてもよい。

上記実施形態では、所定時間Ｔが経過した時点で、フェールセーフ回路４のスイッチング素子Ｚｕ、Ｚｖ、Ｚｗを同時にＯＦＦしたが、これらのスイッチング素子を順次ＯＦＦするようにしてもよい。

上記実施形態では、フェールセーフ駆動部５からデューティが一定のＰＷＭ信号が出力されるが（図７（ｂ））、デューティが時間とともに小さくなるようなＰＷＭ信号を出力してもよい。

上記実施形態では、開閉器として電源リレーＲＹを例に挙げたが、電源リレーＲＹに代えて、大電流開閉用の半導体スイッチング素子を用いてもよい。

上記実施形態では、スイッチング素子としてＮチャンネル型ＭＯＳ−ＦＥＴを使用したが、Ｐチャンネル型ＭＯＳ−ＦＥＴを使用してもよい。また、ＭＯＳ−ＦＥＴに代えて、ＩＧＢＴ（絶縁ゲート型バイポーラモードトランジスタ）のような他のスイッチング素子を使用してもよい。

上記実施形態では、モータとして３相モータを例に挙げたが、本発明は、４相以上の多相モータを駆動する場合にも適用することができる。

上記実施形態では、モータとしてブラシレスモータを例に挙げたが、本発明は、誘導モータや同期モータなどを駆動する装置にも適用することができる。

上記実施形態では、本発明を車両の電動パワーステアリング装置に用いられるモータ駆動装置に適用した例を挙げたが、本発明は、インバータ回路とモータとの間にフェールセーフ回路を備えたモータ駆動装置全般に適用することができる。

１ 制御部
２ インバータ駆動部
３ インバータ回路
４ フェールセーフ回路
５ フェールセーフ駆動部
６ モータ
１０ 異常検出部
１００ モータ駆動装置
ａ１〜ａ６ アーム
Ｑ１〜Ｑ６ スイッチング素子
Ｚｕ、Ｚｖ、Ｚｗ スイッチング素子
ＲＹ 電源リレー
Ｂ 電源

Claims (5)

1. 上アームと下アームにそれぞれ半導体スイッチング素子を有する上下一対のアームが少なくとも３組設けられ、ＰＷＭ（Pulse Width Modulation）信号による各半導体スイッチング素子のＯＮ・ＯＦＦ動作に基づいてモータに電圧を供給するインバータ回路と、
   前記インバータ回路の各半導体スイッチング素子に対して、前記ＰＷＭ信号を出力するインバータ駆動部と、
   前記インバータ回路と前記モータとの間に設けられ、前記インバータ回路から前記モータへの電圧供給を遮断するための半導体スイッチング素子を各相ごとに有するフェールセーフ回路と、
   前記フェールセーフ回路の半導体スイッチング素子をＯＮ・ＯＦＦさせる信号を出力するフェールセーフ駆動部と、
   前記インバータ駆動部に対して、前記インバータ回路の各半導体スイッチング素子の駆動を指令する指令信号を出力し、前記フェールセーフ駆動部に対して、前記フェールセーフ回路の各半導体スイッチング素子の駆動を指令する指令信号を出力する制御部と、
   異常を検出する異常検出手段と、を備え、
   前記異常検出手段が異常を検出した場合に、前記インバータ駆動部は、前記制御部からの指令信号に基づいて、前記インバータ回路の各半導体スイッチング素子を全てＯＦＦさせるように制御を行い、その後所定時間が経過するまで、前記フェールセーフ駆動部は、前記フェールセーフ回路の各半導体スイッチング素子をＯＮ状態に維持し、前記所定時間が経過した時点で、前記制御部からの指令信号に基づいて、前記フェールセーフ回路の各半導体スイッチング素子を全てＯＦＦさせるように制御を行い、
   前記所定時間が経過するまでの間、前記フェールセーフ回路のＯＮ状態にある各半導体スイッチング素子を介して、モータで発生した逆起電力を前記インバータ回路側に吸収することを特徴とするモータ駆動装置。
2. 請求項１に記載のモータ駆動装置において、
   前記フェールセーフ駆動部は、前記フェールセーフ回路の各半導体スイッチング素子を同時に全てＯＦＦにすることを特徴とするモータ駆動装置。
3. 請求項１に記載のモータ駆動装置において、
   前記フェールセーフ駆動部は、前記所定時間が経過するまで、前記フェールセーフ回路の各半導体スイッチング素子をＯＮ状態に維持することに代えて、前記所定時間が経過するまで、前記フェールセーフ回路の各半導体スイッチング素子をＰＷＭ駆動することを特徴とするモータ駆動装置。
4. 請求項１に記載のモータ駆動装置において、
   前記インバータ回路と、当該インバータ回路に電力を供給する電源との間に、前記制御部により開閉制御される開閉器を設け、
   前記異常検出手段が異常を検出した場合に、前記制御部は、前記インバータ駆動部に対して、前記インバータ回路の各半導体スイッチング素子を全てＯＦＦにする指令信号を出力すると同時に、前記開閉器を開状態にして、前記インバータ回路と前記電源とを電気的に切り離すことを特徴とするモータ駆動装置。
5. 請求項１に記載のモータ駆動装置において、
   前記インバータ回路および前記フェールセーフ回路の各半導体スイッチング素子は、それぞれＮチャンネル型ＭＯＳ−ＦＥＴからなることを特徴とするモータ駆動装置。

Images