TWI743123B - 電漿處理方法 - Google Patents

電漿處理方法 Download PDF

Info

Publication number
TWI743123B
TWI743123B TW106115930A TW106115930A TWI743123B TW I743123 B TWI743123 B TW I743123B TW 106115930 A TW106115930 A TW 106115930A TW 106115930 A TW106115930 A TW 106115930A TW I743123 B TWI743123 B TW I743123B
Authority
TW
Taiwan
Prior art keywords
gas
plasma
film
mask
processing container
Prior art date
Application number
TW106115930A
Other languages
English (en)
Other versions
TW201806026A (zh
Inventor
森北信也
新妻良祐
陳偉謙
Original Assignee
日商東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商東京威力科創股份有限公司 filed Critical 日商東京威力科創股份有限公司
Publication of TW201806026A publication Critical patent/TW201806026A/zh
Application granted granted Critical
Publication of TWI743123B publication Critical patent/TWI743123B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H01J37/32541—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H01J37/3255—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H01J37/32559—Protection means, e.g. coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H01J37/32568—Relative arrangement or disposition of electrodes; moving means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H01J2237/3341—Reactive etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H01J37/32724—Temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)

Abstract

本發明係於含有矽之膜之蝕刻製程中，避免含有矽之上部電極所受之影響，維持上部電極之狀態。 一實施形態中之方法MT係使用具備處理容器12及矽之電極板34之電漿處理裝置10，且適用方法MT之晶圓W具備：含有矽之被蝕刻層EL、設置於被蝕刻層EL之上之有機膜OL、及設置於有機膜OL之上之抗反射膜AL。方法MT係使用於處理容器12內產生之電漿，將抗反射膜AL及有機膜OL蝕刻之後(步驟ST4之後)，實施於處理容器12內產生包含氧氣之混合氣體之電漿之步驟ST5。步驟ST5係使氧氣之電漿中所含之氧離子與電極板34碰撞，於電極板34之表面形成氧化矽膜341作為保護膜。

Description

電漿處理方法
本發明之實施形態係關於一種電漿處理方法。
於半導體元件之類之電子元件之製造中，進行使用有電漿處理裝置之電漿處理。作為電漿處理之一種，例示矽膜之蝕刻。作為用於含有矽之膜之蝕刻之電漿處理裝置，例如，已知有專利文獻1中記載之電漿處理裝置。 於專利文獻1中，揭示有保護矽或碳化矽電極表面免受電漿蝕刻處理中之形態改質影響之方法。專利文獻1之方法係以將保護聚合物塗層形成於電漿處理腔室之矽或碳化矽之電極上為目的，且可於將電漿處理腔室清潔之製程、或於電漿處理腔室內將半導體基板蝕刻之製程中實施。 又，專利文獻1中記載之電漿處理裝置包括電漿處理腔室、基板支持體、及上部電極。基板支持體係設置於電漿處理腔室內，且以於電漿處理腔室內支持被處理體之方式構成。上部電極係含有矽，且以與基板支持體對向之方式設置於基板支持體之上方。基板支持體係具備靜電吸盤，且於該電漿處理裝置中，靜電吸盤構成下部電極。 [先前技術文獻] [專利文獻] [專利文獻1]日本專利特開2013-42149號公報
[發明所欲解決之問題] 近年來，對於含有矽之膜之蝕刻製程之要求提高。然而，存在於進行該製程之電漿處理裝置內，如上所述之上部電極等複數個構件含有矽之情形。存在含有矽之上部電極之狀態之變化對製程特性帶來影響之情形。因此，期望實現如下電漿處理方法：於含有矽之膜之蝕刻製程中，能夠避免含有矽之上部電極所受之影響，維持上部電極之狀態。 [解決問題之技術手段] 於一態樣中，提供一種使用電漿處理裝置對被處理體進行處理之電漿處理方法。該電漿處理裝置具備處理容器，且被處理體具備：被蝕刻層，其含有矽；有機膜，其設置於被蝕刻層之上；抗反射膜，其設置於有機膜之上；及第1遮罩，其設置於抗反射膜之上。該方法具備如下步驟：使用於處理容器內產生之電漿與第1遮罩，將抗反射膜進行蝕刻，且自抗反射膜形成第2遮罩(稱為步驟a)；使用於處理容器內產生之電漿與第2遮罩，將有機膜進行蝕刻，且自有機膜形成第3遮罩(稱為步驟b)；於處理容器內產生包含第1氣體及第2氣體之混合氣體之電漿(稱為步驟c)；及使用於處理容器內產生之電漿與第3遮罩，將被蝕刻層進行蝕刻(稱為步驟d)。電漿處理裝置更具備上部電極。上部電極係於處理容器內設置於支持被處理體之載置台之上方。上部電極之電極板含有矽。第1氣體為氧氣。於步驟c中，使第1氣體之電漿中所含之氧離子與電極板碰撞，於電極板之表面形成氧化矽膜。 根據該一態樣，於執行步驟c之後至執行步驟d之前之期間，於上部電極之電極板形成氧化矽膜，故而無需於步驟a之執行前設置預先於上部電極之電極板形成氧化矽膜之步驟，從而無需與成為步驟a等之適用對象之晶圓分開單獨地準備用於在上部電極之電極板形成氧化矽膜而使用之其他晶圓，進而，可避免步驟a之執行前所進行之陳化處理可能受到之影響。又，氧離子相應於自含有矽之電極板施加之直流電壓，而與電極板碰撞，故而氧離子之供給可對電極板選擇性地進行，因此，可降低電極板以外之處理容器內之其他零件自氧離子所受之影響，進而，可降低形成於電極板之氧化矽膜之膜厚之不均。 於一實施形態中，於產生混合氣體之電漿之步驟中，第1氣體之流量可為3～10［sccm］之範圍。於第1氣體為該流量之情形時，可使氧化矽膜相對較厚地形成於電極板，並且可降低第1氣體之電漿產生之氧離子對第3遮罩之有機膜帶來之影響。 於一實施形態中，第2氣體可為氬氣。因此，藉由與氧氣即第1氣體一同地使用氬氣即第2氣體，便可有效地進行對電極板之矽之氧化。 於一實施形態中，抗反射膜含有氧化矽，且步驟c中形成之氧化矽膜之膜厚於在步驟d之後進而實施步驟a之情形時，可為步驟a中將氧化矽膜去除所得之膜厚。步驟c中可形成之氧化矽膜之膜厚成為可藉由步驟d之蝕刻處理而保護電極板所需之膜厚以上，且於步驟d之後進而進行步驟a之情形時，可為步驟a中可去除之膜厚以下，故而可高效地進行氧化矽膜之作為保護膜之利用與利用後之氧化矽膜之去除。 [發明之效果] 如以上所說明，可實現一種於含有矽之膜之蝕刻製程中，可避免含有矽之上部電極所受之影響，維持上部電極之狀態之電漿處理方法。
以下，參照圖式對各種實施形態詳細地進行說明。再者，於圖式中對相同或相符之部分標註相同之符號。 圖1係表示一實施形態之電漿處理方法之流程圖。圖1所示之方法MT係電漿處理方法之一實施形態。圖2之(a)部係例示圖1所示之方法MT之適用對象即被處理體(以下，稱為晶圓W)之剖視圖。 首先，參照圖2之(a)部，對方法MT之適用對象即晶圓W之構成進行說明。圖2之(a)部所示之晶圓W具有基板SB、被蝕刻層EL、有機膜OL、抗反射膜AL、及遮罩MK1(第1遮罩)。被蝕刻層EL係設置於基板SB上。被蝕刻層EL係含有矽之層，且可為例如非晶矽層或多晶矽層。有機膜OL係包括有機材料之膜，且設置於被蝕刻層EL上。抗反射膜AL係含有氧化矽之抗反射膜，且設置於有機膜OL上。遮罩MK1係設置於抗反射膜AL上。遮罩MK1係包括有機材料之遮罩，且例如為抗蝕劑遮罩。於遮罩MK1，藉由光微影而形成有提供開口之圖案。 其次，對能夠用於方法MT之實施之電漿處理裝置之構成進行說明。方法MT係藉由電漿處理裝置而執行。圖3係表示能夠用於圖1所示之方法MT之實施之電漿處理裝置之一例之圖。圖3係概略性地表示可藉由方法MT之各種實施形態而利用之電漿處理裝置10之剖面結構。 如圖3所示，電漿處理裝置10係具備平行平板之電極之電漿蝕刻裝置，且具備處理容器12。處理容器12具有大致圓筒形狀，且劃定處理空間Sp。處理容器12例如包括鋁，且已對其內壁面實施陽極氧化處理。處理容器12係安全接地。 於處理容器12之底部上，設置有大致圓筒狀之支持部14。支持部14例如包括絕緣材料。構成支持部14之絕緣材料可如石英般含有氧。支持部14係於處理容器12內，自處理容器12之底部於鉛垂方向(於處理容器12內處理容器12之底部之上方)延伸。於處理容器12內，設置有載置台PD。載置台PD係藉由支持部14而支持。 載置台PD係於載置台PD之上表面保持晶圓W。晶圓W之主面FW係位於與載置台PD之上表面接觸之晶圓W之背面之相反側，且朝向上部電極30。載置台PD具有下部電極LE及靜電吸盤ESC。下部電極LE包含第1平板18a及第2平板18b。第1平板18a及第2平板18b含有例如鋁之類的金屬，且呈現大致圓盤形狀。第2平板18b係設置於第1平板18a上，且電性連接於第1平板18a。 於第2平板18b上，設置有靜電吸盤ESC。靜電吸盤ESC具有將作為導電膜之電極配置於一對絕緣層之間或一對絕緣片之間而成之結構。於靜電吸盤ESC之電極，經由開關23電性連接有直流電源22。晶圓W係於載置於載置台PD之情形時，與靜電吸盤ESC相接。晶圓W係與靜電吸盤ESC相接。靜電吸盤ESC係利用藉由來自直流電源22之直流電壓而產生之庫侖力等靜電力吸附晶圓W。藉此，靜電吸盤ESC可保持晶圓W。 於第2平板18b之周緣部上，以包圍晶圓W之邊緣及靜電吸盤ESC之方式配置有聚焦環FR。聚焦環FR係為使蝕刻之均一性提昇而設置。聚焦環FR係包括根據蝕刻對象之膜之材料而適當選擇之材料，例如可包括石英。 於第2平板18b之內部，設置有冷媒流路24。冷媒流路24係構成調溫機構。對於冷媒流路24，自設置於處理容器12之外部之冷凍器單元(省略圖示)經由配管26a供給冷媒。供給至冷媒流路24之冷媒經由配管26b返回冷凍器單元。如此，於冷媒流路24，冷媒以循環之方式供給。可藉由控制該冷媒之溫度而控制由靜電吸盤ESC支持之晶圓W之溫度。 於電漿處理裝置10，設置有氣體供給線28。氣體供給線28係將來自導熱氣體供給機構之導熱氣體例如He氣體供給至靜電吸盤ESC之上表面與晶圓W之背面之間。 於電漿處理裝置10，設置有調節晶圓W之溫度之加熱器HT。加熱器HT係內置於靜電吸盤ESC，或嵌入至第2平板18b內。於加熱器HT，連接有加熱器電源HP。藉由自加熱器電源HP對加熱器HT供給電力，而調整靜電吸盤ESC之溫度，從而調整載置於靜電吸盤ESC上之晶圓W之溫度。 電漿處理裝置10具備上部電極30。上部電極30係於處理容器12內以與載置台PD對向之方式設置於載置台PD之上方。下部電極LE與上部電極30係相互大致平行地設置，且構成平行平板電極。對於上部電極30與下部電極LE之間，提供有用以對晶圓W進行電漿處理之處理空間Sp。 上部電極30係介隔絕緣性遮蔽構件32支持於處理容器12之上部。絕緣性遮蔽構件32係包括絕緣材料，且例如可如石英般包含氧。上部電極30可包含電極板34及電極支持體36。電極板34係朝向處理空間Sp，且於電極板34設置有複數個氣體噴出孔34a。電極板34於一實施形態中係含有矽。 電極支持體36係裝卸自由地支持電極板34者，且例如可包括鋁之類的導電性材料。電極支持體36可具有水冷結構。於電極支持體36之內部，設置有氣體擴散室36a。自氣體擴散室36a，連通於氣體噴出孔34a之複數個氣體通流孔36b延伸至下方(於處理容器12內朝向載置台PD之方向)。於電極支持體36，形成有將處理氣體引導至氣體擴散室36a之氣體導入口36c，且於氣體導入口36c，連接有氣體供給管38。 於氣體供給管38，經由閥群42及流量控制器群44連接有氣體源群40。氣體源群40具有複數個氣體源。複數個氣體源可包含氟碳系氣體(Cx Fy 氣體(x、y為1～10之整數))之源、氧氣之源、氮氣之源、氫氣之源、含有鹵素之氣體之源、及稀有氣體之源等。作為含有鹵素之氣體，例如可使用HBr氣體、Cl2 氣體、SF6 氣體、BCl3 氣體、NF3 氣體等。作為稀有氣體，例如可使用氬(Ar)氣體。 閥群42包含複數個閥，且流量控制器群44包含質量流量控制器之類的複數個流量控制器。氣體源群40之複數個氣體源之各者係經由閥群42之對應之閥及流量控制器群44之對應之流量控制器，連接於氣體供給管38。因此，電漿處理裝置10能夠將來自氣體源群40之複數個氣體源中經選擇之一個以上之氣體源的氣體以單獨經調整之流量供給至處理容器12內。 於電漿處理裝置10中，沿著處理容器12之內壁將積存物遮罩46裝卸自由地設置。積存物遮罩46亦設置於支持部14之外周。積存物遮罩46係防止蝕刻副產物(積存物)附著於處理容器12者，且可藉由將Y2 O3 等陶瓷被覆於鋁材而構成。積存物遮罩46不僅可包含Y2 O3 ，而且可例如包含如石英般含有氧之材料。 於處理容器12之底部側且支持部14與處理容器12之側壁之間設置有排氣板48。排氣板48例如可藉由將Y2 O3 等陶瓷被覆於鋁材而構成。於排氣板48之下方且處理容器12，設置有排氣口12e。於排氣口12e，經由排氣管52連接有排氣裝置50。排氣裝置50具有渦輪分子泵等真空泵，且可將處理容器12內之空間減壓至所期望之真空度為止。於處理容器12之側壁設置有晶圓W之搬入搬出口12g，且搬入搬出口12g可藉由閘閥54而開閉。 電漿處理裝置10更具備第1高頻電源62及第2高頻電源64。第1高頻電源62係產生電漿產生用之第1高頻電力之電源，產生27～100［MHz］之頻率，於一例中產生60［MHz］之高頻電力。又，第1高頻電源62具備脈衝規格，且能夠以頻率5～10［kHz］、Duty(占空比)50～100%控制。第1高頻電源62係經由整合器66連接於上部電極30。整合器66係用以使第1高頻電源62之輸出阻抗與負載側(下部電極LE側)之輸入阻抗整合之電路。再者，第1高頻電源62亦可經由整合器66連接於下部電極LE。 第2高頻電源64係產生用以將離子吸入至晶圓W之第2高頻電力、即高頻偏壓電力之電源，且產生400［kHz］～40.68［MHz］之範圍內之頻率，於一例中產生13.56［MHz］之頻率之高頻偏壓電力。又，第2高頻電源64具備脈衝規格，且可以頻率5～40［kHz］、Duty20～100%控制。第2高頻電源64係經由整合器68連接於下部電極LE。整合器68係用以使第2高頻電源64之輸出阻抗與負載側(下部電極LE側)之輸入阻抗整合之電路。 電漿處理裝置10更具備電源70。電源70係連接於上部電極30。電源70將用以將存在於處理空間Sp內之正離子吸入至電極板34之電壓施加至上部電極30。於一例中，電源70係產生負直流電壓之直流電源。若將此種電壓自電源70施加至上部電極30，則存在於處理空間Sp之正離子與電極板34碰撞。藉此，可自電極板34釋放二次電子及/或矽。 控制部Cnt係具備處理器、記憶部、輸入裝置、顯示裝置等之電腦，且控制電漿處理裝置10之各部分。具體而言，控制部Cnt係連接於閥群42、流量控制器群45、排氣裝置50、第1高頻電源62、整合器66、第2高頻電源64、整合器68、電源70、加熱器電源HP、及冷凍器單元。 控制部Cnt係根據基於所輸入之製程配方之程式而動作，發送控制信號。可藉由來自控制部Cnt之控制信號，控制自氣體源群40供給之氣體之選擇及流量、排氣裝置50之排氣、來自第1高頻電源62及第2高頻電源64之電力供給、來自電源70之電壓施加、加熱器電源HP之電力供給、及來自冷凍器單元之冷媒流量及冷媒溫度。再者，本說明書中揭示之電漿處理方法(方法MT)之各步驟可藉由利用控制部Cnt之控制使電漿處理裝置10之各部分動作而執行。 再次參照圖1，對方法MT詳細地進行說明。以下，對方法MT之實施中使用電漿處理裝置10之例進行說明。又，於以下之說明中，與圖2之(a)部一同地進而參照圖2之(b)～(d)部及圖4。圖2之(b)部～(d)部係表示圖1所示之方法MT之各步驟之實施後的晶圓W之狀態之剖視圖。圖4係模式性例示方法MT之實施中之處理容器12之一狀態之圖。 於步驟ST1中，於對於處理容器12之內側之陳化處理之後，準備圖2之(a)部所示之晶圓W，且將晶圓W收容於電漿處理裝置10之處理容器12內，載置於靜電吸盤ESC上。於步驟ST1中準備圖2之(a)部所示之上述晶圓W作為圖3所示之晶圓W之後，執行步驟ST2以後之各步驟。 於接續步驟ST1之步驟ST2中，對晶圓W照射二次電子。具體而言，藉由對處理容器12內供給氫氣及稀有氣體，且自第1高頻電源62供給高頻電力，而產生電漿。又，藉由電源70，而對上部電極30施加負直流電壓。藉此，處理空間Sp中之正離子被吸入至上部電極30，且該正離子與上部電極30碰撞。藉由正離子與上部電極30碰撞，而自上部電極30釋放二次電子。藉由將被釋放之二次電子照射至晶圓W，而將遮罩MK1改質。再者，於施加至上部電極30之負直流電壓之絕對值之位準較高之情形時，藉由正離子碰撞電極板34，而將作為電極板34之構成材料之矽與二次電子一同地釋放。被釋放之矽與自曝露於電漿之電漿處理裝置10之構成零件釋放之氧鍵結。該氧係自例如支持部14、絕緣性遮蔽構件32、及積存物遮罩46之類的構件釋放。藉由此種矽與氧之鍵結，而生成氧化矽化合物，且該氧化矽化合物沈積於晶圓W上，覆蓋保護遮罩MK1。可藉由該等改質與保護之效果，而抑制後續之步驟之遮罩MK1之損傷。再者，於步驟ST2中，因二次電子之照射引發之改質或保護膜之形成，而亦可將第2高頻電源64之偏壓電力設為最小限度，從而抑制矽之釋放。 於接續步驟ST2之步驟ST3中，使用於處理容器12內產生之電漿與遮罩MK1，將抗反射膜AL進行蝕刻。具體而言，自氣體源群40之複數個氣體源中所選擇之氣體源，將包含氟碳氣體之處理氣體供給至處理容器12內。繼而，自第1高頻電源62供給高頻電力。自第2高頻電源64供給高頻偏壓電力。藉由使排氣裝置50動作，而將處理容器12內之壓力設定為特定之壓力。以如上方式，於處理容器12之處理空間Sp內產生氟碳氣體之電漿。所產生之電漿中之包含氟之活性種將抗反射膜AL之全域中自遮罩MK1露出之區域予以蝕刻。藉由該抗反射膜AL之蝕刻，而自抗反射膜AL形成用於對有機膜OL蝕刻之遮罩ALM(第2遮罩)。遮罩ALM與遮罩MK1形成遮罩MK2。藉由步驟ST2中實施之蝕刻，而自抗反射膜AL形成遮罩MK2。 於接續步驟ST3之步驟ST4中，使用於處理容器12內產生之電漿與遮罩MK2，將有機膜OL進行蝕刻。具體而言，自氣體源群40之複數個氣體源中經選擇之氣體源，將包含氮氣與氫氣之處理氣體供給至處理容器12內。繼而，自第1高頻電源62供給高頻電力。自第2高頻電源64供給高頻偏壓電力。藉由使排氣裝置50動作，而將處理容器12內之壓力設定為特定之壓力。以如上之方式，於處理容器12之處理空間Sp內產生包含氮氣與氫氣之處理氣體之電漿。所產生之電漿中之氫之活性種即氫自由基將有機膜OL的全域中自步驟ST2中由抗反射膜AL形成之遮罩MK2(遮罩ALM)露出之區域進行蝕刻。藉由該有機膜OL之蝕刻，而自有機膜OL形成用於對被蝕刻層EL之蝕刻之遮罩OLM(第3遮罩)。遮罩OLM與遮罩ALM形成遮罩MK3。藉由步驟ST3中實施之蝕刻，而自有機膜OL形成遮罩MK3。再者，於步驟ST4中，可使用包含氮氣與氧氣之處理氣體，而不使用包含氮氣與氫氣之處理氣體。 於接續步驟ST4之步驟ST5中，於上部電極30之電極板34形成氧化矽膜341。具體而言，自氣體源群40之複數個氣體源中經選擇之氣體源，將包含第1氣體(氧氣)及第2氣體(氬氣)之混合氣體供給至處理容器12內。繼而，自第1高頻電源62供給高頻電力。自第2高頻電源64供給高頻偏壓電力。藉由電源70，而對上部電極30施加負直流電壓。藉由使排氣裝置50動作，而將處理容器12內之壓力設定為特定之壓力。以如上方式，於處理容器12內產生包含第1氣體及第2氣體之混合氣體之電漿。具體而言，於處理容器12之處理空間Sp內產生氧氣之電漿及氬氣之電漿。所產生之電漿中之氧離子藉由施加至上部電極30之直流電壓而與含有矽之電極板34碰撞，於電極板34之表面形成氧化矽膜341。如此，於步驟ST5中，使第1氣體之電漿中所含之氧離子與電極板34碰撞，於含有矽之電極板34之表面形成氧化矽膜341。 於步驟ST5中，為了對於電極板34形成必需且充分之膜厚之氧化矽膜341，並且伴隨氧化矽膜341之形成亦充分維持遮罩OLM(遮罩MK3)之寬度(形狀)，步驟ST5中之第1氣體(氧氣)之流量可為3～10［sccm］之範圍(以下，稱為範圍RG1)。再者，所謂氧化矽膜341之必需且充分之膜厚係指可藉由步驟ST6中實施之蝕刻而保護矽之電極板34所需之膜厚(下限)以上，且於步驟ST6之後進而進行步驟ST3之情形時(例如，於步驟ST6之後，對其他晶圓進而實施步驟ST1～步驟ST3之情形時)可於步驟ST3中將氧化矽膜341去除之膜厚(上限)以下的範圍(以下，稱為範圍RG2)。再者，關於氧化矽膜341之去除，為實現更穩定之量產，亦可於方法MT中另行設置進行用以將氧化矽膜341去除之清潔處理之步驟。進而，氧化矽膜341之膜厚之範圍RG2亦為可確保上部電極30之行為穩定性之範圍。於一實施形態中，步驟ST5中形成於電極板34之表面之氧化矽膜341之膜厚之範圍RG2可為例如5～30［nm］。 此處，參照圖5，對步驟ST5中之第1氣體(氧氣)之流量進行說明。圖5係表示用以說明方法MT所發揮之效果之實驗結果之圖。圖5所示之橫軸表示第1氣體之流量［sccm］，圖5所示之左側之縱軸表示步驟ST5實施前後之示於圖2之(c)部之遮罩MK3之寬度KW之變化(ΔCD［nm］)，圖5所示之右側之縱軸表示於單位時間(例如1秒)形成之氧化矽膜341之膜厚［nm］。再者，ΔCD［nm］係將步驟ST5之實施前之寬度KW之值減去步驟ST5之實施後之寬度KW之值所得之值之平均值(晶圓W上之複數個部位之平均值)，表示步驟ST5實施前後之遮罩OLM之寬度(形狀)的變化。 於圖5中表示有兩種實驗結果G1、G2。實驗結果G1係關於第1氣體之流量［sccm］(圖5所示之橫軸之量)與於單位時間形成之氧化矽膜341之膜厚［nm］(圖5所示之右側之縱軸之量)之關聯之實驗結果。實驗結果G2係關於第1氣體之流量［scmm］(圖5所示之橫軸之量)與ΔCD［nm］(圖5所示之左側之縱軸之量)之關聯之實驗結果。如實驗結果G1所示，第1氣體之流量越少，則單位時間內形成之氧化矽膜341之膜厚越增加(負關聯)。作為產生實驗結果G1中所示之負關聯之一個原因，例如可考慮第1氣體之流量越多，則電漿密度因第1氣體越降低。又，如實驗結果G2所示，第1氣體之流量越少，則ΔCD［nm］越減少(正關聯)。 如圖5所示，於步驟ST5中之第1氣體之流量之範圍為範圍RG1的情形時，ΔCD低於1［nm］，且單位時間內形成之氧化矽膜341之膜厚高於1.6［nm］。因此，單位時間內形成之氧化矽膜341之膜厚充分變大且ΔCD充分變小之第1氣體之流量之範圍如圖5所示可為範圍RG1。於第1氣體之流量處於範圍RG1內之情形時，氧化矽膜341之膜厚可成為範圍RG2內之值。 又，於步驟ST5中，施加至上部電極30之負直流電壓越大，則步驟ST5中於單位時間內形成之氧化矽膜341之膜厚越增加(正關聯)，故而，將例如-1500［V］左右之相對較高之負直流電壓施加至上部電極30。 返回圖1進行說明。於接續步驟ST5之步驟ST6中，使用處理容器12內產生之電漿與遮罩MK3，將被蝕刻層EL進行蝕刻。具體而言，自氣體源群40之複數個氣體源中經選擇之氣體源，將含有鹵素氣體之處理氣體(含鹵素氣體)供給至處理容器12內。於該情形時，作為含鹵素氣體，例如可自HBr氣體、Cl2 氣體、SF6 氣體、BCl3 氣體、NF3 氣體等中選擇使用。繼而，自第1高頻電源62供給高頻電力。自第2高頻電源64供給高頻偏壓電力。藉由使排氣裝置50動作，而將處理容器12內之壓力設定為特定之壓力。藉此，產生電漿。所產生之電漿中之活性種係將被蝕刻層EL之全域中自步驟ST4中形成之遮罩MK3(遮罩OLM)露出之區域進行蝕刻。於步驟ST6中實施之蝕刻處理中，步驟ST5中形成之氧化矽膜341所受之影響可得到充分抑制。 根據上述方法MT，藉由自蝕刻抗反射膜AL之步驟ST3至蝕刻被蝕刻層EL之步驟ST6為止之期間實施之步驟ST5而於上部電極30之電極板34形成氧化矽膜341，故而無需於步驟ST3之執行前預先設置在上部電極30之電極板34形成氧化矽膜341之步驟，從而無需與成為步驟ST3等之適用對象之晶圓W分開單獨地準備為用於在上部電極30之電極板34形成氧化矽膜341之其他晶圓，進而，可避免於步驟ST3之執行前所進行之陳化處理可能受到之影響。又，氧離子根據自含有矽之電極板34施加之直流電壓而與電極板34碰撞，故而氧離子之供給可對於電極板34選擇性地進行，因此，可降低電極板34以外之處理容器12內之其他零件自氧離子所受之影響，進而，可減少形成於電極板34之氧化矽膜341之膜厚之不均。 進而，根據上述方法MT，於第1氣體為3～10［sccm］之範圍之流量之情形時，可將氧化矽膜341相對較厚地形成於電極板34，並且可降低第1氣體之電漿之氧離子對遮罩OLM(有機膜)造成之影響。 進而，根據上述方法MT，藉由與作為氧氣之第1氣體一同地使用作為氬氣之第2氣體，可有效地進行對於電極板34之矽之氧化。 進而，根據上述方法MT，可於步驟ST5中形成之氧化矽膜341之膜厚成為可藉由步驟ST6之蝕刻處理保護電極板34所需之膜厚以上，且成為於步驟ST6之後進而進行步驟ST3之情形時可於步驟ST3中被去除之膜厚以下，故而可高效率地進行作為氧化矽膜341之保護膜之利用與利用後之氧化矽膜341之去除。 以下，表示步驟ST3及步驟ST5各自之製程條件之實施例。 ＜步驟ST3＞ ・處理容器12內之壓力之值［mTorr］：50［mTorr］ ・第1高頻電源62之高頻電力之值［W］：500［W］ ・第2高頻電源64之高頻電力之值［W］：300［W］ ・電源70之直流電壓之值［V］：0［V］ ・處理氣體：CF4 氣體 ・處理氣體之流量［sccm］：600［sccm］ ・處理時間［s］：30［s］ ＜步驟ST5＞ ・處理容器12內之壓力之值［mTorr］：20［mTorr］ ・第1高頻電源62之高頻電力之值［W］：200［W］ ・第2高頻電源64之高頻電力之值［W］：0［W］ ・電源70之直流電壓之值［V］：-900［V］ ・處理氣體：O2 /Ar氣體 ・處理氣體之流量［sccm］：(O2 氣體)5［sccm］、(Ar氣體)800［sccm］ ・處理時間［s］：15［s］ 以上，於較佳之實施形態中圖示地說明了本發明之原理，但可由業者認識到本發明可不脫離此種原理地於配置及詳情中進行變更。本發明並不限定於本實施形態所揭示之特定之構成。因此，對來自申請專利範圍及其精神之範圍之所有修正及變更請求權利。
10‧‧‧電漿處理裝置12‧‧‧處理容器12e‧‧‧排氣口12g‧‧‧搬入搬出口14‧‧‧支持部18a‧‧‧第1平板18b‧‧‧第2平板22‧‧‧直流電源23‧‧‧開關24‧‧‧冷媒流路26a‧‧‧配管26b‧‧‧配管28‧‧‧氣體供給線30‧‧‧上部電極32‧‧‧絕緣性遮蔽構件34‧‧‧電極板34a‧‧‧氣體噴出孔36‧‧‧電極支持體36a‧‧‧氣體擴散室36b‧‧‧氣體通流孔36c‧‧‧氣體導入口38‧‧‧氣體供給管40‧‧‧氣體源群42‧‧‧閥群44‧‧‧流量控制器群45‧‧‧流量控制器群46‧‧‧積存物遮罩48‧‧‧排氣板50‧‧‧排氣裝置52‧‧‧排氣管54‧‧‧閘閥62‧‧‧第1高頻電源64‧‧‧第2高頻電源66‧‧‧整合器68‧‧‧整合器70‧‧‧電源341‧‧‧氧化矽膜AL‧‧‧抗反射膜ALM‧‧‧遮罩Cnt‧‧‧控制部EL‧‧‧被蝕刻層ESC‧‧‧靜電吸盤FR‧‧‧聚焦環G1‧‧‧實驗結果G2‧‧‧實驗結果HP‧‧‧加熱器電源HT‧‧‧加熱器KW‧‧‧寬度LE‧‧‧下部電極MK1‧‧‧遮罩MK2‧‧‧遮罩MK3‧‧‧遮罩MT‧‧‧方法OL‧‧‧有機膜OLM‧‧‧遮罩PD‧‧‧載置台SB‧‧‧基板Sp‧‧‧處理空間W‧‧‧晶圓
圖1係表示一實施形態之方法之流程圖。 圖2係包含(a)部、(b)部、(c)部、及(d)部，且圖2之(a)部係例示圖1所示之方法之適用對象即被處理體之剖視圖，圖2之(b)部～(d)部係表示圖1所示之方法之各步驟之實施後之被處理體之狀態之剖視圖。 圖3係表示可用於圖1所示之方法之實施之電漿處理裝置之一例之圖。 圖4係模式性地例示圖1所示之方法之實施中之處理容器之一狀態之圖。 圖5係表示用以說明藉由圖1所示之方法所發揮之效果之實驗結果之圖。
MT‧‧‧方法

Claims (5)

  1. 一種電漿處理方法，其係使用電漿處理裝置處理被處理體者，該電漿處理裝置具備處理容器，且該被處理體具備含有矽之被蝕刻層、設置於該被蝕刻層之上之有機膜、設置於該有機膜之上之抗反射膜、及設置於該抗反射膜之上之第1遮罩，且該方法具備如下步驟：於上述處理容器內產生第1電漿；使用上述處理容器內產生之第1電漿與上述第1遮罩將上述抗反射膜進行蝕刻，且自該抗反射膜形成第2遮罩；使用上述處理容器內產生之第1電漿與上述第2遮罩將上述有機膜進行蝕刻，且自該有機膜形成第3遮罩；於上述處理容器內產生包含第1氣體及第2氣體之混合氣體之第2電漿；及使用上述處理容器內產生之第2電漿與上述第3遮罩，將上述被蝕刻層進行蝕刻；上述電漿處理裝置更具備上部電極，上述上部電極係於上述處理容器內設置於支持上述被處理體之載置台之上方，上述上部電極之電極板含有矽，上述第1氣體為氧氣，且於產生上述混合氣體之第2電漿之後、且於使用上述第2電漿將上述被蝕刻層進行蝕刻之前，使上述第1氣體之第2電漿中所含之氧離子與上述電極板碰撞，於該電極板之表面形成氧化矽膜。
  2. 如請求項1之電漿處理方法，其中於產生上述混合氣體之第2電漿之上述步驟中，上述第1氣體之流量為3~10sccm之範圍。
  3. 如請求項1之電漿處理方法，其中上述第2氣體為氬氣。
  4. 如請求項2之電漿處理方法，其中上述第2氣體為氬氣。
  5. 如請求項1至4中任一項之電漿處理方法，其中上述抗反射膜含有氧化矽，且於產生上述混合氣體之第2電漿之上述步驟中形成之上述氧化矽膜之膜厚係於將上述被蝕刻層蝕刻之步驟之後進而實施將上述抗反射膜蝕刻之上述步驟之情形時，於將該抗反射膜蝕刻之該步驟中將該氧化矽膜去除所得之膜厚。
TW106115930A 2016-05-26 2017-05-15 電漿處理方法 TWI743123B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016105084A JP6637838B2 (ja) 2016-05-26 2016-05-26 プラズマ処理方法
JP??2016-105084 2016-05-26

Publications (2)

Publication Number Publication Date
TW201806026A TW201806026A (zh) 2018-02-16
TWI743123B true TWI743123B (zh) 2021-10-21

Family

ID=60418982

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106115930A TWI743123B (zh) 2016-05-26 2017-05-15 電漿處理方法

Country Status (4)

Country Link
US (1) US10192750B2 (zh)
JP (1) JP6637838B2 (zh)
KR (1) KR102428552B1 (zh)
TW (1) TWI743123B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6851217B2 (ja) * 2017-02-16 2021-03-31 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
US11404245B2 (en) * 2018-02-28 2022-08-02 Taiwan Semiconductor Manufacturing Co., Ltd. DC bias in plasma process
JP7203531B2 (ja) 2018-08-08 2023-01-13 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
TWI730532B (zh) * 2018-12-18 2021-06-11 大陸商北京北方華創微電子裝備有限公司 腔室進氣結構以及反應腔室
JP7158308B2 (ja) * 2019-02-14 2022-10-21 東京エレクトロン株式会社 プラズマ処理装置及びプラズマ処理方法
JP7190938B2 (ja) * 2019-02-27 2022-12-16 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201201276A (en) * 2010-03-12 2012-01-01 Tokyo Electron Ltd Plasma etching method, plasma etching apparatus and computer-readable storage medium

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4288696B2 (ja) 2003-03-10 2009-07-01 セイコーエプソン株式会社 表面処理装置および表面処理方法
US7226869B2 (en) * 2004-10-29 2007-06-05 Lam Research Corporation Methods for protecting silicon or silicon carbide electrode surfaces from morphological modification during plasma etch processing
JP5642001B2 (ja) * 2011-03-25 2014-12-17 東京エレクトロン株式会社 プラズマエッチング方法
TWI670768B (zh) * 2014-10-30 2019-09-01 日商日本瑞翁股份有限公司 電漿蝕刻方法
US20160351799A1 (en) * 2015-05-30 2016-12-01 Applied Materials, Inc. Hard mask for patterning magnetic tunnel junctions

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201201276A (en) * 2010-03-12 2012-01-01 Tokyo Electron Ltd Plasma etching method, plasma etching apparatus and computer-readable storage medium

Also Published As

Publication number Publication date
US10192750B2 (en) 2019-01-29
KR102428552B1 (ko) 2022-08-04
TW201806026A (zh) 2018-02-16
KR20170134245A (ko) 2017-12-06
JP2017212357A (ja) 2017-11-30
US20170345666A1 (en) 2017-11-30
JP6637838B2 (ja) 2020-01-29

Similar Documents

Publication Publication Date Title
US9972503B2 (en) Etching method
TWI743123B (zh) 電漿處理方法
CN109219867B (zh) 蚀刻方法
JP5390846B2 (ja) プラズマエッチング装置及びプラズマクリーニング方法
EP2911187A1 (en) Etching method
US8057603B2 (en) Method of cleaning substrate processing chamber, storage medium, and substrate processing chamber
TW201631656A (zh) 蝕刻方法
JP6382055B2 (ja) 被処理体を処理する方法
JP6529357B2 (ja) エッチング方法
TWI684218B (zh) 蝕刻方法（三）
US9735027B2 (en) Method for etching organic film
JP6017928B2 (ja) プラズマエッチング方法及びプラズマエッチング装置
TWI716378B (zh) 蝕刻方法
KR102589406B1 (ko) 에칭 방법
CN109196624B (zh) 蚀刻方法
KR101540816B1 (ko) 플라즈마 에칭 방법, 컴퓨터 기억 매체 및 플라즈마 에칭 장치
TWI713486B (zh) 蝕刻方法（二）
KR102361775B1 (ko) 플라즈마 처리 방법
EP3046137A1 (en) Etching method