KR101097025B1 - 플라즈마 처리 방법 및 컴퓨터 판독 가능한 기억 매체 - Google Patents
플라즈마 처리 방법 및 컴퓨터 판독 가능한 기억 매체 Download PDFInfo
- Publication number
- KR101097025B1 KR101097025B1 KR1020090027835A KR20090027835A KR101097025B1 KR 101097025 B1 KR101097025 B1 KR 101097025B1 KR 1020090027835 A KR1020090027835 A KR 1020090027835A KR 20090027835 A KR20090027835 A KR 20090027835A KR 101097025 B1 KR101097025 B1 KR 101097025B1
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- processing
- plasma
- high frequency
- resist pattern
- Prior art date
Links
- 238000003672 processing method Methods 0.000 title claims abstract description 36
- 238000003860 storage Methods 0.000 title claims description 8
- 238000012545 processing Methods 0.000 claims abstract description 172
- 238000000034 method Methods 0.000 claims abstract description 147
- 230000008569 process Effects 0.000 claims abstract description 109
- 238000005530 etching Methods 0.000 claims abstract description 79
- 238000012986 modification Methods 0.000 claims abstract description 63
- 230000004048 modification Effects 0.000 claims abstract description 62
- 239000000758 substrate Substances 0.000 claims abstract description 47
- 238000009966 trimming Methods 0.000 claims description 30
- 238000002407 reforming Methods 0.000 claims description 6
- 239000004020 conductor Substances 0.000 claims description 5
- 238000009832 plasma treatment Methods 0.000 claims description 4
- 229910052736 halogen Inorganic materials 0.000 claims description 2
- 150000002367 halogens Chemical class 0.000 claims description 2
- 230000006698 induction Effects 0.000 claims 2
- 239000007789 gas Substances 0.000 description 66
- 239000010408 film Substances 0.000 description 55
- 239000004065 semiconductor Substances 0.000 description 30
- 150000002500 ions Chemical class 0.000 description 27
- 239000010410 layer Substances 0.000 description 23
- 238000001020 plasma etching Methods 0.000 description 16
- 238000002474 experimental method Methods 0.000 description 14
- 230000001965 increasing effect Effects 0.000 description 11
- 230000000694 effects Effects 0.000 description 10
- 230000008859 change Effects 0.000 description 7
- 230000035515 penetration Effects 0.000 description 7
- 238000000206 photolithography Methods 0.000 description 7
- 238000005033 Fourier transform infrared spectroscopy Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 230000005684 electric field Effects 0.000 description 6
- 230000000052 comparative effect Effects 0.000 description 5
- 238000004380 ashing Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000004088 simulation Methods 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- NIXOWILDQLNWCW-UHFFFAOYSA-M Acrylate Chemical compound [O-]C(=O)C=C NIXOWILDQLNWCW-UHFFFAOYSA-M 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 238000010894 electron beam technology Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 238000010884 ion-beam technique Methods 0.000 description 3
- 229920000642 polymer Polymers 0.000 description 3
- 239000003507 refrigerant Substances 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 238000009281 ultraviolet germicidal irradiation Methods 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- 125000005073 adamantyl group Chemical group C12(CC3CC(CC(C1)C3)C2)* 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000010849 ion bombardment Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 238000002715 modification method Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000007493 shaping process Methods 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 238000000862 absorption spectrum Methods 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000001055 chewing effect Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000002826 coolant Substances 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000004132 cross linking Methods 0.000 description 1
- 238000000280 densification Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010494 dissociation reaction Methods 0.000 description 1
- 230000005593 dissociations Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 238000007687 exposure technique Methods 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 125000000686 lactone group Chemical group 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000001878 scanning electron micrograph Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
- 230000003936 working memory Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Drying Of Semiconductors (AREA)
Abstract
진공 가능한 처리용기내에서 제 1 전극과 제 2 전극을 소정의 간격을 두고 평행하게 배치하고, 상기 제 1 전극에 대향시켜 피처리 기판을 제 2 전극으로 지지하고, 상기 처리용기내를 소정의 압력으로 진공 배기하고, 상기 제 1 전극과 상기 제 2 전극의 사이의 처리공간에 에천트 가스를 포함하는 제 1 처리 가스를 공급하고, 상기 제 1 전극 또는 제 2 전극에 고주파를 인가하여 상기 처리공간에서 상기 제 1 처리 가스의 플라즈마를 생성하고, 상기 플라즈마 하에서 상기 기판상의 피가공막을 그 피가공막의 위에 형성된 레지스트 패턴을 마스크로 해서 에칭하는 플라즈마 처리 방법으로서, 상기 처리용기 내에 부재를 마련하는 공정과, 상기 처리용기내에서 상기 기판에 대해 상기 피가공막의 에칭 처리보다도 전에 실행되는 레지스트 개질 처리로서, 상기 처리용기내를 소정의 압력으로 진공 배기하는 공정과, 상기 처리공간에 제 2 처리 가스를 공급하는 공정과, 상기 제 1 전극 또는 상기 제 2 전극에 상기 고주파를 인가하여 상기 처리공간에서 상기 제 2 처리 가스의 플라즈마를 생성하는 공정과, 상기 레지스트 패턴의 에칭 내성을 향상시키도록, 상기 처리용기내에서 상기 기판으로부터 떨어진 장소에서 플라즈마에 노출되는 상기 부재에 부극성의 직류 전압을 인가하고, 상기 부재로부터 방출된 전자를 상기 기판상의 레지스트 패턴에 주입하는 공정을 갖는, 플라즈마 처리 방법이 제공된다.
Description
본 발명은 용량 결합형의 플라즈마 처리 장치에 있어서 피처리 기판에 에칭 가공을 실시하는 플라즈마 처리 방법에 관한 것으로서, 특히 에칭 마스크에 이용하는 레지스트 패턴의 에칭 내성을 강화해서 박막가공의 정밀도 향상· 안정화를 도모하는 플라즈마 처리 방법 및 플라즈마 처리 방법을 실행하기 위한 프로그램을 저장한 컴퓨터 판독 가능한 기억 매체에 관한 것이다．
반도체 디바이스나 FPD(Flat Panel Display)의 제조 프로세스에서 이용되고 있는 에칭은 리소그래피 기술에 의해 형성한 레지스트 패턴을 마스크로 해서, 피처리 기판(반도체 웨이퍼, 유리 기판 등)의 표면의 박막을 원하는 회로 패턴으로 가공한다. 종래부터, 낱장식의 에칭에는 용량 결합형의 플라즈마 에칭 장치가 다용되고 있다.
일반적으로, 용량 결합형의 플라즈마 에칭 장치는 진공 챔버로서 구성되는 처리용기내에 상부 전극과 하부 전극을 평행하게 배치하고, 하부 전극의 위에 피처 리 기판을 탑재하고, 양 전극간에 고주파를 인가한다. 그러면, 양 전극의 사이에서 처리 가스의 고주파 방전에 의한 플라즈마가 발생하고, 플라즈마중의 래디컬이나 이온에 의해서 기판 표면에 원하는 패턴으로 에칭 가공이 실시된다.
그런데, 현재의 최첨단 LSI 프로세스에서는 포토리소그래피에 ArF 엑시머 레이저 노광 기술이 이용되고, 레지스트에는 ArF 엑시머 레이저광의 파장(193㎚)에 적합한 화학 증폭계의 레지스트(ArF 레지스트)가 이용되고 있다. 그러나, ArF 레지스트는 고감도, 고해상성을 용이하게 얻을 수 있는 반면, 플라즈마 내성 또는 에칭 내성이 약하고, 또한 초미세의 치수로 패터닝되기 때문에, 플라즈마 에칭시에 레지스트 패턴이 쓰러지거나, 표면이 거칠어지거나, 패턴 측벽이 울퉁불퉁하게 되어, 소위 LER(Line Edge Roughness)이나 LWR(Line Width Roughness) 등의 오목볼록 변형이나 사행(蛇行) 변형을 초래하는 것이 문제로 되어 있다.
지금까지, ArF 레지스트의 에칭 내성을 높이기 위한 기법으로서, 전자빔 조사, UV 조사, H2 또는 HBr 플라즈마 조사, 이온빔 조사 등에 의해서 레지스트를 개질하는 방법이 알려져 있다.
그러나, 상기와 같은 종래의 레지스트 개질법은 모두 전용의 처리용기(챔버)를 이용하는 것으로서, 장치 비용의 증대와 스루풋의 저하를 수반하고 있다. 또한, 노광전에, 전자빔 조사법, UV 조사법 혹은 이온빔 조사법을 이용하면, 레지스트의 광 투과성이 막질 변화에 의해서 변경되어, 노광 성능을 악화시키기 쉽다. 한편, 노광 후에는 이온빔 조사법을 이용하면 이온 충격에 의해서 레지스트 패턴이 데미지를 받기 쉽고, 전자빔 조사법이나 UV 조사법을 이용하면 레지스트 패턴이 테이퍼형상의 수축 변형이나 CD 변화를 일으키기 쉽다는 등의 문제가 있다. 또한, H2 또는 HBr 플라즈마 조사법은 챔버내에 수소가 잔존하여 프로세스의 재현성을 취하는 것이 어려우며, 운용 안정성 또는 양산성의 면에서 문제가 있다.
본 발명은 이러한 종래 기술의 문제점을 감안해서 이루어진 것으로서, 용량 결합형의 플라즈마 처리 장치를 이용하고, 간편하고 또한 효과적인 레지스트 개질법에 의해 레지스트 패턴의 에칭 내성을 강화하여, 박막 가공의 정밀도·안정성을 향상시키는 플라즈마 처리 방법 및 플라즈마 처리 방법을 실행하기 위한 프로그램을 저장한 컴퓨터 판독 가능한 기억 매체를 제공하는 것을 목적으로 한다.
본 발명의 제 1 양상에 있어서, 진공 가능한 처리용기내에서 제 1 전극과 제 2 전극을 소정의 간격을 두고 평행하게 배치하고, 상기 제 1 전극에 대향시켜 피처리 기판을 제 2 전극으로 지지하고, 상기 처리용기내를 소정의 압력으로 진공 배기하고, 상기 제 1 전극과 상기 제 2 전극의 사이의 처리공간에 에천트 가스를 포함하는 제 1 처리 가스를 공급하고, 상기 제 1 전극 또는 제 2 전극에 고주파를 인가하여 상기 처리공간에서 상기 제 1 처리 가스의 플라즈마를 생성하고, 상기 플라즈마 하에서 상기 기판상의 피가공막을 그 피가공막의 위에 형성된 레지스트 패턴을 마스크로 해서 에칭하는 플라즈마 처리 방법으로서, 상기 처리용기 내에 부재를 마련하는 공정과, 상기 처리용기내에서 상기 기판에 대해 상기 피가공막의 에칭 처리보다도 전에 실행되는 레지스트 개질 처리로서, 상기 처리용기내를 소정의 압력으로 진공 배기하는 공정과, 상기 처리공간에 제 2 처리 가스를 공급하는 공정과, 상기 제 1 전극 또는 상기 제 2 전극에 상기 고주파를 인가하여 상기 처리공간에서 상기 제 2 처리 가스의 플라즈마를 생성하는 공정과, 상기 레지스트 패턴의 에칭 내성을 향상시키도록, 상기 처리용기내에서 상기 기판으로부터 떨어진 장소에서 플라즈마에 노출되는 상기 부재에 부극성의 직류 전압을 인가하고, 상기 부재로부터 방출된 전자를 상기 기판상의 레지스트 패턴에 주입하는 공정을 갖는, 플라즈마 처리 방법이 제공된다.
상기 제 1 양상에 있어서의 플라즈마 처리 방법은 기판상의 피가공막에 대한 에칭 가공에 앞서, 동일한 하드웨어를 이용해서 기판상의 레지스트 패턴에 전자를 주입하여 전자가 침입한 부분(표층부 내지 내측 안쪽부를 개질한다. 동일한 하드웨어를 이용하면서도, 본래의 에칭 가공과 독립적으로 실행하므로, 처리 조건을 임의 로 선정하는 것이 가능하고, 특히 DC 인가 부재에 인가하는 부극성 직류 전압의 절대값을 임의로 선정하고, 개질층의 두께를 임의로 제어할 수 있다.
바람직하게는 부재로부터 방출된 전자가 1000eV 이상의 에너지로 상기 레지스트 패턴에 주입되도록, 부극성 직류 전압의 절대값을 바람직하게는 1000V 이상으로 선정해도 좋고, 그것에 의해서 두께 수십 ㎚ 이상의 개질층을 얻을 수 있다.
더욱 바람직하게는 부재로부터 방출된 전자가 1500eV 이상의 에너지로 레지스트 패턴에 주입되도록, 부극성 직류 전압의 절대값을 바람직하게는 1500V 이상으로 선정해도 좋고, 그것에 의해서 두께 100㎚ 이상의 개질층이 얻어진다.
또한, 상기 레지스트 개질 처리에 있어서, 제 1 전극에 플라즈마 생성용의 제 1 고주파를 원하는 파워로 인가하고, 제 2 전극에 이온 인입 제어용의 제 2 고주파를 인가하는 경우에는 제 2 전극상의 이온 시스의 전계가 레지스트 패턴에 주입되는 전자의 에너지를 저하시키는 방향으로 작용한다. 따라서, 제 2 전극상에 형성되는 자기 바이어스는 가능한 낮아도 좋으며, 100V 이하가 바람직하다. 또한, 제 2 고주파의 파워는 가능한 낮아도 좋고, 바람직하게는 50W 이하로 해도 좋으며, 더욱 바람직하게는 거의 0W로 하거나, 제 2 전극에는 고주파를 인가하지 않도록 해도 좋다.
또한, 본 발명의 바람직한 1형태에 있어서는 상기 레지스트 개질 처리의 후이고 피가공막의 에칭 처리의 전에, 동일한 처리용기내에서 레지스트 패턴을 패턴면과 평행한 횡방향에서 원하는 사이즈로 깎는 트리밍 처리가 실행된다. 이 트리밍 처리는 일종의 플라즈마 에칭 가공이며, 처리용기내를 소정의 압력으로 진공 배기 하는 공정과, 제 1 전극과 제 2 전극의 사이의 처리공간에 에천트 가스를 포함하는 제 3 처리 가스를 공급하는 공정과, 제 1 전극 또는 제 2 전극에 제 1 고주파를 인가하여 처리공간에서 제 3 처리 가스의 플라즈마를 생성하는 공정과, 생성된 플라즈마 하에서 레지스트 패턴을 원하는 패턴까지 에칭하는 공정을 포함한다. 이 경우, 처리 대상의 레지스트 패턴은 전공정의 레지스트 개질 처리를 받아 개질층의 에칭 내성 또는 플라즈마 내성이 향상하고 있으므로, 어깨붕괴 등의 형태 무너짐이 적고, 원하는 축소율로 고밀도의 트리밍 가공을 받을 수 있다.
본 발명의 플라즈마 처리 방법에 있어서, DC 인가 부재는 전형적으로는 기판과 바로 정면으로 대향하는 제 1 전극이지만, 그렇지 않은 부재(예를 들면 용기 측벽)를 DC 인가 부재에 사용 또는 겸용하는 것도 가능하다.
제 1 전극의 재질은 Si를 함유하는 도전 재료를 바람직하게 사용할 수 있지만, 피가공막에 대한 에칭의 프로세스를 기준으로 임의의 재질을 선정할 수 있다. 또한, 제 1 전극이 Si함유 도전 재료로 이루어지는 경우에는 그 전극면에 폴리머가 퇴적하는 것을 방지하여 직류 도전성을 안정하게 유지하는 동시에, 레지스트 개질 처리용의 제 2 처리 가스로서 할로겐 가스를 포함하는 가스(예를 들면 플로로카본가스)를 바람직하게 사용할 수 있다.
본 발명의 제 2 양상에 있어서의 플라즈마 처리 방법은 진공 가능한 처리용기내에서 제 1 전극과 제 2 전극을 소정의 간격을 두고 평행하게 배치하고, 상기 제 1 전극에 대향시켜 피처리 기판을 제 2 전극으로 지지하고, 상기 처리용기내를 소정의 압력으로 진공 배기하고, 상기 제 1 전극과 상기 제 2 전극의 사이의 처리 공간에 에천트 가스를 포함하는 처리 가스를 공급하고, 상기 제 1 전극 또는 제 2 전극에 제 1 고주파를 인가하여 상기 처리공간에서 상기 처리 가스의 플라즈마를 생성하고, 상기 플라즈마 하에서 상기 기판상의 피가공막을 그 피가공막의 위에 형성된 레지스트 패턴을 마스크로 해서 에칭하는 플라즈마 처리 방법으로서, (1) 상기 처리용기내에서 상기 기판에 대해 상기 피가공막의 에칭이 한창 실행되고 있는 도중에, 상기 레지스트 패턴의 에칭 내성을 향상시키도록, 상기 처리용기내에서 상기 기판으로부터 떨어진 장소에서 플라즈마에 노출되는 소정의 DC 인가 부재에 부극성의 직류 전압을 인가하여, 상기 DC 인가 부재로부터 방출된 전자를 상기 기판상의 레지스트 패턴에 주입하고, (2) 상기 피가공막의 에칭과 병행하여 상기 레지스트 패턴이 패턴면과 평행한 횡방향에서 원하는 사이즈까지 깎이도록, 상기 처리용기내의 가스 압력 및 에칭 시간을 선정한다.
이와 같이, 본 발명의 제 2 양상에 있어서의 플라즈마 처리 방법은 기판상의 피가공막에 대해 본래의 플라즈마 에칭 처리를 실시하면서, 동일한 처리용기내에서 동일한 플라즈마 하에서 기판상의 에칭 마스크에 이용되고 있는 레지스트 패턴에 전자를 주입하여 개질 효과에 의해 그 에칭 내성을 강화시키고, 마스크 선택비를 향상시키는 동시에, 가스 압력 및 에칭 시간을 파라미터로 해서 레지스트 패턴에 원하는 트리밍 처리를 가할 수 있다.
본 발명의 제 3 양상에 있어서의 플라즈마 처리 방법은 진공 가능한 처리용기내에서 제 1 전극과 제 2 전극을 소정의 간격을 두고 평행하게 배치하고, 상기 제 1 전극에 대향시켜 피처리 기판을 제 2 전극으로 지지하고, 상기 처리용기내를 소정의 압력으로 진공 배기하고, 상기 제 1 전극과 상기 제 2 전극의 사이의 처리공간에 에천트 가스를 포함하는 처리 가스를 공급하고, 상기 제 1 전극 또는 제 2 전극에 제 1 고주파를 인가하여 상기 처리공간에서 상기 처리 가스의 플라즈마를 생성하고, 상기 플라즈마 하에서 상기 기판상의 피가공막을 그 피가공막의 위에 형성된 레지스트 패턴을 마스크로 해서 에칭하는 플라즈마 처리 방법으로서, 상기 처리용기내에서 상기 기판에 대해 상기 피가공막의 에칭이 한창 실행되고 있는 도중에, 상기 레지스트 패턴의 에칭 내성을 향상시키도록, 상기 처리용기내에서 상기 기판으로부터 떨어진 장소에서 플라즈마에 노출되는 소정의 DC 인가 부재에 부극성의 직류 전압을 인가하고, 상기 DC 인가 부재로부터 방출된 전자를 상기 기판상의 레지스트 패턴에 주입한다.
이와 같이, 본 발명의 제 3 양상에 있어서의 플라즈마 처리 방법은 기판상의 피가공막에 대해 본래의 플라즈마 에칭 처리를 실시하면서, 동일한 처리용기내에서 동일한 플라즈마 하에서 기판상의 에칭 마스크에 이용되고 있는 레지스트 패턴에 전자를 주입하여 개질 효과에 의해 그 에칭 내성을 강화시키고, 마스크 선택비를 향상시킬 수 있다.
또한, 본 발명에 있어서의 컴퓨터 판독 가능한 기억 매체는 컴퓨터상에서 동작하는 제어 프로그램이 기억된 컴퓨터 기억 매체로서, 상기 제어 프로그램은 실행시에, 본 발명의 상기 플라즈마 처리 방법이 실행되도록 플라즈마 처리 장치를 제어한다.
본 발명의 플라즈마 처리 방법 또는 컴퓨터 판독 가능한 기억 매체에 따르면, 상기와 같은 구성 및 작용에 의해, 용량 결합형의 플라즈마 에칭 장치를 이용하고, 간편하고 또한 효과적인 레지스트 개질법에 의해 레지스트 패턴의 에칭 내성을 강화하여, 박막 가공의 정밀도·안정성을 향상시킬 수 있다.
이하, 첨부 도면을 참조해서 본 발명의 바람직한 실시형태를 설명한다.
도 1에, 본 발명의 플라즈마 처리 방법에서 사용하는 플라즈마 처리 장치의 구성을 나타낸다. 이 플라즈마 처리 장치는 용량 결합형의 플라즈마 에칭 장치로서 구성되어 있으며, 예를 들면 알루미늄 또는 스테인리스강 등의 금속제의 원통형 챔버(처리용기)(10)를 갖고 있다. 챔버(10)는 보안 접지되어 있다.
챔버(10)내에는 피처리 기판으로서 예를 들면 반도체 웨이퍼 W를 탑재하는 원판형상의 서셉터(12)가 하부 전극으로서 수평으로 배치되어 있다. 이 서셉터(12)는 예를 들면 알루미늄으로 이루어지고, 챔버(10)의 바닥으로부터 수직 위쪽으로 연장하는 절연성의 통형상 지지부(14)에 지지되어 있다. 이 통형상 지지부(14)의 외주를 따라 챔버(10)의 바닥으로부터 수직 위쪽으로 연장하는 도전성의 통형상 지지부(내벽부)(16)와 챔버(10)의 측벽의 사이에 환상의 배기로(18)가 형성되어 있고, 이 배기로(18)의 입구에 링형상의 배기 링(배플판)(20)이 부착되며, 배기로(18)의 바닥에 배기구(22)가 마련되어 있다. 배기구(22)에는 배기관(24)을 거쳐 서 배기 장치(26)가 접속되어 있다. 배기 장치(26)는 터보 분자 펌프 등의 진공 펌프를 갖고 있으며, 챔버(10)내의 처리공간을 원하는 진공도까지 감압할 수 있다. 챔버(10)의 측벽에는 반도체 웨이퍼 W의 반입출구를 개폐하는 게이트밸브(28)가 부착되어 있다.
서셉터(12)에는 고주파 전원(30)이 정합기(32) 및 하부 급전봉(36)을 거쳐서 전기적으로 접속되어 있다. 여기서, 고주파 전원(30)은 서셉터(12)상의 반도체 웨이퍼 W에 대한 이온의 인입에 기여하는 주파수(통상 13.56㎒ 이하)의 고주파 LF를 출력한다. 정합기(32)는 고주파 전원(30)측의 임피던스와 부하(주로 전극, 플라즈마, 챔버)측의 임피던스의 사이에서 매칭을 취하고, 또한 자동적으로 매칭 포인트를 조정할 수 있도록 구성되어 있다.
서셉터(12)는 반도체 웨이퍼 W보다도 한층 큰 직경 또는 구경을 갖고 있다. 서셉터(12)의 위에는 처리 대상의 반도체 웨이퍼 W가 탑재되고, 그 반도체 웨이퍼 W를 둘러싸도록 포커스 링(보정 링)(38)이 마련된다.
서셉터(12)의 상면에는 웨이퍼 흡착용의 정전 척(40)이 마련되어 있다. 이 정전 척(40)은 막형상 또는 판형상의 유전체의 내에 시트 형상 또는 메시 형상의 DC 전극을 사이에 두고 있다. 해당 DC 전극에는 챔버(10)의 외측에 배치되는 직류 전원(42)이 스위치(44) 및 고압 급전선(46)을 거쳐서 전기적으로 접속되어 있다. 직류 전원(42)으로부터 직류 전압이 DC 전극에 인가되는 것에 의해, 쿨롱력으로 반도체 웨이퍼 W를 정전 척(40)상에 흡착 유지할 수 있다.
서셉터(12)의 내부에는 예를 들면 원주 방향으로 연장하는 환상의 냉매 실(48)이 마련되어 있다. 이 냉매실(48)에는 칠러 유닛(도시하지 않음)으로부터 배관(50, 52)을 거쳐서 소정 온도의 냉매 예를 들면 냉각수가 순환 공급된다. 냉매의 온도에 의해서 정전 척(40)상의 반도체 웨이퍼 W의 온도를 제어할 수 있다. 그리고, 서셉터(12)에 반도체 웨이퍼 W를 열적으로 결합시키기 위해, 전열 가스 공급부(도시하지 않음)로부터의 전열 가스 예를 들면 He 가스가, 가스 공급관(54) 및 서셉터(12) 내부의 가스 통로(56)를 거쳐서 정전 척(40)과 반도체 웨이퍼 W의 접촉 계면에 공급된다.
챔버(10)의 천장에는 서셉터(12)와 평행하게 대향하여 샤워헤드를 겸하는 상부 전극(60)이 마련되어 있다. 이 상부 전극(샤워헤드)(60)은 서셉터(12)와 대향하는 전극판(62)과, 이 전극판(62)을 그 배후(위)로부터 착탈 가능하게 지지하는 전극 지지체(64)를 갖고, 전극 지지체(64)의 내부에 가스 확산실(66)을 마련하며, 이 가스 확산실(66)로부터 서셉터(12)측으로 관통할 수 있는 다수의 가스 토출 구멍(68)을 전극 지지체(64) 및 전극판(62)에 형성하고 있다. 전극판(62)과 서셉터(12)의 사이의 공간이 플라즈마 생성 공간 또는 처리공간 PS로 된다. 가스 확산실(66)은 가스 공급관(70)을 거쳐서 처리 가스 공급부(72)에 접속되어 있다.
상부 전극(60)에 있어서, 처리시에 플라즈마에 노출되는 전극판(62)의 재질은 중요하다. 이 전극판(62)은 이 실시형태에서는 DC 인가 부재로서 기능하기 때문에, 그 표면이 직류적인 도전성을 유지할 수 있고, 또한 플라즈마로부터의 이온의 입사에 의해서 스퍼터되어도 프로세스에 악영향을 주지 않는 바와 같은 재질이 바람직하고, 예를 들면 Si, SiC 등의 Si 함유 도전재나 C(카본)를 바람직하게 사용할 수 있다. 전극 지지체(64)는 예를 들면 알루마이트 처리된 알루미늄으로 구성되어도 좋다. 상부 전극(60)과 챔버(10)의 사이에는 링형상의 절연체(65)가 삽입되고, 상부 전극(60)은 전기적으로 플로팅 상태에서 챔버(10)에 부착되어 있다.
상부 전극(60)에는 고주파 전원(74)이 정합기(76) 및 상부 급전봉(78)을 거쳐서 전기적으로 접속되어 있다. 이 고주파 전원(74)은 플라즈마의 생성에 기여하는 주파수(통상 40㎒ 이상)의 고주파 HF를 출력한다. 정합기(76)는 고주파 전원(74)측의 임피던스와 부하(주로 전극, 플라즈마, 챔버)측의 임피던스와의 사이에서 매칭을 취하고 또한 자동적으로 매칭 포인트를 조정할 수 있도록 구성되어 있다.
챔버(10)의 외측에 설치되는 가변 직류 전원(80)의 출력 단자는 스위치(82) 및 직류 급전 라인(84)을 거쳐서 상부 전극(60)에 전기적으로 접속되어 있다. 가변 직류 전원(80)은 예를 들면 -2000∼+1000V의 직류 전압 VDC를 출력할 수 있도록 구성되어 있다.
직류 급전 라인(84)의 도중에 마련되는 필터 회로(86)는 가변 직류 전원(80)으로부터의 직류 전압 VDC를 통과시켜 상부 전극(60)에 인가하는 한편, 서셉터(12)로부터 처리공간 PS 및 상부 전극(60)을 통해 직류 급전 라인(84)에 들어온 고주파를 접지 라인에 흘리고 가변 직류 전원(80)측으로는 흘리지 않도록 구성되어 있다.
또한, 챔버(10)내에서 처리 공간 PS에 면하는 적당한 개소로서 예를 들면 배플판(20)의 상면 혹은 도전성 지지 부재(16)의 정상부 부근 혹은 상부 전극(60)의 반경 방향 외측에, 예를 들면 Si, SiC 등의 도전성 재료로 이루어지는 링형상의 DC 그라운드 부품(직류 접지 전극)(88)이 부착되어 있다. 이 DC 그라운드 부품(88)은 접지 라인(90)을 거쳐서 상시 접지되어 있다.
이 플라즈마 처리 장치내의 각 부 예를 들면 배기 장치(26), 고주파 전원(30, 74), 스위치(44, 82), 처리 가스 공급부(72), 가변 직류 전원(80), 칠러 유닛(도시하지 않음), 전열 가스 공급부(도시하지 않음) 등의 개개의 동작 및 장치 전체의 동작(시퀸스)은 예를 들면 마이크로 컴퓨터로 이루어지는 제어부(110)(도 19)에 의해서 제어된다.
이 플라즈마 처리 장치에 있어서, 서셉터(12)상의 반도체 웨이퍼 W에 대해 에칭 가공을 실행하기 위해서는 처리 가스 공급부(72)로부터 에천트 가스를 포함하는 처리 가스를 소정의 유량으로 챔버(10)내에 도입하고, 배기 장치(26)에 의해 챔버(10)내의 압력을 설정값으로 조절한다. 또한, 고주파 전원(74)으로부터 플라즈마 생성용의 제 1 고주파 HF(40㎒ 이상)를 정합기(76) 및 상부 급전봉(78)을 거쳐서 상부 전극(60)에 인가하는 동시에, 고주파 전원(30)으로부터 이온 인입 제어용의 제 2 고주파 LF(13.56㎒ 이하)를 정합기(32) 및 하부 급전봉(36)을 거쳐서 서셉터(12)에 인가한다. 또한, 스위치(44)를 온으로 하고, 정전력에 의해서, 반도체 웨이퍼 W를 정전척(40)에 흡착하여 이들의 사이의 접촉 계면에 전열 가스(He 가스)를 감금한다. 샤워헤드(60)로부터 토출된 처리 가스는 양 전극(12, 60)사이에서 고주파의 방전에 의해서 플라즈마화되고, 이 플라즈마에 의해 생성되는 래디컬이나 이온에 의해서 반도체 웨이퍼 Ｗ상의 피에칭막이 원하는 패턴으로 에칭된다.
이 플라즈마 처리 장치는 고주파 전원(74)으로부터 상부 전극(60)에 40㎒ 이상(더욱 바람직하게는 60㎒ 이상)이라는 플라즈마 생성에 적합한 비교적 높은 주파수의 제 1 고주파 HF를 인가하는 것에 의해, 플라즈마를 바람직한 해리 상태에서 고밀도화하여, 더욱 저압의 조건하에서도 고밀도 플라즈마를 형성할 수 있다. 그와 동시에, 서셉터(12)에 13.56㎒ 이하라는 이온 인입에 적합한 비교적 낮은 주파수의 제 2 고주파 LF를 인가하는 것에 의해, 반도체 웨이퍼 W의 피에칭막에 대해 선택성이 높은 이방성의 에칭을 실시할 수 있다. 플라즈마 생성용의 제 1 고주파 HF는 어떠한 플라즈마 프로세스에서도 반드시 사용되지만, 이온 인입 제어용의 제 2 고주파 LF는 프로세스에 따라서는 사용되지 않는 경우가 있다.
또한, 한창의 플라즈마 에칭시에 상부 전극(60)에 가변 직류 전원(80)으로부터 직류 전압이(통상은 -900V∼0V의 범위내에서) 인가되는 것에 의해, 플라즈마 착화 안정성, 레지스트 선택성, 에칭 속도, 에칭 균일성 등을 향상시킬 수도 있다.
상기와 같은 플라즈마 에칭에 있어서, 반도체 웨이퍼 W 표면의 피가공막을 패터닝하기 위한 에칭 마스크에는 해당 피가공막의 위에 미리 포토리소그래피에 의해서 형성되어 있는 레지스트 패턴이 이용된다. 여기서, 포토리소그래피가 고해상도를 얻기 위해 노광용 빔에 예를 들면 ArF 엑시머 레이저광(파장 193㎚)을 채용할 때는 그것에 적합한 고감도의 화학 증폭계의 레지스트(ArF 레지스트)가 이용된다.
[제 1 실시형태]
다음에, 본 발명의 제 1 실시형태에 있어서의 플라즈마 처리 방법을 설명한 다. 이 실시형태에서는 챔버(10)에 반입된 처리 대상의 반도체 웨이퍼 W에 대해, 상기와 같은 피가공막에 대한 플라즈마 에칭 처리에 앞서, 전처리로서, 레지스트 패턴에 대해 레지스트 개질 처리와 트리밍 처리를 순차 실행한다.
도 2에 대해, 다층 레지스트법에 있어서의 트리밍 처리의 일예를 설명한다. 도면 중, 최상층(제 1 층)의 막(100)은 ArF 레지스트의 레지스트 패턴, 제 2 층의 막(102)은 BARC(반사 방지막: 제 1 피에칭막), 제 3 층의 막(104)은 최종 마스크로 되는 SiN층(제 2 피에칭막), 최하층의 막(106)은 본래(최종)의 피가공막 예를 들면 SiO2층(제 3 피에칭막)이다. SiN막(104) 및 BARC(102)의 성막에는 CVD(화학적 진공 증착법) 혹은 스핀 온에 의한 도포법이 이용되고, 포토 레지스트(100)의 패터닝에는 포토리소그래피가 이용된다.
트리밍 처리는 도 2의 (A)에 나타내는 바와 같이, 포토리소그래피에 의해 형성된 레지스트 패턴(100)을 패턴의 각면과 평행한 방향에서 깎아 도 2의 (B)에 나타내는 바와 같은 한층 가느다란 원하는 사이즈의 패턴으로 성형하는 가공이다. 이 가늘게 성형된 레지스트 패턴(100)을 마스크로 해서 BARC(102) 및 SiN막(104)을 순차 에칭하면, 도 2의 (C)에 나타내는 바와 같이 레지스트 패턴(100)과 동일한 가느다란 패턴을 SiN막(104)에 작성 또는 전사할 수 있다. 이 후는 도시 생략하지만, 애싱에 의해 레지스트 패턴(100) 및 BARC(102)의 잔여막을 제거하여, SiN 패턴(104)을 마스크로 하여 하지막(SiO2층)(106)을 에칭한다.
레지스트 프로세스에 있어서 처음부터 원하는 약간 가느다란 사이즈로 레지 스트 패턴을 형성하고자 하면, 포토리소그래피 공정 중(특히 현상시)에서 레지스트 도괴를 일으키는 경우가 있다. 그러한 경우에는 포토리소그래피 공정의 후에 상기와 같은 트리밍 처리에 의해서 레지스트 패턴을 목적으로 하는 치수까지 가늘게 하는 방법이 취해져 있다. 이러한 트리밍 처리는 본래의 피가공막을 에칭하기 위한 플라즈마 에칭 장치를 이용해서 실시할 수 있다.
그런데, 종래는 ArF 레지스트의 에칭 내성(플라즈마 내성)이 약하기 때문에, 트리밍 처리를 위한 플라즈마 에칭을 실행하는 것에 의해서 레지스트 패턴(100)이 어깨 변형 등의 형상변화를 일으키면서 과분하게 깎이기 쉬우며, 트리밍의 가공 정밀도가 좋지 않았다.
그래서, 이 실시형태에서는 트리밍 처리에 앞서, 동일한 플라즈마 처리 장치(도 1)내에서 레지스트 패턴(100)의 에칭 내성을 강화하기 위한 레지스트 개질 처리를 실행한다. 이 레지스트 개질 처리는 도 3에 나타내는 바와 같이, 레지스트 패턴(100)에 고에너지의 전자 e-를 주입하고, ArF 레지스트의 수지를 표층으로부터 바람직하게는 내측 안쪽까지 깊게 변질시키는 것으로서, 일종의 플라즈마 처리로서 실행된다.
즉, 처리 가스 공급부(72)로부터 소정의 처리 가스를 적당한 유량으로 챔버(10)내에 도입하고, 배기 장치(26)에 의해 챔버(10)내의 압력을 설정 값으로 조절하고, 고주파 전원(74)으로부터 플라즈마 생성용의 제 1 고주파 HF(40㎒ 이상)를 정합기(76) 및 상부 급전봉(78)을 거쳐서 상부 전극(60)에 인가한다. 또한, 필요에 따라, 고주파 전원(30)으로부터 이온 인입 제어용의 제 2 고주파 LF(13.56㎒ 이하) 를 정합기(32) 및 하부 급전봉(36)을 거쳐서 서셉터(12)에 인가한다. 또한, 스위치(44)를 온으로 하고, 정전 흡착력에 의해서, 정전 척(40)과 반도체 웨이퍼 W의 사이의 접촉 계면에 전열 가스(He 가스)를 감금한다. 샤워헤드(60)로부터 토출된 처리 가스가 양 전극(12, 60)간에서 고주파 방전에 의해 해리·전리해서 플라즈마 PR이 생성된다.
여기서, 도 4에 나타내는 바와 같이, 가변 직류 전원(80)으로부터 직류 전압 VDC를 부극성의 고압(후술하는 바와 같이, 바람직하게는 절대값에서 1000V 이상, 더욱 바람직하게는 절대값에서 1500V 이상)으로 상부 전극(60)에 인가하면, 상부 전극(60)과 플라즈마 PR의 사이에 형성되는 상부 이온 시스 SHU가 두꺼워지고, 그 시스 전압 VU는 직류 전압 VDC에 대략 동일한 크기가 된다. 이것에 의해, 플라즈마 PR중의 이온(+)이 상부 이온 시스 SHU의 전계로 가속되어 상부 전극(60)(전극판(62))에 부딪칠 때의 이온 충격 에너지가 증가하여, 전극판(62)으로부터 방출되는 2차 전자 e-가 많아진다(γ 방전). 그리고, 전극판(62)으로부터 방출된 2차 전자 e-는 상부 이온 시스 SHU의 전계에서 이온과는 역방향으로 가속되어 플라즈마 PR을 빠져 나가고, 또한 하부 이온 시스 SHL을 횡단하여, 도 3에 나타내는 바와 같이 서셉터(12)상의 반도체 웨이퍼 W 표면의 레지스트 패턴(100)에 소정의 고에너지로 주입된다. 이 때, 2차 전자 e-는 전계가 없는 플라즈마 PR의 내를 등속도로 통과하지만, 하부 이온 시스 SHL내에서는 역방향의 전계에서 감속되고, 전자 에너지의 일부를 소실한다. 따라서, 서셉터(12)상에 형성되는 하부 이온 시스 SHL의 시스 전압 VL 또는 자기 바이어스 Vdc는 낮을수록 좋고, 통상은 100V 이하가 바람직하다. 따라서, 서셉터(12)에 인가되는 제 2 고주파 LF(13.56㎒ 이하)의 파워를 50W 이하로 선정해도 좋고, 더욱 바람직하게는 0W로 해도 좋다.
이 실시형태에 있어서의 레지스트 개질 처리법에 의하면, 도 4의 원리로부터, 상부 전극(60)에 인가하는 부극성 직류 전압 VDC의 절대값을 크게 할수록, 반도체 웨이퍼 Ｗ상의 레지스트 패턴에 주입되는 전자의 에너지를 크게 하고, 레지스트 패턴에 있어서의 전자의 침입 깊이, 즉 개질 깊이를 크게 할 수 있다.
도 5에, 이 실시형태에 있어서의 레지스트 개질 처리의 실험에서 얻어진 개질 효과를 SEM 사진으로 나타낸다. 주된 처리 조건은 다음과 같다.
레지스트: 아크릴레이트 베이스의 ＡrF 레지스트
처리전의 레지스트 막두께: 261㎚
처리 가스： CF4=100sccm
챔버내의 압력: 100mTorr
고주파 전력: 60㎒/13㎒=1000/30W
직류 전압 VDC: 0V, -500V, -1000V, -1500V(4가지)
처리 시간: 60초
도 5에 나타내는 바와 같이, 상기 레지스트 개질 처리에 의해서 얻어진 최종 개질층의 두께는 VDC=0V일 때에는 0㎚, VDC=-500V일 때에는 22㎚, VDC=-1000V일 때에는 83㎚, VDC=-1500V일 때에는 173㎚이었다. 또한, 초기 상태(처리전)의 레지스트 표면으로부터의 개질 두께는 VDC=0V일 때에는 0㎚, VDC=-500V일 때에는 19㎚, VDC=-1000V일 때에는 62㎚, VDC=-1500V일 때에는 120㎚이었다.
도 5에 나타내는 바와 같이 레지스트 개질 처리에 의해서 레지스트의 막두께(특히 개질층)가 증대하는 것은 레지스트의 고분자가 전자의 에너지를 흡수해서 조성 변화이나 구조 변화, 가교반응 등을 일으키기 때문이다. 또한, 처리 가스에 플로로카본가스(CF4)를 이용한 것은 상부 전극(60)의 전극판(62)에 퇴적하기 쉬운 폴리머를 불소의 에칭 작용에 의해 제거해서 전극면을 청정하게 유지하는 것을 중시했기 때문이다. 상부 전극(60)에 있어서의 이온 조사 및 2차 전자 방출만을 고려하는 것이면, Ar 등의 희가스나 O2, N2 등의 가스도 사용 가능하다.
이와 관련하여, VDC=-1500V에서 레지스트 개질 처리를 실행한 후의 레지스트 패턴을 비스듬히 절삭해서 단차 측정을 한 결과, 도 6에 나타내는 바와 같은 측정 결과가 얻어지고, 도 5의 SEM 사진과 동일한 깊이(173㎚)에서 단차(계면)를 확인할 수 있었다.
또한, 푸리에 변환 적외 분광법(FTIR)에 의해서 레지스트 개질 처리전후의 적외 흡수 스펙트럼을 조사한 결과, 도 7a 및 도 7b에 나타내는 바와 같이, 레지스 트 개질 처리에 의해서(개질 효과가 클수록), 아다만틸(adamantyl)기(C11-H17), 락톤기(C4H5O2) 등이 대폭 감소하고 있어, 화학반응이 진행하고 있는 것이 뒷받침되어 있다.
일반적으로는 전자가 레지스트에 주입되었을 때의 전자 에너지와 전자 침입 깊이의 사이에는 도 8에 나타내는 바와 같은 함수(그래프)에서 대략 비례 관계에 있는 것이 이론적으로 알려져 있다. 이 이론에 의하면, 전자 에너지가 600eV일 때의 침입 깊이는 약 30㎚이고, 전자 에너지가 1000eV일 때의 침입 깊이는 약 50㎚이며, 전자 에너지가 1500eV일 때의 침입 깊이는 약 120㎚이다.
또한, 도 9에, 레지스트 패턴에의 전자의 주입에 있어서 전자가 정지한 깊이와 정지한 전자의 비율의 관계(시뮬레이션)를 그래프로 나타낸다. 이 그래프에 의하면, 전자 에너지가 500eV일 때에는 적어도 약 30㎚ (최대 약 50㎚)까지 침입하고, 전자 에너지가 1000eV일 때에는 적어도 약 60㎚(최대 약 90㎚)까지 침입하며, 전자 에너지가 1500eV일 때에는 적어도 약 110㎚(최대 약 170㎚)까지 침입한다.
도 10에, 상기 시뮬레이션에 의한 전자의 침입 깊이(도 9)와 상기 실험 결과의 개질 깊이(도 5)의 관계를 나타낸다. 도시한 바와 같이, 양자의 사이에는 양호한 부합 관계가 있다.
또, 도 4의 원리로부터, 이 실시형태의 레지스트 개질 처리에 있어서, 서셉터(12)상의 반도체 웨이퍼 W 표면의 레지스트 패턴(100)에 주입되는 전자의 에너지는 상부 이온 시스 SHU의 시스 전압 VU와 하부 이온 시스 SHL의 시스 전압 VL의 차 분(VU-VL)에 의해 규정되는 것을 알 수 있다. 여기서, 상부 시스 전압 VU는 상부 전극(60)에 인가되는 부극성 직류 전압 VDC에 대략 동일하고, 하부 시스 전압 VL은 서셉터(12)상에 생성되는 자기 바이어스 전압 Vdc에 대략 동일하다. 따라서, 서셉터(12)상의 자기 바이어스 전압 Vdc가 예를 들면 100V인 경우, 레지스트 패턴에 있어서의 개질 깊이를 확실하게 60㎚ 이상으로 하고자 할 때에는 부극성 직류 전압 VDC의 절대값을 1100V 이상으로 설정해도 좋고, 개질깊이를 확실하게 110㎚ 이상으로 하고자 할 때에는 부극성 직류 전압 VDC의 절대값을 1600V 이상으로 설정해도 좋다.
서셉터(12)에 이온 인입 제어용의 제 2 고주파 LF를 인가하지 않는 경우에는 자기 바이어스 전압 Vdc는 부극성 직류 전압 VDC에 비해 무시할 수 있을 정도로 작고, 이것을 0V로 간주하면, 예를 들면 개질깊이를 확실하게 110㎚ 이상으로 하고자 할 때에는 부극성 직류 전압 VDC의 절대값을 1500V 이상으로 설정하면 좋다.
도 11에, 이 실시형태에 있어서 반도체 웨이퍼 Ｗ상의 레지스트 패턴에 대해 상기와 같은 레지스트 개질 처리를 실시하고 나서 트리밍 처리를 실행한 경우의 결과(패턴 단면 형상)를 비교예와 대비해서 SEM 사진으로 나타낸다. 이 트리밍 처리에 있어서의 주된 처리 조건은 다음과 같다.
처리 가스： N2/O2=100/20sccm
챔버내의 압력: 10mTorr
고주파 전력: 60㎒/13㎒=1000/0W
처리 시간: 17초
도 11의 (B)에 나타내는 바와 같이, 상기와 같은 레지스트 개질 처리를 실행하지 않고 트리밍 처리를 실행한 경우(비교예)에는 레지스트 패턴이 어깨 변형의 형상변화를 일으키면서 목적으로 하는 치수(내측의 점선으로 나타내는 윤곽)보다도 과분하게 깎이는 것을 알 수 있다.
이에 대해, 직류 전압 VDC=-1500V에서 상기 레지스트 개질 처리를 실행하고 나서 상기 조건에서 트리밍 처리를 실행한 경우에는 도 11의 (D)에 나타내는 바와 같이, 레지스트 패턴의 형상변화가 적고 또한 목적으로 하는 치수에 가까운 트리밍 성형이 이루어지고 있는 것을 알 수 있다. 즉, 트리밍 성형을 위한 플라즈마 에칭에 있어서 레지스트 패턴이 어깨 변형을 일으키지 않을 만큼 그 에칭 내성 또는 플라즈마 내성이 충분히 있던 것을 알 수 있다.
무엇보다도, 직류 전압 VDC=-0V에서 상기 레지스트 개질 처리를 실행하고 나서 상기 조건에서 트리밍 처리를 실행한 경우(참고예)에는 도 11의 (C)에 나타내는 바와 같이, 상기 레지스트 개질 처리를 실행하지 않았던 경우보다도 좋지 않은 결과가 나오고 있다. 즉, 직류 전압 VDC=-0V로 한 경우의 상기 레지스트 개질 처리에 있어서는 반도체 웨이퍼 Ｗ상의 레지스트 패턴에 전자를 주입하는 것은 거의 불가능하기 때문에 개질층이 형성되지 않았던 것 뿐만 아니라, 처리 가스에 플로로카본 가스(CF4)가 사용되었기 때문에, 불소의 래디컬로 레지스트 패턴이 등방적으로 깎여 패턴 사이즈가 축소한 것으로 고려된다.
이 실시형태에서는 도 2의 (C)에 있어서의 ＳiN막(104)에 대한 에칭 가공의 실험도 실행하였다. 주된 에칭 조건은 다음과 같다.
처리 가스： CF4/CHF3/Ar/O2/=225/125/600/60sccm
챔버내의 압력: 75mTorr
온도: 상부 전극/챔버 측벽/하부 전극=60/60/30℃
고주파 전력: 40㎒/13㎒=100/1000W
직류 전압 VDC: -300V
처리 시간: 30초
실험 결과로서, 상기 SiN 에칭의 종료후에 반도체 웨이퍼 Ｗ상의 잔존 레지스트 패턴을 애싱에 의해 박리(제거)한 결과, 도 12a에 나타내는 바와 같은 SiN막 패턴(SEM 사진)이 얻어졌다. 이 SiN막 패턴의 LWR은 최대값이 7.7이고, 평균값은 5.9이다.
도 12b에, 비교예로서, 실시형태의 레지스트 개질 처리를 실행하지 않고 상기 SiN막의 에칭 가공을 실행해서 얻어진 ＳiN막 패턴(평면 사진)을 나타낸다. 이 SiN막 패턴의 LWR은 최대값이 9.2이고, 평균값은 6.9이다.
이와 같이, 이 실시형태의 플라즈마 처리 방법에 의하면, 다층 레지스트법에 있어서 최종 마스크로 되는 SiN 패턴의 LWR을 효과적으로 저감할 수 있는 것을 확 인할 수 있었다.
상술한 제 1 실시형태는 상부 전극(60)에 인가하는 직류 전압 VDC의 최적값을 레지스트 개질 처리용과 본래의 에칭용으로 나누어서 독립적으로 선정할 수 있다고 하는 이점이 있다.
본 발명의 플라즈마 처리 방법에서 이용하는 용량 결합형 플라즈마 처리 장치는 도 1에 나타내는 바와 같이 상부 전극(60)에 플라즈마 생성용의 제 1 고주파 HF를 인가하고, 서셉터(하부 전극)(12)에 이온 인입 제어용의 제 2 고주파 RF를 인가하는 상하부 2주파 인가 방식에 한정되는 것은 아니고, 예를 들면 서셉터(하부 전극)(12)에 제 1 고주파 HF와 제 2 고주파 RF를 중첩해서 인가하는 하부 2주파 중첩 인가 방식이나, 상부 전극 혹은 하부 전극에 제 1 고주파 HF만을 인가하는 단일 주파 인가 방식 등도 가능하다.
도 13에, 하부 2주파 중첩 인가 방식을 취하는 용량 결합형 플라즈마 처리 장치의 구성예를 나타낸다. 도면 중, 도 1의 플라즈마 처리 장치와 마찬가지의 구성 또는 기능을 갖는 부품 또는 구성요소에는 동일한 부호를 붙이고 있다.
[제 2 실시형태]
이하에 설명하는 본 발명의 제 2 실시형태는 레지스트 개질 처리를 주에칭 가공과 동시에, 즉 한창의 주에칭 가공시에 레지스트 개질 처리도 아울러 실행하고, 레지스트 패턴의 에칭 내성을 강화해서 마스크 선택비를 향상시키는 것이다.
이 실시형태의 1실시예로서, 상기와 같은 다층 레지스트법(도 2)에 있어서, BARC(102)의 에칭과 동시에 레지스트 패턴(12)에 대한 레지스트 개질 처리를 실행하고(제 1 공정), 다음에 SiN막(104)의 에칭을 실시하며(제 2 공정), SiN 에칭에 있어서의 마스크 선택비를 계측하였다. 이 실험에는 하부 2주파 중첩 인가 방식의 플라즈마 처리 장치(도 13)를 사용하였다.
제 1공정(BARC 에칭/레지스트 개질 처리)에 있어서의 주된 조건은 다음과 같다.
레지스트: 아클릴레이트 베이스용의 ＡrF 레지스트
BARC: 유기막
처리 가스：CF4/O2=250/13sccm
챔버내의 압력: 30mTorr
온도: 상부 전극/챔버 측벽/하부 전극=60/60/30℃
고주파 전력: 40㎒/13㎒=400/0W
직류 전압 VDC: 0V, -500V, -1000V, -1500V, -1800V(5가지)
처리 시간: 20초
제 2 공정(SiN 에칭)에 있어서의 주된 조건은 다음과 같다.
처리 가스：CF4/CHF3/Ar/O2=225/125/600/60sccm
챔버내의 압력: 75mTorr
온도: 상부 전극/챔버 측벽/하부 전극=60/60/30℃
고주파 전력: 40㎒/13㎒=100/1000W
직류 전압 VDC: -300V
처리 시간: 30초
도 14에, 상기의 실험에서 얻어진 패턴 단면형상을 SEM 사진으로 나타낸다. 상기 실험에서는 제 1 공정(BARC 에칭/레지스트 개질 처리)에 있어서 상부 전극(60)에 인가되는 직류 전압 VDC를 파라미터로 하고, VDC=0V의 경우(A)를 비교 기준(스탠다드: STD)으로 하고 있다. 도면 중, 점선의 라인La, Lc는 비교 기준(STD)에 있어서의 제 1 공정 종료후의 레지스트 패턴(100)의 정상부의 레벨 및 하지막(SiN막)(104)의 상면의 레벨을 각각 나타낸다. 점선의 라인 Lb는 제 1 공정전의 BARC(102)의 상면의 레벨을 나타낸다. 또한, 점선의 라인 Ld, Le는 비교 기준(STD)에 있어서의 제 2 공정 종료후의 레지스트 패턴(100)의 정상부의 레벨 및 BARC(102)와 SiN막(104)의 계면의 레벨을 각각 나타낸다.
제 2 공정(SiN 에칭)에 있어서의 마스크 선택비는 VDC=0V일 때에는 2.11, VDC=-500V일 때에는 1.95, VDC=-1000V일 때에는 1.89, VDC=-1500V일 때에는 2.51, VDC=-1800V일 때에는 3.01이었다. 즉, VDC의 절대값이 1500V 이상(전자 에너지가 1500eV 이상)에서 마스크 선택비가 현저하게 향상하고, VDC의 절대값이 클수록 마스크 선택비가 높아지는 것이 확인되었다.
또한, 도 14에 나타내는 바와 같이, VDC=-500V∼-1800V에서는 레지스트 패턴(100)의 표층으로부터 내측 안쪽에 걸쳐 레지스트 개질층(107)이 형성되어 있고, 개질층(107)과 비개질층(108)의 계면(109)이 패턴 단면 형상(SEM 사진) 중에서 육안 관찰할 수 있는 것과, VDC의 절대값이 클수록 개질층(107)의 두께(특히, 종방향의 두께)가 증대하는 것을 알 수 있다.
도 15는 레지스트 패턴(12)에 있어서의 개질층(107)과 비개질층(108)을 화상 처리(2진화 처리)에 의해 명확하게 나타낸 것이다.
도 16에, 실험 결과로서, 상기 제 1 공정 종료후의 레지스트 패턴 [ARC], 상기 제 2 공정 종료후의 레지스트 패턴[SiN], 애싱 종료 후의 ＳiN 패턴[Ash]을 SEM 사진으로 나타낸다. 도시한 바와 같이, 어느 단계에서도, VDC의 절대값을 1500 이상으로 하면, 패턴 측벽의 오목볼록 변형이 현저히 적어지는 것을 육안 관찰할 수 있다.
이와 관련하여, 최종 마스크로 되는 SiN 패턴[Ash]의 LWR은 3σ 정규분포의 평균값으로서, VDC=0V일 때에는 9.1, VDC=-500일 때에는 12.1, VDC=-1000V일 때에는 13.1, VDC=-1500V일 때에는 9.4, VDC=-1800V일 때에는 8.3이었다.
[제 3 실시형태]
다음에, 본 발명의 제 3 실시형태는 레지스트 개질 처리 및 트리밍 처리를 주에칭 가공과 동시에, 즉 한창 주에칭 가공시에 레지스트 개질 처리뿐만 아니라 트리밍 처리도 아울러 실행하고, 공정수의 삭감 즉 처리효율의 향상을 도모하는 것이다.
이 실시형태에서는 1실험예로서, 상기와 같은 다층 레지스트법(도 2)에 있어서, BARC(102)의 에칭과 동시에 레지스트 패턴(100)에 대한 레지스트 개질 처리와 트리밍 처리를 실행하고(제 1 공정), 다음에 SiN막(104)의 에칭을 실시하며(제 2 공정), 트리밍 후에 레지스트 패턴(100)의 라인폭 사이즈를 계측하고, SiN 에칭에 있어서의 마스크 선택비를 계측하였다. 이 실험에는 하부 2주파 중첩 인가 방식의 플라즈마 에칭 장치(도 13)를 사용하였다.
제 1 공정(BARC 에칭/레지스트 개질 처리/트리밍 처리)에 있어서의 주된 조건은 다음과 같다.
레지스트: 아크릴레이트 베이스용의 ＡrF 레지스트
BARC: 유기막
처리 가스： CF4/O2=250/13sccm
챔버내의 압력: 30mTorr, 100mTorr(2가지)
온도: 상부 전극/챔버 측벽/하부 전극=60/60/30℃
고주파 전력: 40㎒/13㎒=400/0W
직류 전압 VDC: 0V, -1800V(2가지)
처리 시간: 20초, 47초(2가지)
제 2 공정(SiN 에칭)에 있어서의 주된 조건은 다음과 같다.
처리 가스： CF4/ＣHF3/Ar/O2=225/125/600/60sccm
챔버내의 압력: 75mTorr
온도: 상부 전극/챔버 측벽/하부 전극=60/60/30℃
고주파 전력: 60㎒/13㎒=100/1000W
직류 전압 VDC: -300V
처리 시간: 30초
도 17에, 상기의 실험에서 얻어진 패턴 단면 형상을 SEM 사진으로 나타낸다. 상기 실험에서는 제 1 공정(BARC 에칭/레지스트 개질 처리/트리밍 처리)에 있어서 상부 전극(60)에 인가되는 직류 전압 VDC, 가스 압력, 처리 시간을 파라미터로 하고, VDC=0V, 가스 압력=30mTorr, 처리 시간=20초의 경우(a)를 주비교 기준(STD), VDC=-1800V, 가스 압력=30mTorr, 처리 시간=20초의 경우(b)를 준비교 기준(STD′)으로 하고 있다.
도면 중, 점선의 라인 La, Lc는 주비교 기준(STD)에 있어서의 제 1 공정 종료후의 레지스트 패턴(12)의 정상부의 레벨 및 하지막(SiN층)(104)의 상면의 레벨을 각각 나타낸다. 점선의 라인 Lb는 제 1 공정전의 BARC(102)의 상면의 레벨을 나타낸다. 또한, 점선의 라인 Ld, Le는 주비교 기준(STD)에 있어서의 제 2 공정 종료후의 레지스트 패턴(100)의 정상부의 레벨 및 BARC(102)와 SiN막(104)의 계면의 레 벨을 각각 나타낸다.
도 17의 상단에 나타내는 바와 같이, 레지스트 패턴(100)의 폭 치수는 초기 상태에서 131㎚인 결과, 제 1 공정 종료후에, 조건(a)의 경우에는 123㎚로, 조건(b)의 경우에는 118㎚로, 조건(c) 즉 VDC=-1800V, 가스 압력=100mTorr, 처리 시간=20초의 경우에는 99㎚로, 조건(d) 즉 VDC=-1800V, 가스 압력=100mTorr, 처리 시간=47초의 경우에는 83㎚로 각각 축소되었다.
이와 같이, 제 1 공정에 있어서는 가스 압력을 높게 하고, 처리 시간을 길게 하는 것에 의해서, 트리밍량이 현저하게 증대하는 것과, 그것에 의해서 종방향의 손실이 특히 증대하는 것도 아니며, 또한 어깨붕괴가 적은 양호한 패턴 단면 형상이 얻어지는 것을 알 수 있다.
여기서, 가스 압력을 높게 하는 것에 의해서, 레지스트 패턴(100)의 트리밍량이 증대하는 것은 불소 래디컬이 증가하여 횡방향의 래디컬 에칭이 증속되기 때문이며, 처리 시간이 길면 횡방향의 에칭량이 시간에 비례해서 증대하는 것으로 고려된다.
또한, 레지스트 패턴(100)에 있어서 횡방향의 깎임량이 증가해도 종방향의 깎음량이 증대하지 않는 것은 종방향과 횡방향에서는 개질 정도가 다르기 때문이다. 즉, 본 발명의 레지스트 개질 처리에 의해서 고에너지의 전자가 반도체 웨이퍼 W 표면의 레지스트 패턴(100)에 대략 수직으로 주입되는 동시에, 이온도 대략 수직으로 주입되는 효과도 상승하여, 레지스트 패턴(100)이 횡방향보다도 종방향에서 더욱 강고하게 개질하기 때문이며, 또한 시간의 경과와 함께 개질정도가 한층 강해지기 때문이다. 무엇보다도, 레지스트 패턴(100)의 주연부(에지)는 이온이 집중하므로 깎여지기 쉽고, 결과적으로는 종방향에서 측벽과 만난다.
또, 제 1 공정에서는 서셉터(하부 전극)(12)에 플라즈마 생성용의 제 1 고주파 HF만을 인가하고, 이온 인입 제어용의 제 2 고주파 LF를 인가하고는 있지 않지만, 제 1 고주파 HF의 인가에 의거하는 자기 바이어스가 발생하고, 플라즈마중의 정이온이 이온 시스의 전계에 의해서 반도체 웨이퍼 W에 인입되어, 레지스트 패턴(100)에 입사된다.
제 2 공정에 있어서의 마스크 선택비는 도 17의 하단에 나타내는 바와 같이, 조건(a)일 때에는 2.11, 조건(b)일 때에는 3.01, 조건(c)일 때에는 3.09, 조건(d)일 때에는 3.45이었다. 이 결과로부터, VDC 조건(절대값에서 1500V 이상)이 마스크 선택비를 향상시키기 위한 주된 요건인 것, 즉 레지스트 패턴(100)의 에칭 내성을 높이기 위한 지배적인 요건인 것을 알 수 있다. 또한, 제 1 공정의 처리 시간이 길수록 마스크 선택비가 향상하는 것, 즉 레지스트 패턴(100)의 에칭 내성이 더욱 강고하게 되어 있는 것을 알 수 있다.
도 18에, 이 실시형태에 있어서의 실험 결과로서, 상기 제 1 공정 종료후의 레지스트 패턴[ARC], 상기 제 2 공정 종료후의 레지스트 패턴 [SiN], 애싱 종료후의 SiN 패턴[Ash]을 SEM 사진으로 나타낸다. 도시한 바와 같이, 조건(b) (c) (d)의 사이에서는 어느 단계에서도, 제 1 공정에 있어서의 압력이 높아서 처리 시간이 길 수록, 패턴 측벽의 평탄성이 향상하는 것을 육안 관찰할 수 있다.
이와 관련하여, 최종 마스크로 되는 SiN 패턴[Ash]의 LWR은 3σ의 평균값으로서, 조건(a)일 때에는 9.1, 조건(b)일 때에는 8.3, 조건(c)일 때에는 8.1, 조건(d)일 때에는 7.1이었다.
도 19에, 상기 실시형태에 있어서의 플라즈마 처리 방법을 실행하기 위해 상기 플라즈마 처리 장치(도 1, 도 13)의 각 부의 제어 및 전체의 시퀸스를 제어하는 제어부(110)의 구성예를 나타낸다.
이 구성예의 제어부(110)는 버스(150)를 거쳐서 접속된 프로세서(CPU)(152), 메모리(RAM)(154), 프로그램 저장 장치(HDD)(156), 플로피 드라이브 혹은 광디스크 등의 디스크 드라이브(DRV)(158), 키보드나 마우스 등의 입력 디바이스(KEY)(160), 표시 장치(DIS)(162), 네트워크· 인터페이스(COM)(164), 및 주변 인터페이스(I/F)(166)를 갖는다.
프로세서(CPU)(152)는 디스크 드라이브(DRV)(158)에 장전된 FD 혹은 광디스크 등의 기억 매체(168)로부터 소요의 프로그램의 코드를 판독하여, HDD(156)에 저장한다. 혹은 소요의 프로그램을 네트워크로부터 네트워크· 인터페이스(164)를 거쳐서 다운로드하는 것도 가능하다. 그리고, 프로세서(CPU)(152)는 각 단계 또는 각 장면에서 필요한 프로그램의 코드를 HDD(156)로부터 워킹 메모리(RAM)(154)상에 전개하여 각 스텝을 실행하고, 소요의 연산 처리를 실행하여 주변 인터페이스(166)를 거쳐서 장치내의 각 부(특히, 배기 장치(26), 고주파 전원(30, 74), 처리 가스 공급부(72), 가변 직류 전원(80), 스위치(82) 등)를 제어한다. 상기 실시형태에서 설 명한 플라즈마 처리 방법을 실시하기 위한 프로그램은 모두 이 컴퓨터 시스템에서 실행된다.
상기한 실시형태에서는 상부 전극(60)을 DC 인가 부재에 이용했지만, 본 발명에 있어서는 챔버내에서 서셉터와 연직 방향 또는 비스듬한 방향에서 대향하여 플라즈마에 노출되는 임의의 도전 부재를 DC 인가 부재에 사용 또는 겸용하는 것이 가능하고, 상부 전극(60) 이외에도 예를 들면 챔버 측벽 등을 DC 인가 부재에 이용하는 것도 가능하다. DC 인가 부재에 인가하는 직류 전압은 반드시 시종 일정 전압 레벨로 유지되지 않아도 좋고, 예를 들면 저주파의 교류 전압을 중첩하는 것도 가능하다.
본 발명에 있어서의 피처리 기판은 반도체 웨이퍼에 한정되는 것은 아니고, 플랫 패널 디스플레이용의 각종 기판이나, 포토 마스크, CD 기판, 프린트 기판 등도 가능하다. 또한, 본 발명은 특히 ArF 레지스트를 이용하는 플라즈마 에칭 가공에 바람직하게 적용 가능하지만, 다른 레지스트를 이용하는 플라즈마 에칭 가공 그 밖의 플라즈마 처리 또는 미세 가공에도 적용 가능하다.
도 1은 본 발명의 플라즈마 처리 방법에서 이용하는 플라즈마 처리 장치의 구성을 나타내는 종단면도.
도 2는 트리밍 처리를 실행하는 경우의 가공 수순을 모식적으로 나타내는 단면도.
도 3은 반도체 웨이퍼상의 레지스트 패턴에 전자를 주입하는 레지스트 개질 처리의 작용을 모식적으로 설명하기 위한 단면도.
도 4는 반도체 웨이퍼상의 레지스트 패턴에 전자를 주입하는 레지스트 개질 처리의 원리를 모식적으로 설명하기 위한 측면도.
도 5는 제 1 실시형태에 있어서의 레지스트 개질 처리의 실험에서 얻어진 개질 효과를 SEM 사진으로 나타내는 도면.
도 6은 제 1 실시형태에 있어서의 레지스트 개질 처리의 실험에서 얻어진 개질 효과를 단면을 절단한 단차측정에서 확인한 도면.
도 7a는 제 1 실시형태에 있어서의 레지스트 개질 처리의 실험에서 얻어진 개질 효과를 푸리에 변환 적외 분광법(FTIR)에서 확인한 도면.
도 7b는 제 1 실시형태에 있어서의 레지스트 개질 처리의 실험에서 얻어진 개질 효과를 푸리에 변환 적외 분광법(FTIR)에서 확인한 도면.
도 8은 전자가 레지스트에 주입되었을 때의 전자 에너지와 전자 침입 깊이의 이론적인 관계를 그래프로 나타내는 도면.
도 9는 레지스트 패턴에의 전자의 주입에 있어서 전자가 정지한 깊이와 정지 한 전자의 비율의 관계에 대해 시뮬레이션으로 구한 결과를 그래프로 나타내는 도면.
도 10은 상기 시뮬레이션과 상기 실험 결과의 부합 관계를 나타내는 도면.
도 11은 제 1 실시형태에 있어서 레지스트 개질 처리후에 트리밍 처리를 실행한 경우의 패턴 단면형상을 비교예와 대비해서 SEM 사진으로 나타내는 도면.
도 12a는 제 1 실시형태에 있어서 레지스트 개질 처리후에 SiN막의 에칭을 실행한 경우의 패턴 평면형상을 SEM 사진으로 나타내는 도면.
도 12b는 제 1 실시형태에 있어서 레지스트 개질 처리를 실행하지 않고 SiN막의 에칭을 실행한 경우(비교예)의 패턴 평면 형상을 SEM 사진으로 나타내는 도면.
도 13은 본 발명의 플라즈마 처리 방법에서 이용하는 플라즈마 처리 장치의 별도의 구성을 나타내는 종단면도.
도 14는 제 2 실시형태에 있어서의 실험에서 얻어진 각 공정 종료후의 패턴 단면형상을 SEM 사진으로 나타내는 도면.
도 15는 도 14의 패턴 단면 형상(SEM 사진)에 있어서의 개질층과 비개질층을 화상 처리에 의해 2진화해서 명료하게 나타낸 도면.
도 16은 제 2 실시형태에 있어서 각 단계의 패턴의 평면형상을 SEM 사진으로 나타내는 도면.
도 17은 제 3 실시형태에 있어서의 실험에서 얻어진 각 공정 종료후의 패턴 단면형상을 SEM 사진으로 나타내는 도면.
도 18은 제 3 실시형태에 있어서 각 단계의 패턴의 평면형상을 SEM 사진으로 나타내는 도면.
도 19는 실시형태에 있어서의 제어부의 구성예를 나타내는 블럭도.
Claims (20)
- 진공 가능한 처리용기내에서 제 1 전극과 제 2 전극을 소정의 간격을 두고 평행하게 배치하고, 상기 제 1 전극에 대향시켜 피처리 기판을 제 2 전극으로 지지하고, 상기 처리용기내를 소정의 압력으로 진공 배기하고, 상기 제 1 전극과 상기 제 2 전극의 사이의 처리공간에 에천트 가스를 포함하는 제 1 처리 가스를 공급하고, 상기 제 1 전극 또는 제 2 전극에 고주파를 인가하여 상기 처리공간에서 상기 제 1 처리 가스의 플라즈마를 생성하고, 상기 플라즈마 하에서 상기 기판상의 피가공막을 그 피가공막의 위에 형성된 레지스트 패턴을 마스크로 해서 에칭하는 플라즈마 처리 방법으로서,상기 처리용기 내에 부재를 마련하는 공정과,상기 처리용기내에서 상기 기판에 대해 상기 피가공막의 에칭 처리보다 전에 실행되는 레지스트 개질 처리로서,상기 처리용기내를 소정의 압력으로 진공 배기하는 공정과,상기 처리공간에 제 2 처리 가스를 공급하는 공정과,상기 제 1 전극 또는 상기 제 2 전극에 상기 고주파를 인가하여 상기 처리공간에서 상기 제 2 처리 가스의 플라즈마를 생성하는 공정과,상기 레지스트 패턴의 에칭 내성을 향상시키도록, 상기 처리용기 내에서 상기 제 1 전극과 상기 제 2 전극 사이의 처리공간을 사이에 두고 상기 제 1 전극의 상기 제 2 전극과 대향하는 쪽에 마련되어 플라즈마로부터 노출되는 상기 부재에 부극성의 직류 전압을 인가하고, 상기 부재로부터 방출된 전자를 상기 기판상의 레지스트 패턴에 주입하는 공정을 갖는플라즈마 처리 방법.
- 제 1 항에 있어서,상기 레지스트 개질 처리에 있어서, 상기 부재로부터 방출된 전자가 1000eV 이상의 에너지로 상기 레지스트 패턴에 주입되도록, 상기 부극성 직류 전압의 절대값을 선정하는 것을 특징으로 하는 플라즈마 처리 방법.
- 제 1 항에 있어서,상기 부극성 직류 전압의 절대값을 1000V 이상으로 선정하는 것을 특징으로 하는 플라즈마 처리 방법.
- 제 1 항에 있어서,상기 레지스트 개질 처리에 있어서, 상기 부재로부터 방출된 전자가 1500eV 이상의 에너지로 상기 레지스트 패턴에 주입되도록, 상기 부극성 직류 전압의 절대값을 선정하는 것을 특징으로 하는 플라즈마 처리 방법.
- 제 1 항에 있어서,상기 부극성 직류 전압의 절대값을 1500V 이상으로 선정하는 것을 특징으로 하는 플라즈마 처리 방법.
- 제 1 항에 있어서,상기 레지스트 개질 처리에 있어서, 상기 제 1 전극에 플라즈마 생성용의 상기 고주파를 인가하고, 상기 제 2 전극상에 형성되는 자기 바이어스가 100V 이하가 되도록 상기 제 2 전극에 이온 인입 제어용의 추가 고주파를 인가하는 것을 특징으로 하는 플라즈마 처리 방법.
- 제 1 항에 있어서,상기 레지스트 개질 처리에 있어서, 상기 제 1 전극에 플라즈마 생성용의 상기 고주파를 원하는 파워로 인가하고, 상기 제 2 전극에 이온 인입 제어용의 추가 고주파를 50W 이하의 파워로 인가하는 것을 특징으로 하는 플라즈마 처리 방법.
- 제 1 항에 있어서,상기 레지스트 개질 처리에 있어서, 상기 제 1 전극에 플라즈마 생성용의 상기 고주파를 인가하고, 상기 제 2 전극에는 고주파를 인가하지 않는 것을 특징으로 하는 플라즈마 에칭 방법.
- 제 1 항 내지 제 8 항 중 어느 한 항에 있어서,상기 레지스트 개질 처리의 후이고 상기 피가공막의 에칭 처리의 전에, 상기 처리용기내에서 상기 레지스트 패턴을 패턴면과 평행한 횡방향에서 원하는 사이즈로 깎는 트리밍 처리를 실행하는 것을 특징으로 하는 플라즈마 처리 방법.
- 제 9 항에 있어서,상기 트리밍 처리는상기 처리용기내를 소정의 압력으로 진공 배기하는 공정과,상기 제 1 전극과 상기 제 2 전극의 사이의 처리공간에 에천트 가스를 포함하는 제 3 처리 가스를 공급하는 공정과,상기 제 1 전극 또는 상기 제 2 전극에 상기 고주파를 인가하여 상기 처리공간에서 상기 제 3 처리 가스의 플라즈마를 생성하는 공정과,상기 플라즈마 하에서 상기 레지스트 패턴을 원하는 패턴까지 에칭하는 공정을 포함하는 것을 특징으로 하는 플라즈마 처리 방법.
- 제 1 항에 있어서,상기 부재는 상기 제 1 전극인 것을 특징으로 하는 플라즈마 에칭 방법.
- 제 1 항에 있어서,상기 제 1 전극의 플라즈마에 노출되는 표면이 Si를 함유하는 도전 재료로 이루어지고, 상기 제 2 처리 가스가 할로겐 가스를 포함하는 것을 특징으로 하는 플라즈마 처리 방법.
- 진공 가능한 처리용기내에서 제 1 전극과 제 2 전극을 소정의 간격을 두고 평행하게 배치하고, 상기 처리용기 내에 부재를 마련하는 공정과, 상기 제 1 전극에 대향시켜 피처리 기판을 제 2 전극으로 지지하고, 상기 처리용기내를 소정의 압력으로 진공 배기하고 상기 제 1 전극과 상기 제 2 전극의 사이의 처리공간에 에천트 가스를 포함하는 처리 가스를 공급하고, 상기 제 1 전극 또는 제 2 전극에 고주파를 인가하여 상기 처리공간에서 상기 처리 가스의 플라즈마를 생성하고, 상기 플라즈마 하에서 상기 기판상의 피가공막을 그 피가공막의 위에 형성된 레지스트 패턴을 마스크로 해서 에칭하는 플라즈마 처리 방법으로서,상기 처리용기내에서 상기 기판에 대해 상기 피가공막의 에칭이 한창 실행되고 있는 도중에, 상기 레지스트 패턴의 에칭 내성을 향상시키도록, 상기 처리용기내에서 상기 제 1 전극과 상기 제 2 전극 사이의 처리공간을 사이에 두고 상기 제 1 전극의 상기 제 2 전극과 대향하는 쪽에 마련되어 플라즈마로부터 노출되는 상기 부재에 부극성의 직류 전압을 인가하여, 상기 부재로부터 방출된 전자를 상기 기판상의 레지스트 패턴에 주입하고,상기 피가공막의 에칭과 병행하여 상기 레지스트 패턴이 패턴면과 평행한 횡방향에서 원하는 사이즈까지 깎이도록, 상기 처리용기내의 가스 압력 및 에칭 시간을 선정하는플라즈마 처리 방법.
- 진공 가능한 처리용기내에서 제 1 전극과 제 2 전극을 소정의 간격을 두고 평행하게 배치하고, 상기 처리용기 내에 부재를 마련하는 공정과, 상기 제 1 전극에 대향시켜 피처리 기판을 제 2 전극으로 지지하고, 상기 처리용기내를 소정의 압력으로 진공 배기하고, 상기 제 1 전극과 상기 제 2 전극의 사이의 처리공간에 에천트 가스를 포함하는 처리 가스를 공급하고, 상기 제 1 전극 또는 제 2 전극에 고주파를 인가하여 상기 처리공간에서 상기 처리 가스의 플라즈마를 생성하고, 상기 플라즈마 하에서 상기 기판상의 피가공막을 그 피가공막의 위에 형성된 레지스트 패턴을 마스크로 해서 에칭하는 플라즈마 처리 방법으로서,상기 처리용기내에서 상기 기판에 대해 상기 피가공막의 에칭이 한창 실행되고 있는 도중에, 상기 레지스트 패턴의 에칭 내성을 향상시키도록, 상기 처리용기내에서 상기 제 1 전극과 상기 제 2 전극 사이의 처리공간을 사이에 두고 상기 제 1 전극의 상기 제 2 전극과 대향하는 쪽에 마련되어 플라즈마로부터 노출되는 상기 부재에 부극성의 직류 전압을 인가하고, 상기 부재로부터 방출된 전자를 상기 기판상의 레지스트 패턴에 주입하는플라즈마 처리 방법.
- 제 13 항 또는 제 14 항에 있어서,상기 부재로부터 방출된 전자가 1500eV 이상의 에너지로 상기 레지스트 패턴에 주입되도록, 상기 부극성 직류 전압의 절대값을 선정하는 것을 특징으로 하는 플라즈마 처리 방법.
- 제 13 항 또는 제 14 항에 있어서,상기 제 1 전극에 플라즈마 생성용의 상기 고주파를 인가하고, 상기 제 2 전극에 이온 인입 제어용의 추가 고주파를 인가하는 것을 특징으로 하는 플라즈마 처리 방법.
- 제 13 항 또는 제 14 항에 있어서,상기 제 2 전극에 플라즈마 생성용의 상기 고주파와 이온 인입 제어용의 추가 고주파를 중첩해서 인가하는 것을 특징으로 하는 플라즈마 처리 방법.
- 제 13 항 또는 제 14 항에 있어서,상기 부재는 상기 제 1 전극인 것을 특징으로 하는 플라즈마 처리 방법.
- 제 1 항에 있어서,상기 레지스트 패턴은 노광 빔에 ArF 엑시머 레이저광을 이용하는 레지스트로 이루어지는 것을 특징으로 하는 플라즈마 처리 방법.
- 컴퓨터상에서 동작하는 제어 프로그램이 기억된 컴퓨터 판독 가능한 기억 매체로서,상기 제어 프로그램은 실행시에, 청구항 1에 기재된 플라즈마 처리 방법이 실행되도록 플라즈마 처리 장치를 제어하는 것을 특징으로 하는 컴퓨터 판독 가능한 기억 매체.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090027835A KR101097025B1 (ko) | 2008-03-31 | 2009-03-31 | 플라즈마 처리 방법 및 컴퓨터 판독 가능한 기억 매체 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JPJP-P-2008-091490 | 2008-03-31 | ||
| JPJP-P-2008-318663 | 2008-12-15 | ||
| KR1020090027835A KR101097025B1 (ko) | 2008-03-31 | 2009-03-31 | 플라즈마 처리 방법 및 컴퓨터 판독 가능한 기억 매체 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090104779A KR20090104779A (ko) | 2009-10-06 |
| KR101097025B1 true KR101097025B1 (ko) | 2011-12-20 |
Family
ID=41534548
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020090027835A KR101097025B1 (ko) | 2008-03-31 | 2009-03-31 | 플라즈마 처리 방법 및 컴퓨터 판독 가능한 기억 매체 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101097025B1 (ko) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5840973B2 (ja) * | 2011-03-03 | 2016-01-06 | 東京エレクトロン株式会社 | 半導体装置の製造方法及びコンピュータ記録媒体 |
| KR102549308B1 (ko) * | 2016-03-29 | 2023-06-30 | 도쿄엘렉트론가부시키가이샤 | 에칭 장치 |
| WO2017170405A1 (ja) * | 2016-03-29 | 2017-10-05 | 東京エレクトロン株式会社 | 被処理体を処理する方法 |
| JP2020502790A (ja) * | 2016-12-15 | 2020-01-23 | アーエスエム・イーぺー・ホールディング・ベスローテン・フェンノートシャップ | 半導体処理装置 |
| JP7175162B2 (ja) * | 2018-11-05 | 2022-11-18 | 東京エレクトロン株式会社 | 被処理体のプラズマエッチング方法及びプラズマエッチング装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7347915B1 (en) | 2003-04-28 | 2008-03-25 | Lam Research Corporation | Plasma in-situ treatment of chemically amplified resist |
-
2009
- 2009-03-31 KR KR1020090027835A patent/KR101097025B1/ko active IP Right Grant
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7347915B1 (en) | 2003-04-28 | 2008-03-25 | Lam Research Corporation | Plasma in-situ treatment of chemically amplified resist |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20090104779A (ko) | 2009-10-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5578782B2 (ja) | プラズマ処理方法及びコンピュータ読み取り可能な記憶媒体 | |
| US8263499B2 (en) | Plasma processing method and computer readable storage medium | |
| TWI761345B (zh) | 蝕刻方法 | |
| TWI450317B (zh) | 光罩圖案之形成方法及半導體裝置之製造方法 | |
| KR101682724B1 (ko) | 피처리체의 처리 방법 | |
| KR20080093392A (ko) | 제어된 임계 치수 수축의 에칭 처리 | |
| US9330935B2 (en) | Plasma etching method and plasma etching apparatus | |
| TW201626434A (zh) | 被處理體之處理方法 | |
| TW201705273A (zh) | 蝕刻有機膜之方法 | |
| KR101540816B1 (ko) | 플라즈마 에칭 방법, 컴퓨터 기억 매체 및 플라즈마 에칭 장치 | |
| KR101097025B1 (ko) | 플라즈마 처리 방법 및 컴퓨터 판독 가능한 기억 매체 | |
| US11495469B2 (en) | Method for processing substrates | |
| JP4722550B2 (ja) | 半導体装置の製造方法 | |
| US10991594B2 (en) | Method for area-selective etching of silicon nitride layers for the manufacture of microelectronic workpieces | |
| JP6243722B2 (ja) | エッチング処理方法 | |
| US20100003828A1 (en) | Methods for adjusting critical dimension uniformity in an etch process with a highly concentrated unsaturated hydrocarbon gas | |
| TWI682426B (zh) | 電漿處理裝置及電漿處理方法 | |
| CN116830243A (zh) | 用于极紫外（euv）抗蚀剂图案化显影的方法 | |
| US20200168468A1 (en) | Etching method and substrate processing apparatus | |
| US11201063B2 (en) | Substrate processing method and substrate processing apparatus | |
| US11328934B2 (en) | Etching method and substrate processing apparatus | |
| JP2003243361A (ja) | プラズマエッチング方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20141120 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20151118 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20161122 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20171120 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20181129 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20191202 Year of fee payment: 9 |