JP5568945B2 - 画像形成装置 - Google Patents
画像形成装置 Download PDFInfo
- Publication number
- JP5568945B2 JP5568945B2 JP2009241029A JP2009241029A JP5568945B2 JP 5568945 B2 JP5568945 B2 JP 5568945B2 JP 2009241029 A JP2009241029 A JP 2009241029A JP 2009241029 A JP2009241029 A JP 2009241029A JP 5568945 B2 JP5568945 B2 JP 5568945B2
- Authority
- JP
- Japan
- Prior art keywords
- laser beam
- apc
- unit
- control
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Laser Beam Printer (AREA)
- Facsimile Scanning Arrangements (AREA)
- Semiconductor Lasers (AREA)
Description
この発明は、マルチビームを使用して画像を形成する画像形成装置に関する。
電子写真法を使用して画像を形成する画像形成装置では、感光体ドラム上に形成された静電荷を、半導体レーザ光（レーザビーム）により露光して静電潜像を形成し、現像剤により現像して画像形成を行っている。
このような画像形成装置では、半導体レーザ光源の１つの半導体素子から１〜４本、多くて８本程度のレーザビームを照射している。
また、近年では、面発光型半導体レーザ光源（ビクセル：ＶＣＳＥＬ）が実用化されており、この面発光型半導体レーザ光源を使用して、高精細で高速な画像形成を行える画像形成装置が提案されている。
このような画像形成装置では、半導体レーザ光源の１つの半導体素子から１〜４本、多くて８本程度のレーザビームを照射している。
また、近年では、面発光型半導体レーザ光源（ビクセル：ＶＣＳＥＬ）が実用化されており、この面発光型半導体レーザ光源を使用して、高精細で高速な画像形成を行える画像形成装置が提案されている。
例えば、一般的な画像形成装置において、格子状に複数の半導体レーザ光源が配置された光源ユニット（半導体レーザアレイ）、または、同一チップ上に複数の面発光型半導体レーザ光源が格子状に配置された光源ユニットを備える場合、図２１に示すように、光源ユニット１００１は、その複数の光源の配列方向がポリゴンミラーのような偏向器の回転軸に対してある角度θを有するように調節して配置されている。
同図の（ａ）では、光源ユニット１００１を、原稿又は光源ユニットの搬送方向である副走査方向を示す縦軸に対して、光源ａ１，ｂ１，ｃ１と、光源ａ２，ｂ２，ｃ２と、光源ａ３，ｂ３，ｃ３と、光源ａ４，ｂ４，ｃ４との各配列方向が、縦軸と角度θを有するように傾けて配置している状態を示しており、図中の横軸は主走査方向を示す。
同図の（ａ）では、光源ユニット１００１を、原稿又は光源ユニットの搬送方向である副走査方向を示す縦軸に対して、光源ａ１，ｂ１，ｃ１と、光源ａ２，ｂ２，ｃ２と、光源ａ３，ｂ３，ｃ３と、光源ａ４，ｂ４，ｃ４との各配列方向が、縦軸と角度θを有するように傾けて配置している状態を示しており、図中の横軸は主走査方向を示す。
この光源ユニット１００１は、偏向器の回転軸に対して角度θをもって配置されていることにより、同図の（ｂ）に示すように、各光源ａ１〜ｃ４は、主走査方向についてそれぞれ異なる主走査位置を露光することになる。
ここで、各光源の内、２光源により１つの画素（１画素）を構成する場合、すなわち、光源ａ１とａ２、光源ａ３とａ４、光源ｂ１とｂ２、光源ｂ３とｂ４、光源ｃ１とｃ２、光源ｃ３とｃ４をそれぞれ１画素で実現した場合、同図の（ｃ）に示すように、２光源により構成される画素ｄ１〜ｄ６が形成される。
そして、図中の縦方向である副走査方向について、２光源により構成される画素の中心間距離が６００ｄｐｉ相当である場合、１画素を構成する２光源の中心間隔は１２００ｄｐｉ相当となり、画素密度に対して光源密度が２倍となる。
ここで、各光源の内、２光源により１つの画素（１画素）を構成する場合、すなわち、光源ａ１とａ２、光源ａ３とａ４、光源ｂ１とｂ２、光源ｂ３とｂ４、光源ｃ１とｃ２、光源ｃ３とｃ４をそれぞれ１画素で実現した場合、同図の（ｃ）に示すように、２光源により構成される画素ｄ１〜ｄ６が形成される。
そして、図中の縦方向である副走査方向について、２光源により構成される画素の中心間距離が６００ｄｐｉ相当である場合、１画素を構成する２光源の中心間隔は１２００ｄｐｉ相当となり、画素密度に対して光源密度が２倍となる。
よって、１画素を構成する光源の光量比を変えることにより、画素の重心位置を副走査方向にずらすことが可能になり、高精度な画素形成が実現できる。
面発光型半導体レーザ光源は、１つのチップから４０本程度のレーザビームを射出することができる。
したがって、画像形成装置の潜像形成に面発光型半導体レーザ光源を使用することにより、高精細且つ高速な画像形成が可能になる。
ところで、面発光型半導体レーザ光源を潜像形成に用いる際、単に半導体レーザ光源を面発光型半導体レーザ光源に置き換えただけでは、高精細な潜像を高速に形成できるわけではない。
面発光型半導体レーザ光源は、１つのチップから４０本程度のレーザビームを射出することができる。
したがって、画像形成装置の潜像形成に面発光型半導体レーザ光源を使用することにより、高精細且つ高速な画像形成が可能になる。
ところで、面発光型半導体レーザ光源を潜像形成に用いる際、単に半導体レーザ光源を面発光型半導体レーザ光源に置き換えただけでは、高精細な潜像を高速に形成できるわけではない。
例えば、潜像形成に使用するレーザビームを発生させるレーザ装置は、射出するレーザビームの光量を、目標の光量になるように制御する必要があり、当然ながら、面発光型半導体レーザ光源の場合も、多数のレーザビームを発生させる発光領域において、レーザビームの光量を管理する必要がある。
ゆえに、レーザビームの数が増えると、レーザビームが少ない半導体レーザ光源を使用したのと同一の光量制御を行う場合、光量制御のために時間が長くかかることは明らかであり、面発光型半導体レーザ光源を適用したことに伴う高速な画像形成の利点を十分に発揮することができないことになる。
また、このためにレーザビームの光量制御を間引くなどの制御を加えると、逆に高精細な画像形成を達成することが困難になる。
ゆえに、レーザビームの数が増えると、レーザビームが少ない半導体レーザ光源を使用したのと同一の光量制御を行う場合、光量制御のために時間が長くかかることは明らかであり、面発光型半導体レーザ光源を適用したことに伴う高速な画像形成の利点を十分に発揮することができないことになる。
また、このためにレーザビームの光量制御を間引くなどの制御を加えると、逆に高精細な画像形成を達成することが困難になる。
上述のような理由から、種々の技術が提案されている。
従来、複数の光源の各レーザビーム毎に設定される電流補正値と、上記各光源を共通して駆動するための、予め定められた共通の駆動電流とに基づいて、上記レーザビームの光量を、現在の光量値をフィードバックして制御する自動光量制御手段（オートパワーコントロール、Ａｕｔｏ Ｐｏｗｅｒ Ｃｏｎｔｒｏｌ：ＡＰＣ）とを備え、かつ上記電流補正値と上記共通電流は、デジタル演算により算出され、デジタルアナログ変換回路（デジタルアナログコンバータ、Ｄｉｇｉｔａｌ Ａｎａｌｏｇ Ｃｏｎｖｅｒｔｅｒ：ＤＡＣ）により電流量に変換する画像形成装置（例えば、特許文献１参照）があった。
従来、複数の光源の各レーザビーム毎に設定される電流補正値と、上記各光源を共通して駆動するための、予め定められた共通の駆動電流とに基づいて、上記レーザビームの光量を、現在の光量値をフィードバックして制御する自動光量制御手段（オートパワーコントロール、Ａｕｔｏ Ｐｏｗｅｒ Ｃｏｎｔｒｏｌ：ＡＰＣ）とを備え、かつ上記電流補正値と上記共通電流は、デジタル演算により算出され、デジタルアナログ変換回路（デジタルアナログコンバータ、Ｄｉｇｉｔａｌ Ａｎａｌｏｇ Ｃｏｎｖｅｒｔｅｒ：ＤＡＣ）により電流量に変換する画像形成装置（例えば、特許文献１参照）があった。
このような画像形成装置では、複数の光源のレーザビーム光量を独立に制御するのではなく、１チップの面発光型半導体レーザ光源内では各光源の光量と駆動電流の関係がほぼ同じ特性を持つ点に着目し、全ｃｈに共通の電流源で発光させた光量を、各光源個別の電流補正値で制御することによって、自動光量制御をより効率的に行うことができ、またデジタル演算を用いることにより、従来のコンデンサを用いたサンプルホールド方式（アナログ方式）よりも高速な自動光量制御が可能である。
しかしながら、上述した従来の画像形成装置では、自動光量制御を実行する期間について、制御開始から途中までにおいて、電流補正値及び共通電流が整定しても、制御期間が終了するまでは自動光量制御を実行し続けているため、制御期間の後半では、本来必要ないのに、自動光量制御の光量値フィードバックのために面発光型半導体レーザ光源を無駄に点灯させてしまっていた。
また、自動光量制御が必要になるのは、面発光型半導体レーザ光源の周辺温度の変化が大きい時である。その周辺温度が大きくなるのは、画像形成装置の印刷開始から数枚の印刷までの間である。そして、複数枚印刷した後の面発光型半導体レーザ光源の周辺温度はほぼ一定になるので、本来、複数枚印刷する時の後半では、自動光量制御を実行する必要はほとんどないか、数回行えば十分である。
また、自動光量制御が必要になるのは、面発光型半導体レーザ光源の周辺温度の変化が大きい時である。その周辺温度が大きくなるのは、画像形成装置の印刷開始から数枚の印刷までの間である。そして、複数枚印刷した後の面発光型半導体レーザ光源の周辺温度はほぼ一定になるので、本来、複数枚印刷する時の後半では、自動光量制御を実行する必要はほとんどないか、数回行えば十分である。
しかし、従来の画像形成装置の自動光量制御では、印刷枚数に関係なく、制御期間の最初から最後まで自動光量制御を行い、そのための点灯も行っていた。
このように、従来の画像形成装置では、自動光量制御の際に面発光型半導体レーザ光源を無駄に点灯させていたので、面発光型半導体レーザ光源の劣化を早め、画像形成装置の使用寿命を短くしてしまっていたという問題があった。
特に、面発光型半導体レーザ光源は、従来の半導体レーザ光源に比べて寿命が短いため、上述のような面発光型半導体レーザ光源の無駄な点灯は重大な問題点であった。
また、面発光型半導体レーザ光源を搭載する画像形成装置は、多くの枚数を印刷することが求められるので、面発光型半導体レーザ光源を無駄に点灯しないようにすることは切実な問題である。
このように、従来の画像形成装置では、自動光量制御の際に面発光型半導体レーザ光源を無駄に点灯させていたので、面発光型半導体レーザ光源の劣化を早め、画像形成装置の使用寿命を短くしてしまっていたという問題があった。
特に、面発光型半導体レーザ光源は、従来の半導体レーザ光源に比べて寿命が短いため、上述のような面発光型半導体レーザ光源の無駄な点灯は重大な問題点であった。
また、面発光型半導体レーザ光源を搭載する画像形成装置は、多くの枚数を印刷することが求められるので、面発光型半導体レーザ光源を無駄に点灯しないようにすることは切実な問題である。
上述したように、これまでの多光源のレーザビーム光量を制御する装置では、自動光量制御の高速化に重点を置いていたため、面発光型半導体レーザ光源の点灯回数への配慮は十分であるとは言えなかった。
また、面発光型半導体レーザ光源の寿命は従来の半導体レーザ光源よりも短いため、従来のように自動光量制御の点灯を繰り返していては、画像形成装置の寿命を短くしてしまう恐れがあった。
そこで、面発光型半導体レーザ光源を使用する画像形成装置においては、複数光源の各レーザビーム光量の自動光量制御を高速に行い、かつ自動光量制御を必要最低限の回数に抑える技術が必要とされている。
また、面発光型半導体レーザ光源の寿命は従来の半導体レーザ光源よりも短いため、従来のように自動光量制御の点灯を繰り返していては、画像形成装置の寿命を短くしてしまう恐れがあった。
そこで、面発光型半導体レーザ光源を使用する画像形成装置においては、複数光源の各レーザビーム光量の自動光量制御を高速に行い、かつ自動光量制御を必要最低限の回数に抑える技術が必要とされている。
この発明は上記の点に鑑みてなされたものであり、半導体レーザ光源を無駄に点灯させることなく、自動光量制御を高速で且つ効率よく行えるようにすることを目的とする。
この発明は上記の目的を達成するため、複数のレーザ光を出力する光源と、上記光源から出力された上記各レーザ光のそれぞれを、光量測定のための第１のレーザ光と、感光体を走査するための第２のレーザ光とに分離する分離手段と、上記第１のレーザ光の測定された光量に応じた電圧を出力する光電変換手段と、光電変換手段によって出力された上記各レーザ光のレーザ光毎の上記電圧が、上記各レーザ光毎の制御目標値になるように、上記各レーザ光毎に光量を制御するレーザ光別補正値を算出する第１算出手段と、上記第１算出手段で算出した値に基づいて、上記各レーザ光の光量を制御する制御手段と、上記制御手段によって上記各レーザ光の光量を制御する時、上記第１算出手段が算出したレーザ光別補正値の変化量が所定範囲内であるか否か各レーザ光毎に判定する第１判定手段と、上記第１判定手段が所定範囲内と判定した場合に、その判定に係るレーザ光別補正値を固定して、対応するレーザ光について上記レーザ光別補正値算出のための点灯を停止する第１停止手段とを備えた画像形成装置を提供する。
このような画像形成装置において、前記各レーザ光毎の前記レーザ光別補正値に基づいて、前記各レーザ光に共通する駆動電流値を算出する第２算出手段を設け、前記制御手段を、前記第１算出手段と前記第２算出手段でそれぞれ算出した値に基づいて、前記各レーザ光の光量を制御する手段とし、上記制御手段によって上記各レーザ光の光量を制御する時、上記第２算出手段が算出した駆動電流値の変化量が所定範囲内であるか否か判定する第２判定手段と、上記第２判定手段が所定範囲内と判定した場合に、上記駆動電流値を固定する固定手段とを設けるとよい。
さらに、上記第１算出手段及び上記第２算出手段でそれぞれ算出した駆動電流値のα（αは正の数）倍の駆動電流で駆動したときに、光電変換出力が上記第１算出手段のレーザ光毎の目標値の上記α倍になるように、閾値電流値を算出する第３算出手段を設け、上記制御手段は、上記第１算出手段と上記第２算出手段と上記第３算出手段でそれぞれ算出した値に基づいて、上記各レーザ光の光量を制御する手段であり、上記制御手段によって上記各レーザ光の光量を制御する時、上記第３算出手段が算出した閾値電流値の変化量が所定範囲内であるか否か各レーザ光毎に判定する第３判定手段と、上記第３の判定手段が所定範囲内と判定した場合に、その判定に係る閾値電流値を固定して、対応するレーザ光について上記閾値電流値算出のための点灯を停止する第２停止手段とを設けるとよい。
このような画像形成装置において、前記各レーザ光毎の前記レーザ光別補正値に基づいて、前記各レーザ光に共通する駆動電流値を算出する第２算出手段を設け、前記制御手段を、前記第１算出手段と前記第２算出手段でそれぞれ算出した値に基づいて、前記各レーザ光の光量を制御する手段とし、上記制御手段によって上記各レーザ光の光量を制御する時、上記第２算出手段が算出した駆動電流値の変化量が所定範囲内であるか否か判定する第２判定手段と、上記第２判定手段が所定範囲内と判定した場合に、上記駆動電流値を固定する固定手段とを設けるとよい。
さらに、上記第１算出手段及び上記第２算出手段でそれぞれ算出した駆動電流値のα（αは正の数）倍の駆動電流で駆動したときに、光電変換出力が上記第１算出手段のレーザ光毎の目標値の上記α倍になるように、閾値電流値を算出する第３算出手段を設け、上記制御手段は、上記第１算出手段と上記第２算出手段と上記第３算出手段でそれぞれ算出した値に基づいて、上記各レーザ光の光量を制御する手段であり、上記制御手段によって上記各レーザ光の光量を制御する時、上記第３算出手段が算出した閾値電流値の変化量が所定範囲内であるか否か各レーザ光毎に判定する第３判定手段と、上記第３の判定手段が所定範囲内と判定した場合に、その判定に係る閾値電流値を固定して、対応するレーザ光について上記閾値電流値算出のための点灯を停止する第２停止手段とを設けるとよい。
また、上記第１判定手段が、上記第１算出手段が算出したレーザ光別補正値の変化量が所定回数続けて上記所定範囲内であるか否かを判定するようにするとよい。
さらに、上記画像形成装置の全体の制御を司る制御手段から、上記所定範囲、又は上記所定回数を設定するようにするとよい。
さらに、上記画像形成装置の全体の制御を司る制御手段から、上記所定範囲、又は上記所定回数を設定するようにするとよい。
この発明による画像形成装置は、面発光型半導体レーザ光源を無駄に点灯させることなく、自動光量制御を高速で且つ効率よくすることができる。
以下、この発明を実施するための形態を図面に基づいて具体的に説明する。
なお、この発明は、後述する実施例に限定されるものではない。
〔実施例〕
図１は、この発明の一実施例である画像形成装置の機能構成を示すブロック図である。
なお、同図中の矢示Ａは図２における視線方向を示すものである。
この画像形成装置１００は、例えば、複写機，複合機を含む画像処理装置であり、半導体レーザ，ポリゴンミラーなどの光学要素を含む光学装置１０２と、感光体ドラム１０４ａ，１０６ａ，１０８ａ，１１０ａ、帯電器（帯電装置）１０４ｂ，１０６ｂ，１０８ｂ，１１０ｂ、現像器（現像装置）１０４ｃ，１０６ｃ，１０８ｃ，１１０ｃなどを含む像形成部１１２と、中間転写ベルト１１４などを含む転写部１２２を含んで構成される。
なお、この発明は、後述する実施例に限定されるものではない。
〔実施例〕
図１は、この発明の一実施例である画像形成装置の機能構成を示すブロック図である。
なお、同図中の矢示Ａは図２における視線方向を示すものである。
この画像形成装置１００は、例えば、複写機，複合機を含む画像処理装置であり、半導体レーザ，ポリゴンミラーなどの光学要素を含む光学装置１０２と、感光体ドラム１０４ａ，１０６ａ，１０８ａ，１１０ａ、帯電器（帯電装置）１０４ｂ，１０６ｂ，１０８ｂ，１１０ｂ、現像器（現像装置）１０４ｃ，１０６ｃ，１０８ｃ，１１０ｃなどを含む像形成部１１２と、中間転写ベルト１１４などを含む転写部１２２を含んで構成される。
光学装置１０２は、面発光型半導体レーザ光源（光源に相当する）から放出された光ビーム（レーザビーム）Ｌを、ポリゴンミラー１０２ｃにより偏向させ、ｆθレンズ１０２ｂに入射させている。
光ビームＬは、シアン（以下「Ｃ」と記す），マゼンタ（以下「Ｍ」と記す），イエロー（以下「Ｙ」と記す），ブラック（以下「Ｋ」と記す）の各色に対応した数発生されていて、ｆθレンズ１０２ｂを通過した後、反射ミラー１０２ａで反射される。
ＷＴＬレンズ１０２ｄは、光ビームＬを整形した後、反射ミラー１０２ｅへと光ビームＬを偏向させ、さらに反射ミラー１０２ｆに反射させ、露光のために使用される光ビームＬとして感光体ドラム１０４ａ，１０６ａ，１０８ａ，１１０ａへと像状照射する。
光ビームＬは、シアン（以下「Ｃ」と記す），マゼンタ（以下「Ｍ」と記す），イエロー（以下「Ｙ」と記す），ブラック（以下「Ｋ」と記す）の各色に対応した数発生されていて、ｆθレンズ１０２ｂを通過した後、反射ミラー１０２ａで反射される。
ＷＴＬレンズ１０２ｄは、光ビームＬを整形した後、反射ミラー１０２ｅへと光ビームＬを偏向させ、さらに反射ミラー１０２ｆに反射させ、露光のために使用される光ビームＬとして感光体ドラム１０４ａ，１０６ａ，１０８ａ，１１０ａへと像状照射する。
感光体ドラム１０４ａ，１０６ａ，１０８ａ，１１０ａへの光ビームＬの照射は、上述したように複数の光学要素を使用して行われるため、主走査方向及び副走査方向に関して、タイミング同期が行われている。
なお、この画像形成装置１００では、以下、主走査方向を、光ビームＬの走査方向として定義し、副走査方向を、主走査方向に対して直交する方向、感光体ドラム１０４ａ，１０６ａ，１０８ａ，１１０ａの回転する方向として定義する。
感光体ドラム１０４ａ，１０６ａ，１０８ａ，１１０ａは、アルミニウムなどの導電性ドラム上に、少なくとも電荷発生層と、電荷輸送層とを含む光導電層を備えている。
光導電層は、それぞれ感光体ドラム１０４ａ，１０６ａ，１０８ａ，１１０ａに対応して配設され、コロトロン，スコロトロン，又は帯電ローラなどを含んで構成される帯電器１０４ｂ，１０６ｂ，１０８ｂ，１１０ｂにより表面電荷が付与される。
なお、この画像形成装置１００では、以下、主走査方向を、光ビームＬの走査方向として定義し、副走査方向を、主走査方向に対して直交する方向、感光体ドラム１０４ａ，１０６ａ，１０８ａ，１１０ａの回転する方向として定義する。
感光体ドラム１０４ａ，１０６ａ，１０８ａ，１１０ａは、アルミニウムなどの導電性ドラム上に、少なくとも電荷発生層と、電荷輸送層とを含む光導電層を備えている。
光導電層は、それぞれ感光体ドラム１０４ａ，１０６ａ，１０８ａ，１１０ａに対応して配設され、コロトロン，スコロトロン，又は帯電ローラなどを含んで構成される帯電器１０４ｂ，１０６ｂ，１０８ｂ，１１０ｂにより表面電荷が付与される。
各帯電器１０４ｂ，１０６ｂ，１０８ｂ，１１０ｂにより、感光体ドラム１０４ａ，１０６ａ，１０８ａ，１１０ａ上に付与された静電荷は、光ビームＬにより像状露光され、静電潜像が形成される。
感光体ドラム１０４ａ，１０６ａ，１０８ａ，１１０ａ上に形成された静電潜像は、現像スリーブ，現像剤供給ローラ，規制ブレードなどを含む現像器１０４ｃ，１０６ｃ，１０８ｃ，１１０ｃにより現像され、現像剤像が形成される。
感光体ドラム１０４ａ，１０６ａ，１０８ａ，１１０ａ上に担持された現像剤は、搬送ローラ１１４ａ，１１４ｂ，１１４ｃにより矢線Ｂの方向に移動する中間転写ベルト１１４上に転写される。
中間転写ベルト１１４は、Ｃ，Ｍ，Ｙ，Ｋの現像剤を担持した状態で２次転写部へと搬送される。
感光体ドラム１０４ａ，１０６ａ，１０８ａ，１１０ａ上に形成された静電潜像は、現像スリーブ，現像剤供給ローラ，規制ブレードなどを含む現像器１０４ｃ，１０６ｃ，１０８ｃ，１１０ｃにより現像され、現像剤像が形成される。
感光体ドラム１０４ａ，１０６ａ，１０８ａ，１１０ａ上に担持された現像剤は、搬送ローラ１１４ａ，１１４ｂ，１１４ｃにより矢線Ｂの方向に移動する中間転写ベルト１１４上に転写される。
中間転写ベルト１１４は、Ｃ，Ｍ，Ｙ，Ｋの現像剤を担持した状態で２次転写部へと搬送される。
２次転写部は、２次転写ベルト１１８と、搬送ローラ１１８ａ，１１８ｂとを含んで構成される。
２次転写ベルト１１８は、搬送ローラ１１８ａ，１１８ｂにより、図中矢線Ｃの方向に搬送される。
２次転写部には、給紙カセットなどの受像材収容部１２８から上質紙（用紙），プラスチックシートなどの受像材（記録媒体）１２４が搬送ローラ１２６により供給される。
２次転写部は、２次転写バイアスを印加して、中間転写ベルト１１４上に担持された多色現像剤像を、２次転写ベルト１１８上に吸着保持された受像材１２４に転写する。
受像材１２４は、２次転写ベルト１１８の搬送と共に定着装置１２０へと供給される。
２次転写ベルト１１８は、搬送ローラ１１８ａ，１１８ｂにより、図中矢線Ｃの方向に搬送される。
２次転写部には、給紙カセットなどの受像材収容部１２８から上質紙（用紙），プラスチックシートなどの受像材（記録媒体）１２４が搬送ローラ１２６により供給される。
２次転写部は、２次転写バイアスを印加して、中間転写ベルト１１４上に担持された多色現像剤像を、２次転写ベルト１１８上に吸着保持された受像材１２４に転写する。
受像材１２４は、２次転写ベルト１１８の搬送と共に定着装置１２０へと供給される。
定着装置１２０は、シリコーンゴム，フッソゴムなどを含む定着ローラなどの定着部材１３０を含んで構成されていて、受像材１２４と多色現像剤像とを加圧加熱し、印刷物１３２として画像形成装置１００の外部へと出力する。
多色現像剤像を転写した後の中間転写ベルト１１４は、クリーニングブレードを含むクリーニング部１１６により転写残現像剤が除去された後、次の像形成プロセスへと供給されている。
なお、各感光体ドラム１０４ａ，１０６ａ，１０８ａ，１１０ａの主走査方向の終点付近には、副走査ずれ検出装置（公知なので図示を省略）が配設されていて、副走査方向のずれを検出している。
多色現像剤像を転写した後の中間転写ベルト１１４は、クリーニングブレードを含むクリーニング部１１６により転写残現像剤が除去された後、次の像形成プロセスへと供給されている。
なお、各感光体ドラム１０４ａ，１０６ａ，１０８ａ，１１０ａの主走査方向の終点付近には、副走査ずれ検出装置（公知なので図示を省略）が配設されていて、副走査方向のずれを検出している。
図２は、図１に示す画像形成装置１００の光学装置１０２を、図１の矢示Ａの視線方向から参照した平面構成を示す図である。
なお、図２には、図１の矢示Ａの視線方向から参照できない、静電潜像が形成される感光体ドラム１０４ａも、レーザ光Ｌによる走査を明確にするために記載した。
図２に示すように、光学装置１０２は、ドライバ２０６と、ＶＣＳＥＬコントローラ（以下、「ＧＡＶＤ」と称す）２００と、駆動電流演算部（駆動電流制御部）２０４と、Ａ／Ｄ変換部２０２と、カップリング光学素子２１０と、ハーフミラー２１２と、全反射ミラー２１４と、第２集光レンズ２１６と、光電変換素子２１８とを備えている。
ＶＣＳＥＬコントローラ２００は、特定用途集積回路（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ：ＡＳＩＣ）であり、画像形成装置１００の画像形成を制御するＣＰＵ（図示を省略）からの制御信号を受信して、ＶＣＳＥＬ２０８の駆動制御を指令する。
なお、図２には、図１の矢示Ａの視線方向から参照できない、静電潜像が形成される感光体ドラム１０４ａも、レーザ光Ｌによる走査を明確にするために記載した。
図２に示すように、光学装置１０２は、ドライバ２０６と、ＶＣＳＥＬコントローラ（以下、「ＧＡＶＤ」と称す）２００と、駆動電流演算部（駆動電流制御部）２０４と、Ａ／Ｄ変換部２０２と、カップリング光学素子２１０と、ハーフミラー２１２と、全反射ミラー２１４と、第２集光レンズ２１６と、光電変換素子２１８とを備えている。
ＶＣＳＥＬコントローラ２００は、特定用途集積回路（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ：ＡＳＩＣ）であり、画像形成装置１００の画像形成を制御するＣＰＵ（図示を省略）からの制御信号を受信して、ＶＣＳＥＬ２０８の駆動制御を指令する。
また、ＧＡＶＤ２００は、ＣＰＵからの指令に応答してＶＣＳＥＬ２０８に対する工場調整信号，初期化信号，ラインＡＰＣのためのラインＡＰＣ（Ａｕｔｏ Ｐｏｗｅｒ Ｃｏｎｔｒｏｌ）信号，紙間ＡＰＣのための紙間ＡＰＣ信号などを発行する。
さらに、ラインＡＰＣは、画像形成装置１００が動作中に、印刷物（記録紙）に対して印刷中に、レーザ光が主走査方向に走査される毎のタイミングでレーザ光の光量補正を行う制御である。
紙間ＡＰＣは、複数の枚数を連続印刷中の印刷物と印刷物の間（紙間）において、ラインＡＰＣとは異なる手法にてレーザ光の光量補正を行う制御である。
さらに、ラインＡＰＣは、画像形成装置１００が動作中に、印刷物（記録紙）に対して印刷中に、レーザ光が主走査方向に走査される毎のタイミングでレーザ光の光量補正を行う制御である。
紙間ＡＰＣは、複数の枚数を連続印刷中の印刷物と印刷物の間（紙間）において、ラインＡＰＣとは異なる手法にてレーザ光の光量補正を行う制御である。
具体的には、紙間ＡＰＣとは、図３に示すように、例えば、中間転写ベルトが搬送方向Ｂに移動する場合において、用紙Ｐのためのトナー像を形成するためにレーザ光Ｌが感光体ドラムＫを走査し、その後、次の用紙Ｐ′に対する照射がされた場合に、光ビームＬが感光体ドラムＫを走査するまでの間であるＩＮＴで示した間隔において、レーザ光Ｌの光量補正を行う制御のことである。
また、プロコンＡＰＣとは、画像形成装置１００の作像能力を調整するためのプロセス制御中に行う光量調整のことであり、走査ＡＰＣとは、画像形成装置１００の機内温度がある一定以上の温度変化を示した時や、ある一定以上の連続枚数印刷を行った後に実行する光量調整のことである。
また、プロコンＡＰＣとは、画像形成装置１００の作像能力を調整するためのプロセス制御中に行う光量調整のことであり、走査ＡＰＣとは、画像形成装置１００の機内温度がある一定以上の温度変化を示した時や、ある一定以上の連続枚数印刷を行った後に実行する光量調整のことである。
ドライバ２０６は、ＶＣＳＥＬ２０８に対して駆動電流を供給する。
具体的には、ドライバ２０６はＧＡＶＤ２００による制御信号を受信し、制御信号に対応する駆動電流をＶＣＳＥＬ２０８に供給することで、ＶＣＳＥＬ２０８を駆動させる。
そして、駆動したＶＣＳＥＬ２０８はレーザ光Ｌを発生させる。
この実施例では、ＶＣＳＥＬ２０８からのレーザ光Ｌは４０チャネルに対応する４０本射出される例とするが、射出されるレーザ光Ｌの数は特に限定はしない。
レーザ光Ｌは、カップリング光学素子２１０により平行光とされた後、ハーフミラー２１２に入射する。
ハーフミラー２１２は、誘電体多層膜コーティングなどにより形成される。
具体的には、ドライバ２０６はＧＡＶＤ２００による制御信号を受信し、制御信号に対応する駆動電流をＶＣＳＥＬ２０８に供給することで、ＶＣＳＥＬ２０８を駆動させる。
そして、駆動したＶＣＳＥＬ２０８はレーザ光Ｌを発生させる。
この実施例では、ＶＣＳＥＬ２０８からのレーザ光Ｌは４０チャネルに対応する４０本射出される例とするが、射出されるレーザ光Ｌの数は特に限定はしない。
レーザ光Ｌは、カップリング光学素子２１０により平行光とされた後、ハーフミラー２１２に入射する。
ハーフミラー２１２は、誘電体多層膜コーティングなどにより形成される。
そして、ハーフミラー２１２は、分離手段の機能を果たし、入射されたレーザ光Ｌを、光量測定のためのモニタ光（モニタービーム、第１のレーザ光）と、感光体を走査するための走査光（走査ビーム、第２のレーザ光）とに分離する。
走査ビームは、ポリゴンミラー１０２ｃにより偏向されてｆθレンズ１０２ｂを通過して感光体ドラム１０４ａへと照射される。
なお、感光体ドラム１０４ａの走査開始位置付近には、フォトダイオード（ＰＤ）を含む同期検知装置２２０が配置されている。
同期検知装置２２０は、走査ビームを検出し、同期信号を発行する。
同期信号は、第１光量補正を含む各種制御についてタイミングを与える信号とする。
モニタービームは、全反射ミラー２１４により第２集光レンズ２１６へと反射され、第２集光レンズ２１６を経て、フォトダイオードなど光電変換素子２１８に反射される。
走査ビームは、ポリゴンミラー１０２ｃにより偏向されてｆθレンズ１０２ｂを通過して感光体ドラム１０４ａへと照射される。
なお、感光体ドラム１０４ａの走査開始位置付近には、フォトダイオード（ＰＤ）を含む同期検知装置２２０が配置されている。
同期検知装置２２０は、走査ビームを検出し、同期信号を発行する。
同期信号は、第１光量補正を含む各種制御についてタイミングを与える信号とする。
モニタービームは、全反射ミラー２１４により第２集光レンズ２１６へと反射され、第２集光レンズ２１６を経て、フォトダイオードなど光電変換素子２１８に反射される。
光電変換素子２１８は、光電変換手段の機能を果たし、モニタービームの光量に対応したモニター電圧Ｖｐｄを出力し、Ａ／Ｄ変換部２０２は、上記モニタ電圧Ｖｐｄに対応するモニタ信号に変換する。
そして、モニタ信号は、駆動電流演算部２０４に送信される。
駆動電流演算部２０４は、入力されたモニタ信号が指し示すレーザ光の光量値に基づいて、例えばＶＣＳＥＬ制御データを生成する。
その生成されたＶＣＳＥＬ制御データは、ドライバ２０６による駆動電流の制御に用いられる。
そのため、駆動電流演算部２０４は、生成したＶＣＳＥＬ制御データを、ドライバ２０６に出力する。
そして、モニタ信号は、駆動電流演算部２０４に送信される。
駆動電流演算部２０４は、入力されたモニタ信号が指し示すレーザ光の光量値に基づいて、例えばＶＣＳＥＬ制御データを生成する。
その生成されたＶＣＳＥＬ制御データは、ドライバ２０６による駆動電流の制御に用いられる。
そのため、駆動電流演算部２０４は、生成したＶＣＳＥＬ制御データを、ドライバ２０６に出力する。
なお、Ａ／Ｄ変換部２０２および駆動電流演算部２０４は、別モジュールとして構成してもよいし、また一体にして構成してもよい。
また、一体として構成する場合には、例えば、処理のために使用する各種制御値を格納するＲＯＭ，ＲＡＭなどを備えるマイクロコントローラとするなどが考えられる。
また、一体として構成する場合には、例えば、処理のために使用する各種制御値を格納するＲＯＭ，ＲＡＭなどを備えるマイクロコントローラとするなどが考えられる。
図４は、ＶＣＳＥＬ２０８を駆動させる構成を示したブロック図である。
図４に示すように、ＶＣＳＥＬ２０８を駆動させるために、画像形成装置１００は、ＣＰＵ４００と、同期検知装置２２０と、ＧＡＶＤ２００と、ドライバ２０６と、ＶＣＳＥＬ２０８と、マイクロコントローラ４０１と、ＡＰＣ制御部４０２と、光電変換素子２１８とを備えている。
ＧＡＶＤ２００は、ＣＰＵ４００からの制御信号を受信し、ＶＣＳＥＬ２０８の、工場設定調整，初期化設定を開始する。
それと平行して、同期検知装置２２０が、レーザ光の検出を開始する。
ＡＰＣ制御部４０２は、Ａ／Ｄ変換部２０２，駆動電流演算部２０４，及びＩＦ（インタフェース）制御部４０３から構成される。
図４に示すように、ＶＣＳＥＬ２０８を駆動させるために、画像形成装置１００は、ＣＰＵ４００と、同期検知装置２２０と、ＧＡＶＤ２００と、ドライバ２０６と、ＶＣＳＥＬ２０８と、マイクロコントローラ４０１と、ＡＰＣ制御部４０２と、光電変換素子２１８とを備えている。
ＧＡＶＤ２００は、ＣＰＵ４００からの制御信号を受信し、ＶＣＳＥＬ２０８の、工場設定調整，初期化設定を開始する。
それと平行して、同期検知装置２２０が、レーザ光の検出を開始する。
ＡＰＣ制御部４０２は、Ａ／Ｄ変換部２０２，駆動電流演算部２０４，及びＩＦ（インタフェース）制御部４０３から構成される。
また、マイクロコントローラ４０１は、演算部４１１と、ＲＯＭ領域及びＲＡＭ領域を含むメモリ４１２とで構成される。
そのメモリ４１２は、駆動電流演算部２０４が使用する各種制御値の初期値などを格納する。
さらに、メモリ４１２のＲＯＭ領域は、工場設定データなどを格納し、ＲＡＭ領域は、領域のために必要な値を格納するレジスタメモリなどとして利用される。
マイクロコントローラ４０１は、ＧＡＶＤ２００からの指令を、ＡＰＣ制御部４０２のＩＦ制御部４０３を介して受信する。
そして、演算部４１１が、受信した指令に対応して、メモリ４１２に格納された工場設定データと、レーザ光の光量とを使用して初期値設定を演算する。
そのメモリ４１２は、駆動電流演算部２０４が使用する各種制御値の初期値などを格納する。
さらに、メモリ４１２のＲＯＭ領域は、工場設定データなどを格納し、ＲＡＭ領域は、領域のために必要な値を格納するレジスタメモリなどとして利用される。
マイクロコントローラ４０１は、ＧＡＶＤ２００からの指令を、ＡＰＣ制御部４０２のＩＦ制御部４０３を介して受信する。
そして、演算部４１１が、受信した指令に対応して、メモリ４１２に格納された工場設定データと、レーザ光の光量とを使用して初期値設定を演算する。
マイクロコントローラ４０１は、ＩＦ制御部４０３を介して、駆動電流演算部２０４内に含まれるレジスタメモリ４２１に設定する。
駆動電流演算部２０４は、レジスタメモリ４２１と、ＤＥＶ演算部４２２と、ＳＷ演算部４２３と、ＴＨ演算部４２４とを備えている。
レジスタメモリ４２１は、後述するｃｈ１目標値レジスタ７０１＿１〜ｃｈ４０目標値レジスタ７０１＿４０と、ｃｈ１ＤＥＶレジスタ７０５＿１〜ｃｈ４０ＤＥＶレジスタ７０５＿４０と、ＳＷレジスタ８０５と、ｃｈ１ＴＨレジスタ１７０５＿１〜ｃｈ４０ＴＨレジスタ１７０５＿４０とを含む。
すなわち、初期起動時にｃｈ１目標値レジスタ７０１＿１〜ｃｈ４０目標値レジスタ７０１＿４０と、ｃｈ１ＤＥＶレジスタ７０５＿１〜ｃｈ４０ＤＥＶレジスタ７０５＿４０と、ＳＷレジスタ８０５と、ｃｈ１ＴＨレジスタ１７０５＿１〜ｃｈ４０ＴＨレジスタ１７０５＿４０とに対して、マイクロコントローラ４０１による初期設定値が設定される。
駆動電流演算部２０４は、レジスタメモリ４２１と、ＤＥＶ演算部４２２と、ＳＷ演算部４２３と、ＴＨ演算部４２４とを備えている。
レジスタメモリ４２１は、後述するｃｈ１目標値レジスタ７０１＿１〜ｃｈ４０目標値レジスタ７０１＿４０と、ｃｈ１ＤＥＶレジスタ７０５＿１〜ｃｈ４０ＤＥＶレジスタ７０５＿４０と、ＳＷレジスタ８０５と、ｃｈ１ＴＨレジスタ１７０５＿１〜ｃｈ４０ＴＨレジスタ１７０５＿４０とを含む。
すなわち、初期起動時にｃｈ１目標値レジスタ７０１＿１〜ｃｈ４０目標値レジスタ７０１＿４０と、ｃｈ１ＤＥＶレジスタ７０５＿１〜ｃｈ４０ＤＥＶレジスタ７０５＿４０と、ＳＷレジスタ８０５と、ｃｈ１ＴＨレジスタ１７０５＿１〜ｃｈ４０ＴＨレジスタ１７０５＿４０とに対して、マイクロコントローラ４０１による初期設定値が設定される。
ＤＥＶ演算部４２２は、第１算出手段の機能を果たし、Ａ／Ｄ変換部２０２により出力されたモニタ信号等に基づいて、レーザ光（ｉ）毎に、ビーム（レーザ光）別電流補正値ＤＥＶ（ｉ）を算出する。
ビーム別電流補正値ＤＥＶ（ｉ）は、レーザ光毎に光量を制御する電流を補正する補正値を示す。
ＳＷ演算部４２３は、第２算出手段の機能を果たし、レーザ光毎のビーム別電流補正値ＤＥＶ（ｉ）等に基づいて、全てのレーザ光に共通して供給される電流である共通供給電流値（全レーザ光に共通する駆動電流値）Ｉｓｗを算出する。
ＴＨ演算部４２４は、第３算出手段の機能を果たし、Ａ／Ｄ変換部２０２により出力されたモニタ信号等に基づいて、レーザ光（ｉ）毎に、ビーム別の閾値電流値として供給される電流値Ｉｔｈ（ｉ）を算出する。
ビーム別電流補正値ＤＥＶ（ｉ）は、レーザ光毎に光量を制御する電流を補正する補正値を示す。
ＳＷ演算部４２３は、第２算出手段の機能を果たし、レーザ光毎のビーム別電流補正値ＤＥＶ（ｉ）等に基づいて、全てのレーザ光に共通して供給される電流である共通供給電流値（全レーザ光に共通する駆動電流値）Ｉｓｗを算出する。
ＴＨ演算部４２４は、第３算出手段の機能を果たし、Ａ／Ｄ変換部２０２により出力されたモニタ信号等に基づいて、レーザ光（ｉ）毎に、ビーム別の閾値電流値として供給される電流値Ｉｔｈ（ｉ）を算出する。
なお、ＶＣＳＥＬ制御データには、ビーム別電流補正値ＤＥＶ（ｉ）と、共通供給電流値Ｉｓｗと、共通供給電流補正データＳＨＤと、ビーム別閾値電流値Ｉｔｈ（ｉ）とが含まれている。
また、上記算出されたビーム別電流補正値ＤＥＶ（ｉ）と、共通供給電流値Ｉｓｗと、ビーム別閾値電流値Ｉｔｈ（ｉ）はレジスタメモリ４２１に更新して格納される。
そして、レジスタメモリ４２１に格納されたＶＣＳＥＬ制御データは、ＶＣＳＥＬの連続動作および画像形成装置１００の環境動作によるＶＣＳＥＬ２０８の光量制御に用いられる。
なお、ＤＥＶ演算部４２２，ＳＷ演算部４２３，およびＴＨ演算部４２４による演算手法およびＳＨＤの切り替え手法については後述する。
また、上記算出されたビーム別電流補正値ＤＥＶ（ｉ）と、共通供給電流値Ｉｓｗと、ビーム別閾値電流値Ｉｔｈ（ｉ）はレジスタメモリ４２１に更新して格納される。
そして、レジスタメモリ４２１に格納されたＶＣＳＥＬ制御データは、ＶＣＳＥＬの連続動作および画像形成装置１００の環境動作によるＶＣＳＥＬ２０８の光量制御に用いられる。
なお、ＤＥＶ演算部４２２，ＳＷ演算部４２３，およびＴＨ演算部４２４による演算手法およびＳＨＤの切り替え手法については後述する。
そして、ＡＰＣ制御部４０２で算出されたＶＣＳＥＬ制御データは、ＧＡＶＤ２００に送られる。
最初のＶＣＳＥＬ制御データは、マイクロコントローラ４０１により設定された初期設定電流値が各チャネルの点灯信号と共にドライバ２０６に入力される。
ドライバ２０６は、入力された初期設定電流値をＰＷＭ変換して駆動電流を設定し、チャネル点灯信号により指定されるチャネルに対して、設定した駆動電流レベルの電流を供給する。
最初のＶＣＳＥＬ制御データは、マイクロコントローラ４０１により設定された初期設定電流値が各チャネルの点灯信号と共にドライバ２０６に入力される。
ドライバ２０６は、入力された初期設定電流値をＰＷＭ変換して駆動電流を設定し、チャネル点灯信号により指定されるチャネルに対して、設定した駆動電流レベルの電流を供給する。
その供給された電流により駆動したＶＣＳＥＬ２０８は、レーザ光を発生させる。
上記発生した各チャネルのレーザ光は、光電変換素子２１８を介して、当該レーザ光の光量の制御のためにフィードバックする。
上記フィードバックされたモニタ信号に基づいて、駆動電流演算部２０４は、適切な共通供給電流値Ｉｓｗ，ビーム別電流補正値ＤＥＶ（ｉ），およびビーム別閾値電流値Ｉｔｈ（ｉ）を算出する。
上記発生した各チャネルのレーザ光は、光電変換素子２１８を介して、当該レーザ光の光量の制御のためにフィードバックする。
上記フィードバックされたモニタ信号に基づいて、駆動電流演算部２０４は、適切な共通供給電流値Ｉｓｗ，ビーム別電流補正値ＤＥＶ（ｉ），およびビーム別閾値電流値Ｉｔｈ（ｉ）を算出する。
図５は、この実施例の画像形成装置１００におけるＶＣＳＥＬ２０８が出力するレーザ光の出力特性（以下、Ｉ−Ｌ特性として参照する。）を示したグラフである。
この実施例では、ＶＣＳＥＬ２０８は、４０ｃｈの半導体レーザ素子から構成されている。
図５に示すグラフは、各半導体レーザ素子に供給される電流に応じて出力される光量を示している。
半導体レーザ素子は、それぞれ、レーザ発振を開始するビーム別閾値電流値Ｉｔｈ（ｉ）が存在する。
また、半導体レーザ素子は、それぞれの素子特性に対応して、駆動電流レベルＩに対応する出力Ｌのレベルが相違する。
この実施例では、ＶＣＳＥＬ２０８は、４０ｃｈの半導体レーザ素子から構成されている。
図５に示すグラフは、各半導体レーザ素子に供給される電流に応じて出力される光量を示している。
半導体レーザ素子は、それぞれ、レーザ発振を開始するビーム別閾値電流値Ｉｔｈ（ｉ）が存在する。
また、半導体レーザ素子は、それぞれの素子特性に対応して、駆動電流レベルＩに対応する出力Ｌのレベルが相違する。
このため、各半導体レーザ素子が同一のレーザビーム光量を出力するための駆動電流Ｉηは、初期設定時でも値ΔＩで示される分だけ相違する。
なお、共通供給電流値Ｉｓｗ（ｉ）は、出荷前に工場の測定に基づいて、メモリ４１２のＲＯＭ領域に登録されるチャネルｉについてのプローブ電流値を示している。
そして、共通供給電流値Ｉｓｗ（ｉ）は、半導体レーザ素子の初期設定を行う場合に用いられる。
この実施例におけるｉはＶＣＳＥＬ２０８のレーザ光の各チャネル（ｃｈ）を表しており、この実施例ではｉ＝１〜４０の値を取る。
なお、共通供給電流値Ｉｓｗ（ｉ）は、出荷前に工場の測定に基づいて、メモリ４１２のＲＯＭ領域に登録されるチャネルｉについてのプローブ電流値を示している。
そして、共通供給電流値Ｉｓｗ（ｉ）は、半導体レーザ素子の初期設定を行う場合に用いられる。
この実施例におけるｉはＶＣＳＥＬ２０８のレーザ光の各チャネル（ｃｈ）を表しており、この実施例ではｉ＝１〜４０の値を取る。
図６は、マイクロコントローラ４０１のＲＯＭ領域において、ＶＣＳＥＬ２０８を制御する初期値を格納するテーブル構造を示す図である。
ＲＯＭ領域には、ｃｈ番号５０２と、規定光量発光時のモニタ電圧（「初期モニタ電圧」ともいう）Ｖｐｄ５０４と、初期化電流Ｉｓｗ＿Ａ５０６とが対応付けて記憶されている。
また、ＶＣＳＥＬ２０８の各種制御値の初期値は、半導体レーザ素子に割り当てられたｃｈ番号５０２毎に登録されている。
ＲＯＭ領域には、ｃｈ番号５０２と、規定光量発光時のモニタ電圧（「初期モニタ電圧」ともいう）Ｖｐｄ５０４と、初期化電流Ｉｓｗ＿Ａ５０６とが対応付けて記憶されている。
また、ＶＣＳＥＬ２０８の各種制御値の初期値は、半導体レーザ素子に割り当てられたｃｈ番号５０２毎に登録されている。
初期モニタ電圧Ｖｐｄ５０４は、工場出荷時に設定された、光電変換素子２１８のモニタ電圧とする。
初期化電流Ｉｓｗ＿Ａ５０６は、半導体素子それぞれに対して設定された初期駆動電流値Ｉｓｗ（ｉ）の平均値とする。
そして、初期化電流Ｉｓｗ＿Ａ５０６は、光量制御時のモニタ光量を与えるための電流とする。
これらのＲＯＭ領域に格納された各種制御値の初期値は、ＡＰＣ制御部４０２内の駆動電流演算部２０４の演算に用いられる。
初期化電流Ｉｓｗ＿Ａ５０６は、半導体素子それぞれに対して設定された初期駆動電流値Ｉｓｗ（ｉ）の平均値とする。
そして、初期化電流Ｉｓｗ＿Ａ５０６は、光量制御時のモニタ光量を与えるための電流とする。
これらのＲＯＭ領域に格納された各種制御値の初期値は、ＡＰＣ制御部４０２内の駆動電流演算部２０４の演算に用いられる。
図７は、図４に示す駆動電流演算部２０４が備えるＤＥＶ演算部４２２の内部構成を示した図である。
図４に示したＤＥＶ演算部４２２は、図７に示すように、ｃｈ１目標値レジスタ７０１＿１〜ｃｈ４０目標値レジスタ７０１＿４０と、セレクタ７０２と、減算器７０３と、加算器７０４と、ｃｈ１ＤＥＶレジスタ７０５＿１〜ｃｈ４０ＤＥＶレジスタ７０５＿４０と、セレクタ７０６と、イネーブル信号生成部７０７と、ＡＰＣモード制御部７０８と、タイミング生成部７０９と、乗算器７１０とを備えている。
上記ｃｈ１目標値レジスタ７０１＿１〜ｃｈ４０目標値レジスタ７０１＿４０と、ｃｈ１ＤＥＶレジスタ７０５＿１〜ｃｈ４０ＤＥＶレジスタ７０５＿４０は、それぞれレジスタメモリ４２１内にあるが、説明の便宜上、図７に記載するようにした。
図４に示したＤＥＶ演算部４２２は、図７に示すように、ｃｈ１目標値レジスタ７０１＿１〜ｃｈ４０目標値レジスタ７０１＿４０と、セレクタ７０２と、減算器７０３と、加算器７０４と、ｃｈ１ＤＥＶレジスタ７０５＿１〜ｃｈ４０ＤＥＶレジスタ７０５＿４０と、セレクタ７０６と、イネーブル信号生成部７０７と、ＡＰＣモード制御部７０８と、タイミング生成部７０９と、乗算器７１０とを備えている。
上記ｃｈ１目標値レジスタ７０１＿１〜ｃｈ４０目標値レジスタ７０１＿４０と、ｃｈ１ＤＥＶレジスタ７０５＿１〜ｃｈ４０ＤＥＶレジスタ７０５＿４０は、それぞれレジスタメモリ４２１内にあるが、説明の便宜上、図７に記載するようにした。
ｃｈ１目標値レジスタ７０１＿１〜ｃｈ４０目標値レジスタ７０１＿４０は、予め定められた各チャネルのＡＰＣの目標値を保持する。
この実施例の画像形成装置１００では、チャネルが、ＶＣＳＥＬ２０８の半導体レーザ素子毎に割り当てられている。
これは、像面上で同じパワーを得るときのＡ／Ｄ変換部２０２から出力されるモニタ信号は、光学系などの特性により、同一の像面光量を得たときのモニタ信号の値がＶＣＳＥＬ各チャネルにより異なることがあるためである。
ｃｈ１目標値レジスタ７０１＿１〜ｃｈ４０目標値レジスタ７０１＿４０に設定する値はマイクロコントローラ４０１内のメモリ４１２のＲＯＭ領域に記憶した値により、マイクロコントローラ４０１で算出し、設定される。
この実施例の画像形成装置１００では、チャネルが、ＶＣＳＥＬ２０８の半導体レーザ素子毎に割り当てられている。
これは、像面上で同じパワーを得るときのＡ／Ｄ変換部２０２から出力されるモニタ信号は、光学系などの特性により、同一の像面光量を得たときのモニタ信号の値がＶＣＳＥＬ各チャネルにより異なることがあるためである。
ｃｈ１目標値レジスタ７０１＿１〜ｃｈ４０目標値レジスタ７０１＿４０に設定する値はマイクロコントローラ４０１内のメモリ４１２のＲＯＭ領域に記憶した値により、マイクロコントローラ４０１で算出し、設定される。
ＡＰＣモード制御部７０８は、ＡＰＣ制御モードを制御する。
なお、ＡＰＣ制御モードについては後述する。
タイミング生成部７０９は、ＡＰＣを行うＶＣＳＥＬチャネルを指定するチャネル指定信号（ＡＰＣ＿ＣＨ）の生成、ＶＣＳＥＬ２０８の点灯タイミング（ＬＤＯＮ）の生成、Ａ／Ｄ変換部２０２のサンプリングタイミング（ＡＤ＿ＳＭＰ）の生成、後述するｃｈ１ＤＥＶレジスタ７０５＿１〜ｃｈ４０ＤＥＶレジスタ７０５＿４０や、ＳＷレジスタ、ｃｈ１ＴＨレジスタ〜ｃｈ４０ＴＨレジスタの更新タイミング（ＣＴＬ＿ＥＮ）、制御対象をＤＥＶおよびＳＷとするか、ＴＨとするかを示す信号ＡＰＣ＿ＴＧＴの生成を行う。
セレクタ７０２は、タイミング生成部７０９で生成されるＡＰＣ＿ＣＨにしたがって、ｃｈ１目標値レジスタ７０１＿１〜ｃｈ４０目標値レジスタ７０１＿４０に保持された各チャネルのＡＰＣの目標値の１つを選択して、減算器７０３に出力する。
なお、ＡＰＣ制御モードについては後述する。
タイミング生成部７０９は、ＡＰＣを行うＶＣＳＥＬチャネルを指定するチャネル指定信号（ＡＰＣ＿ＣＨ）の生成、ＶＣＳＥＬ２０８の点灯タイミング（ＬＤＯＮ）の生成、Ａ／Ｄ変換部２０２のサンプリングタイミング（ＡＤ＿ＳＭＰ）の生成、後述するｃｈ１ＤＥＶレジスタ７０５＿１〜ｃｈ４０ＤＥＶレジスタ７０５＿４０や、ＳＷレジスタ、ｃｈ１ＴＨレジスタ〜ｃｈ４０ＴＨレジスタの更新タイミング（ＣＴＬ＿ＥＮ）、制御対象をＤＥＶおよびＳＷとするか、ＴＨとするかを示す信号ＡＰＣ＿ＴＧＴの生成を行う。
セレクタ７０２は、タイミング生成部７０９で生成されるＡＰＣ＿ＣＨにしたがって、ｃｈ１目標値レジスタ７０１＿１〜ｃｈ４０目標値レジスタ７０１＿４０に保持された各チャネルのＡＰＣの目標値の１つを選択して、減算器７０３に出力する。
減算器７０３は、セレクタ７０２から入力される各チャネルのＡＰＣの目標値から、Ａ／Ｄ変換部２０２から入力される、各チャネルのモニタービームの光量に対応するモニタ信号を減算する。この減算した値を目標差分値とする。
乗算器７１０は、減算器７０３の出力値である目標差分値にゲインを乗算したデータを加算器７０４に出力する。
加算器７０４は乗算器７１０から出力されたデータとセレクタ７０６から出力されたデータを加算したデータをｃｈ１ＤＥＶレジスタ７０５＿１〜ｃｈ４０ＤＥＶレジスタ７０５＿４０に出力する。
乗算器７１０は、減算器７０３の出力値である目標差分値にゲインを乗算したデータを加算器７０４に出力する。
加算器７０４は乗算器７１０から出力されたデータとセレクタ７０６から出力されたデータを加算したデータをｃｈ１ＤＥＶレジスタ７０５＿１〜ｃｈ４０ＤＥＶレジスタ７０５＿４０に出力する。
イネーブル信号生成部７０７はＡＰＣモード制御部７０８により生成されるＡＰＣモード信号（ＡＰＣ＿ＭＯＤＥ）、タイミング生成部７０９により生成されるＡＰＣの制御対象（ＡＰＣ＿ＴＧＴ），ＡＰＣチャネル（ＡＰＣ＿ＣＨ），及びレジスタ更新タイミング（ＣＴＬ＿ＥＮ）に従って、該当するｃｈ１ＤＥＶレジスタ７０５＿１〜ｃｈ４０ＤＥＶレジスタ７０５＿４０に対して、ライトイネーブル信号を出力する。
ｃｈ１ＤＥＶレジスタ７０５＿１〜ｃｈ４０ＤＥＶレジスタ７０５＿４０は、加算器７０４から出力された出力値を保持し、ビーム別電流補正値ＤＥＶ（１）〜ＤＥＶ（４０）として出力する。
この出力値の更新は、イネーブル信号生成部７０７からライトイネーブル信号が入力されたタイミングで行われる。
ｃｈ１ＤＥＶレジスタ７０５＿１〜ｃｈ４０ＤＥＶレジスタ７０５＿４０は、加算器７０４から出力された出力値を保持し、ビーム別電流補正値ＤＥＶ（１）〜ＤＥＶ（４０）として出力する。
この出力値の更新は、イネーブル信号生成部７０７からライトイネーブル信号が入力されたタイミングで行われる。
セレクタ７０６はタイミング生成部７０９が生成するＡＰＣ＿ＣＨに従って、ｃｈ１ＤＥＶレジスタ７０５＿１〜ｃｈ４０ＤＥＶレジスタ７０５＿４０に格納されている出力値を加算器７０４に出力する。
ＤＥＶ演算部４２２が上述した構成を備えることにより、ＶＣＳＥＬ２０８の各チャネルのＡ／Ｄ変換部２０２から入力される（モニタビームの光量を示す）モニタ信号が、各チャネルの目標値よりも大きい場合には対応するチャネルのビーム別電流補正値ＤＥＶを小さくするようにフィードバック制御がかかり、小さい場合には対応するチャネルのビーム別電流補正値ＤＥＶデータが大きくなるようにフィードバック制御がかかる。
このため、ＶＣＳＥＬ２０８の半導体レーザ毎に出力されるレーザ光の光量が、目標値となるように制御される。
ＤＥＶ演算部４２２が上述した構成を備えることにより、ＶＣＳＥＬ２０８の各チャネルのＡ／Ｄ変換部２０２から入力される（モニタビームの光量を示す）モニタ信号が、各チャネルの目標値よりも大きい場合には対応するチャネルのビーム別電流補正値ＤＥＶを小さくするようにフィードバック制御がかかり、小さい場合には対応するチャネルのビーム別電流補正値ＤＥＶデータが大きくなるようにフィードバック制御がかかる。
このため、ＶＣＳＥＬ２０８の半導体レーザ毎に出力されるレーザ光の光量が、目標値となるように制御される。
図８は、図４に示す駆動電流演算部２０４が備えるＴＨ演算部４２４の内部構成を示した図である。
図４に示すＴＨ演算部４２４は、図８に示すように、ｃｈ１目標値レジスタ７０１＿１〜ｃｈ４０目標値レジスタ７０１＿４０と、セレクタ１７０２と、減算器１７０３と、加算器１７０４と、ｃｈ１ＴＨレジスタ１７０５＿１〜ｃｈ４０ＴＨレジスタ１７０５＿４０と、セレクタ１７０６と、イネーブル信号生成部１７０７と、乗算器１７１０と、乗算器１７１１、シェーディングデータ切替信号生成部１７１３と、シェーディングレジスタ（ＳＨＤレジスタ）１７１４と、乗算器１７１２と、セレクタ１７１５を備える。
なお、ｃｈ１目標値レジスタ７０１＿１〜ｃｈ４０目標値レジスタ７０１＿４０と、ｃｈ１ＴＨレジスタ１７０５＿１〜ｃｈ４０ＴＨレジスタ１７０５＿４０、及びシェーディングレジスタ１７１４はレジスタメモリ４２１内にあるが、説明のため、図８に表示するようにした。
図４に示すＴＨ演算部４２４は、図８に示すように、ｃｈ１目標値レジスタ７０１＿１〜ｃｈ４０目標値レジスタ７０１＿４０と、セレクタ１７０２と、減算器１７０３と、加算器１７０４と、ｃｈ１ＴＨレジスタ１７０５＿１〜ｃｈ４０ＴＨレジスタ１７０５＿４０と、セレクタ１７０６と、イネーブル信号生成部１７０７と、乗算器１７１０と、乗算器１７１１、シェーディングデータ切替信号生成部１７１３と、シェーディングレジスタ（ＳＨＤレジスタ）１７１４と、乗算器１７１２と、セレクタ１７１５を備える。
なお、ｃｈ１目標値レジスタ７０１＿１〜ｃｈ４０目標値レジスタ７０１＿４０と、ｃｈ１ＴＨレジスタ１７０５＿１〜ｃｈ４０ＴＨレジスタ１７０５＿４０、及びシェーディングレジスタ１７１４はレジスタメモリ４２１内にあるが、説明のため、図８に表示するようにした。
セレクタ１７０２は、タイミング生成部７０９で生成されるＡＰＣ＿ＣＨにしたがって、ｃｈ１目標値レジスタ７０１＿１〜ｃｈ４０目標値レジスタ７０１＿４０に保持された各チャネルのＡＰＣの目標値の１つを選択して、乗算器１７１１に出力する。
乗算器１７１１は入力値に対し、通常ＡＰＣ動作時（ＳＨＤ１）に対するＴＨ制御を行う場合の補正値（ＳＨＤ２）の割合（ＳＨＤ２／ＳＨＤ１）をかけて、減算器１７０３に出力する。
減算器１７０３は、セレクタ１７０２から入力される各チャネルのＡＰＣの目標値から、Ａ／Ｄ変換部２０２から入力される、各チャネルのモニタビームの光量に対応するモニタ信号を減算する。この減算した値を目標差分値とする。
乗算器１７１０は、減算器１７０３の出力値である目標差分値にゲインを乗算したデータを加算器１７０４に出力する。
乗算器１７１１は入力値に対し、通常ＡＰＣ動作時（ＳＨＤ１）に対するＴＨ制御を行う場合の補正値（ＳＨＤ２）の割合（ＳＨＤ２／ＳＨＤ１）をかけて、減算器１７０３に出力する。
減算器１７０３は、セレクタ１７０２から入力される各チャネルのＡＰＣの目標値から、Ａ／Ｄ変換部２０２から入力される、各チャネルのモニタビームの光量に対応するモニタ信号を減算する。この減算した値を目標差分値とする。
乗算器１７１０は、減算器１７０３の出力値である目標差分値にゲインを乗算したデータを加算器１７０４に出力する。
加算器１７０４は乗算器１７１０からの出力と、セレクタ１７０６の出力を加算したデータをｃｈ１ＴＨレジスタ１７０５＿１〜ｃｈ４０ＴＨレジスタ１７０５＿４０に出力する。
イネーブル信号生成部１７０７はＡＰＣモード制御部７０８により生成されるＡＰＣモード信号（ＡＰＣ＿ＭＯＤＥ）、タイミング生成部７０９により生成されるＡＰＣの制御対象（ＡＰＣ＿ＴＧＴ），ＡＰＣチャネル（ＡＰＣ＿ＣＨ）、およびレジスタ更新タイミング（ＣＴＬ＿ＥＮ）に従って、該当するｃｈ１ＴＨレジスタ１７０５＿１〜ｃｈ４０ＴＨレジスタ１７０５＿４０に対して、ライトイネーブル信号を出力する。
ｃｈ１ＴＨレジスタ１７０５＿１〜ｃｈ４０ＴＨレジスタ１７０５＿４０は、加算器１７０４から出力された出力値を保持し、ビーム別閾値電流値ＴＨ（１）〜ＴＨ（４０）として出力する。この出力値の更新は、イネーブル信号生成部１７０７からライトイネーブル信号が入力されたタイミングで行われる。
イネーブル信号生成部１７０７はＡＰＣモード制御部７０８により生成されるＡＰＣモード信号（ＡＰＣ＿ＭＯＤＥ）、タイミング生成部７０９により生成されるＡＰＣの制御対象（ＡＰＣ＿ＴＧＴ），ＡＰＣチャネル（ＡＰＣ＿ＣＨ）、およびレジスタ更新タイミング（ＣＴＬ＿ＥＮ）に従って、該当するｃｈ１ＴＨレジスタ１７０５＿１〜ｃｈ４０ＴＨレジスタ１７０５＿４０に対して、ライトイネーブル信号を出力する。
ｃｈ１ＴＨレジスタ１７０５＿１〜ｃｈ４０ＴＨレジスタ１７０５＿４０は、加算器１７０４から出力された出力値を保持し、ビーム別閾値電流値ＴＨ（１）〜ＴＨ（４０）として出力する。この出力値の更新は、イネーブル信号生成部１７０７からライトイネーブル信号が入力されたタイミングで行われる。
セレクタ１７０６は、タイミング生成部７０９が生成するＡＰＣ＿ＣＨに従って、ｃｈ１ＴＨレジスタ１７０５＿１〜ｃｈ４０ＴＨレジスタ１７０５＿４０に格納されている出力値を加算器１７０４に出力する。
シェーディングデータ切替信号生成部１７１３は、入力信号としてタイミング生成部７０９から出力される信号ＡＰＣ＿ＴＧＴを入力し、制御対象がＴＨとなるタイミングにおいてＳＨＤ＿ＳＥＬをハイ（Ｈｉｇｈ）レベルとし、それ以外のときはロー（Ｌｏｗ）レベルとして出力する。
ＳＨＤレジスタ１７１４は、レジスタメモリ４２１に配置され、通常ＡＰＣを行うときの全体供給電流の補正データを保持しておくレジスタであり初期設定時に設定される。
乗算器１７１２は、入力データに対して通常ＡＰＣ動作時（ＳＨＤ１）に対するＴＨ制御を行う場合の補正値（ＳＨＤ２）の割合（ＳＨＤ２／ＳＨＤ１）をかけて、セレクタ１７１５に出力する。
シェーディングデータ切替信号生成部１７１３は、入力信号としてタイミング生成部７０９から出力される信号ＡＰＣ＿ＴＧＴを入力し、制御対象がＴＨとなるタイミングにおいてＳＨＤ＿ＳＥＬをハイ（Ｈｉｇｈ）レベルとし、それ以外のときはロー（Ｌｏｗ）レベルとして出力する。
ＳＨＤレジスタ１７１４は、レジスタメモリ４２１に配置され、通常ＡＰＣを行うときの全体供給電流の補正データを保持しておくレジスタであり初期設定時に設定される。
乗算器１７１２は、入力データに対して通常ＡＰＣ動作時（ＳＨＤ１）に対するＴＨ制御を行う場合の補正値（ＳＨＤ２）の割合（ＳＨＤ２／ＳＨＤ１）をかけて、セレクタ１７１５に出力する。
この結果、セレクタ１７１５から出力されるＳＨＤデータは通常ＡＰＣ制御（ＤＥＶ，ＳＷの制御）を行う場合にはＳＨＤレジスタ１７１４に設定されたデータが出力され、ＴＨの制御を行う場合にはＳＨＤレジスタ１７１４に設定されたデータ（ＳＨＤ２／ＳＨＤ１）が出力されることになる。
ＴＨ演算部４２４が上述した構成を備えることで、ＶＣＳＥＬ２０８の各チャネルのＡ／Ｄ変換部２０２から入力される（モニタビームの光量を示す）モニタ信号が、各チャネルの目標値よりも大きい場合には対応するチャネルのビーム別電流補正値ＤＥＶを小さくするようにフィードバック制御がかかり、小さい場合には対応するチャネルのビーム別電流補正値ＤＥＶデータが大きくなるようにフィードバック制御がかかる。
このため、ＶＣＳＥＬ２０８の半導体レーザ毎に出力されるレーザ光の光量が、目標値となるように制御される。
ＴＨ演算部４２４が上述した構成を備えることで、ＶＣＳＥＬ２０８の各チャネルのＡ／Ｄ変換部２０２から入力される（モニタビームの光量を示す）モニタ信号が、各チャネルの目標値よりも大きい場合には対応するチャネルのビーム別電流補正値ＤＥＶを小さくするようにフィードバック制御がかかり、小さい場合には対応するチャネルのビーム別電流補正値ＤＥＶデータが大きくなるようにフィードバック制御がかかる。
このため、ＶＣＳＥＬ２０８の半導体レーザ毎に出力されるレーザ光の光量が、目標値となるように制御される。
図９は、駆動電流演算部２０４が備えるＳＷ演算部４２３の構成を示した図である。
図４に示すＳＷ演算部４２３は、図９に示すように、平均値演算部８０１と、目標値レジスタ８０２と、減算器８０３と、加算器８０４と、ＳＷレジスタ８０５と、イネーブル信号生成部８０６と、乗算器８０７を備える。
ＳＷ演算部４２３は、紙間ＡＰＣモードのときに、共通供給電流値Ｉｓｗを補正する処理を行う。
すなわち、ＤＥＶ演算部４２２によるビーム別電流補正値ＤＥＶ（ｉ）データで補正するのみでは、ＶＣＳＥＬ２０８の全てのレーザ光で目標とする光量で出力できなくなる可能性がある。
そこで、共通供給電流値Ｉｓｗを補正処理して、全てのレーザ光がビーム別電流補正値ＤＥＶ（ｉ）データで補正可能な範囲になるようにする。
図４に示すＳＷ演算部４２３は、図９に示すように、平均値演算部８０１と、目標値レジスタ８０２と、減算器８０３と、加算器８０４と、ＳＷレジスタ８０５と、イネーブル信号生成部８０６と、乗算器８０７を備える。
ＳＷ演算部４２３は、紙間ＡＰＣモードのときに、共通供給電流値Ｉｓｗを補正する処理を行う。
すなわち、ＤＥＶ演算部４２２によるビーム別電流補正値ＤＥＶ（ｉ）データで補正するのみでは、ＶＣＳＥＬ２０８の全てのレーザ光で目標とする光量で出力できなくなる可能性がある。
そこで、共通供給電流値Ｉｓｗを補正処理して、全てのレーザ光がビーム別電流補正値ＤＥＶ（ｉ）データで補正可能な範囲になるようにする。
平均値演算部８０１は、ＤＥＶ演算部４２２から入力されたＤＥＶ１〜ＤＥＶ４０の平均値を算出する。算出された平均値は、減算器８０３に出力される。
目標値レジスタ８０２は予め定められたＤＥＶ平均値の目標値を保持する。
ＳＷ演算部４２３ではＤＥＶ平均値が目標値レジスタ８０２で定められた値となるようにデータＳＷを出力して共通供給電流値Ｉｓｗの値の制御を行う。
減算器８０３は、平均値演算部８０１から入力された平均値から、目標値レジスタ８０２が保持する目標値を減算する。
なお、入力された平均値から目標値を減算した値を、平均差分値とする。
乗算器８０７は、減算器８０３から出力された平均差分値にゲインを乗算したデータを出力し、加算器８０４に出力する。
加算器８０４は乗算器８０７から入力されたデータとＳＷレジスタ８０５から出力されたデータを加算したデータをＳＷレジスタ８０５に入力する。
目標値レジスタ８０２は予め定められたＤＥＶ平均値の目標値を保持する。
ＳＷ演算部４２３ではＤＥＶ平均値が目標値レジスタ８０２で定められた値となるようにデータＳＷを出力して共通供給電流値Ｉｓｗの値の制御を行う。
減算器８０３は、平均値演算部８０１から入力された平均値から、目標値レジスタ８０２が保持する目標値を減算する。
なお、入力された平均値から目標値を減算した値を、平均差分値とする。
乗算器８０７は、減算器８０３から出力された平均差分値にゲインを乗算したデータを出力し、加算器８０４に出力する。
加算器８０４は乗算器８０７から入力されたデータとＳＷレジスタ８０５から出力されたデータを加算したデータをＳＷレジスタ８０５に入力する。
イネーブル信号生成部８０６は、タイミング生成部７０９から出力された更新タイミング（ＣＴＬ＿ＥＮ）と、制御対象コントロール信号（ＡＰＣ＿ＴＧＴ）と、ＡＰＣモード制御部７０８から出力されたＡＰＣ制御モード（ＡＰＣ＿ＭＯＤＥ）と、ＡＰＣチャネル（ＡＰＣ＿ＣＨ）に基づいてライトを許可するか否かを判定する。
そして、イネーブル信号生成部８０６は、ライトを許可すると判定した場合に、ＳＷレジスタ８０５に対してライトイネーブル信号を出力する。
ＳＷレジスタ８０５はイネーブル信号生成部８０６から出力されるライトイネーブル信号が有効となったタイミングで、加算器８０４が出力したデータを保持し、共通供給電流値Ｉｓｗとして出力する。
この構成によりＤＥＶ（ｉ）の平均値が目標値より大きい場合には共通供給電流値Ｉｓｗを大きくするように、目標値よりも小さい場合には共通供給電流値Ｉｓｗが小さくなるように制御されることになる。
そして、イネーブル信号生成部８０６は、ライトを許可すると判定した場合に、ＳＷレジスタ８０５に対してライトイネーブル信号を出力する。
ＳＷレジスタ８０５はイネーブル信号生成部８０６から出力されるライトイネーブル信号が有効となったタイミングで、加算器８０４が出力したデータを保持し、共通供給電流値Ｉｓｗとして出力する。
この構成によりＤＥＶ（ｉ）の平均値が目標値より大きい場合には共通供給電流値Ｉｓｗを大きくするように、目標値よりも小さい場合には共通供給電流値Ｉｓｗが小さくなるように制御されることになる。
この実施例の画像形成装置１００では、ビーム別電流補正値ＤＥＶ（ｉ）の平均値をフィードバックして、共通供給電流値Ｉｓｗを算出するように構成している。
しかしながら、共通供給電流値Ｉｓｗの演算として、ビーム別電流補正値ＤＥＶ（ｉ）の平均値の代わりに、ビーム別電流補正値ＤＥＶ（ｉ）の最大値と最小値の平均値を使用してもよい。
これにより、ＶＣＳＥＬチャネルの中で１チャネルまたは数チャネルのみが異常チャネルがあるような場合においても、適切な制御が行われる確率が高まる。
図４に示したドライバ２０６は、レジスタメモリ４２１などに初期設定されたビーム別閾値電流値Ｉｔｈ（ｉ）、共通供給電流値Ｉｓｗ、及びチャネル毎に異なるビーム別電流補正値ＤＥＶ（ｉ）に基づいた電流値でＶＣＳＥＬの各チャネルの駆動を行う。
しかしながら、共通供給電流値Ｉｓｗの演算として、ビーム別電流補正値ＤＥＶ（ｉ）の平均値の代わりに、ビーム別電流補正値ＤＥＶ（ｉ）の最大値と最小値の平均値を使用してもよい。
これにより、ＶＣＳＥＬチャネルの中で１チャネルまたは数チャネルのみが異常チャネルがあるような場合においても、適切な制御が行われる確率が高まる。
図４に示したドライバ２０６は、レジスタメモリ４２１などに初期設定されたビーム別閾値電流値Ｉｔｈ（ｉ）、共通供給電流値Ｉｓｗ、及びチャネル毎に異なるビーム別電流補正値ＤＥＶ（ｉ）に基づいた電流値でＶＣＳＥＬの各チャネルの駆動を行う。
図１０は、図４に示すドライバ２０６の詳細な内部構成を示すブロック図である。
図４に示したドライバ２０６は、制御手段の機能を果たし、図１０に示すように、共通供給電流部２０６ｄ、共通供給電流補正部２０６ｅを備えている。
なお、図１０に示す例では１ｃｈから４０ｃｈまで各符号に添え字を付けて区別している。
また、ドライバ２０６は、レーザ光を発光するＶＣＳＥＬ２０８の各ｃｈ毎（ＬＤｉ，ｉ＝１，２，３，…，４０で記載）に、補正値設定部２０６ａ１〜２０６ａ４０，閾値電流生成部２０６ｂ１〜２０６ｂ４０，及び電流加算部２０６ｃ１〜２０６ｃ４０を備えている。
共通供給電流部２０６ｄは、入力された共通供給電流設定データＳＷに従って、共通供給電流値Ｉｓｗを生成する。
図４に示したドライバ２０６は、制御手段の機能を果たし、図１０に示すように、共通供給電流部２０６ｄ、共通供給電流補正部２０６ｅを備えている。
なお、図１０に示す例では１ｃｈから４０ｃｈまで各符号に添え字を付けて区別している。
また、ドライバ２０６は、レーザ光を発光するＶＣＳＥＬ２０８の各ｃｈ毎（ＬＤｉ，ｉ＝１，２，３，…，４０で記載）に、補正値設定部２０６ａ１〜２０６ａ４０，閾値電流生成部２０６ｂ１〜２０６ｂ４０，及び電流加算部２０６ｃ１〜２０６ｃ４０を備えている。
共通供給電流部２０６ｄは、入力された共通供給電流設定データＳＷに従って、共通供給電流値Ｉｓｗを生成する。
共通供給電流補正部２０６ｅは、共通供給電流値Ｉｓｗと共通供給電流補正データＳＨＤにしたがって、共通供給電流値Ｉｓｗを補正した電流値（ＳＨＤ＊Ｉｓｗ）を出力する。
補正値設定部２０６ａ１〜２０６ａ４０は、供給される補正した電流値（ＳＨＤ＊Ｉｓｗ）をビーム別電流補正値ＤＥＶ（ｉ）により補正した電流値（ＳＨＤ＊ＤＥＶ（ｉ）＊Ｉｓｗ）を出力する。
補正値設定部２０６ａ１〜２０６ａ４０は、補正した電流値（ＳＨＤ＊Ｉｓｗ）に対して、電流値を６８％〜１３２％の範囲内で補正可能とする。
つまり、補正した電流値（ＳＨＤ＊Ｉｓｗ）を、ビーム別電流補正値ＤＥＶｉの平均値が１００％となるように制御することにより、ビーム別電流補正値ＤＥＶ（ｉ）が補正範囲外になることを抑止することができる。
補正値設定部２０６ａ１〜２０６ａ４０は、供給される補正した電流値（ＳＨＤ＊Ｉｓｗ）をビーム別電流補正値ＤＥＶ（ｉ）により補正した電流値（ＳＨＤ＊ＤＥＶ（ｉ）＊Ｉｓｗ）を出力する。
補正値設定部２０６ａ１〜２０６ａ４０は、補正した電流値（ＳＨＤ＊Ｉｓｗ）に対して、電流値を６８％〜１３２％の範囲内で補正可能とする。
つまり、補正した電流値（ＳＨＤ＊Ｉｓｗ）を、ビーム別電流補正値ＤＥＶｉの平均値が１００％となるように制御することにより、ビーム別電流補正値ＤＥＶ（ｉ）が補正範囲外になることを抑止することができる。
閾値電流生成部２０６ｂ１〜２０６ｂ４０はＶＣＳＥＬ２０８の各チャネル毎にＴＨ（ｉ）にしたがって、ビーム別閾値電流値Ｉｔｈ（ｉ）を生成する。
電流加算部２０６ｃ１〜２０６ｃ４０は、各チャネル毎に補正された電流に対して、閾値電流生成部２０６ｂ１〜２０６ｂ４０で生成された各チャネルに対応したビーム別閾値電流値Ｉｔｈ（ｉ）を加算して、ＶＣＳＥＬ２０８の各チャネルを駆動する電流を出力し、ＶＣＳＥＬ２０８の各チャネルに対して供給する。
この実施例では、ドライバ２０６が上述した構成を備えることで、各チャネルの半導体素子ＬＤｉ（ｉは１〜４０の整数）に対して、ＳＨＤ＊ＤＥＶ（ｉ）＊Ｉｓｗ＋Ｉｔｈ（ｉ）の駆動電流が供給できる。
電流加算部２０６ｃ１〜２０６ｃ４０は、各チャネル毎に補正された電流に対して、閾値電流生成部２０６ｂ１〜２０６ｂ４０で生成された各チャネルに対応したビーム別閾値電流値Ｉｔｈ（ｉ）を加算して、ＶＣＳＥＬ２０８の各チャネルを駆動する電流を出力し、ＶＣＳＥＬ２０８の各チャネルに対して供給する。
この実施例では、ドライバ２０６が上述した構成を備えることで、各チャネルの半導体素子ＬＤｉ（ｉは１〜４０の整数）に対して、ＳＨＤ＊ＤＥＶ（ｉ）＊Ｉｓｗ＋Ｉｔｈ（ｉ）の駆動電流が供給できる。
図１１は、図７に示すＡＰＣモード制御部７０８の入出力信号を説明した図である。
ＡＰＣモード制御部７０８は、入力信号としてリセット信号（ｒｅｓｅｔ＿ｎ）、ＡＰＣイネーブル信号（ａｐｃ＿ｅｎａｂｌｅ）、ｗｒｉｔｅ＿ｒｅａｄｙ信号、及びａｐｃ＿ｆｇａｔｅ信号が入力され、出力信号としてｂｄ＿ｅｎ及びＡＰＣ＿ＭＯＤＥを出力する。
また、ＡＰＣモード制御部７０８は入力される信号に基づいて、ＡＰＣモードの制御を行う。
リセット信号（ｒｅｓｅｔ＿ｎ）は、ＡＰＣモード制御部７０８を初期化する信号として、ＣＰＵ４００から入力される信号である。
ＡＰＣイネーブル信号（ａｐｃ＿ｅｎａｂｌｅ）は、ＡＰＣが実行可能か否かを示す信号として、ＣＰＵ４００から入力される信号である。
ＡＰＣモード制御部７０８は、入力信号としてリセット信号（ｒｅｓｅｔ＿ｎ）、ＡＰＣイネーブル信号（ａｐｃ＿ｅｎａｂｌｅ）、ｗｒｉｔｅ＿ｒｅａｄｙ信号、及びａｐｃ＿ｆｇａｔｅ信号が入力され、出力信号としてｂｄ＿ｅｎ及びＡＰＣ＿ＭＯＤＥを出力する。
また、ＡＰＣモード制御部７０８は入力される信号に基づいて、ＡＰＣモードの制御を行う。
リセット信号（ｒｅｓｅｔ＿ｎ）は、ＡＰＣモード制御部７０８を初期化する信号として、ＣＰＵ４００から入力される信号である。
ＡＰＣイネーブル信号（ａｐｃ＿ｅｎａｂｌｅ）は、ＡＰＣが実行可能か否かを示す信号として、ＣＰＵ４００から入力される信号である。
ｗｒｉｔｅ＿ｒｅａｄｙ信号は、書き込み準備が完了した（主走査の同期処理が終了した）か否かを示す信号として、ＧＡＶＤ２００から入力される。
ａｐｃ＿ｆｇａｔｅ信号は、ＣＰＵ４００から紙間タイミングであるか否かを示す信号として入力される。
ａｐｃ＿ｆｇａｔｅ信号は、紙間タイミングの場合にロー（Ｌｏｗ）レベルで入力され、そうでない場合にハイ（Ｈｉｇｈ）レベルとして入力される。
ａｐｃ＿ｆｇａｔｅ信号は、ＣＰＵ４００から紙間タイミングであるか否かを示す信号として入力される。
ａｐｃ＿ｆｇａｔｅ信号は、紙間タイミングの場合にロー（Ｌｏｗ）レベルで入力され、そうでない場合にハイ（Ｈｉｇｈ）レベルとして入力される。
図１２は、図７及び図１１に示すＡＰＣモード制御部７０８のモードの遷移を示した図である。
ＡＰＣモード制御部７０８は、どのモードであっても、入力されたリセット信号（ｒｅｓｅｔ＿ｎ）がローレベルである場合に、ｉｎｉｔモードに移行する。
また、ＡＰＣモード制御部７０８は、ａｐｃ＿ｅｎａｂｌｅ信号がローレベルとなった場合にもｉｎｉｔモードに移行する。
そして、ＡＰＣモード制御部７０８のＡＰＣモードがｉｎｉｔモードのときに、入力されるＡＰＣイネーブル信号（ａｐｃ＿ｅｎａｂｌｅ）がハイレベルになると、ＡＰＣモードはｍｏｄｅ０モードに移行する。
ＡＰＣモード制御部７０８は、どのモードであっても、入力されたリセット信号（ｒｅｓｅｔ＿ｎ）がローレベルである場合に、ｉｎｉｔモードに移行する。
また、ＡＰＣモード制御部７０８は、ａｐｃ＿ｅｎａｂｌｅ信号がローレベルとなった場合にもｉｎｉｔモードに移行する。
そして、ＡＰＣモード制御部７０８のＡＰＣモードがｉｎｉｔモードのときに、入力されるＡＰＣイネーブル信号（ａｐｃ＿ｅｎａｂｌｅ）がハイレベルになると、ＡＰＣモードはｍｏｄｅ０モードに移行する。
次に、ＡＰＣモード制御部７０８のＡＰＣモードがｍｏｄｅ０モードに移行した後、指定回数のＡＰＣ制御処理が完了した後にｈｏｌｄモードに移行する。
このＡＰＣ制御処理の指定回数は、マイクロコントローラ４０１により予め駆動電流演算部２０４内のレジスタメモリ４２１に設定される。
そして、ＡＰＣモード制御部７０８のＡＰＣモードがｈｏｌｄモードに移行した場合に、ＡＰＣモード制御部７０８は、出力信号（ｂｄ＿ｅｎ）をハイレベルとしてＧＡＶＤ２００に通知する。
ＧＡＶＤ２００でＢＤ同期処理が終了した後、ＧＡＶＤ２００は、ｗｒｉｔｅ＿ｒｅａｄｙ信号をハイレベルで、ＡＰＣモード制御部７０８に入力する。
そして、ＡＰＣモード制御部７０８は、紙間ＡＰＣを行うモードとする。
このＡＰＣ制御処理の指定回数は、マイクロコントローラ４０１により予め駆動電流演算部２０４内のレジスタメモリ４２１に設定される。
そして、ＡＰＣモード制御部７０８のＡＰＣモードがｈｏｌｄモードに移行した場合に、ＡＰＣモード制御部７０８は、出力信号（ｂｄ＿ｅｎ）をハイレベルとしてＧＡＶＤ２００に通知する。
ＧＡＶＤ２００でＢＤ同期処理が終了した後、ＧＡＶＤ２００は、ｗｒｉｔｅ＿ｒｅａｄｙ信号をハイレベルで、ＡＰＣモード制御部７０８に入力する。
そして、ＡＰＣモード制御部７０８は、紙間ＡＰＣを行うモードとする。
その後、ＡＰＣモード制御部７０８のＡＰＣモードがｍｏｄｅ１モードの時、ａｐｃ＿ｆｇａｔｅ信号がハイレベルとして入力されるとｍｏｄｅ２モードに移行する。
ｍｏｄｅ２モードは、ラインＡＰＣを行うモードとする。
そして、ＡＰＣモードがｍｏｄｅ２モードの時、ａｐｃ＿ｆｇａｔｅ信号がローレベルとして入力されると、再びｍｏｄｅ１モードに移行する。
このように、ＡＰＣモード制御部７０８は、ａｐｃ＿ｆｇａｔｅ信号のハイレベルとローレベルとの切り替えに応じてｍｏｄｅ１モード及びｍｏｄｅ２モードが切り替わる。
そして、ＡＰＣモード制御部７０８は、上述したＡＰＣモードをＡＰＣ＿ＭＯＤＥ信号として、図７のタイミング生成部７０９，図４のＳＷ演算部４２３，ＴＨ演算部４２４，ＤＥＶ演算部４３２にそれぞれ出力する。
ｍｏｄｅ２モードは、ラインＡＰＣを行うモードとする。
そして、ＡＰＣモードがｍｏｄｅ２モードの時、ａｐｃ＿ｆｇａｔｅ信号がローレベルとして入力されると、再びｍｏｄｅ１モードに移行する。
このように、ＡＰＣモード制御部７０８は、ａｐｃ＿ｆｇａｔｅ信号のハイレベルとローレベルとの切り替えに応じてｍｏｄｅ１モード及びｍｏｄｅ２モードが切り替わる。
そして、ＡＰＣモード制御部７０８は、上述したＡＰＣモードをＡＰＣ＿ＭＯＤＥ信号として、図７のタイミング生成部７０９，図４のＳＷ演算部４２３，ＴＨ演算部４２４，ＤＥＶ演算部４３２にそれぞれ出力する。
図１３は、ＡＰＣ＿ＭＯＤＥ信号がｍｏｄｅ０モードの場合に、タイミング生成部７０９，イネーブル信号生成部７０７，イネーブル信号生成部１７０７，イネーブル信号生成部８０６，シェーディングデータ切替信号生成部１７１３により生成される信号のタイミングチャートを示した図である。
図１３のＡＰＣ＿ＣＨ信号は、ｃｈ１〜ｃｈ４０の各チャネルの処理を行うためのタイミングを生成する信号である。
図中のハッチングをつけた矩形部分はＴＨ制御を行うタイミングであり、この部分ではＴＨのチャネルを示している。
タイミング生成部７０９は、ｃｈ１〜ｃｈ４０までを１周期として図４のマイクロコントローラ４０１により指定された回数の周期分のＡＰＣ＿ＣＨ信号の生成を行う。
図１３のＡＰＣ＿ＣＨ信号は、ｃｈ１〜ｃｈ４０の各チャネルの処理を行うためのタイミングを生成する信号である。
図中のハッチングをつけた矩形部分はＴＨ制御を行うタイミングであり、この部分ではＴＨのチャネルを示している。
タイミング生成部７０９は、ｃｈ１〜ｃｈ４０までを１周期として図４のマイクロコントローラ４０１により指定された回数の周期分のＡＰＣ＿ＣＨ信号の生成を行う。
これにより、指定された周期分の各チャネルのＡＰＣ制御が行われる。
そして、タイミング生成部７０９は、生成するＡＰＣ＿ＣＨ信号に応じて、ＶＣＳＥＬ２０８の各チャネルの点灯タイミング信号（ＬＤＯＮ）を生成し、ＧＡＶＤ２００に出力する。
それと共に、タイミング生成部７０９は、生成するＡＰＣ＿ＣＨ信号に応じて、サンプリングタイミング信号（ＡＤ＿ＳＭＰ）を生成し、Ａ／Ｄ変換部２０２に出力する。
その後、タイミング生成部７０９は、出力された信号によって行われた処理の結果にしたがって、駆動電流演算部２０４がレジスタを更新するタイミング信号（ＣＴＬ＿ＥＮ）を生成し、イネーブル信号生成部７０７およびイネーブル信号８０６に出力する。
そして、タイミング生成部７０９は、生成するＡＰＣ＿ＣＨ信号に応じて、ＶＣＳＥＬ２０８の各チャネルの点灯タイミング信号（ＬＤＯＮ）を生成し、ＧＡＶＤ２００に出力する。
それと共に、タイミング生成部７０９は、生成するＡＰＣ＿ＣＨ信号に応じて、サンプリングタイミング信号（ＡＤ＿ＳＭＰ）を生成し、Ａ／Ｄ変換部２０２に出力する。
その後、タイミング生成部７０９は、出力された信号によって行われた処理の結果にしたがって、駆動電流演算部２０４がレジスタを更新するタイミング信号（ＣＴＬ＿ＥＮ）を生成し、イネーブル信号生成部７０７およびイネーブル信号８０６に出力する。
そして、イネーブル信号生成部７０７は、入力されるＡＰＣモード制御信号（ＡＰＣ＿ＭＯＤＥ），レジスタ更新タイミング（ＣＴＬ＿ＥＮ）及びチャネル指定信号（ＡＰＣ＿ＣＨ）、およびＡＰＣ制御対象信号（ＡＰＣ＿ＴＧＴ）にしたがって指定されたチャネルのレジスタ（ｃｈ１ＤＥＶレジスタ〜ｃｈ４０ＤＥＶレジスタ）の更新を指示するライトイネーブル信号（ＲＥＧ＿ＤＥＶ＿ｃｈ１＿ｅｎ〜ＲＥＧ＿ＤＥＶ＿ｃｈ４０＿ｅｎ）を生成することによりｃｈ１ＤＥＶレジスタ７０５＿１〜ｃｈ４０ＤＥＶレジスタ７０５＿４０の更新が行われる。
同様に、イネーブル信号生成部１７０７は、入力されるＡＰＣモード制御信号（ＡＰＣ＿ＭＯＤＥ），レジスタ更新タイミング信号（ＣＴＬ＿ＥＮ），チャネル指定信号（ＡＰＣ＿ＣＨ）、及びＡＰＣ制御対象信号（ＡＰＣ＿ＴＧＴ）にしたがって指定されたチャネルのレジスタ（ｃｈ１ＴＨレジスタ〜ｃｈ４０ＴＨレジスタ）の更新を指示するライトイネーブル信号（ＲＥＧ＿ＴＨ＿ｃｈ１＿ｅｎ〜ＲＥＧ＿ＴＨ＿ｃｈ４０＿ｅｎ）を生成することによりｃｈ１ＴＨレジスタ１７０５＿１〜ｃｈ４０ＴＨレジスタ１７０５＿４０の更新が行われる。
イネーブル信号生成部８０６は、入力されるＡＰＣモード（ＡＰＣ＿ＭＯＤＥ）、レジスタ更新タイミング（ＣＴＬ＿ＥＮ）及びチャネル指定信号（ＡＰＣ＿ＣＨ）にしたがって、ＳＷレジスタ８０５の更新を指示するライトイネーブル信号（ＲＥＧ＿ｓｗ＿ｅｎ）を生成する。
具体的には、ＡＰＣ＿ＭＯＤＥ＝ｍｏｄｅ０モードの場合においては、ＡＰＣ＿ＣＨ＝ｃｈ４０の間にレジスタ更新タイミング信号（ＣＴＬ＿ＥＮ）がハイレベルとなったときにライトイネーブル信号（ＲＥＧ＿ｓｗ＿ｅｎ）が有効となるように生成される。
これにより、ｃｈ１〜ｃｈ４０までの全てのチャネルのＤＥＶレジスタが更新された後に、共通供給電流値Ｉｓｗを更新する制御が行われることになる。
シェーディングデータ切替信号生成部１７１３は、ＡＰＣ制御対象信号（ＡＰＣ＿ＴＧＴ）が、ＡＰＣ制御でＴＨ制御を行う期間を示す場合で、ハイレベルを出力する。
具体的には、ＡＰＣ＿ＭＯＤＥ＝ｍｏｄｅ０モードの場合においては、ＡＰＣ＿ＣＨ＝ｃｈ４０の間にレジスタ更新タイミング信号（ＣＴＬ＿ＥＮ）がハイレベルとなったときにライトイネーブル信号（ＲＥＧ＿ｓｗ＿ｅｎ）が有効となるように生成される。
これにより、ｃｈ１〜ｃｈ４０までの全てのチャネルのＤＥＶレジスタが更新された後に、共通供給電流値Ｉｓｗを更新する制御が行われることになる。
シェーディングデータ切替信号生成部１７１３は、ＡＰＣ制御対象信号（ＡＰＣ＿ＴＧＴ）が、ＡＰＣ制御でＴＨ制御を行う期間を示す場合で、ハイレベルを出力する。
図１４は、ＡＰＣ＿ＭＯＤＥ信号がｍｏｄｅ１モード又はｍｏｄｅ２モードの場合に、タイミング生成部７０９，イネーブル信号生成部７０７，イネーブル信号生成部１７０７，及びイネーブル信号生成部８０６により生成される信号のタイミングチャートを示した図である。
図１４に示す例では、ＶＣＳＥＬ２０８による主走査の開始時に出力されるラインクリア信号（ＬＣＬＲ）の直前に画像領域以外で、ＶＣＳＥＬ２０８を点灯させて、光量の補正制御を行っている。
また、主走査による１スキャンあたりに、２チャンネル分のＡＰＣ制御を行うタイミング信号を示している。
つまり、１スキャンあたりに、チャネル指定信号（ＡＰＣ＿ＣＨ）で２チャンネル分の信号を生成する。
図１４に示す例では、ＶＣＳＥＬ２０８による主走査の開始時に出力されるラインクリア信号（ＬＣＬＲ）の直前に画像領域以外で、ＶＣＳＥＬ２０８を点灯させて、光量の補正制御を行っている。
また、主走査による１スキャンあたりに、２チャンネル分のＡＰＣ制御を行うタイミング信号を示している。
つまり、１スキャンあたりに、チャネル指定信号（ＡＰＣ＿ＣＨ）で２チャンネル分の信号を生成する。
そして、チャネル指定信号（ＡＰＣ＿ＣＨ）が発行された後からイネーブル信号の生成までの手順については、図１３に示すｍｏｄｅ０モードにおける手順と同様として説明を省略する。
なお、タイミングに余裕がある場合には１スキャンあたりで制御するＡＰＣチャンネル数を増加させても良い。
また、ＳＷが格納されたＳＷレジスタ８０５の更新は、ＶＣＳＥＬの全てのチャンネルのレーザ光の光量に影響する。
このため、ＳＷの変更を作像中に行うと、画像濃度が急激に変化する。
そこで、ラインＡＰＣを行うｍｏｄｅ２モードの場合には、Ｉｓｗの制御を行わないように、イネーブル信号生成部８０６は、更新するための信号を生成しないようにもできる。
なお、タイミングに余裕がある場合には１スキャンあたりで制御するＡＰＣチャンネル数を増加させても良い。
また、ＳＷが格納されたＳＷレジスタ８０５の更新は、ＶＣＳＥＬの全てのチャンネルのレーザ光の光量に影響する。
このため、ＳＷの変更を作像中に行うと、画像濃度が急激に変化する。
そこで、ラインＡＰＣを行うｍｏｄｅ２モードの場合には、Ｉｓｗの制御を行わないように、イネーブル信号生成部８０６は、更新するための信号を生成しないようにもできる。
この設定に関しては、後ほど説明する。
同様にして、ＴＨの値の変更は、ＤＥＶ制御に対しては外乱となって現れるため、画像濃度が急激に変化する可能性がある。
そのため、ＴＨの制御もｍｏｄｅ２モードの場合には行わないように、イネーブル信号生成部１７０７は、更新するための信号を生成しないようにもできる。
この設定に関しても、後ほど説明する。
上記設定では、イネーブル信号生成部８０６は、レジスタ更新タイミング信号（ＣＴＬ＿ＥＮ），ＡＰＣモード信号（ＡＰＣ＿ＭＯＤＥ），ＡＰＣ制御対象信号（ＡＰＣ＿ＴＧＴ）及びチャネル指定信号（ＡＰＣ＿ＣＨ）が入力される。
同様にして、ＴＨの値の変更は、ＤＥＶ制御に対しては外乱となって現れるため、画像濃度が急激に変化する可能性がある。
そのため、ＴＨの制御もｍｏｄｅ２モードの場合には行わないように、イネーブル信号生成部１７０７は、更新するための信号を生成しないようにもできる。
この設定に関しても、後ほど説明する。
上記設定では、イネーブル信号生成部８０６は、レジスタ更新タイミング信号（ＣＴＬ＿ＥＮ），ＡＰＣモード信号（ＡＰＣ＿ＭＯＤＥ），ＡＰＣ制御対象信号（ＡＰＣ＿ＴＧＴ）及びチャネル指定信号（ＡＰＣ＿ＣＨ）が入力される。
そして、ＡＰＣモード信号（ＡＰＣ＿ＭＯＤＥ）がｍｏｄｅ１モード、ＡＰＣ制御対象信号（ＡＰＣ＿ＴＧＴ）がローレベル、チャネル指定信号（ＡＰＣ＿ＣＨ）がｃｈ４０の場合に、レジスタ更新タイミング信号（ＣＴＬ＿ＥＮ）がハイレベルであれば、イネーブル信号をハイレベルで出力する。
そして、イネーブル信号生成部８０６は、ＡＰＣモード信号（ＡＰＣ＿ＭＯＤＥ）がｍｏｄｅ２モードであれば、イネーブル信号を常にローレベルとして出力する。
同様にして、イネーブル信号生成部１７０７は、レジスタ更新タイミング信号（ＣＴＬ＿ＥＮ），ＡＰＣモード信号（ＡＰＣ＿ＭＯＤＥ），ＡＰＣ制御対象信号（ＡＰＣ＿ＴＧＴ）及びチャネル指定信号（ＡＰＣ＿ＣＨ）が入力される。
そして、イネーブル信号生成部８０６は、ＡＰＣモード信号（ＡＰＣ＿ＭＯＤＥ）がｍｏｄｅ２モードであれば、イネーブル信号を常にローレベルとして出力する。
同様にして、イネーブル信号生成部１７０７は、レジスタ更新タイミング信号（ＣＴＬ＿ＥＮ），ＡＰＣモード信号（ＡＰＣ＿ＭＯＤＥ），ＡＰＣ制御対象信号（ＡＰＣ＿ＴＧＴ）及びチャネル指定信号（ＡＰＣ＿ＣＨ）が入力される。
そして、ＡＰＣモード信号（ＡＰＣ＿ＭＯＤＥ）がｍｏｄｅ１モード、ＡＰＣ制御対象信号（ＡＰＣ＿ＴＧＴ）がハイレベル、レジスタ更新タイミング信号（ＣＴＬ＿ＥＮ）がハイレベルであれば、チャネル指定信号（ＡＰＣ＿ＣＨ）が指示するチャネルのイネーブル信号をハイレベルで出力する。
そして、イネーブル信号生成部１７０７は、ＡＰＣモード信号（ＡＰＣ＿ＭＯＤＥ）がｍｏｄｅ２モードであれば、イネーブル信号を常にローレベルとして出力する。
そして、イネーブル信号生成部１７０７は、ＡＰＣモード信号（ＡＰＣ＿ＭＯＤＥ）がｍｏｄｅ２モードであれば、イネーブル信号を常にローレベルとして出力する。
図１５乃至図１７は、ＳＷ，ＤＥＶ，及びＴＨの各イネーブル信号生成部７０７と８０６と１７０７を、ＡＰＣ＿ＭＯＤＥ信号にしたがって、各モードでＳＷ，ＤＥＶ，及びＴＨのイネーブル信号を生成するか、しないかを設定する説明図である。
制御対象設定部１５０１は、各モードでＳＷ，ＤＥＶ，及びＴＨを制御対象とするか（イネーブル信号を生成するか）、制御対象としないか（イネーブル信号を生成しないか）の情報を持っており、各イネーブル信号生成部７０７と８０６と１７０７は、ＡＰＣ＿ＭＯＤＥ信号で現在のモードを確認した後、制御対象設定部１５０１を確認し、現在のモードで制御対象になっている場合は、更新のための信号を生成し、制御対象でない場合は、信号を生成しないようにする。
制御対象設定部１５０１の各モードの制御対象設定は、ＣＰＵ４００から設定、及び変更ができる。
制御対象設定部１５０１は、各モードでＳＷ，ＤＥＶ，及びＴＨを制御対象とするか（イネーブル信号を生成するか）、制御対象としないか（イネーブル信号を生成しないか）の情報を持っており、各イネーブル信号生成部７０７と８０６と１７０７は、ＡＰＣ＿ＭＯＤＥ信号で現在のモードを確認した後、制御対象設定部１５０１を確認し、現在のモードで制御対象になっている場合は、更新のための信号を生成し、制御対象でない場合は、信号を生成しないようにする。
制御対象設定部１５０１の各モードの制御対象設定は、ＣＰＵ４００から設定、及び変更ができる。
例えば、上記設定例のように、ｍｏｄｅ２モードではＳＷとＴＨは制御対象としない場合は、図１５に示すように、ＣＰＵ４００より、制御対象設定部１５０１のｍｏｄｅ２モードの欄を設定する。
また、制御対象設定部１５０１は、画像形成装置１００のスペックに合わせて制御対象を変更すると良い。
例えば、印刷画像の濃度ムラを極限まで抑える必要がある画質重視の機種の場合は、画像形成中のｍｏｄｅ２モードの制御対象を、図１６に示すように、全て制御対象としないように設定することで、画像形成中はＡＰＣがまったく行われないようになるので、ＶＣＳＥＬは固定電流で点灯されることになり、光量も一定となり、印刷画像の濃度ムラは発生しないようになる。
また、制御対象設定部１５０１は、画像形成装置１００のスペックに合わせて制御対象を変更すると良い。
例えば、印刷画像の濃度ムラを極限まで抑える必要がある画質重視の機種の場合は、画像形成中のｍｏｄｅ２モードの制御対象を、図１６に示すように、全て制御対象としないように設定することで、画像形成中はＡＰＣがまったく行われないようになるので、ＶＣＳＥＬは固定電流で点灯されることになり、光量も一定となり、印刷画像の濃度ムラは発生しないようになる。
また、印刷スピードを重視する機種では、紙間時間が短くなるので、紙間中でＳＷ，ＤＥＶ，及びＴＨの全てのＡＰＣを行っていては、ＡＰＣ時間が足らず光量がばらついてしまう可能性がある。
そこで、紙間中のｍｏｄｅ１モードの制御対象を、図１７に示すように、全て制御対象としないように設定することで、紙間中はＤＥＶとＴＨのみＡＰＣを行うようになり、短い紙間の時間でも十分光量を安定させることができるようになる。
そこで、紙間中のｍｏｄｅ１モードの制御対象を、図１７に示すように、全て制御対象としないように設定することで、紙間中はＤＥＶとＴＨのみＡＰＣを行うようになり、短い紙間の時間でも十分光量を安定させることができるようになる。
図１８は、タイミング生成部７０９を、ＡＰＣ＿ＭＯＤＥ信号にしたがって、各モードでＬＤＯＮ信号をＯＮするか、しないかを設定する説明に供するブロック図である。
タイミング生成部７０９は、ＡＰＣ＿ＭＯＤＥ信号で現在のモードを確認した後、制御対象設定部１５０１を確認し、現在のモードで制御対象になっている場合は、各タイミングでＬＤＯＮ信号をＯＮし、ＶＣＳＥＬを点灯させ、制御対象でない場合は、ＬＤＯＮ信号をＯＦＦのままとし、ＶＣＳＥＬを点灯させないようにする。
例えば、図１５に示した制御対象設定部１５０１のｍｏｄｅ２モードの制御対象はＤＥＶのみであるので、ＴＨを制御するための点灯、図１４に示したタイミングチャートでは、ＴＨ制御を行うタイミングである斜線を施した部分での点灯は行わないようにする。
また、図１６に示した制御対象設定部１５０１のｍｏｄｅ２モードの制御対象は無しであるので、全てのタイミングでＬＤＯＮ信号はオフのままとし、ＡＰＣ制御のためのＶＣＳＥＬの点灯は行わないようになる。
タイミング生成部７０９は、ＡＰＣ＿ＭＯＤＥ信号で現在のモードを確認した後、制御対象設定部１５０１を確認し、現在のモードで制御対象になっている場合は、各タイミングでＬＤＯＮ信号をＯＮし、ＶＣＳＥＬを点灯させ、制御対象でない場合は、ＬＤＯＮ信号をＯＦＦのままとし、ＶＣＳＥＬを点灯させないようにする。
例えば、図１５に示した制御対象設定部１５０１のｍｏｄｅ２モードの制御対象はＤＥＶのみであるので、ＴＨを制御するための点灯、図１４に示したタイミングチャートでは、ＴＨ制御を行うタイミングである斜線を施した部分での点灯は行わないようにする。
また、図１６に示した制御対象設定部１５０１のｍｏｄｅ２モードの制御対象は無しであるので、全てのタイミングでＬＤＯＮ信号はオフのままとし、ＡＰＣ制御のためのＶＣＳＥＬの点灯は行わないようになる。
図１９は、各制御対象ＳＷ，ＤＥＶ，及びＴＨの整定の判定と、整定後のＬＤＯＮ信号の制御を行うブロック図を示している。
図１９に示す制御対象はＤＥＶとしているが、ＳＷとＴＨについても同じ整定を判定するブロックを設けている。
ブロックを整定判定部１９０１は、整定を判定する整定判定手段の機能を果たし、その整定判定部１９０１には、図７の乗算器７１０の出力が接続されており、整定判定部１９０１は、ＤＥＶレジスタ７０５に次の制御値として、現在のレジスタ値にいくつ加算されるかを見ることができる。
また、ＣＰＵ４００と接続されており、ＣＰＵ４００から整定したと判定するための、整定判定回数と整定レジスタ範囲（ｂｉｔ単位）が設定される。
図１９に示す制御対象はＤＥＶとしているが、ＳＷとＴＨについても同じ整定を判定するブロックを設けている。
ブロックを整定判定部１９０１は、整定を判定する整定判定手段の機能を果たし、その整定判定部１９０１には、図７の乗算器７１０の出力が接続されており、整定判定部１９０１は、ＤＥＶレジスタ７０５に次の制御値として、現在のレジスタ値にいくつ加算されるかを見ることができる。
また、ＣＰＵ４００と接続されており、ＣＰＵ４００から整定したと判定するための、整定判定回数と整定レジスタ範囲（ｂｉｔ単位）が設定される。
図１９に示した例では、整定判定回数を１０回、整定レジスタ範囲を±３ｂｉｔにしている。
整定判定部１９０１による整定判定方法は、乗算器７１０の出力、整定判定回数、及び整定レジスタ範囲より行う。
次に、整定判定部１９０１による整定判定処理を説明する。
図２０は、整定判定部１９０１による整定判定処理を示すフローチャート図である。
整定判定部１９０１は、まず、ステップ（図中「Ｓ」で示す）１で、連続整定回数を“０”にリセットし、ステップ２で、ＡＰＣ後、ＤＥＶレジスタ７０５に、次の制御値として、現在のレジスタ値にいくつ加算されるか、その加算値を確認する。
ステップ３で、その加算値が整定レジスタ範囲内か否かを判定する。
整定判定部１９０１による整定判定方法は、乗算器７１０の出力、整定判定回数、及び整定レジスタ範囲より行う。
次に、整定判定部１９０１による整定判定処理を説明する。
図２０は、整定判定部１９０１による整定判定処理を示すフローチャート図である。
整定判定部１９０１は、まず、ステップ（図中「Ｓ」で示す）１で、連続整定回数を“０”にリセットし、ステップ２で、ＡＰＣ後、ＤＥＶレジスタ７０５に、次の制御値として、現在のレジスタ値にいくつ加算されるか、その加算値を確認する。
ステップ３で、その加算値が整定レジスタ範囲内か否かを判定する。
その確認の方法は、例えば、整定レジスタ範囲が±３ｂｉｔであり、乗算器７１０の出力が２ｂｉｔであった場合は、整定レジスタ範囲内であり整定と判定し、乗算器７１０の出力が−４ｂｉｔだった場合は、整定レジスタ範囲外であり整定ではないと判定する。
ステップ３の判定で、整定レジスタ範囲内だった場合は、ステップ４で連続整定回数に“１”を加算してステップ５へ進み、整定レジスタ範囲外だった場合は、ステップ１に戻り連続整定回数を“０”にリセットする。
ステップ５では、連続整定回数が、ＣＰＵ４００より設定した整定判定回数（この実施例では１０回）に達したか否かを判断する。
ステップ５で連続整定回数が整定判定回数に達してなかった場合、ステップ２に戻り、引き続きＤＥＶレジスタの加算値の確認を行う。
ステップ３の判定で、整定レジスタ範囲内だった場合は、ステップ４で連続整定回数に“１”を加算してステップ５へ進み、整定レジスタ範囲外だった場合は、ステップ１に戻り連続整定回数を“０”にリセットする。
ステップ５では、連続整定回数が、ＣＰＵ４００より設定した整定判定回数（この実施例では１０回）に達したか否かを判断する。
ステップ５で連続整定回数が整定判定回数に達してなかった場合、ステップ２に戻り、引き続きＤＥＶレジスタの加算値の確認を行う。
一方、ステップ５で連続整定回数が整定判定回数に達した場合、ＤＥＶレジスタが整定したと判定し、ステップ６で、整定判定部１９０１はタイミング生成部７０９に整定したことを知らせ、タイミング生成部７０９は、ＤＥＶを補正するためのＡＰＣ点灯をしないようにＬＤＯＮ信号をオフ（ＯＦＦ）する。
さらに、ステップ７で、整定判定部１９０１は、イネーブル信号生成部７０７にも整定したことを知らせる信号を送り、イネーブル信号生成部７０７は、イネーブル信号の生成を中止し、レジスタ値を固定し、この処理を終了する。
ＤＥＶレジスタは４０ｃｈ分あるが、整定判定部１９０１は各ｃｈ個別に整定回数を判定しており、整定と判定したｃｈから順次ＤＥＶ補正のためのＡＰＣ点灯を中止していく。
さらに、ステップ７で、整定判定部１９０１は、イネーブル信号生成部７０７にも整定したことを知らせる信号を送り、イネーブル信号生成部７０７は、イネーブル信号の生成を中止し、レジスタ値を固定し、この処理を終了する。
ＤＥＶレジスタは４０ｃｈ分あるが、整定判定部１９０１は各ｃｈ個別に整定回数を判定しており、整定と判定したｃｈから順次ＤＥＶ補正のためのＡＰＣ点灯を中止していく。
ＳＷとＴＨについても、各乗算器８０７と１７１０をそれぞれ監視する整定判定部が用意されており、整定の判定とＡＰＣ点灯の中止が行われている。
ただし、ＳＷに関しては、ＳＷは４０ｃｈのＤＥＶの値より算出されるので、ＳＷが整定したらＳＷのレジスタ値を固定し、ＤＥＶレジスタが整定していないｃｈについては、ＤＥＶ補正のためのＡＰＣ点灯を続ける。
ただし、ＳＷに関しては、ＳＷは４０ｃｈのＤＥＶの値より算出されるので、ＳＷが整定したらＳＷのレジスタ値を固定し、ＤＥＶレジスタが整定していないｃｈについては、ＤＥＶ補正のためのＡＰＣ点灯を続ける。
この実施例では、ＡＰＣで制御するＶＣＳＥＬ駆動電流の整定を判定し、整定後の不必要なＡＰＣのための点灯は行わないようにしているので、ＶＣＳＥＬの点灯回数を必要最低限に抑えることが可能となり、ＶＣＳＥＬの劣化を最小限に抑えることが可能となる。
この発明による画像形成装置は、複写機，複合機において適用することができる。
１００：画像形成装置 １０２：光学装置 １０２ｃ：ポリゴンミラー １０２ｂ：ｆθレンズ １０２ａ：反射ミラー １０２ｄ：ＷＴＬレンズ １０２ｅ：反射ミラー １０２ｆ：反射ミラー １０４ａ，１０６ａ，１０８ａ，１１０ａ：感光体ドラム １０４ｂ，１０６ｂ，１０８ｂ，１１０ｂ：帯電器（帯電装置） １０４ｃ，１０６ｃ，１０８ｃ，１１０ｃ：現像器（現像装置） １１２：像形成部 １１４：中間転写ベルト １１４ａ，１１４ｂ，１１４ｃ：搬送ローラ １１６：クリーニング部 １１８：２次転写ベルト １１８ａ，１１８ｂ：搬送ローラ １２０：定着装置 １２２：転写部 １２４：受像材（記録媒体） １２６：搬送ローラ １２８：受像材収容部 １３０：定着部材 １３２：印刷物 ２００：ＶＣＳＥＬコントローラ（ＧＡＶＤ） ２０２：Ａ／Ｄ変換部 ２０４：駆動電流演算部（駆動電流制御部） ２０６：ドライバ ２０８：ＶＣＳＥＬ ２１０：カップリング光学素子 ２１４：全反射ミラー ２１６：第２集光レンズ ２１８：光電変換素子 ２１２：ハーフミラー ２２０：同期検知装置 ２０６ａ１〜２０６ａ４０：補正値設定部 ２０６ｂ１〜２０６ｂ４０：閾値電流生成部 ２０６ｃ１〜２０６ｃ４０：電流加算部 ２０６ｄ：共通電流供給部 ２０６ｅ：共通供給電流補正部 ４００：ＣＰＵ ４０１：マイクロコントローラ ４０２：ＡＰＣ制御部 ４０３：ＩＦ（インタフェース）制御部 ４１１：演算部 ４１２：メモリ ４２１：レジスタメモリ ４２２：ＤＥＶ演算部 ４２３：ＳＷ演算部 ４２４：ＴＨ演算部 ５０２：ｃｈ番号 ５０４：規定光量発光時のモニタ電圧（初期モニタ電圧）Ｖｐｄ ５０６：初期化電流Ｉｓｗ＿Ａ ７０１＿１：ｃｈ１目標値レジスタ ７０１＿４０：ｃｈ４０目標値レジスタ ７０２，７０６，１７０２，１７０６，１７１５：セレクタ ７０３，８０３，１７０３：減算器 ７０４，８０４．１７０４：加算器 ７０５＿１：ｃｈ１ＤＥＶレジスタ ７０５＿４０：ｃｈ４０ＤＥＶレジスタ ７０７：イネーブル信号生成部 ７０８：ＡＰＣモード制御部 ７０９：タイミング生成部 ７１０，８０７，１７１０，１７１１，１７１２：乗算器 ８０１：平均値演算部 ８０２：目標値レジスタ ８０５：ＳＷレジスタ ８０６：イネーブル信号生成部 １００１：光源ユニット １７０５＿４０：ｃｈ４０ＴＨレジスタ １５０１：制御対象設定部 １７０５＿１：ｃｈ１ＴＨレジスタ １７０５＿４０：ｃｈ４０ＴＨレジスタ １７０７：イネーブル信号生成部 １７１３：シェーディングデータ切替信号生成部 １７１４：シェーディングレジスタ（ＳＨＤレジスタ） ａ１〜ｃ４：光源 Ｌ：光ビーム（レーザビーム）
Claims (6)
- 複数のレーザ光を出力する光源と、
前記光源から出力された前記各レーザ光のそれぞれを、光量測定のための第１のレーザ光と、感光体を走査するための第２のレーザ光とに分離する分離手段と、
前記第１のレーザ光の測定された光量に応じた電圧を出力する光電変換手段と、
光電変換手段によって出力された前記各レーザ光のレーザ光毎の前記電圧が、前記各レーザ光毎の制御目標値になるように、前記各レーザ光毎に光量を制御するレーザ光別補正
値を算出する第１算出手段と、
前記第１算出手段で算出した値に基づいて、前記各レーザ光の光量を制御する制御手段と、
前記制御手段によって前記各レーザ光の光量を制御する時、前記第１算出手段が算出したレーザ光別補正値の変化量が所定範囲内であるか否か各レーザ光毎に判定する第１判定手段と、
前記第１判定手段が所定範囲内と判定した場合に、該判定に係るレーザ光別補正値を固定して、対応するレーザ光について前記レーザ光別補正値算出のための点灯を停止する第１停止手段とを備えたことを特徴とする画像形成装置。 - 請求項１に記載の画像形成装置であって、
前記各レーザ光毎の前記レーザ光別補正値に基づいて、前記各レーザ光に共通する駆動電流値を算出する第２算出手段を備え、
前記制御手段は、前記第１算出手段と前記第２算出手段でそれぞれ算出した値に基づいて、前記各レーザ光の光量を制御する手段であり、
前記制御手段によって前記各レーザ光の光量を制御する時、前記第２算出手段が算出した駆動電流値の変化量が所定範囲内であるか否か判定する第２判定手段と、
前記第２判定手段が所定範囲内と判定した場合に、前記駆動電流値を固定する固定手段とを備えたことを特徴とする画像形成装置。 - 請求項１又は２に記載の画像形成装置であって、
前記各レーザ光毎の前記レーザ光別補正値に基づいて、前記各レーザ光に共通する駆動電流値を算出する第２算出手段と、
前記第１算出手段及び前記第２算出手段でそれぞれ算出した駆動電流値のα（αは正の数）倍の駆動電流で駆動したときに、光電変換出力が前記第１算出手段のレーザ光毎の目標値の前記α倍になるように、閾値電流値を算出する第３算出手段とを備え、
前記制御手段は、前記第１算出手段と前記第２算出手段と前記第３算出手段でそれぞれ算出した値に基づいて、前記各レーザ光の光量を制御する手段であり、
前記制御手段によって前記各レーザ光の光量を制御する時、前記第３算出手段が算出した閾値電流値の変化量が所定範囲内であるか否か各レーザ光毎に判定する第３判定手段と、
前記第３の判定手段が所定範囲内と判定した場合に、該判定に係る閾値電流値を固定して、対応するレーザ光について前記閾値電流値算出のための点灯を停止する第２停止手段とを備えたことを特徴とする画像形成装置。 - 請求項１乃至３のいずれか一項に記載の画像形成装置であって、
前記第１判定手段は、前記第１算出手段が算出したレーザ光別補正値の変化量が所定回数続けて前記所定範囲内であるか否かを判定することを特徴とする画像形成装置。 - 前記画像形成装置の全体の制御を司る制御手段から、前記所定範囲を設定するようにしたことを特徴とする請求項１乃至４のいずれか一項に記載の画像形成装置。
- 前記画像形成装置の全体の制御を司る制御手段から、前記所定回数を設定するようにしたことを特徴とする請求項４記載の画像形成装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009241029A JP5568945B2 (ja) | 2009-10-20 | 2009-10-20 | 画像形成装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009241029A JP5568945B2 (ja) | 2009-10-20 | 2009-10-20 | 画像形成装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2011088277A JP2011088277A (ja) | 2011-05-06 |
| JP2011088277A5 JP2011088277A5 (ja) | 2011-07-14 |
| JP5568945B2 true JP5568945B2 (ja) | 2014-08-13 |
Family
ID=44107002
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009241029A Expired - Fee Related JP5568945B2 (ja) | 2009-10-20 | 2009-10-20 | 画像形成装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5568945B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6642053B2 (ja) | 2016-02-01 | 2020-02-05 | 株式会社リコー | 半導体レーザ駆動装置及び画像形成装置 |
| EP3264741A1 (en) * | 2016-06-30 | 2018-01-03 | Thomson Licensing | Plenoptic sub aperture view shuffling with improved resolution |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001293903A (ja) * | 2000-04-12 | 2001-10-23 | Ricoh Co Ltd | 画像形成装置 |
| JP2002347276A (ja) * | 2001-05-25 | 2002-12-04 | Canon Inc | 画像形成装置 |
| JP4649824B2 (ja) * | 2003-08-15 | 2011-03-16 | 富士ゼロックス株式会社 | 光量制御装置及び画像形成装置 |
| JP5282444B2 (ja) * | 2007-05-24 | 2013-09-04 | 株式会社リコー | 画像形成装置および画像形成方法 |
| JP5163116B2 (ja) * | 2007-12-28 | 2013-03-13 | 株式会社リコー | 半導体レーザ駆動装置及びその半導体レーザ駆動装置を備えた画像形成装置 |
| JP5006810B2 (ja) * | 2008-02-06 | 2012-08-22 | 株式会社リコー | 光走査装置及び画像形成装置 |
-
2009
- 2009-10-20 JP JP2009241029A patent/JP5568945B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2011088277A (ja) | 2011-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5439825B2 (ja) | 画像形成装置および画像形成方法 | |
| US7728862B2 (en) | Optical scanning apparatus | |
| US8599413B2 (en) | Image forming apparatus | |
| JP5428666B2 (ja) | 画像形成装置および画像形成方法 | |
| US20120045234A1 (en) | Image forming apparatus | |
| JP2011034002A (ja) | 画像形成装置、光量補正方法およびプログラム | |
| JP2012014164A (ja) | 画像形成装置 | |
| US9465312B2 (en) | Image forming apparatus and method for adjustment of light amount during weak light emission | |
| JP5333047B2 (ja) | 光書込装置および光書込方法 | |
| JP5282444B2 (ja) | 画像形成装置および画像形成方法 | |
| JP5439874B2 (ja) | 画像形成装置および画像形成方法 | |
| JP5747635B2 (ja) | 光学装置および光学装置の制御方法、ならびに、画像形成装置 | |
| JP2010241125A (ja) | 画像形成装置および画像形成方法 | |
| JP5568945B2 (ja) | 画像形成装置 | |
| JP5824850B2 (ja) | 光学装置および光学装置の制御方法 | |
| JP2011088277A5 (ja) | ||
| JP2008230231A (ja) | 光書込装置および画像形成装置 | |
| JP6504005B2 (ja) | 光走査装置、およびそれを備えた画像形成装置 | |
| JP5668331B2 (ja) | 画像形成装置、及び光量制御方法 | |
| JP2012151336A (ja) | 画像形成装置 | |
| JP5697310B2 (ja) | 画像形成装置 | |
| JP2015001566A (ja) | 露光装置及び画像形成装置 | |
| JP2013059906A (ja) | レーザ光出射装置、及び該レーザ光出射装置を備える画像形成装置 | |
| JP2009069663A (ja) | 画像形成装置および画像形成方法 | |
| JP2016132235A (ja) | 画像書込装置、画像書込方法及び画像形成装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110530 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120816 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130709 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130906 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140527 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140609 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 5568945 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| LAPS | Cancellation because of no payment of annual fees |