JP5544166B2 - 変形可能型集積回路装置 - Google Patents

変形可能型集積回路装置 Download PDF

Info

Publication number
JP5544166B2
JP5544166B2 JP2009524266A JP2009524266A JP5544166B2 JP 5544166 B2 JP5544166 B2 JP 5544166B2 JP 2009524266 A JP2009524266 A JP 2009524266A JP 2009524266 A JP2009524266 A JP 2009524266A JP 5544166 B2 JP5544166 B2 JP 5544166B2
Authority
JP
Japan
Prior art keywords
integrated circuit
circuit device
substrate
layer
temporary carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009524266A
Other languages
English (en)
Other versions
JP2010500772A (ja
Inventor
ロナルト デッケル
アントーン エム エイチ トムブール
テオドロス ザウムパウリディス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips NV
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips NV, Koninklijke Philips Electronics NV filed Critical Koninklijke Philips NV
Publication of JP2010500772A publication Critical patent/JP2010500772A/ja
Application granted granted Critical
Publication of JP5544166B2 publication Critical patent/JP5544166B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)
  • Wire Bonding (AREA)

Description

本発明は、変形可能な集積回路装置及び変形可能な集積回路装置を製造する方法に関する。
変形可能な集積回路装置は、使用される動作環境の特定の幾何学的境界状態に適合するための能力があるが故に注目されてきた。例えば、慣例的な硬い集積回路装置とは異なり、変形可能な集積回路は、湾曲表面上の設置のために曲げられることができる。
米国特許出願に係る文献のＵＳ６，４７９，８９０は、柔軟性のある薄膜に埋め込まれた複数の基板アイランドを有する変形可能な集積回路装置を開示している。接続ラインは、これら基板アイランドを電気的に接続するために当該柔軟性のある薄膜上に配列される。同様に、米国特許出願に係る文献のＵＳ６，９５３，９８２Ｂ１は、ポリイミドフィルムに封入されたシリコンアイランドで形成された変形可能な集積回路装置を記述している。シリコンアイランドを製造するため、シリコンウェーハは、ウェットエッチングにより所望の厚さまでエッチングされ、その後に反応性イオンエッチング（ＲＩＥ；reactive ion etching）により裏側からパターン化される。
変形可能な集積回路装置は、米国特許出願に係る文献のＵＳ６，４５５，９３１Ｂ１から知られている。主たる基板表面に平行な面において蛇行する折り畳まれる金属製相互接続部（導電体トラック）の形態の折り畳み構造は、隣接する基板アイランドを接続するために設けられる。この伸張可能な構造は、当該装置をその動作位置に置くときに個々の回路構成部の間の領域を増大させるために有用である。しかしながら、かかる蛇行の導電性トラックは、変形の間における機械的安定性の問題があり、信頼性欠如すなわち装置故障のリスクを高くするものである。したがって、安定性は、十分な幅の導電体トラックを必要とし、製造中の相当に大なるチップ面積を使い、この結果として相当に高価な装置を導くものである。
したがって、本発明の目的は、少ないチップ面積の使用で製造することのできる折り畳み構造を有する変形可能な集積回路装置を提供することである。
本発明の他の目的は、少ないチップ面積の使用で製造することのできる折り畳み構造を有する変形可能な集積回路装置を製造する方法を提供することである。
本発明の第１の態様によれば、集積回路装置が提供され、当該装置が、回路要素を含む回路領域を持つ主たる基板表面を有する基板アイランドと少なくとも１つの折り畳み構造とを有するようにしている。当該折り畳み構造は、当該基板アイランドに付され、緩和した折り畳まれた状態から緊張した広げられた状態へ展開可能である。この折り畳み構造は、少なくとも１つの受動型の電気的構成部を含む。当該折り畳み構造は、さらに、その折り畳み状態において、主たる基板表面に平行な方向における消滅することのない面積ベクトル成分を含む面積ベクトルを持つ少なくとも１つの表面を有し、当該面積ベクトル成分は、当該折り畳み状態から広げた状態へと変形するときに減少又は消失するものとしている。
本発明の集積回路装置は、緩和した折り畳まれた状態から緊張した広げられた状態へ変形可能な折り畳み構造の点で既知の従来技術の装置に対しての改善を提供する。歪みは、折り畳み構造における応力の作用により生じる変形の幾何学的表現である。歪みは、サイズ及び／又は形状の変化である。
本発明の集積回路装置において、折り畳み構造は、主たる基板表面に平行な方向における消滅しない面積ベクトル成分を含む面積ベクトルを持つ表面を有する。面積ベクトルは、通常、無限小の表面要素に対して規定される。表面が平面である場合、当該表面ベクトルは、全ての表面要素について同じものとなる。表面要素の面積ベクトルは、表面要素に直角に向けられたベクトルである。表面ベクトルの方向は、空間において特定の表面要素の方位で変化する。表面が曲がっていると、表面の種々のそれぞれの表面要素の表面ベクトルの方向は、それぞれの表面要素の方位に依存して変化することになる。
本発明の集積回路装置において、折り畳み構造は、当該折り畳み構造の表面に平行に向けられた消滅することのない面積ベクトル成分を持つ表面を有する。それ故、この表面は、主たる基板表面に対して傾斜させられるか又は直角なものとなるよう方向づけられる。但し、この面積ベクトル成分は、折り畳まれた状態から広げられた状態へ当該折り畳み構造を変形するときに減少され又は消失する。
折り畳まれた構造における折り畳み構造の既述した表面は、平面である必要はなく、湾曲した部分を有してもよく、すなわち折り畳まれた状態において種々の表面要素において変化する面積ベクトルを有するか、又はステップ状の輪郭を有してもよい。折り畳み構造は、主たる基板表面に平行な消滅しつつある面積ベクトル成分を持つ付加的表面部分を有してもよい。
本発明により提供される折り畳み構造は、小さな横の延長部を備えた集積回路装置を製造することを可能とし、これにより、特に小さなチップ面積だけで済み、装置当たりのコストを低減する。
本発明の集積回路装置の折り畳み構造は、少なくとも１つの受動型電気構成部を含む。受動型電気構成部は、例えば、相互接続ライン、キャパシタ又はインダクタのような導電体である。
以下では、本発明の集積回路装置の好適実施例を説明する。これら実施例は、他に明確に言及しない限り互いに組み合わされることのできるものである。
代替えの実施例のグループにおいて、折り畳み構造は、その折り畳まれた状態において、直立した状態又はその逆さまの状態でＵ字又はＶ字に似た部分を有する。したがって、このグループは、４つの代替実施例を有する。
このグループの実施例の第１のペアでは、当該折り畳み構造は、断面図において直立又は逆さまのＵ字に似ている。このＵ字は、孤状部により接続される２つの垂直線を有する。但し、この純粋なＵ形状からの有益なバリエーションは、当該孤状部ではなく直線のラインを有する断面の外形、又は垂直側部ラインではなく傾斜したラインを含む断面外形又は段差外形を有する。これらバリエーションは、Ｕ字に似ているものとして要約される。
このグループの第２のペアの実施例において、折り畳み構造は、断面図において、直立又は逆さまの形態のＶ字に似ている外形を有する。このＶ字は、共通の交差点で止まる２つの傾斜した直線により形成される。但し、この純粋なＶ形状からの有用なバリエーションが可能である。例えば、当該直線を、段差外形に置き換えることができる。さらに、直線は、傾斜可能であるが、交差せず、Ｕ字とＶ字の中間である外形を形成するものとすることができる。
折り畳み構造のこれら断面外形の他のバリエーションは可能であり、当業者により容易に設計可能である。
本発明の集積回路装置の他の好適な実施例において、当該折り畳み構造は、弾性的に変形可能な材料に埋め込まれた導電体トラックを有する。この導電体は、受動型電気構成部の一部を形成することができる。弾性的変形は、応力の印加の結果として折り畳まれた緩和状態に対する形状の可逆的変化に相当する。このような応力は、限定はしないが、張力（引っ張り）、圧縮（押し出し）、せん断、屈曲又は捻じれ（トーション）とすることができる。応力の印加が停止すると、弾性的に変形可能な接続部はその元の形状に戻る。
なお、本発明は、非可逆性の変形である折り畳み構造の塑性変形を排除しない。塑性でかつ弾性の変形性は、種々の応力領域において共存し当てはまるのが普通である。折り畳み構造の塑性変形性は、折り畳み構造の機械的特性に対する有用な寄与を形成しうる。例えば、弾性的に変形可能な材料は、閾値の応力量を超える応力に付されるときに非弾性的に変形可能となりうる。
他の実施例において、導電体トラックは、折り畳まれた状態から広げられた状態への変形に対する当該折り畳み構造の中立ラインに配置される。この実施例において、導電体トラックは、広げている間に最低限の量の歪みにしか曝されない。このようにして、金属によって通常は形成される導電体トラックは、可能な限り大なる歪みから保護され、その寿命を長くし、当該導電体トラックの信頼性を向上させ、もって集積回路装置の信頼性を向上させる。
他の好適な実施例において、折り畳み構造は、独立の折り畳み構造である。それ故、折り畳み構造は、その端部を除き、表面には固定されない。中間の領域では固定がなされない。この実施例は、折り畳み構造を広げることを簡単になすのに特に有益である。
一好適実施例において、折り畳み構造は、基板アイランド及びアンテナを互いに接続する。この実施例は、無線通信の分野において本発明の応用例を形作るものである。例えば、無線センサ又はＲＦＩＤタグ装置は、本発明を用いることができる。例えば、有益な応用例は、移植可能なステントと接続されることができオンチップアンテナを介して当該ステントの移植及び伸張の後に外界と通信する圧力センサによっても得られる。
１つの実施例は、４つの横の側部上の基板アイランドに付けられた折り畳み構造を有する。この実施例における隣接の横の側部は、互いに９０°の角度をなすのが好ましい。この実施例の集積回路装置は、全４方向における伸張のために広げられることができる。但し、この基板アイランドは矩形である必要はない。円形又は６角形、８角形などの他の形状も可能である。
当該装置をその動作位置に置く前にこの集積回路装置の扱いを簡単になす有益な中間製品は、一時的担体上へ実装された集積回路装置を有する。この中間製品は、搬送又は取扱いの間に奏される応力による構造的故障の危険を冒すことなく可能な装置の搬送及び取扱いとする。
本説明の以下の段落は、本発明の方法の態様になる。
本発明の第２の態様によれば、集積回路装置を製造するための方法が提供される。この方法は、
・回路要素を備えた少なくとも１つの回路領域を有する主たる基板表面を有する基板を設けるステップと、
・前記回路領域の外側において前記主たる基板表面上にテンプレート構造を製造し、当該テンプレート構造を、前記主たる基板表面に平行な方向における消滅しない面積ベクトル成分を含む面積ベクトルを持つ少なくとも１つの表面を有するようにするステップと、
・前記テンプレート構造上にエッチストップ層を堆積し、このエッチストップ層を、前記基板の材料を除去するために適した薬剤に耐性があるものとするステップと、
・前記エッチストップ層の頂部に導電体トラックを製造するステップと、
・第１の導電体トラック表面上に第１の変形可能な材料の層を堆積するステップと、
・前記基板を一時的担体上へ実装し、前記テンプレート構造を、前記一時的担 体に面するようにするステップと、
・前記回路領域において基板アイランドを形成し、前記一時的担体の側の反対の背面から前記エッチストップ層まで前記基板を除去するステップと、
・前記エッチストップ層を選択的に除去し、これにより前記導電体トラックを露出させるステップと、
・第２の変形可能な材料の層を第２の導電体トラック表面上に堆積するステップと、
・前記一時的担体を除去するステップと、
を有する。
本発明の方法は、回路領域の外側の主たる基板表面上にテンプレート構造を設けることによって緩和した折り畳み構造の製造を規定する。所望の折り畳み構造のように、このテンプレート構造は、主たる基板表面に平行な方向において消滅しない面積ベクトル成分を含む面積ベクトルを有する少なくとも１つの表面を有する。
折り畳み構造を設けるためには、当該テンプレート構造上にエッチストップ層を堆積することが非常に重要である。このエッチストップ層は、基板から材料を除去する薬剤に耐えるために適している。それ故、このエッチストップ層は、裏側からテンプレート構造まで当該基板の選択的除去を可能とする。したがって、折り畳み構造は、正面側からそして背面側から当該基板を構造化することによって設けられる。
本発明の方法は、高性能の主流のシリコン集積回路処理で製造される低コストマクロ電子用途を可能にする。
以下では、本発明の第２の態様の方法の好適実施例を説明する。以下に説明する本発明の方法の実施例は、他に明確に述べない限り互いに組み合わせることができる。
その構造的側面において本発明の集積回路装置に関して詳しく説明されている代替えの実施例のグループにおいては、テンプレート構造を製造するステップは、主たる基板表面へＵ字又はＶ字の形状で溝をエッチングすることを有する。折り畳み構造の逆さまのＵ字又はＶ字の外形を得るため、基板表面上の***したテンプレート構造を製造するのが好ましい。
折り畳み構造は、広げられた後に折り畳み構造における応力を限定するように構成されるのが好ましい。
適切に小さい横方向の延長部分を持つ折り畳み構造を用いた実施例において、基板を一時的担体に実装する前にテンプレート構造の製造の間に形成される溝を封止することが有利である。このようにして、一時的担体を実装するために用いられる接着材料の侵入が回避され、これにより、一時的担体の除去後の後続処理を簡単にする。溝の封止は、当該溝が簡単な処理で接着材料の除去をなす横幅を有する場合には不必要である。
他の実施例において、当該基板を一時的担体上に実装するステップの前に当該溝を封止するステップの後、封止部分を含めセパレータ層を基板に堆積するステップが行われる。このようにして、処理される装置からの一時的基板の後続の分離が容易になる。
好ましくは、このセパレータ層及び溝封止部は、一時的担体を除去するステップの後に除去される。
他の実施例において、基板を一時的担体に実装するステップは、主たる基板表面上に当該溝の中に接着層を堆積し平坦化することを有する。
本発明の他の好適な実施例は、従属請求項に規定される。請求項１の集積回路装置及び請求項１０の集積回路装置を製造する方法は、従属請求項において規定されるような同様及び／又は同一の好適実施例を有することに留意されたい。
以下、本発明を、添付図面を参照してさらに詳しく説明する。
本発明の第１の実施例による、集積回路装置の製造における種々の段階における展開可能な集積回路装置の概略的断面図。 本発明の第１の実施例による、集積回路装置の製造における種々の段階における展開可能な集積回路装置の概略的断面図。 本発明の第１の実施例による、集積回路装置の製造における種々の段階における展開可能な集積回路装置の概略的断面図。 本発明の第１の実施例による、集積回路装置の製造における種々の段階における展開可能な集積回路装置の概略的断面図。 本発明の第１の実施例による、集積回路装置の製造における種々の段階における展開可能な集積回路装置の概略的断面図。 本発明の第１の実施例による、集積回路装置の製造における種々の段階における展開可能な集積回路装置の概略的断面図。 本発明の第１の実施例による、集積回路装置の製造における種々の段階における展開可能な集積回路装置の概略的断面図。 本発明の第１の実施例による、集積回路装置の製造における種々の段階における展開可能な集積回路装置の概略的断面図。 本発明の第１の実施例による、集積回路装置の製造における種々の段階における展開可能な集積回路装置の概略的断面図。 本発明の第１の実施例による、集積回路装置の製造における種々の段階における展開可能な集積回路装置の概略的断面図。 本発明の第２の実施例による、集積回路装置の製造における種々の段階における展開可能な集積回路装置の概略的断面図。 本発明の第２の実施例による、集積回路装置の製造における種々の段階における展開可能な集積回路装置の概略的断面図。 本発明の第２の実施例による、集積回路装置の製造における種々の段階における展開可能な集積回路装置の概略的断面図。 本発明の第２の実施例による、集積回路装置の製造における種々の段階における展開可能な集積回路装置の概略的断面図。 本発明の第２の実施例による、集積回路装置の製造における種々の段階における展開可能な集積回路装置の概略的断面図。 本発明の第２の実施例による、集積回路装置の製造における種々の段階における展開可能な集積回路装置の概略的断面図。 本発明の第２の実施例による、集積回路装置の製造における種々の段階における展開可能な集積回路装置の概略的断面図。 本発明の第２の実施例による、集積回路装置の製造における種々の段階における展開可能な集積回路装置の概略的断面図。 本発明の第２の実施例による、集積回路装置の製造における種々の段階における展開可能な集積回路装置の概略的断面図。 本発明の第２の実施例による、集積回路装置の製造における種々の段階における展開可能な集積回路装置の概略的断面図。 本発明の第２の実施例による、集積回路装置の製造における種々の段階における展開可能な集積回路装置の概略的断面図。 本発明の第２の実施例による、集積回路装置の製造における種々の段階における展開可能な集積回路装置の概略的断面図。 本発明の第２の実施例による、集積回路装置の製造における種々の段階における展開可能な集積回路装置の概略的断面図。 本発明の第２の実施例による、集積回路装置の製造における種々の段階における展開可能な集積回路装置の概略的断面図。 本発明の第３の実施例による、集積回路装置の製造における種々の段階における展開可能な集積回路装置の概略的断面図。 本発明の第３の実施例による、集積回路装置の製造における種々の段階における展開可能な集積回路装置の概略的断面図。 本発明の第３の実施例による、集積回路装置の製造における種々の段階における展開可能な集積回路装置の概略的断面図。 本発明の第３の実施例による、集積回路装置の製造における種々の段階における展開可能な集積回路装置の概略的断面図。 本発明の第３の実施例による、集積回路装置の製造における種々の段階における展開可能な集積回路装置の概略的断面図。 本発明の第３の実施例による、集積回路装置の製造における種々の段階における展開可能な集積回路装置の概略的断面図。 本発明の第３の実施例による、集積回路装置の製造における種々の段階における展開可能な集積回路装置の概略的断面図。 本発明の第３の実施例による、集積回路装置の製造における種々の段階における展開可能な集積回路装置の概略的断面図。 本発明の第３の実施例による、集積回路装置の製造における種々の段階における展開可能な集積回路装置の概略的断面図。 本発明の第４の実施例による、広げる動きの種々の局面における展開可能な集積回路装置の概略的透視図。 本発明の第４の実施例による、広げる動きの種々の局面における展開可能な集積回路装置の概略的透視図。 本発明の第４の実施例による、広げる動きの種々の局面における展開可能な集積回路装置の概略的透視図。 本発明の第５の実施例による、広げる動きの種々の局面における展開可能な集積回路装置の概略的透視図。 本発明の第５の実施例による、広げる動きの種々の局面における展開可能な集積回路装置の概略的透視図。 本発明の第５の実施例による、広げる動きの種々の局面における展開可能な集積回路装置の概略的透視図。
図１ないし図１０は、本発明の第１の実施例による展開可能な集積回路装置１００の製造における種々の段階を示している。
本発明のこの実施例による集積回路装置の説明は、所望の用途に応じて処理されている処理後のＣＭＯＳ又はＢｉＣＭＯＳウェーハ１０２で開始する。通常、ウェーハ１０２は、多数の集積回路装置１００を含む。この用途は、例えば、ＲＦＩＤタグ回路、ワイヤレス流量センサ用コントローラ回路、バイオメディカル用途のための移植可能な圧力センサ、送信器コントローラ回路、受信器コントローラ回路、トランシーバコントローラ回路などを必要としうる。
図１において、アプリケーション回路が参照ラベル１０４で示される。以下の説明に対して、アプリケーション回路１０４がＲＦＩＤタグ回路を形成することを前提としている。アンテナの２つの部分１０６及び１０８は、参照ラベル１０６及び１０８で示される。このアンテナは、集積回路装置１００の外側の領域に配される。なお、集積回路装置１００は、シリコン基板１１０上に形成され、このシリコン基板は、現処理ステップにおいてシリコンウェーハ１０２の一部分を形成し、ここで示されない後続の処理段階において当該ウェーハから分離されることになる。フィールド酸化物層１１２は、ＲＦＩＤタグ回路１０４を電気的に隔離する。
図１に示されている処理の時点で、シリコン基板１１０は、シリコン基板１１０は、ＲＦＩＤ回路１０４を有する主たる基板表面１１４を備えた基板を形成する。勿論、他の電子回路は、ＲＦＩＤタグ回路１０４に追加して設けられるようにしてもよい。
なお、図１ないし図１０の断面図は概略的なものである。これはＲＦＩＤタグ回路１０４の詳細を示さないし、本実施例の処理が開始する前に最終的な相互接続層にまで処理される相互接続構造も示さない。
そして、処理は、ＲＦＩＤタグ回路１０４により形成される回路領域の外側の主たる基板表面上におけるテンプレート構造の製造で継続する。先ず、当該テンプレート構造が形成される領域（図２参照）におけるフィールド酸化物層１１２に開口部１１６及び１１８が製造される。
次のステップにおいて、テンプレート構造は、開口部１１６及び１１８におけるＶ状溝の異方性エッチングにより形成される。これにより、フィールド酸化物層１１２は、このステップの間、ハードマスクとして仕える。Ｖ状溝１２０及び１２２は、側壁１２０．１，１２０．２及び１２２．１，１２２．２を有し、これら側壁は、水平ライン１２４に対して概ね５４．７°の角度で傾斜しており、当該ラインは、主たる基板表面１１４に平行でＶ状溝の底部と交差する。Ｖ状溝１２０及び１２２を製造するための適切なエッチャントは、水酸化カリウムＫＯＨである。
図３には、この処理の結果が示される。なお、表面１２０．１，１２０．２，１２２．１及び１２２．２は、表面ベクトルを有し、これらベクトルは、主たる基板表面１１４に平行な方向における消滅しないベクトル成分を含む面積ベクトルを有する。これは、Ｖ状溝１２２の表面１２２．１において示される典型的面積ベクトルＶにより示される。面積ベクトルＶは、明らかに２つの成分Ｖ‖及びＶ⊥を有する。
以下では、エッチストップ層１２６は、主たる基板表面１１４上、並びにＶ状溝１２０及び１２２の表面１２０．１，１２０．２，１２２．１及び１２２．２上に堆積される。このエッチストップ層は、ＫＯＨエッチングステップに耐えるために適切に選ばれるものであり、このステップは、以下に記述する後続処理ステップの間に行われる。再びＫＯＨが有利なオプションである当該後続エッチングステップのために使われようとする場合、シリコン窒化物は、エッチストップ層１２６のために用いることのできる適切なエッチストップ材料の一例である。シリコン窒化物層は、例えば、プラズマ化学気相成長法（ＰＥＣＶＤ）により堆積可能である。
さらに、導電体トラック１２８は、エッチストップ層１２６上に形成される。導電体トラック１２８は、例えば銅（Ｃｕ）又はアルミニウム（Ａｌ）などの金属から形成され、ＲＦＩＤタグ回路１０４をアンテナ部１０６及び１０８に接続する。エッチストップ層１２６もこのアンテナの領域に堆積されているので、エッチストップ層１２６の適切な構造化及びバイア形成は、導電体トラック１２８をアンテナ部分１０６及び１０８に接続するために行われる。この処理ステップの結果が図４に示される。
図５に移ると、当該処理は、主たる基板表面１１４上で溝１２０及び１２２において第１のエラストマ層１３０の共形堆積（conformal deposition）で継続する。第１のエラストマ層１３０は、電気的絶縁性エラストマから形成される。例としてはパリレン−ｎがある。この第１の変形可能な材料の層の厚さは、仕上がりの展開可能な集積回路装置における構造的支持及び変形性を提供するために適切に選択される。パリレン−ｎ層１３０により形成される、この第１の変形可能な材料の層の適切な厚さは、５μｍである。
なお、溝１２０及び１２２におけるエラストマ堆積のコンフォーマリティ（conformality）の厳しい条件はない。エラストマ層１３０の厚さは、基板表面１１４の残りの部分におけるものより溝１２０及び１２２において幾分か大きいものとしてもよい。
ここで図６に移ると、接着層１３２は、基板表面上に溝１２０及び１２２において堆積され、その後に基板を一時的ガラス担体１３４上へ実装するステップが続く。Ｖ状溝１２０及び１２２により形成されるテンプレート構造は、一時的ガラス担体１３４に面している。
その後、基板の背面１３８は、基板１１０を除去するため、そしてＲＦＩＤタグ回路１０４により形成される回路領域下の基板アイランド１３６の形成のためにエッチャントに曝される。エッチングは、エッチストップ層１２６及びアンテナ部分１０６及び１０８の下のフィールド酸化物層１１２の部分で停止する。この処理ステップにおいて形成された基板アイランドは、テンプレート構造から後に形成される折り畳み構造と比較して硬質であるのが好ましい。シリコンは、約３０マイクロメートルの厚さから十分に硬い。
但し、アイランド形成の間、当該基板は、幾つかの実施例では、３０マイクロメートルを下回る厚さにまで薄くされるようにしてもよい。したがって、基板アイランドは、動作及び製造条件がこのように小さい厚さを許容する幾つかの実施例においては変形可能なものとしてもよい。
図８にその結果が示される次のステップにおいて、エッチストップ層１２６は、導電体トラック１２８から除去される。
ここで図９に移ると、第２のエラストマ層１４０の形態の第２の変形可能な材料の層は、導電体トラック１２８、フィールド酸化物領域１１２及び基板アイランド１３６により形成される基板の底面上に堆積される。第２のエラストマ層１４０は、第１のエラストマ層１３０と同じ材料により形成されるのが好ましい。また、これは、第１のエラストマ層１３０と同じ厚さを有して、これにより、Ｖ状溝１２０及び１２２の領域において第１のエラストマ層１３０と、導電体トラック１２８と、第２のエラストマ層１４０とによる列により形成される折り畳み構造において生じる後の歪みに対して中立ラインに導電体トラック１２８を置くこととなる。
最後に、一時的ガラス担体１３４は、接着層１３２と共に除去される。図１０には、結果として得られる最終の装置構造が示される。これは、主たる基板表面１１４を有する硬質基板アイランド１３６と、ＲＦＩＤタグ回路１０４を含む回路領域と、２つの折り畳み構造１４２及び１４４を備えた集積回路装置１００を形成する。本実施例の処理の後、折り畳み構造１４２及び１４４は、緩和した折り畳まれた状態にある。２つの矢印Ｅ１及びＥ２により示される方向に集積回路装置を伸張させることによって、折り畳み構造１４２及び１４４は、緊張した広げられた状態に展開されることができる。導電体トラック１２８は、受動型の電気構成部を形成する。導電体トラックの代わりに、折り畳み構造は、インダクタ又はキャパシタ構造を含むようにしてもよい。勿論、種々の受動型電気構成部の組み合わせを折り畳み構造に統合することも可能である。折り畳み構造を広げることにより、折り畳み構造１４２及び１４４のＶ形状が「平坦化」され、これにより、面積ベクトル成分を減少させることとなり、主たる基板表面１１４に平行に方向づけられる。
折り畳み構造１４２及び１４４を備えた集積回路装置１００の製造は、約３倍の拡張を可能にする。これは、次の幾何学的考察から簡単に推定することができる。すなわち、Ｖ状溝１２０及び１２２が幅ｗ及び深さｄを有する場合（図１０参照）、折り畳み構造１４４のＶ状溝１２２における折り畳まれた導電体トラック１２８の長さは、次の式により与えられる。
Figure 0005544166
幅ｗを
Figure 0005544166
 として表すことができると考え、達成可能な折り畳み構造の伸長は、２．４４／１．４＝１．７４であり、３．０３の（当該伸長の２乗により得られる）伸張比となる。上記計算は、図３に示されるようなＶ状折り畳み構造の５４．７°の角度を用いる本実施例に対して成立する。
図１１ないし図２４は、本発明の第２の実施例による展開可能な集積回路装置２００の製造における種々の段階を示している。簡単にするため、本実施例は、同じ典型的用途、すなわち、折り畳み構造によりアンテナ部２０６及び２０８に接続されることになるＲＦＩＤタグ回路２０４を用いる。
処理の初期時において、前の実施例におけるが如く、シリコン基板２１０は、主たる基板表面２１４を備えた硬質基板を形成する。この処理は、フィールド酸化物層２１２における開口部２１６及び２１８の形成で始まる。これら開口部は、テンプレート構造が形成されることになる主たる基板表面２１４のそれらの領域において既知の処理技術により形成される。
ここで図１３を参照すると、溝２２０及び２２２は、エッチングステップにより形成される。このステップにおいて用いられるべき適切なエッチング技術は、反応性イオンエッチングである。溝２２０及び２２２は、１００ないし２００μｍの深さである。幅は、共形の又はほぼ共形の態様でエラストマ層の後続の堆積を可能にするために適切に選択される。本実施例において、溝２２０及び２２２の幅は、概して５０ないし１００μｍである。なお、これらは模範的な値である。
かくして、溝２２０及び２２２は、主たる基板表面２１４上にテンプレート構造を形成し、これら構造は、表面２２０．１，２２０．２，２２０．３及び２２２．１，２２２．２，２２２．３を有する。溝２２０及び２２２の断面は、矩形である。図１３に示されるような矩形の断面外形は、テンプレート構造のＵ状断面外形の特定の実施例である。側壁２２０．１，２２０．３，２２２．１及び２２２．３は、テンプレート構造の表面を形成し、これら表面は、主たる基板表面に平行な方向における消滅しない面積ベクトル成分を持つ面積ベクトルを有する。典型的面積ベクトルとして、面積ベクトルＵは、溝２２２の側壁２２２．１の表面から現れる形で示される。
図１４にその結果が示される後続ステップにおいて、エッチストップ層２１６は、溝の中と主たる基板表面上とに堆積される。エッチストップ層の堆積の詳細については、図４の場合における前の実施例における対応のステップの説明が参照される。
その後、導電体トラック２２８は、主たる基板表面２１４上に堆積され、主たる基板表面２１４上及び溝２２０及び２２４の中におけるエッチストップ層２２６を被覆する。ＲＦＩＤタグ回路２０４並びにアンテナ部分２０６及び２０８への接続のため、導通バイア２２９は、この処理ステップの間に製造される（図１５参照）。
図１６を参照すると、第１のエラストマ層２３０は、主たる基板表面２１４上に等角（共形）的に堆積される。前述したように、コンフォーマリティは、溝における堆積のための厳格な条件として解されるものではない。
次に、一時的な封止２３１は、溝２２０及び２２２に適用される。一次的封止２３１は、基板表面上へＰＭＭＡ（ポリメチルメタクリレート）の層（図示せず）をスピンさせることと、溝２２０及び２２２を除き主たる基板表面２１４の全ての部分から当該ＰＭＭＡ層を除去する後続のエッチングステップとによって、形成される。図１７には、この処理の結果が示される。
ＰＭＭＡの一時的な封止の形成によって、セパレータ酸化物層２３３の後続の堆積から溝２２０及び２２２を免れさせることが可能となる。その代わり、セパレータ酸化物層２３３は、主たる基板表面部分及び一時的封止２３１の頂面に堆積される。セパレータ酸化物層２３３は、一実施例においては０．５μｍの厚さを有し、好ましくは、２５０℃の温度でプラズマ化学気相成長（ＰＥＣＶＤ）により堆積される。
以下では、図１９に示されるように、このようにして処理された基板２１０は、セパレータ酸化物層２３３に堆積された中間接着層２３２を用いて、一時的ガラス担体２３４上へ載置される。
他の担体材料を、ガラス担体の代わりに用いることができる。適切な材料の一例はセラミック材料である。
図２０をここで参照すると、基板２１０は、エッチストップ層２１６及びフィールド酸化物層２１２までその背面２３８から除去され、ＲＦＩＤタグ回路２０４により形成された回路領域の下の基板アイランド２３６のみを残す。このステップの処理は、前の実施例において図７を参照して説明したものと似ている。
その後、エッチストップ層２１６は、分離エッチングステップ（図２１参照）により除去され、第２のエラストマ層２４０は、背面側に堆積させられ、これにより、導電体トラック２１８、フィールド酸化物領域２１２及び基板アイランド２３６を被覆する。図２２には、この処理の結果が示される。第２のエラストマ層２４０の厚さに関して、前の実施例の図９及び図１０を参照してなされた対応の説明が参照される。このようにして、矩形状の折り畳み構造２４２及び２４４が製造される。
その後、集積回路装置は、セパレータ酸化物層２３３と接着層２３２との間の界面において一時的ガラス担体２３４から層状に剥離させられる。そして、セパレータ酸化物層２３３と一時的封止２３１は、ウェットエッチング及び不活性な周囲環境における３００℃での後続アニールにより除去される。これにより図２４に示される最終的な装置構造となり、展開のための準備が整うことになる。
図２５ないし図３３は、本発明の第３の実施例による展開可能な集積回路装置の製造における種々の段階を示している。
シリコン基板３１０上の集積回路装置３０２を備えた全て処理されたＣＭＯＳウェーハから処理が始まる（図２５参照）。簡単にするため、前に示したものと同じ模範的な装置構造を、本実施例に用いている。かくしてこれは、フィールド酸化物層３１２上にＲＦＩＤタグ回路３０４と、アンテナセグメント３０６及び３０８とを含む。
その後、開口部３１６及び３１８は、マスク層３１３の堆積の後にフィールド酸化物層３１２に製造される（図２６参照）。
図２７に移ると、そこでは、２つのテンプレート構造３２０及び３２２が開口部３１６及び３１８において製造される。テンプレート構造３２０及び３２２は、一実施例では、ソルダレジスト又はフォトレジストのようなレジスト材料により形成される。或いは、ポリアミド又は二酸化シリコンを用いることができる。また、金属のテンプレート構造を堆積することもでき、これには、電気めっき技術を用いて特に低い処理温度を許容するという利点がある。他の代替実施例において、シリコン又はより一般的には基板３１０の材料と同じ材料が用いられる。
マスク層３１３の除去の後、エッチストップ層３２３は、テンプレート構造３２０及び３２２を含んで、基板表面上に堆積される。エッチストップ層は、テンプレート構造３２０及び３２２以外の表面領域から選択的に除去される。
図２８に示されるように、導電体トラック３１８は、その後に基板表面３１４上に堆積され、ＲＦＩＤタグ回路３０４をアンテナ部分３０６及び３０８に接続し、テンプレート構造３２０及び３２２をカバーする。
ここで図２９に移ると、第１のエラストマ層３３０は、共形又はほぼ共形の態様で第１の基板表面３１４上に堆積させられる。その後、このようにして処理された基板３１０は、接着層３３２を使用して一時的ガラス担体３３４上へ実装される。
次に、基板３１０は、フィールド酸化物層３１２、及びテンプレート構造上に前の時点で堆積されていたエッチストップ層３２３にまで背面側からエッチングさせられる（図３０参照）。したがって、テンプレート構造３２０及び３２２は、本処理ステップにおいて除去される。このようにして、矩形であるが第２の実施例と比較して逆さまの方向の形態にある折り畳み構造が製造される。当該基板及びテンプレート構造のために用いられる材料の組み合わせに応じて、この処理ステップは、種々の材料を除去するための唯一のエッチングステップ又は複数のエッチングサブステップを必要とする場合がある。
エッチストップ層３２３の後続の除去及び第２のエラストマ層３４０の等角堆積は、前の実施例につき説明したものと同様にして行われる。最後に、一時的ガラス担体３３４及び接着層３３２が除去される。
図３４ないし図３６は、本発明の第４の実施例による、展開の種々の段階における展開可能な集積回路装置の概略的透視図を示している。
図３４は、概略的透視図（３次元）での集積回路装置４００を示している。集積回路装置４００は、折り畳み構造４１２ないし４１８により結合される回路アイランド４０２ないし４１０を有する。折り畳み構造は、Ｕ字（直立）に似た矩形の形態を採る断面外形を有する。図３５及び図３６は、その展開の種々の段階における集積回路装置４００を示している。
図３７ないし図３９は、本発明の第５の実施例による、展開の種々の段階における展開可能な集積回路装置の概略図を示している。
図３７に示される集積回路装置５００は、欠落した回路アイランド４０６を除き、図３４のものと似ており、折り畳み構造５１２から５１８を幾分か変更したものである。
以上、本発明を図面及びこれまでの記述において詳しく図示しかつ説明したが、このような図示及び説明は、例示的なもの又は典型的なものとみなされるべきものであり限定的なものではなく、本発明は、開示した実施例に限定されない。
開示された実施例に対する他のバリエーションは、図面、開示内容及び添付請求項の学習により、請求項記載の発明を実施する際に当業者によって理解されかつ導かれることのできるものである。
請求項において、「有する」なる語は、他の要素又はステップを排除するものではなく、単数表現は複数の存在を排除しない。単一又は他のユニットは、請求項に記載されている幾つかの項目の機能を満たしうるものである。或る方策が相互に異なる従属請求項に記載されているに過ぎない点は、方策の講じられたそうしたものの組み合わせを活用することができないことを示すものではない。
請求項における参照符号は、当該範囲を限定するものと解釈してはならない。

Claims (17)

  1. 集積回路装置であって、
    ・回路要素を含む回路領域を持つ主たる基板表面を有する基板アイランド
    を有し、
    ・前記基板アイランドに付けられ、緩和した折り畳まれた状態から緊張した広げられた状態へ展開可能な少なくとも１つの折り畳み構造
    を有し、前記折り畳み構造は、少なくとも１つの受動型電気構成部を含み、その折り畳まれた状態において前記主たる基板表面に平行な方向における消滅しない面積ベクトル成分を含む面積ベクトルを持つ少なくとも１つの表面を有し、当該面積ベクトル成分は、当該折り畳まれた状態から当該広げられた状態へと変形するときに減少させられ又は消失し、前記集積回路装置が、両面において弾性的に変形可能な材料の層を有し、前記基板アイランドの前記回路領域及び前記折り畳み構造の前記受動型電気構成部が、前記弾性的に変形可能な材料の層に埋め込まれている、
    集積回路装置。
  2. 請求項１に記載の集積回路装置であって、前記折り畳み構造は、その折り畳まれた状態において、断面図において、直立形態又は逆さまの形態につき、Ｕ字又はＶ字に似ている部分を有する、集積回路装置。
  3. 請求項１に記載の集積回路装置であって、前記受動型電気構成部が、導電体トラックを有する、集積回路装置。
  4. 請求項３に記載の集積回路装置であって、前記導電体トラックは、当該折り畳まれた状態から当該広げられた状態への変形に対して前記折り畳み構造の中立ラインに配置される、集積回路装置。
  5. 請求項１に記載の集積回路装置であって、前記折り畳み構造は、独立した折り畳み構造である、集積回路装置。
  6. 請求項１に記載の集積回路装置であって、前記折り畳み構造は、前記基板アイランド及びアンテナを接続する、集積回路装置。
  7. 請求項１に記載の集積回路装置であって、前記折り畳み構造は、前記基板アイランドを第２の基板アイランドに接続する、集積回路装置。
  8. 請求項１に記載の集積回路装置であって、それぞれの折り畳み構造が前記基板アイランドの４つの横の側に付され、当該集積回路装置を４方向において伸張するために展開可能とした、集積回路装置。
  9. 請求項１に記載の集積回路装置であって、一時的担体に実装させられる集積回路装置。
  10. 集積回路装置を製造する方法であって、
    ・回路要素を備えた少なくとも１つの回路領域を有する主たる基板表面を有する硬質基板を設けるステップと、
    ・前記回路領域の外側において前記主たる基板表面上にテンプレート構造を製造し、当該テンプレート構造を、前記主たる基板表面に平行な方向における消滅しない面積ベクトル成分を含む面積ベクトルを持つ少なくとも１つの表面を有するようにするステップと、
    ・前記テンプレート構造上にエッチストップ層を堆積し、このエッチストップ層を、前記基板の材料を除去するために適した薬剤に耐性があるものとするステップと、
    ・前記エッチストップ層の頂部に導電体トラックを製造するステップと、
    ・前記回路領域の第１の回路領域表面及び第１の導電体トラック表面上に第１の変形可能な材料の層を堆積するステップと、
    ・前記基板を一時的担体上へ実装し、前記テンプレート構造を、前記一時的担体に面するようにするステップと、
    ・前記回路領域の第２の回路領域表面において基板アイランドを形成し、前記一時的担体の側の反対の背面から前記エッチストップ層まで前記基板を除去するステップと、
    ・前記エッチストップ層を選択的に除去し、これにより前記導電体トラックを露出させるステップと、
    ・第２の変形可能な材料の層を前記第２の回路領域表面に形成された前記基板アイランド及び第２の導電体トラック表面上に堆積するステップと、
    ・前記一時的担体を除去するステップと、
    を有する方法。
  11. 請求項１０に記載の方法であって、前記テンプレート構造を製造するステップは、Ｕ字又はＶ字の形状の溝を前記主たる基板表面へエッチングすることを有する、方法。
  12. 請求項１１に記載の方法であって、前記基板を一時的担体に実装するステップの前に、前記溝を封止するステップが行われる、方法。
  13. 請求項１２に記載の方法であって、前記溝を封止するステップの後で前記基板を一時的担体上へ実装するステップの前に、セパレータ層を前記基板上へ堆積するステップが行われる、方法。
  14. 請求項１３に記載の方法であって、前記一時的担体を除去するステップの後に前記セパレータ層及び溝封止を除去するステップを有する方法。
  15. 請求項１１に記載の方法であって、前記基板を前記一時的担体に実装するステップは、前記主たる基板表面上で前記溝の中に接着層を堆積して平坦化することを有する、方法。
  16. 請求項１０に記載の方法であって、前記テンプレート構造を製造するステップは、前記基板表面上に***したテンプレート構造を製造するステップを有する、方法。
  17. 請求項１０に記載の方法であって、前記基板を設けるステップは、前記回路領域までの横方向の距離をもってアンテナ構造を製造することを有する、方法。
JP2009524266A 2006-08-14 2007-08-07 変形可能型集積回路装置 Active JP5544166B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP06118866.0 2006-08-14
EP06118866 2006-08-14
PCT/IB2007/053103 WO2008020361A2 (en) 2006-08-14 2007-08-07 Deformable integrated circuit device

Publications (2)

Publication Number Publication Date
JP2010500772A JP2010500772A (ja) 2010-01-07
JP5544166B2 true JP5544166B2 (ja) 2014-07-09

Family

ID=39082424

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009524266A Active JP5544166B2 (ja) 2006-08-14 2007-08-07 変形可能型集積回路装置

Country Status (7)

Country Link
US (1) US7915707B2 (ja)
EP (1) EP2054934B1 (ja)
JP (1) JP5544166B2 (ja)
KR (1) KR101388933B1 (ja)
CN (1) CN101501846B (ja)
TW (1) TWI422028B (ja)
WO (1) WO2008020361A2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7394971B2 (ja) 2020-04-13 2023-12-08 株式会社エフ・シー・シー 動力伝達装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ITBO20070322A1 (it) * 2007-05-04 2008-11-05 Univ Bologna Alma Mater Metodo e sistema per il monitoraggio remoto di deformazioni di una struttura
JP6031880B2 (ja) * 2012-08-06 2016-11-24 富士通株式会社 Ｒｆｉｄタグ
US10413301B2 (en) 2013-07-12 2019-09-17 University of Pittsburgh—of the Commonwealth System of Higher Education Perfusion device for treating an injured blood vessel
EP3701426A1 (en) * 2017-10-24 2020-09-02 Avery Dennison Retail Information Services, LLC A planar conductive device that forms a coil for an rfid tag when folded

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1048021A (en) * 1963-02-04 1966-11-09 Nigel Archibald Walter Electrical circuit arrangements
GB2126802B (en) 1982-09-03 1985-06-05 Standard Telephones Cables Ltd High density packaging for electronic circuits
US4587719A (en) * 1983-08-01 1986-05-13 The Board Of Trustees Of The Leland Stanford Junior University Method of fabrication of long arrays using a short substrate
EP0489995A1 (en) * 1990-12-12 1992-06-17 International Business Machines Corporation Flexible printed circuit package and flexible printed circuit for incorporation into such a package
JPH0636620A (ja) 1992-07-14 1994-02-10 Nec Gumma Ltd フレキシブルフラットケーブル
JPH0888457A (ja) * 1994-09-20 1996-04-02 Olympus Optical Co Ltd 配線板の製造方法及び半導体装置
US5891354A (en) * 1996-07-26 1999-04-06 Fujitsu Limited Methods of etching through wafers and substrates with a composite etch stop layer
WO1998032595A1 (en) * 1997-01-24 1998-07-30 California Institute Of Technology Flexible skin incorporating mems technology
US6061245A (en) * 1998-01-22 2000-05-09 International Business Machines Corporation Free standing, three dimensional, multi-chip, carrier package with air flow baffle
JP3359910B2 (ja) * 1998-01-22 2002-12-24 フラウンホーファー−ゲゼルシャフト・ツール・フェルデルング・デル・アンゲヴァンテン・フォルシュング・アインゲトラーゲネル・フェライン マイクロシステム及びマイクロシステムを製造する方法
US6455931B1 (en) * 2001-05-15 2002-09-24 Raytheon Company Monolithic microelectronic array structure having substrate islands and its fabrication
US6908856B2 (en) * 2003-04-03 2005-06-21 Interuniversitair Microelektronica Centrum (Imec) Method for producing electrical through hole interconnects and devices made thereof
CN101120433B (zh) 2004-06-04 2010-12-08 伊利诺伊大学评议会 用于制造并组装可印刷半导体元件的方法
TWI246175B (en) * 2004-10-11 2005-12-21 Ind Tech Res Inst Bonding structure of device packaging

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7394971B2 (ja) 2020-04-13 2023-12-08 株式会社エフ・シー・シー 動力伝達装置

Also Published As

Publication number Publication date
US7915707B2 (en) 2011-03-29
CN101501846A (zh) 2009-08-05
WO2008020361A2 (en) 2008-02-21
TW200818489A (en) 2008-04-16
TWI422028B (zh) 2014-01-01
JP2010500772A (ja) 2010-01-07
EP2054934B1 (en) 2013-04-24
KR20090040324A (ko) 2009-04-23
CN101501846B (zh) 2012-02-08
US20100270640A1 (en) 2010-10-28
KR101388933B1 (ko) 2014-04-24
EP2054934A2 (en) 2009-05-06
WO2008020361A3 (en) 2008-06-05

Similar Documents

Publication Publication Date Title
JP5313903B2 (ja) 誘電体薄膜を用いたウエハ貫通電気相互接続及びその他構造の形成
US8962367B2 (en) MEMS device with release aperture
US9443883B2 (en) Methods of forming printable integrated circuit devices and devices formed thereby
US7153717B2 (en) Encapsulation of MEMS devices using pillar-supported caps
US7898081B2 (en) MEMS device and method of making the same
JP4098343B2 (ja) 熱電デバイスの製造方法およびそのような方法によって得られた熱電デバイス
JP5544166B2 (ja) 変形可能型集積回路装置
KR20150069079A (ko) 신축성 소자 및 그의 제조방법
US20050248001A1 (en) Method for producing a conductor path on a substrate, and a component having a conductor path fabricated in accordance with such a method
US10457546B2 (en) Micro-electro-mechanical system structure and method for forming the same
CN108313975B (zh) 半导体装置及其制造方法
JP2006224219A (ja) Ｍｅｍｓ素子の製造方法
TWI693191B (zh) 用於微機電系統裝置的基底結構和製造半導體結構的方法
US7125795B2 (en) Fabrication method for microstructures with high aspect ratios
US20130056858A1 (en) Integrated circuit and method for fabricating the same
CN108408683B (zh) 一种半导体器件的制造方法
CN102992258A (zh) 集成电路及其制造方法
US20130026659A1 (en) Microelectronic component

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100805

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110915

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110922

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20111219

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20111227

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120321

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121218

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130417

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20130424

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20130607

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130918

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130926

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140512

R150 Certificate of patent or registration of utility model

Ref document number: 5544166

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250