CN109600131B - 低功率芯片 - Google Patents

低功率芯片 Download PDF

Info

Publication number
CN109600131B
CN109600131B CN201811188571.7A CN201811188571A CN109600131B CN 109600131 B CN109600131 B CN 109600131B CN 201811188571 A CN201811188571 A CN 201811188571A CN 109600131 B CN109600131 B CN 109600131B
Authority
CN
China
Prior art keywords
circuit
functional circuits
voltage
functional
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811188571.7A
Other languages
English (en)
Other versions
CN109600131A (zh
Inventor
P·贝利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Research and Development Ltd
Original Assignee
STMicroelectronics Research and Development Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Research and Development Ltd filed Critical STMicroelectronics Research and Development Ltd
Publication of CN109600131A publication Critical patent/CN109600131A/zh
Application granted granted Critical
Publication of CN109600131B publication Critical patent/CN109600131B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0013—Arrangements for reducing power consumption in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78609—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing leakage current
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Engineering & Computer Science (AREA)
  • Ceramic Engineering (AREA)
  • Mathematical Physics (AREA)
  • Computing Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本公开的实施例涉及低功率芯片。一种功能电路，包括至少一个绝缘体上硅(SOI)晶体管和至少一个输出端子。偏置电路控制向功能电路供应的工作电压。偏置电路通过控制所供应的反向本体偏置电压以反向本体偏置至少一个SOI晶体管来禁用至少一个输出端子。

Description

低功率芯片
本申请是申请日为2014年11月28日、申请号为201410709649.0、发明名称为“低功 率芯片”的中国发明专利的分案申请。
技术领域
本申请涉及集成电路的功耗，尤其涉及但不仅限于关闭集成电路的晶体管。
背景技术
使用集成电路的应用或设备通常提供低功率或者待机工作模式，在该工作模式下节省电量使用。集成电路设计者也在努力提供功率高效的集成电路。为了提供这样的功率节省，可以关闭当前没有使用的集成电路的一部分。
为了实现这种关闭电路的一部分的方法，创建了功率岛。功率岛是电路的一部分，可以通过移除去往该部分的电力而关闭功率岛。通常，功率岛包括执行集成电路的特定功能或者与集成电路的特定功能相关联的电路。功率岛的电路被用于移除电力的开关所包围，也被用于钳住(clamp)由功率岛输出所馈送的单元的浮空输入(因而防止漏电和不受控制的逻辑值)的隔离单元所包围。
电路的大小或者覆盖面积在集成电路的一些应用中是很重要的考虑因素。在具有省电能力的集成电路中，这些开关和隔离单元对集成电路的总覆盖面积有很大贡献。
发明内容
一种装置，包括：功能电路，该功能电路包括一个或者多个绝缘体上硅(SOI)晶体管和一个或者多个输出端子；以及偏置电路，该偏置电路被配置为控制向功能电路供应的工作电压。偏置电路可以被配置为通过控制所提供的反向本体偏置电压以反向本体偏置一个或者多个晶体管来禁用一个或多个输出端子。
绝缘体上硅晶体管可以是完全耗尽型绝缘体上硅晶体管。该装置被配置为响应于功能电路将被断电的指示而禁用输出端子。输出端子可以通过偏置电路应用反向本体偏置电压来被固定或者启用。
偏置电路可以被配置为将工作电压和反向本体偏置电压与功能电路耦合。偏置电路可以包括第一多路复用器，该第一多路复用器被配置为将工作电压和反向本体偏置电压与功能电路耦合。偏置电路可进一步包括第二多路复用器，该第二多路复用器被配置为将工作接地和反向本体偏置源接地与功能电路耦合。
第一和第二多路复用器可以是模拟多路复用器。在被反向本体偏置时的晶体管的本体泄漏电流与功能电路的功率损耗相比可以忽略不计。
另一方面针对一种集成电路，该集成电路包括上文描述的多个装置，用于为该多个装置生成工作电压的第一电压发生器，以及用于生成反向本体偏置电压以反向本体偏置该多个装置的绝缘体上硅晶体管的第二电压发生器。
另一方面针对一种方法，该方法包括通过以下来控制向包含一个或者多个绝缘体上硅晶体管和一个或者多个输出端子的功能电路提供的工作电压：通过控制所供应的反向本体偏置电压以反向本体偏置一个或者多个晶体管来禁用一个或者多个输出端子。
绝缘体上硅晶体管可以是完全耗尽型绝缘体上硅晶体管。该方法可以进一步包括响应于功能电路将被断电的指示而禁用输出端子。
该方法可以进一步包括将工作电压源和反向本体偏置电压源与所述功能电路耦合。
方法可以进一步包括由第一电压发生器生成工作电压，并且由第二电压发生器生成反向本体偏置电压。
另一方面针对一种设备，该设备包括至少一个如上文所述的集成电路。该设备可以是形成部分家庭娱乐***的片上***。家庭娱乐***可以是机顶盒。
附图说明
现在参考下面的附图描述实施例，在附图中：
图1示出了根据本发明的包括功率岛的集成电路的示例。
图2是示出根据本发明的功率岛的布局的示意图。
图3示出了根据本发明的包括功能电路的集成电路。
图4是示出根据本发明的完全耗尽型绝缘体上硅晶体管的结构的示意图。
图5是根据本发明被应用于晶体管的本体偏置电压和对应的泄漏电流的图表。
图6是示出根据本发明的功能电路的布局的示意图。
具体实施方式
图1示出了一种实现在集成电路芯片上的功率岛的方法。图1示出了具有第一功率岛110和第二功率岛120的集成电路裸片100。每个功率岛110，120可以包括电路110a和120a，所述电路可以执行集成电路裸片上的一个或者多个功能。电路110a和120a被功率开关单元110b和120b包围，开关单元可以将电路110a和120a与电源断开。
裸片上功率开关110b和120b可以被设置为将电路110a和120a的所有电力或者电压连接断开，以减少集成电路的功耗。这可以是，例如，当集成电路被置于低功率模式和/或当电路110a和/或110b当前不活跃时。功率开关110b和120b被设置为防止电路110b和120b中的泄漏电流。除了功率开关110b和120b之外，功率岛110和120还可以包括隔离单元110c和120c。这些隔离单元110c和120c可以防止电路110a和120a浮空。
图2示出了功率岛110a和120a的示意图。图2示出电路110a包括功能数字单元。功能数字单元110a经由功率开关110b耦合到功率输入Vdd。电路110a包括多组功能数字单元，其中每组可以由至少一个晶体管组成。每组还可以经由一个或者多个功率开关110b耦合到功率输入201。每组也可以耦合到电源接地204。
功能数字单元可以耦合到输入信号205并且提供输出信号206。在这一示例中，只描绘了来自和去往需要隔离的其他电路的其他单元的输入和输出。输入和输出可以去往或者来自可被关闭的其他功率岛。
隔离单元可以被设置在与其他电路耦合的输入和/或输出上，其中当电路110处于关闭或者不活跃状态时其他电路可处于开启或者活跃状态。这可以是因为将电路110a关断(即与电源电压去耦合)可能导致输入和/或输出端子浮空。这些浮空的端子可能导致其他电路工作出错。
隔离单元110c被设置在去往其他电路的其他单元的输出信号206上，该其他电路在一些情况下当功率岛110a关闭时处于开启状态。功率开关110b可以耦合到断电控制信号202。信号202可以根据电路110a的功率模式和/或电路是否活跃来开启和关闭开关110b。隔离单元110c可以连接到隔离信号203，该信号控制隔离单元的操作以当电路110a断电时隔离输出206。
从图1和2可以看出，使用这种功率开关和隔离单元实现功率岛可能增加电路110a和120a所需的面积，该功率开关将功能数字单元与电源断开，该隔离单元用于隔离不然可能是浮空的输入。
本申请的实施例提供用于提供功率岛的方法或者电路，同时考虑到现代集成电路设计的面积限制。在一些实施例中，形成功率岛的电路的功能数字单元可以由具有绝缘的漏极-本体结的晶体管，比如FD-SOI晶体管来实现。
断电或者关闭功率岛可以通过将这些晶体管置于反向本体偏置来实现。例如，将这些FD-SOI晶体管置于反向本体偏置关闭FD-SOI，同时降低泄漏电流。此泄漏电流可能导致电路在不活跃或者关闭时的功率损耗。
关闭电路或者将其处于不活跃的优点是降低功耗。只需实现跨所有功能数字线路提供反向本体偏置电压的电路，而不是必须为每组功能数字电路提供功率开关。此外，由于绝缘漏极-本体结晶体管为反向本体偏置，功率岛的输出不会浮空。这是由于应用于电路的反向本体偏置电压所致。
在一些实施例中，不需要隔离单元将输入和/或输出与关闭的电路隔离。提供反向本体偏置的电路可以被实现为低电流模拟多路复用器。在一个示例中，绝缘的漏极-本体结晶体管是完全耗尽型(FD)绝缘体上硅(SOI)晶体管。下面的示例参考这些FD-SOI晶体管进行描述。
然而需要说明的是，也可以使用其他晶体管。特别是，可以使用具有在反向本体偏置中泄漏电流可以忽略的绝缘漏极-本体结的晶体管。这里，如果泄漏电流足够小使得输出不以影响其他与该输出耦合的电路的形式浮空，泄漏电流在浮空输出方面被认为可以忽略。
图3示出包括功率岛的集成电路裸片的一个实施例的示例。图3包括集成电路裸片300，其包括第一功率岛310和第二功率岛320。每个功率岛可以包括电路310a和320a。电路310a和320a可以包括由多个FD-SOI晶体管构成的一个或者多个功能数字单元。
每个功率岛设置有相应的反向本体偏置电路，例如，模拟电压多路复用器310b和320b，以用于将反向本体偏置电压应用于电路310a和320a的晶体管。这将功率岛310和320切换到一种与电源关闭可比的很低漏电状态。
可以通过将构成电路的晶体管置于反向本体偏置工作模式，关闭功率岛的功能电路。为了让电路充分关闭，通过具有掩埋栅极的FD-SOI技术实现晶体管。
可以使用反向本体偏置晶体管来减少晶体管在其阈值下工作模式下的泄漏电流。将反向本体偏置应用于晶体管的本体可以增加晶体管的阈值电压VTH，这进而降低晶体管在关闭或阈值下工作模式下的漏极-源极泄漏电流。
在常规的体硅金属氧化物(MOS)晶体管中，增加反向本体偏置(降低漏极-源极泄漏电流)最终导致漏极-本体漏电增加并且可能导致闩锁。闩锁是一种在集成电路中发生的短路故障。因此，在典型的MOS应用中，反向本体偏置的泄漏电流降低会受到限制。在所示实施例中，功能数字电路中的晶体管被实现为FD-SOI晶体管。FD-SOI晶体管结构的示例如图4所示。
图4示出FD-SOI晶体管的截面。晶体管400包括在基底硅衬底404上的源极401，栅极402和漏极403。隔离元件405被设置为将晶体管与其他可以在同一衬底404上实现的晶体管隔离。晶体管400进一步包括薄掩埋氧化层406和在栅极402处的薄硅层407。
在FD-SOI晶体管中，漏极-本体结现在通过掩埋氧化层406绝缘。换言之，不再存在漏极-本体漏电路径。因此，可以向晶体管应用更大的反向本体偏置电压，使其更加关闭，而没有常规MOS漏极-本体漏电效应。
在SOI晶体管中，可能没有例如图4所示的栅极-衬底结。与之相反，体硅(bulk)技术可以在包含栅极的区域下方提供相反极性的隔离扩散/掩埋层，并且这些层相对于衬底是反向偏置的。在工作时，通常保持这种偏置。在SOI晶体管中，可以移除保持该偏置的这一限制。
此外，在体硅技术的一些示例中，掩埋层对阈值电压VTH的偏置效果受位于供应偏置电压的位置和实际栅极区域之间的(相对)大量硅限制。在FD-SOI晶体管中，将栅极区域下方的阱制作得非常薄。这可能导致阈值电压VTH之上偏置的静电效应比该区域的硅更厚时更强。
阈值电压VTH可以被认为是晶体管的阈值电压。阈值电压VTH可以是晶体管栅极-源极间的电压值，在该电压处晶体管的导电沟道开始将晶体管的源极和漏极接触连接。源极和漏极之间的这一连接可允许很大的电流。
图5示出FD-SOI的工作模式的示例。图5画出泄漏电流的量值与应用于CMOS晶体管对中的一个晶体管的本体偏置。线501画出应用于晶体管对的p阱和n阱偏置电压之间的泄漏电流。由于晶体管的p阱和n阱结的正向偏置所致的泄漏电流如线502所示。当晶体管处于反向本体偏置时，由p阱-n阱结击穿所致的泄漏电流如线503所示。漏极-源极泄漏电流如线504所示。
当晶体管处于反向本体偏置，但在p-n结击穿之前的泄漏电流(本体漏电)如线506所示。可以看到，该泄漏电流可以忽略。线505示出可以应用以将晶体管断电、同时导致可忽略的本体漏电和最小的总体漏电的反向本体偏置的示例。
可以看到所应用的反向本体偏置的量受线503处的p-n结击穿的限制。然而，该效应发生所处的本体偏置电压与常规MOS晶体管相比通常允许更多的漏电降低。图6示出使用反向本体偏置和FD-SOI晶体管所实现的功率岛的示例。
图6包括功率岛600，其包括电路310a。电路310a可以包括执行电路310a功能的一组或多组功能数字单元。每组功能数字单元可以包括两个或者更多个晶体管。每个晶体管使用FD-SOI技术来制作。
电路310a可以耦合到来自其他功率岛和/或电路的输入，以及向其他功率岛和/或电路提供输出。功率岛600关闭时来自可能开启的电路的输入如605所示。类似地，功率岛600关闭时去往可能开启的电路的输出如606所示。功率岛600可以包括其他输入和/或输出。
为了将功率岛关闭，功率岛600包括第一电压多路复用器603a和第二电压多路复用器603b。可以使第一电压多路复用器603a和第二电压多路复用器603b耦合以向形成电路310a的晶体管提供零本体偏置电压或者反向本体偏置电压。所提供的本体偏置电压可以通过断电信号602进行选择。
在这个实施例中，第一模拟电压多路复用器603a可以在电源电压601a和正值反向本体偏置电压601b之间切换。第二模拟电压多路复用器603b可以在接地604a和负值反向本体偏置电压604b之间切换。正值和负值电压的使用依赖于所使用晶体管的类型，并且在一些情况下可以颠倒过来。
电源电压和接地对应于运行工作模式下的电路310a所需的功率，反向本体偏置电压对应于向电路的NMOS和PMOS晶体管应用反向本体偏置所需的电压。NMOS和PMOS晶体管可以使用FD-SOI技术制作。
通过第一电压发生器提供正值反向本体偏置电压，通过第二电压发生器提供负值反向本体偏置电压。可替换地，正值和负值反向本体偏置电压可以由共同的电压发生器提供。
在工作时，电路310a可在正常工作模式下运行。在这种情况下，不用设置断电线路602。可以将正常工作本体偏置电压应用于电路。例如，第一模拟电压多路复用器603a可以将电路PMOS本体与工作电压601a耦合，并且第二模拟电压多路复用器可以将电路NMOS本体与接地604a耦合。
在一些时候，确定电路310a将要工作在低功率或者关闭模式。这可以是因为集成电路裸片将要进入待机模式和/或因为不再需要电路310a的功能。
可以设置断电线路602易用于指示功率岛600或者电路310a将要被关闭。响应于设置断线线路602，第一和第二电压多路复用器603a和603b选择输出以向电路310a提供反向本体偏置电压。
第一模拟电压多路复用器603a可以将电源电压610a与电路PMOS本体去耦合，并且作为替代，将更高的反向本体偏置电压601b耦合到电路PMOS本体。类似地，第二模拟电压多路复用器603b可以将工作接地604a与电路NMOS本体去耦合，并且将更低的反向本体偏置电压604b耦合到电路NMOS本体。当反向本体偏置电压耦合到电路310a时，构成电路310a的一个或者多个FD-SOI晶体管开始工作在反向本体偏置模式。在这一模式下，FD-SOI晶体管可以被认为是关闭的，同时提供很小的泄漏电流。功率岛600也可以认为是关闭的。
一些实施例可以提供针对相同功能的硅面积节省，其中移除了尽可能多的裸片上功率开关。另外，在一些实施例中，没有利用功率开关单元切割主电源条带。这可以为单元带来改善的电源供给。一些实施例可以提供更少的IR压降噪声，这在电路处于开启时导致更好的性能。在一些实施例中，由于单元输出可以不浮空，可以移除对隔离单元和相关联的控制逻辑的需求。单元输出可以冻结在，例如，逻辑0或者逻辑1的电平。
在一些集成电路中，可以提供正向本体偏置。在这些示例中，实现功率岛不会引起任何硅面积成本。对最低模拟电压多路复用器提供反向本体偏置的需求可以导致更容易创建功率岛以及在创建这些功率岛时更大的设计者自由度。一些实施例可以提供大型功率岛，由于单元的本体偏置端子不会消耗很多静态电流。例如，通过使用单个偏置电压发生器和模拟电压多路复用器配对，可以将很大比例的芯片关闭。
在前文中，将功能电路描述成处于开启或者关闭和/或活跃或非活跃状态。开启或者活跃状态指电路将被用于实现一种功能时的电路工作模式，而关闭或者非活跃状态指电路没有被使用或者为了省电而置于不活跃或者禁用状态的工作模式。
前文描述了包括两个或者更多晶体管的功能电路。可以将晶体管布置为晶体管对。例如，可以将晶体管制作成共享共同衬底的互补晶体管对。该晶体管对例如可以被制作在n型掺杂的硅晶片上。为了在n型掺杂硅晶片上制作n沟FET，p型掺杂阱可以被注入或者扩散到衬底中。在一些情况下，这些可以以相反方式实现。
前文以及描述了工作电压为正值电源电压和接地的情形。但是，也可以应用其他晶体管极性。例如，可以应用负值电源电压和接地。类似的，反向偏置电压可以因晶体管的类型和布置而不同。
前文所述功能电路可以形成装备的一部分，例如，功率岛。集成电路包括一个或者多个这些实现集成电路功能的功率岛。应当理解，集成电路可以包括除了功率岛之外的电路。例如，集成电路可以包括用于生成工作电压的第一电压发生器和用于生成反向本体偏置电压的第二电压发生器。在一些实施例中，这些电压发生器在集成电路的外部。
集成电路可以包括并入到设备中的功率岛，该设备包括一个或者多个这些集成电路。该设备例如可以是机顶盒、手机、处理***、控制***或者使用集成电路的其他***的一部分。例如，集成电路可以形成家庭娱乐***中的片上***，比如机顶盒。

Claims (21)

1.一种集成电路，包括：
多个功率岛，每个功率岛包括：
多个功能电路，每个功能电路包括至少一个绝缘体上硅SOI晶体管、至少一个输入端子和至少一个输出端子，以及
偏置电路，被配置为控制向所述多个功能电路供应的工作电压，并且通过控制所供应的反向本体偏置电压以反向本体偏置所述SOI晶体管来禁用所述输出端子；
所述功能电路中的至少一个功能电路被配置为使得所述至少一个输入端子耦合到来自另一功能电路的所述至少一个输出端子，在所述功能电路中的所述至少一个功能电路被关闭时所述另一功能电路被开启；以及
所述功能电路中的所述至少一个功能电路被配置为使得所述至少一个输出端子被耦合到不同的功能电路的所述至少一个输入端子，在所述功能电路中的所述至少一个功能电路被关闭时所述不同的功能电路也被开启。
2.根据权利要求1所述的集成电路，其中每个SOI晶体管包括完全耗尽型SOI晶体管。
3.根据权利要求1所述的集成电路，其中每个偏置电路被配置为响应于所述多个功能电路将被断电的指示而禁用所述输出端子。
4.根据权利要求1所述的集成电路，其中所述输出端子通过所述偏置电路应用所述反向本体偏置电压而被启用。
5.根据权利要求1所述的集成电路，其中每个偏置电路被配置为将所述工作电压和所述反向本体偏置电压与所述多个功能电路耦合。
6.根据权利要求5所述的集成电路，其中每个偏置电路包括第一多路复用器，所述第一多路复用器被配置为将工作源电压和反向本体偏置源电压与所述多个功能电路耦合。
7.根据权利要求6所述的集成电路，其中每个偏置电路进一步包括第二多路复用器，所述第二多路复用器被配置为将工作接地和反向本体偏置源接地与所述多个功能电路耦合。
8.根据权利要求1所述的集成电路，其中在被反向本体偏置时，每个晶体管的本体泄漏电流与所述多个功能电路的功率损耗相比能够忽略。
9.一种集成电路，包括：
多个功率岛，每个功率岛包括：
多个功能电路，每个功能电路包括至少一个绝缘体上硅SOI晶体管、至少一个输入端子和至少一个输出端子；以及
偏置电路，耦合到所述多个功能电路并且被配置为控制向所述多个功能电路供应的工作电压，并且通过控制所供应的反向本体偏置电压以反向本体偏置所述SOI晶体管来禁用所述输出端子；
第一电压发生器，用于为所述多个功率岛生成所述工作电压；以及
第二电压发生器，用于为所述多个功率岛生成所述反向本体偏置电压；
所述功能电路中的至少一个功能电路被配置为使得所述至少一个输入端子耦合到来自另一功能电路的所述至少一个输出端子，在所述功能电路中的所述至少一个功能电路被关闭时所述另一功能电路被开启；以及
所述功能电路中的所述至少一个功能电路被配置为使得所述至少一个输出端子被耦合到不同的功能电路的所述至少一个输入端子，在所述功能电路中的所述至少一个功能电路被关闭时所述不同的功能电路也被开启。
10.根据权利要求9所述的集成电路，其中每个SOI晶体管包括完全耗尽型SOI晶体管。
11.根据权利要求9所述的集成电路，其中每个偏置电路被配置为响应于所述多个功能电路将被断电的指示而禁用相应功率岛中的所述输出端子。
12.根据权利要求9所述的集成电路，其中每个功率岛中的所述输出端子通过所述偏置电路应用所述反向本体偏置电压而被启用。
13.根据权利要求9所述的集成电路，其中每个偏置电路被配置为将所述工作电压和所述反向本体偏置电压与所述多个功能电路耦合。
14.根据权利要求13所述的集成电路，其中每个偏置电路包括第一多路复用器，所述第一多路复用器被配置为将所述工作电压和所述反向本体偏置电压与所述多个功能电路耦合。
15.根据权利要求14所述的集成电路，其中每个偏置电路进一步包括第二多路复用器，所述第二多路复用器被配置为将工作接地和反向本体偏置源接地与所述多个功能电路耦合。
16.根据权利要求9所述的集成电路，其中在被反向本体偏置时的每个晶体管的本体泄漏电流与同该晶体管相关联的所述功能电路的功率损耗相比能够忽略。
17.一种操作集成电路的方法，所述集成电路包括多个功率岛，每个功率岛包括多个功能电路和耦合到所述多个功能电路的偏置电路，每个功能电路包括至少一个绝缘体上硅SOI晶体管、至少一个输入端子和至少一个输出端子，所述方法包括：
操作每个偏置电路，以：
控制向所述多个功能电路供应的工作电压；以及
通过控制所供应的反向本体偏置电压以反向本体偏置所述SOI晶体管来禁用所述输出端子；
所述功能电路中的至少一个功能电路被配置为使得所述至少一个输入端子耦合到来自另一功能电路的所述至少一个输出端子，在所述功能电路中的所述至少一个功能电路被关闭时所述另一功能电路被开启；以及
所述功能电路中的所述至少一个功能电路被配置为使得所述至少一个输出端子被耦合到不同的功能电路的所述至少一个输入端子，在所述功能电路中的所述至少一个功能电路被关闭时所述不同的功能电路也被开启。
18.根据权利要求17所述的方法，其中每个SOI晶体管包括完全耗尽型SOI晶体管。
19.根据权利要求17所述的方法，进一步包括，响应于相应功率岛中的所述多个功能电路将被断电的指示而禁用所述相应功率岛中的所述输出端子。
20.根据权利要求17所述的方法，进一步包括，将所述工作电压和所述反向本体偏置电压与所述多个功能电路耦合。
21.根据权利要求17所述的方法，进一步包括：
提供用于生成所述工作电压的第一电压发生器；以及
提供用于生成所述反向本体偏置电压的第二电压发生器。
CN201811188571.7A 2013-11-29 2014-11-28 低功率芯片 Active CN109600131B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GB1321098.4A GB2520740A (en) 2013-11-29 2013-11-29 Low power die
GB1321098.4 2013-11-29
CN201410709649.0A CN104682933B (zh) 2013-11-29 2014-11-28 低功率芯片

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201410709649.0A Division CN104682933B (zh) 2013-11-29 2014-11-28 低功率芯片

Publications (2)

Publication Number Publication Date
CN109600131A CN109600131A (zh) 2019-04-09
CN109600131B true CN109600131B (zh) 2023-03-28

Family

ID=49979542

Family Applications (3)

Application Number Title Priority Date Filing Date
CN201410709649.0A Active CN104682933B (zh) 2013-11-29 2014-11-28 低功率芯片
CN201811188571.7A Active CN109600131B (zh) 2013-11-29 2014-11-28 低功率芯片
CN201420736741.1U Withdrawn - After Issue CN204465494U (zh) 2013-11-29 2014-11-28 电子装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201410709649.0A Active CN104682933B (zh) 2013-11-29 2014-11-28 低功率芯片

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201420736741.1U Withdrawn - After Issue CN204465494U (zh) 2013-11-29 2014-11-28 电子装置

Country Status (3)

Country Link
US (1) US9531374B2 (zh)
CN (3) CN104682933B (zh)
GB (1) GB2520740A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2520740A (en) * 2013-11-29 2015-06-03 St Microelectronics Res & Dev Low power die
KR102652805B1 (ko) * 2018-03-12 2024-04-01 에스케이하이닉스 주식회사 파워 게이팅 회로 및 그 제어 시스템
CN110798197A (zh) 2018-08-02 2020-02-14 恩智浦美国有限公司 Fd-soi器件校正电路及其方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101228633A (zh) * 2005-07-08 2008-07-23 兹莫斯技术有限公司 源晶体管配置和控制方法
CN101303888A (zh) * 2007-02-15 2008-11-12 意法半导体公司 具有电压的可转换电源组的sram

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0832068A (ja) * 1994-07-08 1996-02-02 Nippondenso Co Ltd 半導体装置
JP2001338993A (ja) * 2000-03-24 2001-12-07 Toshiba Corp 半導体装置
JP2002164544A (ja) * 2000-11-28 2002-06-07 Sony Corp 半導体装置
CN1332437A (zh) * 2001-08-27 2002-01-23 尹连江 彩虹灯方案
JP2003173681A (ja) * 2001-12-07 2003-06-20 Mitsubishi Electric Corp 半導体メモリ回路およびラッチ回路
US6825506B2 (en) * 2002-11-27 2004-11-30 Intel Corporation Field effect transistor and method of fabrication
US7623405B2 (en) * 2007-02-15 2009-11-24 Stmicroelectronics, Inc. SRAM with switchable power supply sets of voltages
FR2914481B1 (fr) * 2007-04-02 2009-06-05 St Microelectronics Sa Dispositif de memoire avec prise en compte des courants de fuite pour l'activation des amplificateurs de lecture
US9411390B2 (en) * 2008-02-11 2016-08-09 Nvidia Corporation Integrated circuit device having power domains and partitions based on use case power optimization
FR2957186B1 (fr) * 2010-03-08 2012-09-28 Soitec Silicon On Insulator Cellule memoire de type sram
US8489906B2 (en) * 2010-05-25 2013-07-16 Freescale Semiconductor, Inc. Data processor having multiple low power modes
GB2520740A (en) * 2013-11-29 2015-06-03 St Microelectronics Res & Dev Low power die

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101228633A (zh) * 2005-07-08 2008-07-23 兹莫斯技术有限公司 源晶体管配置和控制方法
CN101303888A (zh) * 2007-02-15 2008-11-12 意法半导体公司 具有电压的可转换电源组的sram

Also Published As

Publication number Publication date
CN204465494U (zh) 2015-07-08
US9531374B2 (en) 2016-12-27
GB201321098D0 (en) 2014-01-15
CN104682933A (zh) 2015-06-03
US20150155866A1 (en) 2015-06-04
CN109600131A (zh) 2019-04-09
CN104682933B (zh) 2018-11-06
GB2520740A (en) 2015-06-03

Similar Documents

Publication Publication Date Title
US7869174B2 (en) Semiconductor device with a plurality of power supply systems
US7511550B2 (en) Method and apparatus for improving reliability of an integrated circuit having multiple power domains
US9184586B2 (en) SiGe based gate driven PMOS trigger circuit
US11314273B2 (en) Power supply switching circuit
JPH04290008A (ja) オフ・チップ・ドライバ回路
JP4994351B2 (ja) 出力バッファ
KR100243496B1 (ko) 반도체 장치
JP6028097B2 (ja) 半導体集積回路装置
US9692228B2 (en) ESD protection control circuit and system
JP5142686B2 (ja) 半導体集積回路
US7791403B2 (en) Transitioning digital integrated circuit from standby mode to active mode via backgate charge transfer
CN109600131B (zh) 低功率芯片
US6188243B1 (en) Input/output circuit with high input/output voltage tolerance
US7884424B2 (en) Structure of MTCMOS cell
WO1999065079A1 (en) A method of programmability and an architecture for cold sparing of cmos arrays
US7920019B2 (en) Microprocessor with substrate bias clamps
WO2014205219A1 (en) Method and circuitry for voltage protection
US6407898B1 (en) Protection means for preventing power-on sequence induced latch-up
CN102811047A (zh) 耐高压总线保持电路及操作电路的方法
JP2009207178A (ja) 漏れ電流を減少させる装置および回路ならびにその方法
US7402869B2 (en) Apparatus and method for breakdown protection of a source follower circuit
JP2003060068A (ja) 半導体装置
EP1550217B1 (en) Method and apparatus to actively sink current in an integrated circuit with a floating i/o supply voltage
KR100278266B1 (ko) 스탠바이커런트감소를위한반도체장치
JPH1168548A (ja) 半導体集積回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant