JP5535351B1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5535351B1
JP5535351B1 JP2013040965A JP2013040965A JP5535351B1 JP 5535351 B1 JP5535351 B1 JP 5535351B1 JP 2013040965 A JP2013040965 A JP 2013040965A JP 2013040965 A JP2013040965 A JP 2013040965A JP 5535351 B1 JP5535351 B1 JP 5535351B1
Authority
JP
Japan
Prior art keywords
semiconductor chip
semiconductor
semiconductor device
region
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013040965A
Other languages
English (en)
Other versions
JP2014170804A (ja
Inventor
由佳子 堤
英徳 大國
耕司 秋田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2013040965A priority Critical patent/JP5535351B1/ja
Priority to US14/092,509 priority patent/US9105462B2/en
Application granted granted Critical
Publication of JP5535351B1 publication Critical patent/JP5535351B1/ja
Publication of JP2014170804A publication Critical patent/JP2014170804A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】ノイズの影響を低減することができる。
【解決手段】本開示の一実施形態に係る半導体装置は、基板、第１半導体チップ、第２半導体チップおよび第１変換器を含む。第１半導体チップは、第１面が前記基板に対向するように前記基板に搭載される。第２半導体チップは、前記第１面と対向する前記第１半導体チップの第２面に積層される。第１変換器は、前記第２半導体チップの第１領域に配置され、デジタルアナログ変換およびデジタルアナログ変換の少なくとも１つを行なう。前記第１領域は、前記第２面に垂直な方向からみた場合に、前記第１半導体チップと重ならない領域を有する。
【選択図】図１Ａ

Description

本開示は、半導体装置に関する。
複数の半導体素子（チップ）を積層する場合、フリップチップ接合を用いることが多い。各半導体チップ間においてノイズの影響を削減するものとして、次のような半導体装置が提案されている。フリップチップ接合をする場合に、半導体チップの間に、導電性材料により形成された平面ベタ層よりなる配線層を配置する。配線層を半導体チップの接地端子または電源端子に接続することで、半導体チップ間におけるクロストークノイズの影響を受けずに高速伝送できる。
しかしながら、この技術は、積層された半導体チップ間に平面ベタ層からなる配線層を設けるため、積層された複数の半導体チップのうち、下層の半導体チップは、再配線層を２層構造とする必要があり、半導体製造工程が複雑になるという問題がある。
特開２００２−３４３９３０号公報
本発明の一観点は、製造が容易でノイズの影響を低減できる半導体装置を提供することを目的とする。
上述の課題を解決するため、本発明の一実施形態に係る半導体装置は、基板、第１半導体チップ、第２半導体チップおよび第１変換器を含む。第１半導体チップは、第１面が前記基板に対向するように前記基板に搭載される。第２半導体チップは、前記第１面と対向する前記第１半導体チップの第２面に積層される。第１変換器は、前記第２半導体チップの第１領域に配置され、デジタルアナログ変換およびデジタルアナログ変換の少なくとも１つを行なう。前記第１領域は、前記第２面に垂直な方向からみた場合に、前記第１半導体チップと重ならない領域を有する。
第１の実施形態に係る半導体装置を示す図。 第１の実施形態に係る半導体装置を示す断面図。 第２の実施形態の係る半導体装置を示す図。 第２の実施形態の係る半導体装置を示す断面図。 第２半導体チップの短辺側に第１領域を形成する場合を示す図。 第２半導体チップの短辺側に第１領域を形成する場合を示す断面図。 第３の実施形態に係る半導体装置を示す図。 第３の実施形態に係る半導体装置を示す断面図。 第４の実施形態に係る半導体装置を示す図。 第４の実施形態に係る半導体装置を示す断面図。 第４の実施形態の変形例に係る半導体装置を示す図。 第２半導体チップの接続例を示す図。 第２半導体チップの接続例を示す断面図。 第５の実施形態に係る半導体装置を示す図。 第５の実施形態に係る半導体装置を示す断面図。 第５の実施形態の変形例に係る半導体装置を示す図。 第６の実施形態に係る半導体装置を示す図。 第６の実施形態に係る半導体装置の断面図。 第６の実施形態の変形例に係る半導体装置を示す図。 第４の実施形態の変形例に係る半導体装置の断面図。 第７の実施形態に係る半導体装置を示す図。 第７の実施形態に係る半導体装置の断面図。 第８の実施形態に係る半導体装置を搭載した無線機器を示すブロック図。 半導体装置を搭載した無線機器の一例を示す図。 メモリーカードに半導体装置を搭載した一例を示す図。 メモリーカードに半導体装置を搭載した一例を示す断面図。
以下、図面を参照しながら本開示の一実施形態に係る半導体装置について詳細に説明する。なお、以下の実施形態では、同一の番号を付した部分については同様の動作を行うものとして、重ねての説明を省略する。
（第１の実施形態）
第１の実施形態に係る半導体装置について図１Ａ及び図１Ｂを参照して説明する。図１Ａは、Ｚ軸方向から半導体装置を見た図であり、図１Ｂは、図１Ａ中の線分Ａ−Ａ’間をｘ軸方向から半導体装置の断面図である。
第１の実施形態に係る半導体装置１００は、第１半導体チップ１０１、第２半導体チップ１０２、基板１０３および変換器１０４（第１変換器ともいう）を含む。
第１半導体チップ１０１は、例えばシリコン、シリコンゲルマニウム、ガリウム砒素などの材料による半導体基板からなり、半導体基板の内部または表層に銅、アルミ、金等で金属素子が形成されたものである。第１半導体チップ１０１は、第１半導体チップ１０１の第１面１０６が基板１０３と対向するように基板１０３上に積層される。なお、第１半導体チップ１０１は、誘電体基板や磁性体基板、金属、もしくはそれらの組み合わせでもよい。また、ＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）で構成されてもよい。
第２半導体チップ１０２は、例えばメモリチップであり、第１半導体チップ１０１と同様の半導体基板である。第２半導体チップ１０２は、第１面１０６と対向する第１半導体チップ１０１の第２面１０７上に積層される。第１半導体チップ１０１と第２半導体チップ１０２とは、基板１０３の配線および接地などと、ボンディングワイヤまたはバンプなどとを通じて電気的に接続される。
基板１０３は、第１半導体チップ１０１を搭載する基板である。なお、図示しないが、基板１０３上に、チップコンデンサ、抵抗、インダクタおよびＩＣなどの部品が実装されてもよい。
変換器１０４は、アナログデジタル変換器またはデジタルアナログ変換器の少なくともどちらか１つであり、第１半導体チップ１０１の第２面１０７と対向する第２半導体チップ１０２の面に対向する、第２半導体チップ１０２の第１領域１０５内に配置される。なお、変換器１０４は、第２半導体チップ１０２の表面に限らず、誘電体層などの下に配置されてもよい。さらに、第１半導体チップ１０１の第２面１０７に垂直な方向からみた場合に、第１領域１０５が第１半導体チップ１０１と重ならないように積層される。なお、第１領域１０５が第１半導体チップ１０１と重ならないように積層されることが望ましいが、第１領域１０５が第１半導体チップ１０１と重なる領域を有してもよい。第２半導体チップ１０２の第１領域１０５以外の領域は、例えばデジタル信号処理を行なう素子が含まれる領域である。
なお、第１半導体チップ１０１、第２半導体チップ１０２および基板１０３は、図１Ａ及び図１Ｂでは正方形の形状であるが、正方形に限らず、四角形、四角形以外の多角形、円形または他の複雑な形状でもよい。
ここで、第２半導体チップ１０２の第１領域１０５が第１半導体チップ１０１と重なるように積層される場合を想定する。この場合は、第１領域１０５の直下に第１半導体チップ１０１が存在することになる。よって、第１領域１０５に形成されるアナログデジタル変換器およびデジタルアナログ変換器が、第１領域１０５の直下に位置する第１半導体チップ１０１に形成される配線や接地からノイズの影響を受けやすい。
また、第１領域１０５の直下に第１半導体チップ１０１における配線および接地が無い場合でも、第１半導体チップ１０１の基板部分を媒体としてノイズが伝搬することにより、第１領域１０５に存在するアナログデジタル変換器およびデジタルアナログ変換器が影響を受けることとなる。
よって、本実施形態に示すように、第２半導体チップ１０２の第１領域１０５を第１半導体チップ１０１と重ならないように積層することで、第１領域１０５に形成されるアナログデジタル変換器およびデジタルアナログ変換器がノイズの影響を受けにくくなる。
なお、第１領域１０５の面積は、第２半導体チップ１０２の面積の半分よりも小さく、さらに、第２半導体チップの中央よりも端部に近い領域に配置することが望ましい。
このようにすることで、第１領域１０５以外で第１半導体チップ１０１と第２半導体チップ１０２とが重なる面積が大きくなり、より広い面積で第２半導体チップ１０２を第１半導体チップ１０１に固定することができ、製造が容易となる。
なお、図１Ａおよび図１Ｂでは、第１領域１０５は矩形形状であるが、これに限らずＬ字形状であってもよいし、他の形状であってもよい。
以上に示した第１の実施形態によれば、第１領域の直下に、ノイズを発生させる配線または接地、ノイズを伝搬させる媒体を有する第１半導体チップが存在しないため、第１領域に含まれるアナログデジタル変換器およびデジタルアナログ変換器がノイズの影響を受けにくくすることができ、さらに製造が容易となる。
（第２の実施形態）
第２の実施形態に係る半導体装置２００について図２Ａ及び図２Ｂを参照して説明する。
図２Ａは、Ｚ軸方向から半導体装置２００を見た図であり、図２Ｂは、図２Ａ中のＡ−Ａ’間をｘ軸方向から見た半導体装置２００の断面図である。
第２の実施形態に係る半導体装置２００は、第１半導体チップ１０１、第２半導体チップ２０１、基板１０３および変換器１０４を含む。
第１半導体チップ１０１および基板１０３は、第１の実施形態と同様であるのでここでの説明は省略する。
第２半導体チップ２０１は、第１の実施形態に係る第２半導体チップ１０２とほぼ同様の構成であるが、形状が長方形である点が第１の実施形態と異なる。第２半導体チップ２０１は、第１の実施形態と同様に、アナログデジタル変換器およびデジタルアナログ変換器の少なくともどちらか１つを含む第１領域２０２を有する。第１領域２０２は、第１半導体チップ１０１の第２面１０７に垂直な方向からみた場合に、第２半導体チップ２０１の中央よりも第１長辺２０３側に寄って、第１長辺２０３と略平行した長方形状として位置する。
第１長辺２０３は、第１半導体チップ１０１の第２面１０７に垂直な方向からみた場合に、第２半導体チップ２０１の辺のうちの第１半導体チップ１０１と重ならない長辺である。
次に、第２半導体チップ２０１の短辺側に第１領域を形成する半導体装置の一例を図３Ａおよび図３Ｂに示す。図３Ａは、Ｚ軸方向から半導体装置３００を見た図であり、図３Ｂは、図３Ａ中のＡ−Ａ’間をｘ軸方向から見た半導体装置３００の断面図である。
図３Ａおよび図３Ｂに示す半導体装置３００は、第２半導体チップ２０１は図２Ａおよび図２Ｂに示す第２半導体チップ２０１と同一であるが、第１領域３０１が、積層方向からみた場合、第２半導体チップ２０１の中央よりも、第１短辺３０２側に略並行して配置される。
図３Ａおよび図３Ｂに示すように、第１短辺３０２側に第１領域３０１が配置される場合は、第１領域と最も近い第１半導体チップ１０１の１辺と第１短辺３０２との長さＤ１が、図２Ａおよび図２Ｂに示す第１領域と最も近い第１半導体チップ１０１の１辺と第１長辺２０３との長さＤ１よりも長くなるので、第２半導体チップ２０１を第１半導体チップ１０１に固定しにくくなる。
以上に示した第２の実施形態によれば、第２半導体チップを長方形状とし、第１半導体チップ１０１の第２面１０７に垂直な方向からみた場合に、第１領域を第２半導体チップの辺のうちの第１半導体チップと重ならない長辺によせて配置することにより、第１半導体チップからはみ出す部分の第１半導体チップの辺からの長さが短くなるので、第２半導体チップを第１半導体チップに固定しやすくなり、より製造が容易であり、かつ変換器へのノイズの影響を抑制できる。
なお、第２の実施形態では、第２半導体チップ２０１が長方形である例を示すが、長方形に限らず、楕円や他の正多角形以外の多角形であってもよい。このような場合は、第２半導体チップ２０１における第１方向の中心線（楕円であれば、長軸）と、第１方向に直交する第２方向の中心線（楕円であれば、短軸）が交わる点を中心とした際に、第１領域が第２半導体チップ２０１の中心よりも第１方向における端部側に位置するようにすればよい。
（第３の実施形態）
第３の実施形態に係る半導体装置４００について図４Ａおよび図４Ｂを参照して説明する。
図４Ａは、Ｚ軸方向から半導体装置４００を見た図であり、図４Ｂは、図４Ａ中のＡ−Ａ’間をｘ軸方向から見た半導体装置４００の断面図である。
第３の実施形態に係る半導体装置４００は、第１半導体チップ４０１、第２半導体チップ２０１、基板１０３および変換器１０４を含む。
第２半導体チップ２０１、基板１０３および変換器１０４は、上述した実施形態における第２半導体チップ２０１および基板１０３と同一であるのでここでの説明を省略する。
第１半導体チップ４０１は、アナログデジタル変換器およびデジタルアナログ変換器の少なくともどちらか１つ（第２変換器ともいう）を含む第２領域４０２を有する点が上述した第１半導体チップ１０１とは異なる。
第２領域４０２は、第１半導体チップ４０１の第２面１０７に垂直な方向からみた場合、第２半導体チップ２０１と重ならない位置に配置される。すなわち、第１領域１０５と第２領域４０２がそれぞれ重ならないように、第１半導体チップ４０１上に第２半導体チップ２０１が積層される。
以上に示した第３の実施形態によれば、第１領域が第１半導体チップと重ならないように配置され、かつ、第２領域が第２半導体チップと重ならないように配置されるので、第１領域および第２領域共に、半導体チップからのノイズから受ける影響を低減することができる。
（第４の実施形態）
第４の実施形態に係る半導体装置５００について図５Ａおよび図５Ｂを参照して説明する。
図５Ａは、Ｚ軸方向から半導体装置５００を見た図であり、図５Ｂは、図５中のＡ−Ａ’間をｘ軸方向から見た半導体装置５００の断面図である。
第４の実施形態に係る半導体装置５００は、第１半導体チップ１０１、第２半導体チップ１０２、基板１０３、変換器１０４、第３半導体チップ５０１およびボンディングワイヤ５０２を含む。
第１半導体チップ１０１、第２半導体チップ１０２および基板１０３は、上述した実施形態における第１半導体チップ１０１、第２半導体チップ１０２および基板１０３と同一であるので、ここでの説明を省略する。
第３半導体チップ５０１は、第１半導体チップ１０１および第２半導体チップ１０２と同様に構成される半導体チップであり、例えば、アンプ、ミキサ、発振器といったアナログ回路の機能を有する。なお、第３半導体チップ５０１は、誘電体基板、磁性体基板、金属またはそれらの組み合わせでもよいし、ＣＳＰで構成されてもよい。また、第３半導体チップ５０１の形状は、図５Ａおよび図５Ｂでは長方形であるが、これに限らず、四角形、多角形、円形、その他の複雑な形状であってもよい。
なお、図示しないが、第３半導体チップ５０１は、基板１０３の配線または接地と、ボンディングワイヤまたはバンプなどにより電気的に接続される。また、第３半導体チップ５０１は、第１半導体チップ１０１とも電気的に接続されてもよい。
ボンディングワイヤ５０２は、第２半導体チップ１０２と第３半導体チップ５０１とを電気的に接続する。ボンディングワイヤ５０２は、例えば金、銅、アルミといった導体で形成される。
図５Ａおよび図５Ｂに示すように、第２半導体チップ１０２が第１半導体チップ１０１に積層されているので、第１半導体チップ１０１、第２半導体チップ１０２および第３半導体チップ５０１をそれぞれ積層することなく基板１０３に直接配置する場合よりも、小さい面積で配置することができる。小面積で配置することができるので基板上の限られたスペースを有効利用できる。また、第３半導体チップ５０１は第１半導体チップ１０１と重なっていないため、第１半導体チップ１０１から発生するノイズが第３半導体チップ５０１に含まれるアナログ回路に与える影響を軽減できる。
ここで、第２半導体チップ１０２と第３半導体チップ５０１とは無線機を構成してもよい。ここでいう無線機とは、送信機、受信機、または送受信機を指す。図５Ａおよび図５Ｂに示す半導体装置５００によれば、第２半導体チップ１０２の第１領域１０５に含まれるアナログデジタル変換器またはデジタルアナログ変換器が、第１半導体チップ１０１からのノイズの影響を受けにくい無線機を構成することができる。
次に、第４の実施形態の変形例について図６を参照して説明する。
図６に示す半導体装置６００は、図５Ａおよび図５Ｂに示す半導体装置５００に加え、第４半導体チップ６０１を含む。
第４半導体チップ６０１は、第２半導体チップ１０２とボンディングワイヤ５０２で電気的に接続される。これにより、第３半導体チップ５０１と第４半導体チップ６０１とは、第２半導体チップ１０２の第１領域１０５に含まれるアナログデジタル変換器およびデジタルアナログ変換器の少なくともどちらか１つを共有することができる。
第３半導体チップ５０１と第４半導体チップ６０１とはそれぞれ異なる無線システムの高周波アナログ回路として動作し、第２半導体チップ１０２の第１領域１０５に含まれるアナログデジタル変換器およびデジタルアナログ変換器の少なくともどちらか１つを共有することができ、第４半導体チップ６０１用に別途アナログデジタル変換器またはデジタルアナログ変換器を基板上に設けるよりも、基板上のスペースを有効利用することができる。
なお、第２半導体チップ１０２をボンディングワイヤを用いずに第３半導体チップ５０１に接続してもよい。第２半導体チップの接続例を図７Ａおよび図７Ｂに示す。
図７Ａおよび図７Ｂに示す半導体装置７００は、第２半導体チップ１０２を第３半導体チップ５０１に直接積層する。さらに、第２半導体チップ１０２上にある配線を第３半導体チップ５０１上にある配線および接地にスルーホール７０１を用いて電気的に接続する。また、第２半導体チップ１０２の第１領域１０５は、第１半導体チップ１０１および第３半導体チップ５０１に重ならないように積層すればよい。
このように第２半導体チップを第３半導体チップに直接積層することで、第２半導体チップを第３半導体チップにボンディングワイヤで接続するよりも強度を高めつつノイズの影響を低減することができる。
以上に示した第４の実施形態によれば、第３半導体チップを設けることで、第１半導体チップのノイズの影響を低減した無線機を提供することができ、第１半導体チップ上に第２半導体チップが積層されていることにより、基板上のスペースを有効利用することができる。さらに、第３半導体チップは第１半導体チップに積層されずに間隔を空けて配置されるため、第３半導体チップのアナログ回路のノイズの影響を低減することができる。
（第５の実施形態）
第５の実施形態に係る半導体装置８００について図８Ａおよび図８Ｂを参照して説明する。
図８Ａは、Ｚ軸方向から半導体装置８００を見た図であり、図８Ｂは、図８中のＡ−Ａ’間をｘ軸方向から見た半導体装置８００の断面図である。
第５の実施形態に係る半導体装置８００は、第１半導体チップ１０１、第２半導体チップ１０２、基板１０３、変換器１０４、第３半導体チップ５０１、ボンディングワイヤ５０２、ボンディングワイヤ８０１およびアンテナ８０２を含む。第１半導体チップ１０１、第２半導体チップ１０２、基板１０３、第３半導体チップ５０１およびボンディングワイヤ５０２については、図５Ａおよび図５Ｂに示す半導体装置５００とほぼ同様であるので説明を省略する。
ボンディングワイヤ８０１は、第３半導体チップ５０１に形成されるアナログ回路とアンテナ８０２とを電気的に接続する。
アンテナ８０２は、図８Ａ及び図８Ｂの例では、アンテナ８０２は左右対称なダイポールアンテナであるが、これに限らずに非対称な形状でもよく、逆Ｆアンテナ、パッチアンテナ、八木アンテナ、誘電体アンテナまたはその他のアンテナでもよい。さらに、配置されるアンテナ８０２の数は１つに限らず、複数でもよい。また、アンテナ８０２は基板１０３上に形成されているが、第３半導体チップ５０１上でもよいし、ボンディングワイヤ８０１により形成されてもよいし、それらの組み合わせでもよい。また、アンテナ８０２は、第３半導体チップ５０１とボンディングワイヤ８０１とで接続されているが、バンプまたは基板１０３の配線により接続されてもよい。
次に、第５の実施形態に係る半導体装置８００の変形例について図９を参照して説明する。
図９に示す半導体装置９００は、図８Ａおよび図８Ｂに示す半導体装置８００に加え、高周波アナログ回路９０１、ボンディングワイヤ９０２、配線９０３およびアンテナ９０４を含む。高周波アナログ回路９０１は、第２半導体チップ１０２上に形成される、第３半導体チップ５０１に形成されるアナログ回路による第１無線システムとは無線システムが異なる、第２無線システムのアナログ回路である。
ボンディングワイヤ９０２は、高周波アナログ回路９０１と配線９０３とを電気的に接続する。
配線９０３は、基板上に配置される金属パターンである。
アンテナ９０４は、アンテナ８０２が送受信するために利用する周波数帯よりも低い周波数帯を想定しており、図９ではダイポールアンテナであるが、上述したようなその他のアンテナでもよい。アンテナ９０４は、基板１０３に形成されているが、一部または全体がボンディングワイヤ９０２で形成されていてもよい。また、アンテナ９０４の種類によっては配線９０３を含まなくてもよい。
第２無線システムで利用する周波数帯は、第３半導体チップ５０１に形成された高周波アナログ回路において利用する第１無線システムの周波数帯よりも低いため、ボンディングワイヤ９０２および配線９０３によって生じる伝送損失が小さい。よって、高周波アナログ回路９０１からアンテナ９０４までの伝送距離を長くすることができる。
以上に示した第５の実施形態によれば、第３半導体チップにアンテナを接続することで、第２半導体チップに形成されるアナログデジタル変換器およびデジタルアナログ変換器の少なくとも１つが、第１半導体チップからのノイズの影響を受けにくいアンテナ付き無線機を生成することができる。
（第６の実施形態）
第６の実施形態に係る半導体装置１０００について図１０Ａおよび図１０Ｂを参照して説明する。
図１０Ａは、Ｚ軸方向から半導体装置１０００を見た図であり、図１０Ｂは、図１０Ａ中のＡ−Ａ’間をｘ軸方向から見た半導体装置１０００の断面図である。
第６の実施形態に係る半導体装置１０００は、第１半導体チップ１０１、第２半導体チップ１０２、基板１０３、変換器１０４、第３半導体チップ５０１、ボンディングワイヤ５０２および部品１００１を含む。
第１半導体チップ１０１、第２半導体チップ１０２、基板１０３、変換器１０４、第３半導体チップ５０１、ボンディングワイヤ５０２は、図５Ａおよび図５Ｂに示す半導体装置５００とほぼ同様であるので説明を省略する。
部品１００１は、基板１０３に搭載される半導体チップ以外の要素であり、ＩＣ、抵抗、キャパシタなどの部品である。部品１００１は、第２半導体チップ１０２の第２面１０７に垂直な方向からみた場合、ボンディングワイヤ５０２の下の基板１０３上に配置され、図１０Ｂに示すように第１半導体チップ１０１と第３半導体チップ５０１との間に配置される。このように配置することで、基板１０３上の面積を有効に利用することができる。
次に、部品１００１の配置の変形例を図１１Ａおよび図１１Ｂに示す。
図１１Ａは、Ｚ軸方向から半導体装置１１００を見た図であり、図１１Ｂは、図１１Ａ中のＡ−Ａ’間をｘ軸方向から見た半導体装置１１００の断面図である。
半導体装置１１００は、図１０Ａおよび図１０Ｂに示す半導体装置１０００とほぼ同様の構成であるが、部品が配置される位置が異なる。
図１１Ａおよび図１１Ｂに示すように、第２半導体チップ１０２の第２面１０７に垂直な方向からみた場合、部品１００１が第２半導体チップ１０２の第１領域１０５と重なるように配置される。このとき、部品１００１の一部が第１領域１０５の下に重なるように配置されてもよいし、部品１００１の全てが第１領域１０５の下に重なってもよい。
図１０Ａおよび図１０Ｂおよび図１１Ａおよび図１１Ｂに示すように、第２半導体チップ１０２が、積層方向に第１半導体チップ１０１の厚さ分底上げされた高さを有するため、第２半導体チップ１０２に接続されるボンディングワイヤ５０２も第１半導体チップ１０１の厚さ分底上げされることになる。従って、第２半導体チップ１０２と第３半導体チップ５０１とを接続するボンディングワイヤ５０２の位置も高くなるため、ボンディングワイヤ５０２と部品１００１とは干渉しにくくなる。
以上に示した第６の実施形態によれば、第２半導体チップの第２面に垂直な方向からみた場合、ボンディングワイヤおよび第２半導体チップの第１領域の少なくとも一方の下に部品を配置することにより、基板上の面積を有効に利用することができる。
（第７の実施形態）
第７の実施形態に係る半導体装置１２００について図１２Ａおよび図１２Ｂを参照して説明する。図１２Ａおよび図１２Ｂに示す半導体装置１２００は、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）パッケージの例を示す。
図１２Ａは、Ｚ軸方向から半導体装置１２００を見た図であり、図１２Ｂは、図１２Ａ中のＡ−Ａ’間をｘ軸方向から見た半導体装置１２００の断面図である。
第７の実施形態に係る半導体装置１２００は、第１半導体チップ１０１、第２半導体チップ１０２、基板１０３、変換器１０４、第３半導体チップ５０１、ボンディングワイヤ５０２、ボンディングワイヤ８０１、アンテナ８０２、端子１２０１および封止剤１２０２を含む。
半導体装置１２００は、端子１２０１および封止剤１２０２以外は、図８Ａおよび図８Ｂの半導体装置８００と同様の構成である。
端子１２０１は、例えば半田ボールであり、他の基板、装置などと接続するために形成される導体である。端子１２０１は、第１半導体チップ１０１が搭載される基板１０３の上面１２０３（第３面ともいう）と対向する第１基板１０３の下面１２０４（第４面ともいう）に複数形成される。
封止剤１２０２は、例えば、エポキシ樹脂を主成分に、シリカ充填材等を加えた熱硬化性成形材料で形成され、半導体チップを保護するために、基板１０３の上面１２０３に充填される。
図１２Ａおよび図１２Ｂに示す半導体装置１２００は、ＢＧＡパッケージを想定しているが、他の半導体パッケージでもよいし、封止剤で封止されたモジュールでもよい。また、端子１２０１は、半田ボールであるが、半田ボールに限らず、基板１０３の下面１２０４にパッドを形成してもよい。
以上に示した第７の実施形態によれば、基板の下面に複数の端子を形成することで、半導体装置の外との接続が容易となる。また、基板の上面を封止剤で封止することで、基板の上面に搭載される半導体チップ、ボンディングワイヤなどを外部の環境から保護することができる。
（第８の実施形態）
図１２Ａおよび図１２Ｂに示したような半導体装置を無線機器に用いることも可能である。第５の実施形態から第７の実施形態までに係る半導体装置を搭載した無線機器の一例について説明する。無線機器は、データまたは画像や動画をやりとりする機器に上述した半導体装置を搭載した機器である。
はじめに、第８の実施形態に係る無線機器について図１３のブロック図を参照して説明する。
図１３に示す無線機器１３００は、半導体装置１３０１、プロセッサ１３０２およびメモリ１３０３を含む。
半導体装置１３０１は、外部とデータの送受信を行う。なお、第４の実施形態から第７の実施形態のいずれの半導体装置を用いてもよい。
プロセッサ１３０２は、半導体装置１３０１から受け取ったデータ、または半導体装置１３０１へ送信するデータを処理する。
メモリ１３０３は、プロセッサ１３０２からデータを受け取って保存する。
次に、半導体装置１３０１を搭載した無線機器の一例について図１４を参照して説明する。
無線機器は、ここでは例えばノートＰＣ１４０１及び携帯端末１４０２である。ノートＰＣ１４０１および携帯端末１４０２はそれぞれ、内部または外部に半導体装置１３０１を搭載し、例えばミリ波帯の周波数を用いて半導体装置１３０１を介したデータ通信を行う。
ノートＰＣ１４０１に搭載された半導体装置１３０１と携帯端末１４０２に搭載された半導体装置１３０１とは、アンテナの指向性が強い方向が対向するように配置することで、データのやりとりを効率よく行うことができる。
図１４の例では、ノートＰＣ１４０１および携帯端末１４０２を示すが、これに限らず、ＴＶ、デジタルカメラ、メモリーカードなどの機器に半導体装置を搭載してもよい。
以上に示した第８の実施形態によれば、上述した半導体装置をノートＰＣ及び携帯端末などのようなデータ通信を行なう通信機器に搭載することで、データの送受信をノイズの影響を低減して効率よく行なうことができる。
（第９の実施形態）
半導体装置をメモリーカードに搭載した無線機器の一例を図１５Ａおよび図１５Ｂに示す。
図１５Ａは、Ｚ軸方向から無線機器１５００を見た図であり、図１５Ｂは、図１５Ａ中のＡ−Ａ’間をｘ軸方向から見た無線機器１５００の断面図である。図１５Ａおよび図１５Ｂに示す無線機器１５００は、メモリーカードを想定しており、図１２Ａおよび図１２Ｂに示す無線機器とほぼ同様であるが、基板１０３の下面１２０４に形成される複数の端子１２０１をパッド１５０１に置き換えて形成した点が異なる。
これによって、無線機器１５００は半導体装置を含むことにより、ノートＰＣや携帯端末、デジタルカメラなどと無線通信を行なうことができる。
以上に示した第６の実施形態によれば、半導体装置をノートＰＣまたは携帯端末等と無線によりデータ通信を行う半導体装置にメモリーカードに搭載することで、ノイズの影響が少ない無線通信機能付きのメモリーカードを提供でき、データ等の送受信を効率よく行うことができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１００，２００，３００，４００，５００，６００，７００，８００，９００，１０００，１１００，１２００，１３０１・・・半導体装置、１０１，４０１・・・第１半導体チップ、１０２、２０１・・・第２半導体チップ、１０３・・・基板、１０４・・・変換器、１０５，２０２，３０１・・・第１領域、１０６・・・第１面、１０７・・・第２面、２０３・・・第１長辺、３０２・・・第１短辺、４０２・・・第２領域、５０１・・・第３半導体チップ、５０２，８０１，９０２・・・ボンディングワイヤ、６０１・・・第４半導体チップ、７０１・・・スルーホール、８０２，９０４・・・アンテナ、９０１・・・高周波アナログ回路、９０３・・・配線、１００１・・・部品、１２０１・・・端子、１２０２・・・封止剤、１２０３・・・上面、１２０４・・・下面、１２０５・・・パッケージ、１３００，１５００・・・無線機器、１３０２・・・プロセッサ、１３０３・・・メモリ、１４０１・・・ノートＰＣ、１４０２・・・携帯端末、１５００・・・無線機器、１５０１・・・パッド。

Claims (9)

  1. 基板と、
    第１面が前記基板に対向するように前記基板に搭載される第１半導体チップと、
    前記第１面と対向する前記第１半導体チップの第２面に積層される第２半導体チップと、
    前記第２半導体チップの第１領域に配置され、デジタルアナログ変換およびデジタルアナログ変換の少なくとも１つを行なう第１変換器と、を具備し、
    前記第１領域は、前記第２面に垂直な方向からみた場合に、前記第１半導体チップと重ならない領域を有する半導体装置。
  2. 前記第１領域は、前記第２面に垂直な方向からみた場合に、前記第１半導体チップと重ならない請求項１に記載の半導体装置。
  3. 前記第２面に垂直な方向からみた場合において、前記第１領域の面積は、前記第２半導体チップの面積の半分よりも小さく、前記第１領域が前記第２半導体チップの中央よりも端部側に位置する請求項１または請求項２に記載の半導体装置。
  4. 前記第２半導体チップの形状が長方形であり、前記第１領域が前記第２半導体チップの第１長辺に平行した形状であり、かつ前記第２半導体チップの中央よりも該第１長辺側に位置する請求項１から請求項３のいずれか１項に記載の半導体装置。
  5. 前記第１半導体チップの第２領域に配置され、デジタルアナログ変換およびデジタルアナログ変換の少なくとも１つを行なう第２変換器をさらに具備し、
    前記第２面に垂直な方向からみた場合、前記第２領域が前記第２半導体チップと重ならない請求項１から請求項４のいずれか１項に記載の半導体装置。
  6. 前記基板に積層され、アナログ回路を含む第３半導体チップをさらに具備し、
    前記第２半導体チップと前記第３半導体チップとを電気的に接続する請求項１から請求項５のいずれか１項に記載の半導体装置。
  7. 前記第３半導体チップに接続されるアンテナをさらに具備する請求項６に記載の半導体装置。
  8. 前記基板上における前記第１半導体チップと前記第３半導体チップとの間に配置される部品をさらに具備する請求項６または請求項７に記載の半導体装置。
  9. 前記第１面と対向する前記基板の第３面に対向する前記基板の第４面に形成される複数の端子と、
    前記第３面上を封止剤により封止する封止部と、をさらに具備する請求項１から請求項８のいずれか１項に記載の半導体装置。
JP2013040965A 2013-03-01 2013-03-01 半導体装置 Active JP5535351B1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013040965A JP5535351B1 (ja) 2013-03-01 2013-03-01 半導体装置
US14/092,509 US9105462B2 (en) 2013-03-01 2013-11-27 Semiconductor apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013040965A JP5535351B1 (ja) 2013-03-01 2013-03-01 半導体装置

Publications (2)

Publication Number Publication Date
JP5535351B1 true JP5535351B1 (ja) 2014-07-02
JP2014170804A JP2014170804A (ja) 2014-09-18

Family

ID=51409364

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013040965A Active JP5535351B1 (ja) 2013-03-01 2013-03-01 半導体装置

Country Status (2)

Country Link
US (1) US9105462B2 (ja)
JP (1) JP5535351B1 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008211188A (ja) * 2007-01-31 2008-09-11 Sanyo Electric Co Ltd 半導体装置および携帯機器
JPWO2008084841A1 (ja) * 2007-01-11 2010-05-06 日本電気株式会社 半導体装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2647023B2 (ja) 1994-10-27 1997-08-27 日本電気株式会社 半導体記憶装置
JPH09252081A (ja) 1996-03-14 1997-09-22 Toshiba Corp 半導体装置
JP2002343930A (ja) 2001-05-16 2002-11-29 Fujitsu Ltd 半導体装置
US6969149B2 (en) * 2001-12-18 2005-11-29 Sony Corporation Print head
JP2004221215A (ja) 2003-01-14 2004-08-05 Renesas Technology Corp 半導体装置
US7242101B2 (en) * 2004-07-19 2007-07-10 St Assembly Test Services Ltd. Integrated circuit die with pedestal
JP2006073625A (ja) 2004-08-31 2006-03-16 Sharp Corp 電子部品
TWI262564B (en) 2005-04-29 2006-09-21 Holtek Semiconductor Inc Multi-functional chip construction
US20070052079A1 (en) * 2005-09-07 2007-03-08 Macronix International Co., Ltd. Multi-chip stacking package structure
US7893539B2 (en) * 2007-01-31 2011-02-22 Sanyo Electric Co., Ltd. Semiconductor apparatus and mobile apparatus
JP4940064B2 (ja) 2007-08-28 2012-05-30 ルネサスエレクトロニクス株式会社 半導体装置
JP2009295959A (ja) * 2008-05-09 2009-12-17 Panasonic Corp 半導体装置及びその製造方法
KR20110050231A (ko) * 2009-11-06 2011-05-13 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
JP2011155208A (ja) 2010-01-28 2011-08-11 Elpida Memory Inc 半導体記憶装置
JP2012080145A (ja) 2012-01-27 2012-04-19 Sanyo Electric Co Ltd 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2008084841A1 (ja) * 2007-01-11 2010-05-06 日本電気株式会社 半導体装置
JP2008211188A (ja) * 2007-01-31 2008-09-11 Sanyo Electric Co Ltd 半導体装置および携帯機器

Also Published As

Publication number Publication date
JP2014170804A (ja) 2014-09-18
US20140246787A1 (en) 2014-09-04
US9105462B2 (en) 2015-08-11

Similar Documents

Publication Publication Date Title
US10475756B2 (en) Composite antenna substrate and semiconductor package module
US20210226328A1 (en) Antenna module
US11217543B2 (en) Antenna module
TWI670801B (zh) 複合天線基板以及半導體封裝模組
US10790595B2 (en) Antenna module and manufacturing method thereof
JP6039182B2 (ja) 半導体装置、該装置に用いられる実装基板及び該実装基板の製造方法
KR20120035394A (ko) 수직구조의 전송선로 트랜지션 및 랜드 그리드 어레이 접합를 이용한 단일 칩 패키지를 위한 장치
US9178269B2 (en) Wireless apparatus
US9287307B2 (en) Chip size package (CSP)
JP2009111010A (ja) 半導体装置およびその製造方法
CN202120888U (zh) 一种超宽带多功能变频芯片
US9184492B2 (en) Radio device
US9160055B2 (en) Wireless device
CN112166502B (zh) 一种倒装芯片的封装结构及电子设备
JP6586629B2 (ja) 半導体パッケージ及び半導体装置
JP5535351B1 (ja) 半導体装置
KR101271645B1 (ko) 신호 간섭 방지 패턴을 구비하는 적층 칩 패키지, 그 제조 방법, 적층 칩 패키지를 포함하는 반도체 모듈, 및 그 제조 방법
CN112447690B (zh) 天线置顶的半导体封装结构
US9312236B2 (en) Semiconductor device, wireless device, and storage device

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140325

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140422

R151 Written notification of patent or utility model registration

Ref document number: 5535351

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151