JPH09252081A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH09252081A JPH09252081A JP8057854A JP5785496A JPH09252081A JP H09252081 A JPH09252081 A JP H09252081A JP 8057854 A JP8057854 A JP 8057854A JP 5785496 A JP5785496 A JP 5785496A JP H09252081 A JPH09252081 A JP H09252081A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- semiconductor
- semiconductor device
- signal processing
- ccd
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Light Receiving Elements (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】
【課題】大幅な小型化を実現することを可能とする半導
体装置を提供する。 【解決手段】信号処理用ＩＣ２を配線基板として使用
し、この上に製造プロセスの異なるＣＣＤ１を搭載し、
ＣＣＤ１が外部との信号の送受を邪魔しないように、信
号処理用ＩＣ２に穴部８を設けることにより、複数の半
導体チップを立体的に配置することが可能となり、半導
体装置の大幅な小型化を達成することが可能となる。
体装置を提供する。 【解決手段】信号処理用ＩＣ２を配線基板として使用
し、この上に製造プロセスの異なるＣＣＤ１を搭載し、
ＣＣＤ１が外部との信号の送受を邪魔しないように、信
号処理用ＩＣ２に穴部８を設けることにより、複数の半
導体チップを立体的に配置することが可能となり、半導
体装置の大幅な小型化を達成することが可能となる。
Description
【０００１】
【発明の属する技術分野】この発明は、特に、複数の半
導体チップを組合せてモジュール化した半導体装置に関
する。
導体チップを組合せてモジュール化した半導体装置に関
する。
【０００２】
【従来の技術】電子機器の小型化に対する要求には止ま
るところがない。このため複数のＩＣやディスクリート
部品から構成されていた電気信号の処理回路を、極力少
数のＩＣに集積化する手法が提案され、将来的には、こ
れら全て一つのＩＣ上に集積し、小型化の究極の姿であ
ると認識されている。
るところがない。このため複数のＩＣやディスクリート
部品から構成されていた電気信号の処理回路を、極力少
数のＩＣに集積化する手法が提案され、将来的には、こ
れら全て一つのＩＣ上に集積し、小型化の究極の姿であ
ると認識されている。
【０００３】ところがＩＣには、その製造プロセスの相
違から、同一ＩＣにまとめることが困難である。例え
ば、シリコンとガリウムヒ素による基板材質の相違や通
常品と高耐圧品・ＭＯＳとＣＣＤのプロセスの相違があ
る。
違から、同一ＩＣにまとめることが困難である。例え
ば、シリコンとガリウムヒ素による基板材質の相違や通
常品と高耐圧品・ＭＯＳとＣＣＤのプロセスの相違があ
る。
【０００４】以下、従来の半導体装置について説明す
る。パソコンの急激な普及に伴い、画像入力機器として
の電子カメラの重要性が高まっている。従来の電子カメ
ラの撮像部モジュールのシステムを要約すれば、図１０
に示すように、撮像素子であるＣＣＤ（電荷結合素子）
１と、その信号を処理する信号処理用ＩＣ２、ＣＣＤ１
の垂直駆動用ＩＣ３から構成されている。画像情報はＣ
ＣＤ１で電気信号に変換され、信号処理用ＩＣ２により
ＲＧＢ・ビデオ信号等に変換され、出力４として静止画
像ないしは動画像としてパソコン本体に向けて出力され
る。
る。パソコンの急激な普及に伴い、画像入力機器として
の電子カメラの重要性が高まっている。従来の電子カメ
ラの撮像部モジュールのシステムを要約すれば、図１０
に示すように、撮像素子であるＣＣＤ（電荷結合素子）
１と、その信号を処理する信号処理用ＩＣ２、ＣＣＤ１
の垂直駆動用ＩＣ３から構成されている。画像情報はＣ
ＣＤ１で電気信号に変換され、信号処理用ＩＣ２により
ＲＧＢ・ビデオ信号等に変換され、出力４として静止画
像ないしは動画像としてパソコン本体に向けて出力され
る。
【０００５】一方、これからの電子カメラは、可搬性の
要求が強く、小型化が重要なファクターである。このた
め、極力少数のＩＣに集積化する手法が採用されている
が、更に同一ＩＣにまとめようとした場合、ＣＣＤ１と
信号処理用ＩＣ２はシリコンプロセスが互いに相違して
いるため、各々の集積度は上げることができても、これ
らを同一チップに纏めることは不可能で、撮像部モジュ
ールは図１１に示す如く平面的にこれらを配置した構成
とせざるを得なかった。また、立体的にＣＣＤ１と信号
処理用ＩＣ２を配置することも考えられるが、ＣＣＤ１
は撮像面を持つため、電気的接続を考慮した上で単純な
立体化を行なうことは、これが障害となり困難であっ
た。
要求が強く、小型化が重要なファクターである。このた
め、極力少数のＩＣに集積化する手法が採用されている
が、更に同一ＩＣにまとめようとした場合、ＣＣＤ１と
信号処理用ＩＣ２はシリコンプロセスが互いに相違して
いるため、各々の集積度は上げることができても、これ
らを同一チップに纏めることは不可能で、撮像部モジュ
ールは図１１に示す如く平面的にこれらを配置した構成
とせざるを得なかった。また、立体的にＣＣＤ１と信号
処理用ＩＣ２を配置することも考えられるが、ＣＣＤ１
は撮像面を持つため、電気的接続を考慮した上で単純な
立体化を行なうことは、これが障害となり困難であっ
た。
【０００６】同様な例はガリウムヒ素の素子を使用した
電波送信・受信素子や、ガリウムアルミニウムヒ素や他
の多元半導体基板を用いたＬＤなどに見られ、これら素
子と信号処理ＩＣとを組合わせたモジュールは、これら
を平面的に配置せざるを得ないため、小型化が困難であ
った。
電波送信・受信素子や、ガリウムアルミニウムヒ素や他
の多元半導体基板を用いたＬＤなどに見られ、これら素
子と信号処理ＩＣとを組合わせたモジュールは、これら
を平面的に配置せざるを得ないため、小型化が困難であ
った。
【０００７】
【発明が解決しようとする課題】このように製造プロセ
スの相違から、従来の半導体装置では、同一のチップ上
にまとめることが困難なＩＣを複数使用した半導体モジ
ュールは、ＩＣ集積度の向上による小型化という通常の
方法論がそのまま適用できず、電子装置全体の小型化の
障害となっていた。
スの相違から、従来の半導体装置では、同一のチップ上
にまとめることが困難なＩＣを複数使用した半導体モジ
ュールは、ＩＣ集積度の向上による小型化という通常の
方法論がそのまま適用できず、電子装置全体の小型化の
障害となっていた。
【０００８】この発明は、大幅な小型化を実現すること
を可能とする半導体装置を提供する。
を可能とする半導体装置を提供する。
【０００９】
【課題を解決するための手段】上記した課題を解決する
ために、この発明の半導体装置では、少なくとも第１及
び第２の半導体チップの２つを組み合わせて構成されて
なる半導体装置において、前記第１の半導体チップの接
続パッド側表面と前記第２の半導体チップの接続パッド
側表面とを対向させるとともに、少なくとも一部が重な
る関係に配置し、対向した前記第１の半導体チップと第
２の半導体チップの接続パッドをそれぞれ関連付けて電
気的に接続してなることを特徴とする。
ために、この発明の半導体装置では、少なくとも第１及
び第２の半導体チップの２つを組み合わせて構成されて
なる半導体装置において、前記第１の半導体チップの接
続パッド側表面と前記第２の半導体チップの接続パッド
側表面とを対向させるとともに、少なくとも一部が重な
る関係に配置し、対向した前記第１の半導体チップと第
２の半導体チップの接続パッドをそれぞれ関連付けて電
気的に接続してなることを特徴とする。
【００１０】上記した手段により、第１の半導体チップ
を配線基板として使用し、その上に製造プロセスの異な
る第２の半導体チップを搭載し、第２の半導体チップが
外部との信号の送受を邪魔しないように、第１の半導体
チップに切り欠き部を設けることにより、これら複数の
チップを立体的に配置することが可能となり、半導体装
置の大幅な小型化を達成することが可能となる。
を配線基板として使用し、その上に製造プロセスの異な
る第２の半導体チップを搭載し、第２の半導体チップが
外部との信号の送受を邪魔しないように、第１の半導体
チップに切り欠き部を設けることにより、これら複数の
チップを立体的に配置することが可能となり、半導体装
置の大幅な小型化を達成することが可能となる。
【００１１】
【発明の実施の形態】以下、この発明の実施の形態につ
いて、図面を参照しながら詳細に説明する。図１は、こ
の発明の第１の実施の形態を説明するための斜視図であ
り、図１（ａ）は表面側から見た状態を、図１（ｂ）は
裏側から見た状態であり、図２は図１（ａ）のＡ−Ａ´
断面図である。なお、図１０の同一の構成部分には同一
の符号を付して説明する。
いて、図面を参照しながら詳細に説明する。図１は、こ
の発明の第１の実施の形態を説明するための斜視図であ
り、図１（ａ）は表面側から見た状態を、図１（ｂ）は
裏側から見た状態であり、図２は図１（ａ）のＡ−Ａ´
断面図である。なお、図１０の同一の構成部分には同一
の符号を付して説明する。
【００１２】ＣＣＤ１は、その撮像面５を下向きにした
状態で、信号処理用ＩＣ２と接続部６で電気的・機械的
に相互に接続されている。信号処理用ＩＣ２は、素子が
形成されている、いわゆるアクティブエリア７が上向き
になるように配置され、その上に搭載されたＣＣＤ１の
撮像面５に対応する部分に穴部８が設けられている。ま
た、垂直駆動用ＩＣ３は別素子としても何ら問題ない
が、さらに小型化するためには、垂直駆動用ＩＣ３を信
号処理用ＩＣ２上に、接続部１０を介して電気的・機械
的に相互に接続することが特に好適である。
状態で、信号処理用ＩＣ２と接続部６で電気的・機械的
に相互に接続されている。信号処理用ＩＣ２は、素子が
形成されている、いわゆるアクティブエリア７が上向き
になるように配置され、その上に搭載されたＣＣＤ１の
撮像面５に対応する部分に穴部８が設けられている。ま
た、垂直駆動用ＩＣ３は別素子としても何ら問題ない
が、さらに小型化するためには、垂直駆動用ＩＣ３を信
号処理用ＩＣ２上に、接続部１０を介して電気的・機械
的に相互に接続することが特に好適である。
【００１３】この半導体装置では、ＣＣＤ１で撮影した
画像は電気信号に変換された後、接続部６を介して信号
処理用ＩＣ２に伝達され、該部で処理された電気信号は
信号処理用ＩＣ２の周囲に設けられた接続パッド１２か
ら外部に出力される。またＣＣＤ１の垂直駆動は、垂直
駆動用ＩＣ３が信号処理用ＩＣ２を介して行なわれてい
る。
画像は電気信号に変換された後、接続部６を介して信号
処理用ＩＣ２に伝達され、該部で処理された電気信号は
信号処理用ＩＣ２の周囲に設けられた接続パッド１２か
ら外部に出力される。またＣＣＤ１の垂直駆動は、垂直
駆動用ＩＣ３が信号処理用ＩＣ２を介して行なわれてい
る。
【００１４】ここで、信号処理用ＩＣ２の穴部８は、熱
応力による割れ等を防止するため、拡散などの半導体形
成プロセスが終了した後、通常のエッチング法により形
成される。
応力による割れ等を防止するため、拡散などの半導体形
成プロセスが終了した後、通常のエッチング法により形
成される。
【００１５】また、接続部６，１０は、いずれも通常の
フェースダウンボンディング手法により接続を行う。こ
の方法には導電性ペーストや異方性導電材料（フィルム
・ペースト）と金などの導電性材料からなるバンプを用
いる方法、半田バンプを用いて接続する方法などがある
が、ＣＣＤ１がカラーフィルタ等を持ち、耐熱性に懸念
のある場合は、低温で接合可能なプロセスを選択するこ
とは勿論である。
フェースダウンボンディング手法により接続を行う。こ
の方法には導電性ペーストや異方性導電材料（フィルム
・ペースト）と金などの導電性材料からなるバンプを用
いる方法、半田バンプを用いて接続する方法などがある
が、ＣＣＤ１がカラーフィルタ等を持ち、耐熱性に懸念
のある場合は、低温で接合可能なプロセスを選択するこ
とは勿論である。
【００１６】このようにして得られた半導体装置は、電
子カメラを構成する半導体装置であるＣＣＤ１、信号処
理用ＩＣ２、垂直駆動用ＩＣ３を全て有し、またこれを
立体的に実装することで、半導体装置全体の大幅な小型
化が可能となった。
子カメラを構成する半導体装置であるＣＣＤ１、信号処
理用ＩＣ２、垂直駆動用ＩＣ３を全て有し、またこれを
立体的に実装することで、半導体装置全体の大幅な小型
化が可能となった。
【００１７】図３は、図１、図２の半導体装置をレンズ
とともにパッケージに封入した、この発明の第２の実施
の形態について説明するための断面図である。
とともにパッケージに封入した、この発明の第２の実施
の形態について説明するための断面図である。
【００１８】半導体装置は、リードフレーム１４のダイ
パッド１５上に接着され、各リードフレーム１４と信号
処理用ＩＣ２の接続パッド１２は相互にワイヤボンディ
ング１６で電気的に接続されている。また、ＣＣＤ１の
撮像面５上には、レンズ１７、光学フィルター１８から
なる光学系部品を内部に納めた鏡筒１９が設けられてい
る。鏡筒１９とリードフレーム１４とは鏡筒内の光学系
部品とＣＣＤ１とを光軸調整した上で接着される。この
状態で装置全体を樹脂２０により封止し、リードフレー
ム１４の端子部分をガルウイング形状にフォーミングし
て、パッケージ化された電子カメラ用撮像モジュールは
完成する。
パッド１５上に接着され、各リードフレーム１４と信号
処理用ＩＣ２の接続パッド１２は相互にワイヤボンディ
ング１６で電気的に接続されている。また、ＣＣＤ１の
撮像面５上には、レンズ１７、光学フィルター１８から
なる光学系部品を内部に納めた鏡筒１９が設けられてい
る。鏡筒１９とリードフレーム１４とは鏡筒内の光学系
部品とＣＣＤ１とを光軸調整した上で接着される。この
状態で装置全体を樹脂２０により封止し、リードフレー
ム１４の端子部分をガルウイング形状にフォーミングし
て、パッケージ化された電子カメラ用撮像モジュールは
完成する。
【００１９】この撮像モジュールは通常の半導体と同様
に実装できるとともに、大幅にコンパクト化されてお
り、またモジュール内に基板を必要とせず、鏡筒１９の
取り付け構造も簡素化されているためローコストであ
る。
に実装できるとともに、大幅にコンパクト化されてお
り、またモジュール内に基板を必要とせず、鏡筒１９の
取り付け構造も簡素化されているためローコストであ
る。
【００２０】なお、半導体装置をパッケージせず、ベア
チップ状態のまま基板等に搭載して使用する場合は、少
なくとも接続部６，１０と信号処理用ＩＣ２は、半導体
素子が形成されているいわゆるアクティブエリア７は液
状樹脂などで封止しておくことが必要である。
チップ状態のまま基板等に搭載して使用する場合は、少
なくとも接続部６，１０と信号処理用ＩＣ２は、半導体
素子が形成されているいわゆるアクティブエリア７は液
状樹脂などで封止しておくことが必要である。
【００２１】図４は、焦電センサに応用した場合の、こ
の発明の第３の実施の形態を説明するための斜視図であ
り、図５は図４の矢印Ｂ方向から見た側面図である。ま
た図４で、（ａ）は表面側から見た図、（ｂ）は裏側か
ら見た図である。
の発明の第３の実施の形態を説明するための斜視図であ
り、図５は図４の矢印Ｂ方向から見た側面図である。ま
た図４で、（ａ）は表面側から見た図、（ｂ）は裏側か
ら見た図である。
【００２２】焦電センサ５１は、そのセンサ面を下向き
にした状態で、信号処理用ＩＣ５２と接続部５３で電気
的・機械的に相互に接続されている。信号処理用ＩＣ５
２は、半導体素子が形成されているいわゆるアクティブ
エリアが上向きになるように配置され、その上に搭載さ
れた焦電センサ５１のセンサ面に対応する部分に切り欠
き部５４が設けられている。第１の実施の形態は信号処
理用ＩＣに穴部を設けていたのに対し、この実施の形態
ではそれが一端が外部に解放された切り欠きとなってい
る。穴部に対し切り欠き部５４とすることは、信号処理
用ＩＣ５２が小形の場合、特に好適であるが、製造上や
封止を考慮すれば、穴部の方が製造が容易である。
にした状態で、信号処理用ＩＣ５２と接続部５３で電気
的・機械的に相互に接続されている。信号処理用ＩＣ５
２は、半導体素子が形成されているいわゆるアクティブ
エリアが上向きになるように配置され、その上に搭載さ
れた焦電センサ５１のセンサ面に対応する部分に切り欠
き部５４が設けられている。第１の実施の形態は信号処
理用ＩＣに穴部を設けていたのに対し、この実施の形態
ではそれが一端が外部に解放された切り欠きとなってい
る。穴部に対し切り欠き部５４とすることは、信号処理
用ＩＣ５２が小形の場合、特に好適であるが、製造上や
封止を考慮すれば、穴部の方が製造が容易である。
【００２３】この半導体装置では焦電センサ５１のセン
サ面で検出された電気信号は、接続部５３を介して信号
処理用ＩＣ５２に伝達され、信号処理用ＩＣ５２で処理
された電気信号は、信号処理用ＩＣ５２の周囲に設けら
れた接続パッド５５から外部に出力される。
サ面で検出された電気信号は、接続部５３を介して信号
処理用ＩＣ５２に伝達され、信号処理用ＩＣ５２で処理
された電気信号は、信号処理用ＩＣ５２の周囲に設けら
れた接続パッド５５から外部に出力される。
【００２４】図６は、ミリ波電波送信素子に応用した場
合の、この発明の第４の実施の形態を示す斜視図であ
る。電波送信素子６１は、その送信素子面を下向きにし
た状態で、信号処理用ＩＣ６２と接続部で電気的・機械
的に相互に接続されている。信号処理用ＩＣ６２は、半
導体素子が形成されているいわゆるアクティブエリアが
上向きになるように配置され、その上に搭載された電波
送信素子６１の送信素子面に対応する部分に切り欠き部
６３が設けられている。
合の、この発明の第４の実施の形態を示す斜視図であ
る。電波送信素子６１は、その送信素子面を下向きにし
た状態で、信号処理用ＩＣ６２と接続部で電気的・機械
的に相互に接続されている。信号処理用ＩＣ６２は、半
導体素子が形成されているいわゆるアクティブエリアが
上向きになるように配置され、その上に搭載された電波
送信素子６１の送信素子面に対応する部分に切り欠き部
６３が設けられている。
【００２５】この実施の形態は、二端が外部に解放され
た切り欠き部６３を形成し、そこに電波送信素子６１の
送信素子面を対応させたため、更に小形の信号処理用Ｉ
Ｃに適した実装を行うことができる。
た切り欠き部６３を形成し、そこに電波送信素子６１の
送信素子面を対応させたため、更に小形の信号処理用Ｉ
Ｃに適した実装を行うことができる。
【００２６】図７は、この発明の第４の実施の形態につ
いて説明するための、（ａ）は表面、（ｂ）は受光と発
光素子を外した状態の表面のそれぞれの斜視図である。
この実施の形態は、光ファイバー用の受光・発光モジュ
ールに応用した場合である。
いて説明するための、（ａ）は表面、（ｂ）は受光と発
光素子を外した状態の表面のそれぞれの斜視図である。
この実施の形態は、光ファイバー用の受光・発光モジュ
ールに応用した場合である。
【００２７】この実施の形態では、受光素子７１と発光
素子７２の両者が信号処理用ＩＣ７３上に配置され、そ
れぞれ接続部で電気的・機械的に相互に信号処理用ＩＣ
７３と接続されている。この実施の形態の特徴は、これ
ら受光・発光素子に対向して信号処理用ＩＣ７３に設け
られた穴部７４が、製造プロセスを簡略化するため、一
個の穴部７４で２個の素子７１，７２に対応している点
にある。
素子７２の両者が信号処理用ＩＣ７３上に配置され、そ
れぞれ接続部で電気的・機械的に相互に信号処理用ＩＣ
７３と接続されている。この実施の形態の特徴は、これ
ら受光・発光素子に対向して信号処理用ＩＣ７３に設け
られた穴部７４が、製造プロセスを簡略化するため、一
個の穴部７４で２個の素子７１，７２に対応している点
にある。
【００２８】図８は、この発明の第６の実施の形態を説
明するための、（ａ）は表面、（ｂ）は裏面側から見た
それぞれの斜視図であり、複数のＣＣＤを用いた立体視
撮像モジュールに応用した場合である。
明するための、（ａ）は表面、（ｂ）は裏面側から見た
それぞれの斜視図であり、複数のＣＣＤを用いた立体視
撮像モジュールに応用した場合である。
【００２９】この実施の形態では立体視を行なうため、
ＣＣＤ８１とＣＣＤ８２の２個のＣＣＤが信号処理用Ｉ
Ｃ８３上に配置され、それぞれ接続部で電気的・機械的
に相互に信号処理用ＩＣと接続されている。この実施の
形態の特徴は、信号処理用ＩＣ８３およびモジュール全
体の面積縮小を考慮して、これらのＣＣＤに対向して信
号処理用ＩＣ８３に複数の切り欠き部８４，８５を設け
た点にある。
ＣＣＤ８１とＣＣＤ８２の２個のＣＣＤが信号処理用Ｉ
Ｃ８３上に配置され、それぞれ接続部で電気的・機械的
に相互に信号処理用ＩＣと接続されている。この実施の
形態の特徴は、信号処理用ＩＣ８３およびモジュール全
体の面積縮小を考慮して、これらのＣＣＤに対向して信
号処理用ＩＣ８３に複数の切り欠き部８４，８５を設け
た点にある。
【００３０】図９はこの発明の第６の実施の形態を示す
斜視図である。この実施の形態は、ＥＰＲＯＭ（紫外線
で消去可能な読みだし専用メモリ）を組み込んだ半導体
モジュールに対する応用例である。ＥＰＲＯＭ９１が信
号処理用ＩＣ９２上に配置され、それぞれ接続部で電気
的・機械的に相互に信号処理用ＩＣ９２と接続されてい
る。
斜視図である。この実施の形態は、ＥＰＲＯＭ（紫外線
で消去可能な読みだし専用メモリ）を組み込んだ半導体
モジュールに対する応用例である。ＥＰＲＯＭ９１が信
号処理用ＩＣ９２上に配置され、それぞれ接続部で電気
的・機械的に相互に信号処理用ＩＣ９２と接続されてい
る。
【００３１】この実施の形態は、ＥＰＲＯＭ９１と信号
処理用ＩＣ９２の両者を一辺で接続しているため、信号
処理用ＩＣ９２側にこれまでの実施の形態のような切り
欠きを設ける必要がない。
処理用ＩＣ９２の両者を一辺で接続しているため、信号
処理用ＩＣ９２側にこれまでの実施の形態のような切り
欠きを設ける必要がない。
【００３２】
【発明の効果】以上説明したように、この発明によれば
製造プロセスの異なる複数の半導体チップを立体的に配
置することが可能となり、半導体装置の大幅な小型化を
達成することが可能となる。
製造プロセスの異なる複数の半導体チップを立体的に配
置することが可能となり、半導体装置の大幅な小型化を
達成することが可能となる。
【図１】この発明の第１の実施の形態を説明するための
斜視図である。
斜視図である。
【図２】図１のＡ−Ａ´断面図である。
【図３】この発明の第２の実施の形態を説明するための
断面図である。
断面図である。
【図４】この発明の第３の実施の形態を説明するための
斜視図である。
斜視図である。
【図５】図５は図４の矢印Ａ方向から見た状態の側面図
である。
である。
【図６】この発明の第４の実施の形態を説明するための
斜視図である。
斜視図である。
【図７】この発明の第５の実施の形態を説明するための
斜視図である。
斜視図である。
【図８】この発明の第６の実施の形態を説明するための
斜視図である。
斜視図である。
【図９】この発明の第７の実施の形態を説明するための
斜視図である。
斜視図である。
【図１０】従来の電子カメラの撮像部モジュールのシス
テムについて説明するためのブロック図である。
テムについて説明するためのブロック図である。
【図１１】図１０に示した半導体を搭載する撮像部モジ
ュールの斜視図である。
ュールの斜視図である。
１，８１，８２…ＣＣＤ、２，５２，６２，７３，８
３，９２…信号処理用ＩＣ、３…垂直駆動用ＩＣ、５…
撮像面、６，１０，５３…接続部、７…アクティブエリ
ア、８，７４…穴部、１２，５５…接続パッド、１４…
リードフレーム、１５…ダイパッド、１６…ワイヤボン
ディング、１７…レンズ、１８…カラーフィルタ、１９
…鏡筒、２０…樹脂、５１…焦電センサ、５４，６３，
８４，８５…切り欠き部、６１…電波送信素子、７１…
受光素子、７２…発光素子、９１…ＥＰＲＯＭ。
３，９２…信号処理用ＩＣ、３…垂直駆動用ＩＣ、５…
撮像面、６，１０，５３…接続部、７…アクティブエリ
ア、８，７４…穴部、１２，５５…接続パッド、１４…
リードフレーム、１５…ダイパッド、１６…ワイヤボン
ディング、１７…レンズ、１８…カラーフィルタ、１９
…鏡筒、２０…樹脂、５１…焦電センサ、５４，６３，
８４，８５…切り欠き部、６１…電波送信素子、７１…
受光素子、７２…発光素子、９１…ＥＰＲＯＭ。
Claims (9)
- 【請求項１】 少なくとも第１及び第２の半導体チップ
の２つを組み合わせて構成されてなる半導体装置におい
て、 前記第１の半導体チップの接続パッド側表面と前記第２
の半導体チップの接続パッド側表面とを対向させるとと
もに、少なくとも一部が重なる関係に配置し、 対向した前記第１の半導体チップと第２の半導体チップ
の接続パッドをそれぞれ関連付けて電気的に接続してな
ることを特徴とする半導体装置。 - 【請求項２】 第１の半導体チップにおいて、第２の半
導体チップと第１の半導体チップとが重なった部分に対
応する部位の、少なくとも一部が除去されていることを
特徴とする、請求項１記載の半導体装置。 - 【請求項３】 第２の半導体チップは受光または発光素
子であることを特徴とする、請求項１記載の半導体装
置。 - 【請求項４】 半導体装置が撮像モジュ−ルであり、第
２の半導体チップがＣＣＤであり、ＣＣＤの垂直駆動用
ＩＣを第１の半導体チップ上にフェースダウンボンディ
ング法により実装してなることを特徴とする請求項１記
載の半導体装置。 - 【請求項５】 第２の半導体チップは、電波受信素子ま
たは電波送信素子であることを特徴とする請求項１記載
の半導体装置。 - 【請求項６】 第２の半導体チップは、ＥＰＲＯＭであ
ることを特徴とする請求項１記載の半導体装置。 - 【請求項７】 第１の半導体チップで除去されている部
位は、周囲すべてを第１の半導体チップに囲まれている
穴部であることを特徴とする請求項２記載の半導体装
置。 - 【請求項８】 第１の半導体チップで除去されている部
位は、周囲の少なくとも２辺を第１の半導体チップに囲
まれている切り欠き部であることを特徴とする請求項２
記載の半導体装置。 - 【請求項９】 第２の半導体素子は複数の半導体チップ
で構成し、第１の半導体チップで除去されている部位
を、複数の第２の半導体チップで共用することを特徴と
する請求項２記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8057854A JPH09252081A (ja) | 1996-03-14 | 1996-03-14 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8057854A JPH09252081A (ja) | 1996-03-14 | 1996-03-14 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09252081A true JPH09252081A (ja) | 1997-09-22 |
Family
ID=13067583
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8057854A Withdrawn JPH09252081A (ja) | 1996-03-14 | 1996-03-14 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09252081A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005117122A (ja) * | 2003-10-03 | 2005-04-28 | Toko Inc | カメラモジュール |
| US9105462B2 (en) | 2013-03-01 | 2015-08-11 | Kabushiki Kaisha Toshiba | Semiconductor apparatus |
| US9255940B2 (en) | 2013-01-22 | 2016-02-09 | Seiko Epson Corporation | Sensor and method for manufacturing sensor |
| US9312236B2 (en) | 2013-03-01 | 2016-04-12 | Kabushiki Kaisha Toshiba | Semiconductor device, wireless device, and storage device |
-
1996
- 1996-03-14 JP JP8057854A patent/JPH09252081A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005117122A (ja) * | 2003-10-03 | 2005-04-28 | Toko Inc | カメラモジュール |
| US9255940B2 (en) | 2013-01-22 | 2016-02-09 | Seiko Epson Corporation | Sensor and method for manufacturing sensor |
| US9105462B2 (en) | 2013-03-01 | 2015-08-11 | Kabushiki Kaisha Toshiba | Semiconductor apparatus |
| US9312236B2 (en) | 2013-03-01 | 2016-04-12 | Kabushiki Kaisha Toshiba | Semiconductor device, wireless device, and storage device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0790652B1 (en) | Solid-state image pickup device and its manufacture | |
| EP1398832B1 (en) | Camera module for compact electronic equipments | |
| US6979902B2 (en) | Chip size image sensor camera module | |
| KR100476558B1 (ko) | 이미지 센서 모듈 및 그 제작 공정 | |
| US7138695B2 (en) | Image sensor module and method for fabricating the same | |
| US9455358B2 (en) | Image pickup module and image pickup unit | |
| US20050285016A1 (en) | Image sensor module structure comprising wire bonding package and method of manufacturing the image sensor module structure | |
| JP2002299595A (ja) | 固体撮像装置およびその製造方法 | |
| US20050099532A1 (en) | Image pickup device and a manufacturing method thereof | |
| JPH1084509A (ja) | 撮像装置およびその製造方法 | |
| US7151251B2 (en) | Connector and image sensor module using the same | |
| KR20040110296A (ko) | 고체 촬상용 반도체 장치 | |
| JPH11261044A (ja) | 固体撮像素子付半導体装置及び該半導体装置の製造方法 | |
| JP4720120B2 (ja) | 半導体イメージセンサ・モジュール | |
| US9865641B2 (en) | Solid-state imaging device, manufacturing method therefor, and imaging apparatus | |
| JPH09252081A (ja) | 半導体装置 | |
| US7479397B2 (en) | Optoelectronics processing module and method for manufacturing thereof | |
| KR100526191B1 (ko) | 고체 촬상용 반도체 장치 | |
| JP2000332225A (ja) | 撮像装置 | |
| US20090315130A1 (en) | Solid-state imaging apparatus and method for manufacturing the same | |
| JPH1117997A (ja) | 撮像装置 | |
| JP2004349369A (ja) | 固体撮像装置用半導体パッケージ及びその製造方法 | |
| JP2002334976A (ja) | 半導体装置の製造方法 | |
| JPH0846881A (ja) | 固体撮像装置 | |
| KR100688762B1 (ko) | 모바일용 카메라 렌즈 모듈 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20030603 |