JP5531821B2 - 表示装置、表示駆動方法 - Google Patents
表示装置、表示駆動方法 Download PDFInfo
- Publication number
- JP5531821B2 JP5531821B2 JP2010147228A JP2010147228A JP5531821B2 JP 5531821 B2 JP5531821 B2 JP 5531821B2 JP 2010147228 A JP2010147228 A JP 2010147228A JP 2010147228 A JP2010147228 A JP 2010147228A JP 5531821 B2 JP5531821 B2 JP 5531821B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- transistor
- signal line
- pixel circuit
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 25
- 238000005070 sampling Methods 0.000 claims description 61
- 239000003990 capacitor Substances 0.000 claims description 14
- 239000011159 matrix material Substances 0.000 claims description 12
- 101150082606 VSIG1 gene Proteins 0.000 description 33
- 101100153525 Homo sapiens TNFRSF25 gene Proteins 0.000 description 12
- 102100022203 Tumor necrosis factor receptor superfamily member 25 Human genes 0.000 description 12
- 239000008186 active pharmaceutical agent Substances 0.000 description 11
- 230000000052 comparative effect Effects 0.000 description 8
- 238000003860 storage Methods 0.000 description 8
- 241000750042 Vini Species 0.000 description 7
- 230000008569 process Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 101150013423 dsl-1 gene Proteins 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
- G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0421—Structural details of the set of electrodes
- G09G2300/043—Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
- G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
- G09G2300/0866—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes by means of changes in the pixel supply voltage
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Description
有機ELディスプレイにおいては、液晶ディスプレイと同様、その駆動方式として単純マトリクス方式とアクティブマトリクス方式とがある。前者は構造が単純であるものの、大型且つ高精細のディスプレイの実現が難しいなどの問題がある為、現在はアクティブマトリクス方式の開発が盛んに行なわれている。この方式は、各画素回路内部の発光素子に流れる電流を、画素回路内部に設けた能動素子(一般には薄膜トランジスタ:TFT)によって制御するものである。
本発明では、例えば発光素子に電流印加を行う駆動トランジスタの移動度補正能力を向上させることを目的とする。
そして上記書込スキャナは、上記走査パルスによる上記画素回路の1発光サイクル内の制御として、上記1発光サイクル内の非発光期間に、上記駆動トランジスタの閾値補正を実行させるために上記信号線電圧が上記基準電圧であるときに上記サンプリングトランジスタを導通させ、上記閾値補正の後、上記画素回路への映像信号電圧の入力と上記駆動トランジスタの移動度補正を実行させるため、上記信号線電圧が上記中間電圧とされている際に上記サンプリングトランジスタを制御して、上記駆動トランジスタのゲート電圧が上記基準電圧から上記中間電圧に達しないレベルにまで上昇させた後、上記サンプリングトランジスタを所定期間、非導通とし、さらにその後、上記信号線電圧が上記映像信号電圧とされている際に上記サンプリングトランジスタを導通させる。
例えば上記書込スキャナは、上記信号線電圧が上記中間電圧とされている際に、上記サンプリングトランジスタを導通させた後、上記駆動トランジスタのゲート電圧が上記中間電圧に至らないタイミングで上記サンプリングトランジスタを非導通とする走査パルスを出力する。
また上記書込スキャナは、上記信号線電圧が上記中間電圧とされている際に上記サンプリングトランジスタに与える走査パルスを、上記映像信号電圧の入力の際に上記サンプリングトランジスタに与える走査パルスよりも低い電圧のパルスとする。
2段階書込方式では、まず信号線から中間電圧を駆動トランジスタのゲートノードに書き込む。次に駆動トランジスタのゲートノードを信号線から切り離し、ブートストラップを実行させる(駆動トランジスタのゲートノード及びソースノードの電圧を上昇させる)。そしてその後、信号線から映像信号電圧を駆動トランジスタのゲートノードに書き込む。
ここで本発明の場合は、中間電圧を書き込む際に、駆動トランジスタのゲートノードが中間電圧に達する前に、その書き込みを終了させる。これによりブートストラップの際の移動度の補正機能を高める。
[1.実施の形態の表示装置及び画素回路の構成]
[2.本発明に至る過程で考慮された画素回路動作(比較例)]
[3.第1の実施の形態]
[4.第2の実施の形態]
図1に実施の形態の有機EL表示装置の構成を示す。
この有機EL表示装置は、有機EL素子を発光素子とし、アクティブマトリクス方式で発光駆動を行う画素回路10を含むものである。
図示のように、有機EL表示装置は、多数の画素回路10が列方向と行方向(m行×n列)にマトリクス状に配列された画素アレイ20を有する。なお、画素回路10のそれぞれは、R(赤)、G(緑)、B(青)のいずれかの発光画素となり、各色の画素回路10が所定規則で配列されてカラー表示装置が構成される。
また水平セレクタ11により選択され、表示データとしての輝度信号の信号値(階調値)に応じた電圧を画素回路10に供給する信号線DTL1、DTL2・・・DTL(n)が、画素アレイ上で列方向に配されている。信号線DTL1、DTL2・・・DTL(n)は、画素アレイ20においてマトリクス配置された画素回路10の列数分(n列)だけ配される。
ライトスキャナ13は、設定された所定のタイミングで、行状に配設された各書込制御線WSL1〜WSL(m)に順次、走査パルスWS(WS1,WS2・・・WS(m))を供給して、画素回路10を行単位で線順次走査する。
なおドライブスキャナ12,ライトスキャナ13は、クロックck及びスタートパルスspに基づいて、電源パルスDS、走査パルスWSのタイミングを設定する。
なお、図2では簡略化のため、信号線DTLと、書込制御線WSL及び電源制御線DSLが交差する部分に配される1つの画素回路10のみを示している。
サンプリングトランジスタTs、駆動トランジスタTdは、nチャネルの薄膜トランジスタ(TFT)で構成されている。
駆動トランジスタTdのドレインは当該画素回路10の行に対応する電源制御線DSLに接続されている。
画素回路10の発光素子は例えばダイオード構造の有機EL素子1とされ、アノードとカソードを備えている。有機EL素子1のアノードは駆動トランジスタTdのソースに接続され、カソードは所定の配線(カソード電圧Vcat)に接続されている。
従って、サンプリングトランジスタTsが導通したときに、駆動トランジスタTdのゲートに信号線DTLの信号線電圧(映像信号電圧Vsig2/中間電圧Vsig1/基準電圧Vofs)が入力される構成となっている。
このサンプリングトランジスタTsのゲートは、当該画素回路10の行に対応する書込制御線WSLに接続されている。
信号線DTLに映像信号電圧Vsig2が印加されたタイミングで、サンプリングトランジスタTsが、書込制御線WSLを介してライトスキャナ13から与えられる走査パルスWSによって導通される。これにより信号線DTLからの映像信号電圧Vsig2が保持容量Csに書き込まれる。
このとき電流Idsは、駆動トランジスタTdのゲート・ソース間電圧Vgsに応じた値(保持容量Csに保持された電圧に応じた値)となり、有機EL素子1はその電流値に応じた輝度で発光する。
つまりこの画素回路10の場合、保持容量Csに信号線DTLからの映像信号電圧Vsig2を書き込むことによって、駆動トランジスタTdのゲート印加電圧を変化させ、これにより有機EL素子1に流れる電流値をコントロールして発光の階調を得る。
Ids=(1/2)・μ・(W/L)・Cox・(Vgs−Vth)2・・・(式1)
但し、Idsは飽和領域で動作するトランジスタのドレイン・ソース間に流れる電流、μは移動度、Wはチャネル幅、Lはチャネル長、Coxはゲート容量、Vthは駆動トランジスタTdの閾値電圧を表している。
この式1から明らかな様に、飽和領域ではドレイン電流Idsはゲート・ソース間電圧Vgsによって制御される。駆動トランジスタTdは、ゲート・ソース間電圧Vgsが一定に保持される為、定電流源として動作し、有機EL素子1を一定の輝度で発光させることができる。
そして駆動トランジスタTdは飽和領域で動作することで有機EL素子1に対して定電流源として機能し、ゲート・ソース間電圧Vgsに応じた電流を有機EL素子1に流すことで、各フレーム期間に有機EL素子1では映像信号の階調値に応じた輝度の発光が行われる。
ここで、本発明の理解のため、本発明に至る過程で考慮された画素回路動作について説明する。これは、各画素回路10の駆動トランジスタTdの閾値、移動度のばらつきによるユニフォミティ劣化を補償するための閾値補正動作、移動度補正動作を含む回路動作である。そして特に閾値補正の後、画素回路への映像信号電圧の入力と駆動トランジスタの移動度補正を実行させる場合に、まず中間電圧を書き込み、その後、発光させる階調に応じた映像信号電圧を書き込む2段階書込方式の動作を行う例としている。
なお、閾値補正動作としては1発光サイクルの期間内に分割して複数回行う分割閾値補正を行う例としている。
例えばポリシリコンTFT等を用いた画素回路では、駆動トランジスタTdの閾値電圧Vthや、駆動トランジスタTdのチャネルを構成する半導体薄膜の移動度μが経時的に変化することがある。また製造プロセスのバラツキによって閾値電圧Vthや移動度μのトランジスタ特性が画素毎に異なったりする。
駆動トランジスタTdの閾値電圧や移動度が画素毎に異なると、画素毎に駆動トランジスタTdに流れる電流値にばらつきが生じる。このため仮に全画素回路10に同一の映像信号値(映像信号電圧Vsig2)を与えたとしても、有機EL素子1の発光輝度に画素毎のバラツキが生じ、その結果、画面のユニフォミティ(一様性)が損なわれる。
このことから、画素回路動作においては、閾値電圧Vthや移動度μの変動に対する補正機能を持たせるようにしている。
図3では、水平セレクタ11が信号線DTLに与える信号線電圧を示している。この動作例の場合、水平セレクタ11は信号線電圧として、1水平期間(1H)に、基準電圧Vofs、中間電圧Vsig1、映像信号電圧Vsig2としてのパルス電圧を信号線DTLに与える。
また図3には、電源制御線DSLを介してドライブスキャナ12から供給される電源パルスDSを示している。電源パルスDSとしては駆動電圧Vcc又は初期電圧Viniが与えられる。
また図3には、書込制御線WSLを介してライトスキャナ13によってサンプリングトランジスタTsのゲートに与えられる走査パルスWSを示している。nチャネルのサンプリングトランジスタTsは、走査パルスWSがHレベルとされることで導通され、走査パルスWSがLレベルとされることで非導通となる。
また図3には、図2に示したノードND1、ND2の電圧として、駆動トランジスタTdのゲート電圧Vgとソース電圧Vsの変化を示している。
この時点tsに至る前(期間LT0)は、前フレームの発光が行われている。期間LT0の等価回路を図4(a)に示す。
即ち、有機EL素子1の発光状態は、電源パルスDSが駆動電圧Vccであり、サンプリングトランジスタTsがオフした状態である。この時、駆動トランジスタTdは飽和領域で動作するように設定されているため、有機EL素子1に流れる電流Ids’は駆動トランジスタTdのゲート・ソース間電圧Vgsに応じて、上述した式1に示される値となる。
まず電源パルスDS=初期電圧Viniとされる。図4(b)に期間LT1の等価回路を示す。
このとき、初期電圧Viniが有機EL素子1の閾値電圧Vthelとカソード電圧Vcatの和よりも小さい、つまりVini ≦Vthel+Vcatであることで、有機EL素子1は消光し、非発光期間が開始される。このとき電源制御線DSLが駆動トランジスタTdのソースとなる。また有機EL素子1のアノード(ノードND2)は初期電圧Viniに充電される。
即ち期間LT2では、信号線DTLの電圧が基準電圧Vofsとなった時に、走査パルスWSがHレベルとされ、サンプリングトランジスタTsがオンとされる。このため駆動トランジスタTdのゲート(ノードND1)は基準電圧Vofsとなる。
駆動トランジスタTdのゲート・ソース間電圧Vgs=Vofs−Viniとなる。
このVofs−Viniが駆動トランジスタTdの閾値電圧Vthよりも大きくないと閾値補正動作を行うことができないために、Vofs−Vini>Vthとなるように、初期電圧Vini、基準電圧Vofsが設定されている。
即ち閾値補正の準備として、駆動トランジスタのゲート・ソース間電圧が、その閾値電圧Vthよりも十分広げられることになる。
まず期間LT3aとして1回目の閾値補正(Vth補正)が行われる。
この場合、信号線電圧が基準電圧Vofsとなっているタイミングで、ライトスキャナ13が走査パルスWSをHレベルとし、またドライブスキャナ12が電源パルスDSを駆動電圧Vccとする。等価回路を図5(b)に示すが、この場合、有機EL素子1のアノード(ノードND2)が駆動トランジスタTdのソースとなり電流が流れる。このため、駆動トランジスタTdのゲート(ノードND1)は基準電圧Vofsに固定されたまま、ソースノード(ノードND2)が上昇する。
有機EL素子1のアノード電圧(ノードND2の電圧)が、Vcat+Vthel(有機EL素子1の閾値電圧)以下である限り、駆動トランジスタTdの電流は保持容量Csと容量Coledを充電するために使われる。有機EL素子1のアノード電圧がVcat+Vthel以下である限りとは、有機EL素子1のリーク電流が駆動トランジスタTdに流れる電流よりもかなり小さいという意味である。
このためノードND2の電圧(駆動トランジスタTdのソース電圧)は、時間と共に上昇してゆく。
しかし、ゲートノードを基準電圧Vofsに固定できるのは、信号線電圧=Vofsの期間のみである。するとフレームレート等によっては1回の閾値補正動作によっては、ゲート・ソース間電圧が閾値電圧Vthに至るまでソース電圧が上昇するための十分な時間がとれない。そこで複数回に分割して閾値補正を行うようにしている。
このとき、ゲート・ソースともフローティングである為、ゲート・ソース間電圧Vgsに応じてドレイン・ソース間に電流が流れブートストラップする。即ち図示のようにゲート電圧、ソース電圧は上昇する。
なお、この時、(ノードND2の電圧)≦(有機EL素子1の閾値電圧Vthel)+(カソード電圧Vcat)である限り、有機EL素子1には逆バイアスがかかっているため発光することはない。
さらに閾値補正動作を休止する。なお、2回目の閾値補正で駆動トランジスタTdのゲート・ソース間電圧は、より閾値電圧Vthに近づいているため、2回目の休止期間のブートストラップ量は1回目の休止期間より小さくなる。
また期間LT3cで3回目の閾値補正を行う。
そして最終的に駆動トランジスタTdのゲート・ソース間電圧Vgsが閾値電圧Vthとなる。
この時、ソース電圧(ノードND2:有機EL素子1のアノード電圧)=Vofs−Vth≦Vcat+Vthelとなっている。
この図3の場合では、3回目の閾値補正の期間LT3cの後、走査パルスWSをLレベルとし、サンプリングトランジスタTsがオフとなって閾値補正動作が完了する。
まず期間LT4として、信号線DTLが中間電圧Vsig1となっている時、ライトスキャナ13が走査パルスWSをHレベルとし、サンプリングトランジスタTsをオンとする。中間電圧Vsig1は映像信号電圧Vsig2に応じた最適補正電圧である。
等価回路を図6(a)に示す。駆動トランジスタTdのゲート電圧(ノードND1)は中間電圧Vsig1となるが、電源制御線DSLから電流が流れるため、ソース電圧(ノードND2)は時間とともに上昇してゆく。
そしてこの時は、駆動トランジスタTdの閾値補正動作は完了しているため、駆動トランジスタTdが流す電流は移動度μを反映したものとなる。具体的には移動度μが大きい駆動トランジスタTdの場合はこのときの電流量が大きく、ソース電圧(ND2)の上昇も早い。逆に移動度μが小さければ電流量が小さく、ソース電圧(ND2)の上昇は遅くなる。
なお、図9(a)には、この期間LT4におけるソース電圧の上昇を、移動度が大きい場合を実線で、小さい場合を破線で、それぞれ示している。
ブートストラップは前述のゲート・ソース間電圧Vgsに応じた電流がドレイン・ソース間に流れノードND2の電圧を上昇させ、保持容量Csを介してノードND1の電圧も上昇させる動作となる。
これによって駆動トランジスタTdのソース電圧(ノードND2)は上昇し、サンプリングトランジスタTsがオフした時点で、移動度μを反映した電圧Vs1となる。
図9(a)に示すように、移動度μが高いほど、期間LT5の終了時点(映像信号電圧Vsigの書込の直前)で、ノードND1の電圧が高くなる。
このため映像信号電圧Vsig2を書き込む際の、書き込み信号振幅が小さくなる。
つまりブートストラップによって、移動度μが大きいほど映像信号電圧Vsig2を書き込んだ後のVgs=Vsig2−Vs1は小さくなる。
図9(a)からわかるように、映像信号電圧Vsig2を書き込んだ期間LT6の終了時点の駆動トランジスタTdのゲート・ソース間電圧Vgsは、移動度μが大きい場合は小さくなり、移動度μが小さい場合は大きくなる。
この結果、移動度μの大小にかかわらず有機EL素子1に同等の電流を供給することが可能になる。
この場合、駆動トランジスタTdのゲート・ソース間電圧Vgsに応じた電流Idsが流れ、ノードND2は有機EL素子1にその電流が流れる電圧まで上昇し、有機EL素子1は発光する。この時、サンプリングトランジスタTsがオフであり、ノードND2の上昇と同時にノードND1の電圧も同様に上昇するため、駆動トランジスタTdのゲート・ソース間電圧Vgsは一定に保たれたままである。(ブートストラップ動作)
閾値補正動作によって、各画素回路10での駆動トランジスタTdの閾値電圧Vthのバラツキや、経時変動による閾値電圧Vth変動などに関わらず、信号電圧Vsigに応じた電流を有機EL素子1に与えることができる。つまり製造上或いは経時変化による閾値電圧Vthのバラツキをキャンセルして、画面上に輝度ムラ等を発生させずに高画質を維持できる。
また、駆動トランジスタTdの移動度によってもドレイン電流は変動するため、画素回路10毎の駆動トランジスタTdの移動度のバラツキにより画質が低下するが、移動度補正により、駆動トランジスタTdの移動度の大小に応じてソース電圧Vsが得られる。結果として各画素回路10の駆動トランジスタTdの移動度のバラツキを吸収するようなゲート・ソース間電圧Vgsに調整されるため、移動度のバラツキによる画質低下も解消される。
高フレームレート化が進むことで、画素回路の動作時間が相対的に短くなっていくため、連続的な閾値補正期間(信号線電圧=基準電圧Vofsの期間)を確保することが難しくなる。そこで上記のように時分割的に閾値補正動作を行うことで閾値補正期間として必要な期間を確保して、駆動トランジスタTdのゲート・ソース間電圧を閾値電圧Vthに収束させるものである。
中間電圧Vsig1は、映像信号電圧Vsig2に応じて最適な値をとる必要があるが、例えばパネル面内の移動度μのばらつきが大きくなると、必要な中間電圧Vsig1の電圧値を高電圧化しなければならない。
2段階書込方式では、期間LT5でのブートストラップ量を、移動度μに応じて調整する。そしてブートストラップ後(映像信号電圧Vsig2の書込直前)でのゲート・ソース間電圧Vgsに、移動度μに応じて差を持たせるようにすることで移動度補正を実現する。
ブートストラップ時には、ゲート・ソース間電圧Vgsに応じた電流がドレイン・ソース間に流れ、ノードND2,ND1の電圧を上昇させる。ここで、映像信号電圧Vsig2の書込の際の実効的な書込電圧を調整することで移動度補正を行うものであることを考えると、よりバラツキが大きい場合に対応するには、映像信号電圧Vsig2の書込直前における移動度に応じたソース電圧、ゲート電圧の差、ひいては映像信号電圧Vsig2の書込終了時点でのゲート・ソース間電圧Vgsの差を大きくできることが必要である。
そのためには移動度に応じたブートストラップ量の差を大きくすればよく、ブートストラップ開始時点でのゲート・ソース間電圧Vgsの差を広げることが考えられる。そしてこのためには、中間電圧Vsig1を高電圧化し、期間LT4の終了時点でのノードND1(ゲート電圧)を高くすればよい。
そこで本実施の形態では、中間電圧Vsig1の高電圧化を行わなくとも、より広い移動度バラツキにも対応できるようにする。
第1の実施の形態では、これを、中間電圧Vsig1の書込を行う期間LT4を短時間化することで実現する。
なお、比較のため、走査パルスWS、及びノードND1,ND2の電圧については、上記図3の波形を一点鎖線で付記した。実線が本実施の形態の場合である。
本実施の形態では、期間LT4として中間電圧Vsig1を書き込む期間を短くすることに特徴を有する。即ち図8に示すように期間LT4を設けるためにライトスキャナ13が出力する走査パルスWSのHレベル期間を、図3の場合より短くしている。
この場合の期間LT4の時間長は、ノードND1が中間電圧Vsig1に達する前に、中間電圧Vsig1の書込を終了させるように設定された時間長となる。
まず1発光サイクル内の非発光期間に、駆動トランジスタの閾値補正を実行させるために、信号線DTLが基準電圧Vofsであるときに、サンプリングトランジスタTsを導通させる(期間LT3a,LT3b,LT3c)。
この閾値補正の後、期間LT4,LT5,LT6で、画素回路10への映像信号電圧Vsig2の入力と駆動トランジスタTdの移動度補正を実行させる。
まず期間LT4として、信号線DTLが中間電圧Vsig1とされている際にサンプリングトランジスタTsを制御して、駆動トランジスタTdのゲート電圧が、基準電圧Vofsから中間電圧Vsig1に達しないレベルにまで上昇させる。即ちライトスキャナ13は、信号線DTLが中間電圧Vsig1とされている際に、走査パルスWSをHレベルとしてサンプリングトランジスタTsを導通させた後、ノードND1の電圧が中間電圧Vsig1に至らないタイミングで、走査パルスWSをLレベルとし、サンプリングトランジスタをオフとして、中間電圧Vsig1の書込を終了させる。
その後、期間LT5として走査パルスWSをLレベルのままとし、サンプリングトランジスタを所定期間、非導通とする。即ちブートストラップを実行させる。
さらにその後、期間LT6として、信号線DTLが映像信号電圧Vsig2とされている際に、走査パルスvWSをHレベルとしてサンプリングトランジスタTsを導通させ、映像信号電圧Vsig2の書込を行わせる。
まず、期間LT4が短時間化されることで、中間電圧Vsig1の書込動作が、完全になされない時点、つまりノードND1の電圧が中間電圧Vsig1に達しない時点で、終了されていることが図9(b)に示してある。
このようにすることで、期間LT5のブートストラップにおける、移動度μが大きい場合と小さい場合とでのブートストラップ量の差をより大きくすることができる。
そしてこれにより、移動度の大きい画素回路10では、ブートストラップ量が大きくなり、映像信号電圧Vsig2の書込時の実効的な書き込み電圧がより小さくなる。一方、移動度小の画素回路10では、ブートストラップ量が小さくなり、映像信号電圧Vsig2の書込時の実効的な書き込み電圧がより大きくなる。この結果、移動度の大小にかかわらず、最終的な有機EL素子1に流す電流値を等しくすることができる。
従って、移動度補正機能を高め、移動度バラツキが大きい場合でも対応できるようにするときに、中間電圧Vsig1を、より高い電圧値とする必要はなく、消費電力の増大を招かない。
第2の実施の形態を図10で説明する。図10(a)上記図9(a)と同じく上述した比較例での期間LT4,LT5,LT6の各波形を示しており、図10(b)に第2の実施の形態での期間LT4,LT5,LT6の各波形を示している。
第2の実施の形態の場合、図10に示すように、期間LT4を形成するための走査パルスWSの電圧を、通常のHレベル電圧WS−Hより低いWS−Mとする。
映像信号電圧Vsig2の書込を行う期間LT6のための走査パルスWSのHレベル電圧、及び図10には示していないが閾値補正のための期間LT3a,LT3b,LT3cの走査パルスvWSのHレベル電圧はWS−Hである。
つまり期間LT4において中間電圧Vsig1のノードND1への書込不足を生じさせるようにする電圧とする。
そしてこれにより、移動度の大きい画素回路10では、ブートストラップ量が大きくなり、映像信号電圧Vsig2の書込時の実効的な書き込み電圧がより小さくなる。一方、移動度小の画素回路10では、ブートストラップ量が小さくなり、映像信号電圧Vsig2の書込時の実効的な書き込み電圧がより大きくなる。この結果、移動度の大小にかかわらず、最終的な有機EL素子1に流す電流値を等しくすることができる。
従ってこの第2の実施の形態でも、中間電圧Vsig1を高くすることなく、移動度補正機能を高めることができ、消費電力の増大を招かない。
画素回路10の構成は図2に限定されない。閾値補正及び移動度補正を行う回路構成及び駆動方式を採用するものであれば本発明を適用できる。
Claims (4)
- 発光素子と、ドレイン・ソース間に駆動電圧が印加されることでソース側に接続された上記発光素子に対してゲート・ソース間電圧に応じた電流印加を行う駆動トランジスタと、導通されることで信号線電圧を上記駆動トランジスタのゲートに入力するサンプリングトランジスタと、上記駆動トランジスタのゲート・ソース間に接続され入力された映像信号電圧を保持する保持容量と、を有する画素回路が、マトリクス状に配置されて成る画素アレイと、
上記画素アレイ上で列状に配設される各信号線に、上記信号線電圧として、基準電圧と中間電圧と映像信号電圧を時分割的に供給する信号セレクタと、
上記画素アレイ上で行状に配設される各電源制御線に電源パルスを与え、上記画素回路の上記駆動トランジスタへの駆動電圧の印加を行う駆動制御スキャナと、
上記画素アレイ上で行状に配設される各書込制御線に走査パルスを与えて上記画素回路の上記サンプリングトランジスタを制御し、各画素回路への上記信号線電圧の入力を実行させる書込スキャナと、
を備え、
上記書込スキャナは、上記走査パルスによる上記画素回路の1発光サイクル内の制御として、
上記1発光サイクル内の非発光期間に、上記駆動トランジスタの閾値補正を実行させるために上記信号線電圧が上記基準電圧であるときに上記サンプリングトランジスタを導通させ、
上記閾値補正の後、上記画素回路への映像信号電圧の入力と上記駆動トランジスタの移動度補正を実行させるため、上記信号線電圧が上記中間電圧とされている際に上記サンプリングトランジスタを制御して、上記駆動トランジスタのゲート電圧が上記基準電圧から上記中間電圧に達しないレベルにまで上昇させた後、上記サンプリングトランジスタを所定期間、非導通とし、さらにその後、上記信号線電圧が上記映像信号電圧とされている際に上記サンプリングトランジスタを導通させる表示装置。 - 上記書込スキャナは、上記信号線電圧が上記中間電圧とされている際に、上記サンプリングトランジスタを導通させた後、上記駆動トランジスタのゲート電圧が上記中間電圧に至らないタイミングで上記サンプリングトランジスタを非導通とする走査パルスを出力する請求項1に記載の表示装置。
- 上記書込スキャナは、上記信号線電圧が上記中間電圧とされている際に上記サンプリングトランジスタに与える走査パルスを、上記映像信号電圧の入力の際に上記サンプリングトランジスタに与える走査パルスよりも低い電圧のパルスとする請求項1に記載の表示装置。
- 発光素子と、ドレイン・ソース間に駆動電圧が印加されることでソース側に接続された上記発光素子に対してゲート・ソース間電圧に応じた電流印加を行う駆動トランジスタと、導通されることで信号線電圧を上記駆動トランジスタのゲートに入力するサンプリングトランジスタと、上記駆動トランジスタのゲート・ソース間に接続され入力された映像信号電圧を保持する保持容量と、を有する画素回路が、マトリクス状に配置されて成る画素アレイと、
上記画素アレイ上で列状に配設される各信号線に、上記信号線電圧として、基準電圧と中間電圧と映像信号電圧を時分割的に供給する信号セレクタと、
上記画素アレイ上で行状に配設される各電源制御線に電源パルスを与え、上記画素回路の上記駆動トランジスタへの駆動電圧の印加を行う駆動制御スキャナと、
上記画素アレイ上で行状に配設される各書込制御線に走査パルスを与えて上記画素回路の上記サンプリングトランジスタを制御し、各画素回路への上記信号線電圧の入力を実行させる書込スキャナと、
を備えた表示装置の表示駆動方法として、
上記画素回路の1発光サイクル内の非発光期間に、上記駆動トランジスタの閾値補正を実行させるために上記信号線電圧が上記基準電圧であるときに上記サンプリングトランジスタを導通させ、
上記閾値補正の後、上記画素回路への映像信号電圧の入力と上記駆動トランジスタの移動度補正を実行させるため、上記信号線電圧が上記中間電圧とされている際に上記サンプリングトランジスタを制御して、上記駆動トランジスタのゲート電圧が上記基準電圧から上記中間電圧に達しないレベルにまで上昇させた後、上記サンプリングトランジスタを所定期間、非導通とし、さらにその後、上記信号線電圧が上記映像信号電圧とされている際に上記サンプリングトランジスタを導通させるように、
上記書込スキャナが走査パルスを出力する表示駆動方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010147228A JP5531821B2 (ja) | 2010-06-29 | 2010-06-29 | 表示装置、表示駆動方法 |
US13/064,576 US8334823B2 (en) | 2010-06-29 | 2011-04-01 | Display device and display driving method therefor |
CN201110168126.6A CN102314831B (zh) | 2010-06-29 | 2011-06-22 | 显示设备及其显示驱动方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010147228A JP5531821B2 (ja) | 2010-06-29 | 2010-06-29 | 表示装置、表示駆動方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012013739A JP2012013739A (ja) | 2012-01-19 |
JP5531821B2 true JP5531821B2 (ja) | 2014-06-25 |
Family
ID=45352081
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010147228A Active JP5531821B2 (ja) | 2010-06-29 | 2010-06-29 | 表示装置、表示駆動方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8334823B2 (ja) |
JP (1) | JP5531821B2 (ja) |
CN (1) | CN102314831B (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102890899B (zh) * | 2012-10-22 | 2017-08-25 | 杭州玖欣物联科技有限公司 | 近晶态液晶多稳态电子纸显示器的像素电路 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4194451B2 (ja) * | 2002-09-02 | 2008-12-10 | キヤノン株式会社 | 駆動回路及び表示装置及び情報表示装置 |
JP4984715B2 (ja) * | 2006-07-27 | 2012-07-25 | ソニー株式会社 | 表示装置の駆動方法、及び、表示素子の駆動方法 |
JP2008203478A (ja) * | 2007-02-20 | 2008-09-04 | Sony Corp | 表示装置とその駆動方法 |
JP5194781B2 (ja) | 2007-12-26 | 2013-05-08 | ソニー株式会社 | 表示装置及びその駆動方法と電子機器 |
JP5217500B2 (ja) * | 2008-02-28 | 2013-06-19 | ソニー株式会社 | El表示パネルモジュール、el表示パネル、集積回路装置、電子機器及び駆動制御方法 |
JP2010038928A (ja) | 2008-07-31 | 2010-02-18 | Sony Corp | 表示装置およびその駆動方法ならびに電子機器 |
JP2010048866A (ja) * | 2008-08-19 | 2010-03-04 | Sony Corp | 表示装置、表示駆動方法 |
JP2010049041A (ja) * | 2008-08-22 | 2010-03-04 | Sony Corp | 画像表示装置及び画像表示装置の駆動方法 |
JP2010091720A (ja) * | 2008-10-07 | 2010-04-22 | Sony Corp | 表示装置、表示駆動方法 |
-
2010
- 2010-06-29 JP JP2010147228A patent/JP5531821B2/ja active Active
-
2011
- 2011-04-01 US US13/064,576 patent/US8334823B2/en active Active
- 2011-06-22 CN CN201110168126.6A patent/CN102314831B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
US8334823B2 (en) | 2012-12-18 |
US20110316836A1 (en) | 2011-12-29 |
CN102314831A (zh) | 2012-01-11 |
JP2012013739A (ja) | 2012-01-19 |
CN102314831B (zh) | 2015-04-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101765778B1 (ko) | 유기전계발광 표시장치 | |
US9336711B2 (en) | Display device and display driving method | |
JP2007108381A (ja) | 表示装置および表示装置の駆動方法 | |
JP2007316454A (ja) | 画像表示装置 | |
JP2010008521A (ja) | 表示装置 | |
JP2007148128A (ja) | 画素回路 | |
JP2010002498A (ja) | パネルおよび駆動制御方法 | |
JP2018105917A (ja) | 表示パネルおよび表示装置 | |
JP2010266493A (ja) | 画素回路の駆動方法、表示装置 | |
KR101641381B1 (ko) | 표시 장치 및 표시 구동 방법 | |
US9711082B2 (en) | Display apparatus and display drive method | |
JP5593880B2 (ja) | 表示装置、画素回路、表示駆動方法 | |
JP2010048866A (ja) | 表示装置、表示駆動方法 | |
US20110169872A1 (en) | Display apparatus and display driving method | |
JP5531821B2 (ja) | 表示装置、表示駆動方法 | |
JP2011209370A (ja) | 表示装置、表示駆動方法 | |
JP5477004B2 (ja) | 表示装置、表示駆動方法 | |
KR102348763B1 (ko) | 유기발광 표시장치와 그 구동방법 | |
JP2011118084A (ja) | 表示装置、表示駆動方法 | |
JP2011118086A (ja) | 表示装置、表示駆動方法 | |
JP2018097236A (ja) | 表示装置および駆動方法 | |
JP2011191620A (ja) | 表示装置、表示駆動方法 | |
JP2011145328A (ja) | 表示装置、表示駆動方法 | |
JP2011141346A (ja) | 表示装置、表示駆動方法 | |
JP2011118019A (ja) | 表示装置、表示駆動方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130604 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140210 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140325 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140407 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5531821 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S303 | Written request for registration of pledge or change of pledge |
Free format text: JAPANESE INTERMEDIATE CODE: R316303 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S803 | Written request for registration of cancellation of provisional registration |
Free format text: JAPANESE INTERMEDIATE CODE: R316803 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |