JP2011118019A - 表示装置、表示駆動方法 - Google Patents
表示装置、表示駆動方法 Download PDFInfo
- Publication number
- JP2011118019A JP2011118019A JP2009273235A JP2009273235A JP2011118019A JP 2011118019 A JP2011118019 A JP 2011118019A JP 2009273235 A JP2009273235 A JP 2009273235A JP 2009273235 A JP2009273235 A JP 2009273235A JP 2011118019 A JP2011118019 A JP 2011118019A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- pixel circuit
- threshold correction
- pixel
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 32
- 238000012937 correction Methods 0.000 claims abstract description 194
- 230000001629 suppression Effects 0.000 claims abstract description 35
- 238000005070 sampling Methods 0.000 claims description 22
- 239000003990 capacitor Substances 0.000 claims description 13
- 238000003860 storage Methods 0.000 claims description 9
- 241000750042 Vini Species 0.000 description 16
- 239000008186 active pharmaceutical agent Substances 0.000 description 15
- 101100153525 Homo sapiens TNFRSF25 gene Proteins 0.000 description 12
- 102100022203 Tumor necrosis factor receptor superfamily member 25 Human genes 0.000 description 12
- 239000011159 matrix material Substances 0.000 description 10
- 238000002360 preparation method Methods 0.000 description 6
- 230000008569 process Effects 0.000 description 5
- 230000008859 change Effects 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 101150013423 dsl-1 gene Proteins 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- 101150082606 VSIG1 gene Proteins 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 239000000725 suspension Substances 0.000 description 2
- 230000001174 ascending effect Effects 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000011218 segmentation Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Landscapes
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Abstract
【課題】ユニット単位の閾値補正により閾値補正時間を確保しつつユニット内でのシェーディングを防止し、ユニフォミティを向上させる。
【解決手段】複数の水平ラインを1ユニットとし、同一ユニット内の各画素回路では、閾値補正動作が同時に行われるようにする。ユニット内の各画素回路は、閾値補正動作が同時に行われるため、閾値補正動作完了から映像信号電圧の書込までの待ち時間に差が生ずるが、当該待ち時間において、各画素回路の駆動トランジスタのゲート・ソース間電圧の変動にリーク電流による差が生じないように、閾値補正完了後、各駆動トランジスタのゲートにリーク抑制電圧V1を与える。
【選択図】図9
【解決手段】複数の水平ラインを1ユニットとし、同一ユニット内の各画素回路では、閾値補正動作が同時に行われるようにする。ユニット内の各画素回路は、閾値補正動作が同時に行われるため、閾値補正動作完了から映像信号電圧の書込までの待ち時間に差が生ずるが、当該待ち時間において、各画素回路の駆動トランジスタのゲート・ソース間電圧の変動にリーク電流による差が生じないように、閾値補正完了後、各駆動トランジスタのゲートにリーク抑制電圧V1を与える。
【選択図】図9
Description
本発明は、画素回路がマトリクス状に配置された画素アレイを有する表示装置と、その表示駆動方法であって、例えば発光素子として有機エレクトロルミネッセンス素子(有機EL素子)を用いた表示装置に関する。
例えば上記特許文献2,3に見られるように、有機EL素子を画素に用いた画像表示装置が開発されている。有機EL素子は自発光素子であることから、例えば液晶ディスプレイに比べて画像の視認性が高く、バックライトが不要であり、応答速度が速いなどの利点を有する。又、各発光素子の輝度レベル(階調)はそれに流れる電流値によって制御可能である(いわゆる電流制御型)。
有機ELディスプレイにおいては、液晶ディスプレイと同様、その駆動方式として単純マトリクス方式とアクティブマトリクス方式とがある。前者は構造が単純であるものの、大型且つ高精細のディスプレイの実現が難しいなどの問題がある為、現在はアクティブマトリクス方式の開発が盛んに行なわれている。この方式は、各画素回路内部の発光素子に流れる電流を、画素回路内部に設けた能動素子(一般には薄膜トランジスタ:TFT)によって制御するものである。
有機ELディスプレイにおいては、液晶ディスプレイと同様、その駆動方式として単純マトリクス方式とアクティブマトリクス方式とがある。前者は構造が単純であるものの、大型且つ高精細のディスプレイの実現が難しいなどの問題がある為、現在はアクティブマトリクス方式の開発が盛んに行なわれている。この方式は、各画素回路内部の発光素子に流れる電流を、画素回路内部に設けた能動素子(一般には薄膜トランジスタ:TFT)によって制御するものである。
ところで有機EL素子を用いた画素回路構成としては、画素毎の輝度ムラの解消等による表示品質の向上や、高輝度化、高精細化、ハイフレームレート化(高周波数化)が強く求められている。またパネル大型化の開発も進められている。
これらの観点より、各種多様な構成が検討されている。例えば上記特許文献1のように、画素毎での駆動トランジスタの閾値電圧や移動度のバラツキをキャンセルして画素毎の輝度ムラを解消できるようにした画素回路構成や動作は各種提案されている。
本発明では有機EL素子を用いた表示装置として、高周波数化やパネル大型化にも好適な画素回路動作を実現することを目的とする。
これらの観点より、各種多様な構成が検討されている。例えば上記特許文献1のように、画素毎での駆動トランジスタの閾値電圧や移動度のバラツキをキャンセルして画素毎の輝度ムラを解消できるようにした画素回路構成や動作は各種提案されている。
本発明では有機EL素子を用いた表示装置として、高周波数化やパネル大型化にも好適な画素回路動作を実現することを目的とする。
本発明の表示装置は、発光素子と、ドレイン・ソース間に駆動電圧が印加されることで上記発光素子に対してゲート・ソース間電圧に応じた電流印加を行う駆動トランジスタと、導通されることで信号線電圧を上記駆動トランジスタのゲートに入力するサンプリングトランジスタと、上記駆動トランジスタのゲート・ソース間に接続され上記駆動トランジスタの閾値電圧と入力された映像信号電圧とを保持する保持容量と、を有する画素回路が、マトリクス状に配置されて成る画素アレイと、上記画素アレイの各画素回路について複数水平ラインを1つのユニットとしたときに、1ユニットの水平ライン数に対応する複数水平期間において、上記画素アレイ上で列状に配設される各信号線に、上記信号線電圧として、閾値補正基準電圧、リーク抑制電圧、及びユニット内の各画素回路のそれぞれに対する映像信号電圧を供給する信号セレクタと、上記画素アレイ上で行状に配設される各電源制御線に電源パルスを与え、上記画素回路の上記駆動トランジスタへの駆動電圧の印加を行う駆動制御スキャナと、上記画素アレイ上で行状に配設される各書込制御線に走査パルスを与えて上記画素回路の上記サンプリングトランジスタを制御するとともに、1つのユニット内の各画素回路に対する上記走査パルスとして、各画素回路の1発光サイクルの期間内に同時に閾値補正動作が行われるように上記閾値補正基準電圧を各画素回路に入力させ、さらに閾値補正動作完了後に上記リーク抑制電圧を各画素回路に入力させ、その後、ユニット内の各画素回路毎に順次、映像信号電圧を入力させるように上記サンプリングトランジスタを制御する上記走査パルスを出力する書込スキャナとを備える。
また上記書込スキャナは、各画素回路において1発光サイクルの期間内に複数回の閾値補正動作が行われるようにし、複数回の閾値補正動作のうちの最後の閾値補正動作後に、上記リーク抑制電圧を各画素回路に入力させるように上記走査パルスを出力する。
上記リーク抑制電圧は、上記閾値補正基準電圧より低い電圧である。
また上記書込スキャナは、各画素回路において1発光サイクルの期間内に複数回の閾値補正動作が行われるようにし、複数回の閾値補正動作のうちの最後の閾値補正動作後に、上記リーク抑制電圧を各画素回路に入力させるように上記走査パルスを出力する。
上記リーク抑制電圧は、上記閾値補正基準電圧より低い電圧である。
本発明の表示駆動方法は、信号セレクタが、上記画素アレイの各画素回路について複数水平ラインを1つのユニットとしたときに、1ユニットの水平ライン数に対応する複数水平期間において、上記各信号線に、上記信号線電圧として、閾値補正基準電圧、リーク抑制電圧、及びユニット内の各画素回路のそれぞれに対する映像信号電圧を供給し、書込スキャナが、1ユニット内の各画素回路に対して、各画素回路の1発光サイクルの期間内に同時に閾値補正動作が行われるように上記閾値補正基準電圧を各画素回路に入力させ、閾値補正動作完了後に上記リーク抑制電圧を各画素回路に入力させ、その後、ユニット内の各画素回路毎に順次、映像信号電圧を入力させることで、各画素回路において入力された映像信号電圧に応じた輝度の発光が行われるようにする。
このような本発明では、まず複数の水平ラインを1ユニットとし、同一ユニット内の各画素回路では、閾値補正動作が同時に行われるようにするSTC(Simultaneous Threshold Cancel)駆動方式を採る。例えば3水平ラインを1ユニットとすれば、3ラインの各画素が同時に閾値補正動作を行う。このSTC駆動によって、ハイフレームレート化を行う場合でも閾値補正動作期間を長くとれる。
この場合、閾値補正動作時に駆動トランジスタのゲートを閾値補正基準電圧とするために、信号セレクタは信号線に閾値補正基準電圧を供給する。また、ユニット内の各画素回路(駆動トランジスタ)に対して順次、映像信号電圧を与えるために、信号セレクタは信号線に順次、各画素回路に対する映像信号電圧を供給する。例えば1ユニットを3ラインとする場合、3水平期間において、閾値補正基準電圧と、ユニット内の第1ライン目の画素回路に対する映像信号電圧と、第2ライン目の画素回路に対する映像信号電圧と、第3ライン目の画素回路に対する映像信号電圧を供給する。
すると、ユニット内の各画素回路は、閾値補正動作が同時に行われるため、閾値補正動作完了から、映像信号電圧の書込までの待ち時間に差が生ずる。
ここで本発明では、当該待ち時間において、各画素回路の駆動トランジスタのゲート・ソース間電圧の変動にリーク電流による差が生じないように、リーク抑制電圧を与えるようにする。
この場合、閾値補正動作時に駆動トランジスタのゲートを閾値補正基準電圧とするために、信号セレクタは信号線に閾値補正基準電圧を供給する。また、ユニット内の各画素回路(駆動トランジスタ)に対して順次、映像信号電圧を与えるために、信号セレクタは信号線に順次、各画素回路に対する映像信号電圧を供給する。例えば1ユニットを3ラインとする場合、3水平期間において、閾値補正基準電圧と、ユニット内の第1ライン目の画素回路に対する映像信号電圧と、第2ライン目の画素回路に対する映像信号電圧と、第3ライン目の画素回路に対する映像信号電圧を供給する。
すると、ユニット内の各画素回路は、閾値補正動作が同時に行われるため、閾値補正動作完了から、映像信号電圧の書込までの待ち時間に差が生ずる。
ここで本発明では、当該待ち時間において、各画素回路の駆動トランジスタのゲート・ソース間電圧の変動にリーク電流による差が生じないように、リーク抑制電圧を与えるようにする。
本発明によれば、STC駆動においては、ユニット内の各画素回路で、閾値補正動作が完了してから映像信号電圧の書込までの待ち時間が異なるが、このときにリーク抑制電圧を与えて各駆動トランジスタのリーク電流を抑圧する。これによって待ち時間の差が各画素回路の発光輝度の差として現れないようにすることができる。
即ちハイフレームレート化に好適なSTC駆動において、駆動トランジスタのドレイン・ソース間に流れるリーク電流起因で発生していた同一ユニット内のシェーディングを防ぐ事ができ、ユニフォミティ(均一性)の良好な表示装置が実現できる。
即ちハイフレームレート化に好適なSTC駆動において、駆動トランジスタのドレイン・ソース間に流れるリーク電流起因で発生していた同一ユニット内のシェーディングを防ぐ事ができ、ユニフォミティ(均一性)の良好な表示装置が実現できる。
以下、本発明の実施の形態について次の順序で説明する。
[1.表示装置及び画素回路の構成]
[2.本発明に至る過程で考慮された画素回路動作:分割閾値補正]
[3.本発明に至る過程で考慮された画素回路動作:STC駆動]
[4.実施の形態の画素回路動作]
[1.表示装置及び画素回路の構成]
[2.本発明に至る過程で考慮された画素回路動作:分割閾値補正]
[3.本発明に至る過程で考慮された画素回路動作:STC駆動]
[4.実施の形態の画素回路動作]
[1.表示装置及び画素回路の構成]
図1に実施の形態の有機EL表示装置の構成を示す。
この有機EL表示装置は、有機EL素子を発光素子とし、アクティブマトリクス方式で発光駆動を行う画素回路10を含むものである。
図示のように、有機EL表示装置は、多数の画素回路10が列方向と行方向(m行×n列)にマトリクス状に配列された画素アレイ20を有する。なお、画素回路10のそれぞれは、R(赤)、G(緑)、B(青)のいずれかの発光画素となり、各色の画素回路10が所定規則で配列されてカラー表示装置が構成される。
図1に実施の形態の有機EL表示装置の構成を示す。
この有機EL表示装置は、有機EL素子を発光素子とし、アクティブマトリクス方式で発光駆動を行う画素回路10を含むものである。
図示のように、有機EL表示装置は、多数の画素回路10が列方向と行方向(m行×n列)にマトリクス状に配列された画素アレイ20を有する。なお、画素回路10のそれぞれは、R(赤)、G(緑)、B(青)のいずれかの発光画素となり、各色の画素回路10が所定規則で配列されてカラー表示装置が構成される。
各画素回路10を発光駆動するための構成として、水平セレクタ11、ドライブスキャナ12、ライトスキャナ13を備える。
また水平セレクタ11により選択され、表示データとしての輝度信号の信号値(階調値)に応じた電圧を画素回路10に供給する信号線DTL1、DTL2・・・DTL(n)が、画素アレイ上で列方向に配されている。信号線DTL1、DTL2・・・DTL(n)は、画素アレイ20においてマトリクス配置された画素回路10の列数分(n列)だけ配される。
また水平セレクタ11により選択され、表示データとしての輝度信号の信号値(階調値)に応じた電圧を画素回路10に供給する信号線DTL1、DTL2・・・DTL(n)が、画素アレイ上で列方向に配されている。信号線DTL1、DTL2・・・DTL(n)は、画素アレイ20においてマトリクス配置された画素回路10の列数分(n列)だけ配される。
また画素アレイ20上において、行方向に書込制御線WSL1,WSL2・・・WSL(m)、電源制御線DSL1,DSL2・・・DSL(m)が配されている。これらの書込制御線WSL及び電源制御線DSLは、それぞれ、画素アレイ20においてマトリクス配置された画素回路10の行数分(m行)だけ配される。
書込制御線WSL(WSL1〜WSL(m))はライトスキャナ13により駆動される。
ライトスキャナ13は、設定された所定のタイミングで、行状に配設された各書込制御線WSL1〜WSL(m)に順次、走査パルスWS(WS1,WS2・・・WS(m))を供給して、画素回路10を行単位で線順次走査する。
ライトスキャナ13は、設定された所定のタイミングで、行状に配設された各書込制御線WSL1〜WSL(m)に順次、走査パルスWS(WS1,WS2・・・WS(m))を供給して、画素回路10を行単位で線順次走査する。
電源制御線DSL(DSL1〜DSL(m))はドライブスキャナ12により駆動される。ドライブスキャナ12は、ライトスキャナ13による線順次走査に合わせて、行状に配設された各電源制御線DSL1〜DSL(m)に電源パルスDS(DS1,DS2・・・DS(m))を供給する。電源パルスDS(DS1,DS2・・・DS(m))は駆動電圧Vcc、初期電圧Viniの2値に切り替わるパルス電圧とされる。
なおドライブスキャナ12,ライトスキャナ13は、クロックck及びスタートパルスspに基づいて、走査パルスWS、電源パルスDSのタイミングを設定する。
なおドライブスキャナ12,ライトスキャナ13は、クロックck及びスタートパルスspに基づいて、走査パルスWS、電源パルスDSのタイミングを設定する。
水平セレクタ11は、ライトスキャナ13による線順次走査に合わせて、列方向に配された信号線DTL1、DTL2・・・に対して、画素回路10に対する入力信号としての信号線電圧を供給する。
本実施の形態では、水平セレクタ11は、各信号線に対し、信号線電圧として、閾値補正基準電圧Vofs、映像信号電圧Vsig、リーク抑制電圧V1を供給する。
本実施の形態では、水平セレクタ11は、各信号線に対し、信号線電圧として、閾値補正基準電圧Vofs、映像信号電圧Vsig、リーク抑制電圧V1を供給する。
ところで本実施の形態では、詳しくは後述するSTC駆動方式で画素を発光駆動する。例えば3水平ラインを1ユニットとする。
図示のように、m行の水平ラインでは、3ライン単位でのユニットU1〜U(z)としての各ユニット毎に発光のための動作が行われる。同一ユニット内の画素回路は、閾値補正動作が同時に行われる。
後述するが、この場合、水平セレクタ11は、各信号線に対し、信号線電圧として、3水平期間内に、閾値補正基準電圧Vofs、リーク抑制電圧V1、ユニット内の第1ラインについての映像信号電圧Vsig、第2ラインについての映像信号電圧Vsig、第3ラインについての映像信号電圧Vsigを供給することになる。
図示のように、m行の水平ラインでは、3ライン単位でのユニットU1〜U(z)としての各ユニット毎に発光のための動作が行われる。同一ユニット内の画素回路は、閾値補正動作が同時に行われる。
後述するが、この場合、水平セレクタ11は、各信号線に対し、信号線電圧として、3水平期間内に、閾値補正基準電圧Vofs、リーク抑制電圧V1、ユニット内の第1ラインについての映像信号電圧Vsig、第2ラインについての映像信号電圧Vsig、第3ラインについての映像信号電圧Vsigを供給することになる。
なお、この実施の形態の表示装置においては、本発明請求項でいう信号セレクタの例が水平セレクタ11であり、駆動制御スキャナの例がドライブスキャナであり、書込スキャナの例がライトスキャナ13となる。
図2に画素回路10の構成例を示している。この画素回路10が、図1の構成における画素回路10のようにマトリクス配置される。
なお、図2では簡略化のため、信号線DTLと、書込制御線WSL及び電源制御線DSLが交差する部分に配される1つの画素回路10のみを示している。
なお、図2では簡略化のため、信号線DTLと、書込制御線WSL及び電源制御線DSLが交差する部分に配される1つの画素回路10のみを示している。
この画素回路10は、発光素子である有機EL素子1と、保持容量Csと、サンプリングトランジスタTs、駆動トランジスタTdとしてのnチャネルの薄膜トランジスタ(TFT)とで構成されている。なお容量Coledは有機EL素子1の寄生容量である。
保持容量Csは、一方の端子が駆動トランジスタTdのソースに接続され、他方の端子が同じく駆動トランジスタTdのゲートに接続されている。
画素回路10の発光素子は例えばダイオード構造の有機EL素子1とされ、アノードとカソードを備えている。有機EL素子1のアノードは駆動トランジスタTdのソースに接続され、カソードは所定の配線(カソード電位Vcat)に接続されている。
画素回路10の発光素子は例えばダイオード構造の有機EL素子1とされ、アノードとカソードを備えている。有機EL素子1のアノードは駆動トランジスタTdのソースに接続され、カソードは所定の配線(カソード電位Vcat)に接続されている。
サンプリングトランジスタTsは、そのドレインとソースの一端が信号線DTLに接続され、他端が駆動トランジスタTdのゲートに接続される。
またサンプリングトランジスタTsのゲートは書込制御線WSLに接続されている。
駆動トランジスタTdのドレインは電源制御線DSLに接続されている。
またサンプリングトランジスタTsのゲートは書込制御線WSLに接続されている。
駆動トランジスタTdのドレインは電源制御線DSLに接続されている。
有機EL素子1の発光駆動は、基本的には次のようになる。
信号線DTLに映像信号電圧Vsigが印加されたタイミングで、サンプリングトランジスタTsが、書込制御線WSLによってライトスキャナ13から与えられる走査パルスWSによって導通される。これにより信号線DTLからの映像信号電圧Vsigが保持容量Csに書き込まれる。
信号線DTLに映像信号電圧Vsigが印加されたタイミングで、サンプリングトランジスタTsが、書込制御線WSLによってライトスキャナ13から与えられる走査パルスWSによって導通される。これにより信号線DTLからの映像信号電圧Vsigが保持容量Csに書き込まれる。
駆動トランジスタTdは、ドライブスキャナ12によって駆動電位Vccが与えられている電源制御線DSLからの電流供給により電流Idsを有機EL素子1に流し、有機EL素子1を発光させる。
このとき電流Idsは、駆動トランジスタTdのゲート・ソース間電圧Vgsに応じた値(保持容量Csに保持された電圧に応じた値)となり、有機EL素子1はその電流値に応じた輝度で発光する。
つまりこの画素回路10の場合、保持容量Csに信号線DTLからの映像信号電圧Vsigを書き込むことによって、駆動トランジスタTdのゲート印加電圧を変化させ、これにより有機EL素子1に流れる電流値をコントロールして発光の階調を得る。
このとき電流Idsは、駆動トランジスタTdのゲート・ソース間電圧Vgsに応じた値(保持容量Csに保持された電圧に応じた値)となり、有機EL素子1はその電流値に応じた輝度で発光する。
つまりこの画素回路10の場合、保持容量Csに信号線DTLからの映像信号電圧Vsigを書き込むことによって、駆動トランジスタTdのゲート印加電圧を変化させ、これにより有機EL素子1に流れる電流値をコントロールして発光の階調を得る。
駆動トランジスタTdは、常に飽和領域で動作するように設計されているので、駆動トランジスタTdは次の式1に示した値を持つ定電流源となる。
Ids=(1/2)・μ・(W/L)・Cox・(Vgs−Vth)2・・・(式1)
但し、Idsは飽和領域で動作するトランジスタのドレイン・ソース間に流れる電流、μは移動度、Wはチャネル幅、Lはチャネル長、Coxはゲート容量、Vthは駆動トランジスタTdの閾値電圧を表している。
この式1から明らかな様に、飽和領域ではドレイン電流Idsはゲート・ソース間電圧Vgsによって制御される。駆動トランジスタTdは、ゲート・ソース間電圧Vgsが一定に保持される為、定電流源として動作し、有機EL素子1を一定の輝度で発光させることができる。
Ids=(1/2)・μ・(W/L)・Cox・(Vgs−Vth)2・・・(式1)
但し、Idsは飽和領域で動作するトランジスタのドレイン・ソース間に流れる電流、μは移動度、Wはチャネル幅、Lはチャネル長、Coxはゲート容量、Vthは駆動トランジスタTdの閾値電圧を表している。
この式1から明らかな様に、飽和領域ではドレイン電流Idsはゲート・ソース間電圧Vgsによって制御される。駆動トランジスタTdは、ゲート・ソース間電圧Vgsが一定に保持される為、定電流源として動作し、有機EL素子1を一定の輝度で発光させることができる。
このように基本的には、各フレーム期間において、画素回路10に映像信号値(階調値)Vsigが保持容量Csに書き込まれる動作が行われ、これにより表示すべき階調に応じて駆動トランジスタTdのゲート・ソース間電圧Vgsが決まる。
そして駆動トランジスタTdは飽和領域で動作することで有機EL素子1に対して定電流源として機能し、ゲート・ソース間電圧Vgsに応じた電流を有機EL素子1に流すことで、各フレーム期間に有機EL素子1では映像信号の階調値に応じた輝度の発光が行われる。
そして駆動トランジスタTdは飽和領域で動作することで有機EL素子1に対して定電流源として機能し、ゲート・ソース間電圧Vgsに応じた電流を有機EL素子1に流すことで、各フレーム期間に有機EL素子1では映像信号の階調値に応じた輝度の発光が行われる。
[2.本発明に至る過程で考慮された画素回路動作:分割閾値補正]
ここで、本発明に至る過程で考慮された画素回路動作について説明する。これは、各画素回路10の駆動トランジスタTdの閾値、移動度のばらつきによるユニフォミティ劣化を補償するための閾値補正動作、移動度補正動作を含む回路動作である。特に閾値補正動作としては1発光サイクルの期間内に分割して複数回行う分割閾値補正を行う例としている。
ここで、本発明に至る過程で考慮された画素回路動作について説明する。これは、各画素回路10の駆動トランジスタTdの閾値、移動度のばらつきによるユニフォミティ劣化を補償するための閾値補正動作、移動度補正動作を含む回路動作である。特に閾値補正動作としては1発光サイクルの期間内に分割して複数回行う分割閾値補正を行う例としている。
なお画素回路動作においては、閾値補正動作、移動度補正動作自体は、従来より行われているが、この必要性について簡単に説明しておく。
例えばポリシリコンTFT等を用いた画素回路では、駆動トランジスタTdの閾値電圧Vthや、駆動トランジスタTdのチャネルを構成する半導体薄膜の移動度μが経時的に変化することがある。また製造プロセスのバラツキによって閾値電圧Vthや移動度μのトランジスタ特性が画素毎に異なったりする。
駆動トランジスタTdの閾値電圧や移動度が画素毎に異なると、画素毎に駆動トランジスタTdに流れる電流値にばらつきが生じる。このため仮に全画素回路10に同一の映像信号値(映像信号電圧Vsig)を与えたとしても、有機EL素子1の発光輝度に画素毎のバラツキが生じ、その結果、画面のユニフォミティ(一様性)が損なわれる。
このことから、画素回路動作においては、閾値電圧Vthや移動度μの変動に対する補正機能を持たせるようにしている。
例えばポリシリコンTFT等を用いた画素回路では、駆動トランジスタTdの閾値電圧Vthや、駆動トランジスタTdのチャネルを構成する半導体薄膜の移動度μが経時的に変化することがある。また製造プロセスのバラツキによって閾値電圧Vthや移動度μのトランジスタ特性が画素毎に異なったりする。
駆動トランジスタTdの閾値電圧や移動度が画素毎に異なると、画素毎に駆動トランジスタTdに流れる電流値にばらつきが生じる。このため仮に全画素回路10に同一の映像信号値(映像信号電圧Vsig)を与えたとしても、有機EL素子1の発光輝度に画素毎のバラツキが生じ、その結果、画面のユニフォミティ(一様性)が損なわれる。
このことから、画素回路動作においては、閾値電圧Vthや移動度μの変動に対する補正機能を持たせるようにしている。
図3に画素回路10の1サイクル(1フレーム期間)の動作のタイミングチャートを示す。
図3では、水平セレクタ11が信号線DTLに与える信号線電圧を示している。この動作例の場合、水平セレクタ11は信号線電圧として、1水平期間(1H)に、閾値補正基準電圧Vofs及び映像信号電圧Vsigとしてのパルス電圧を信号線DTLに与える。
また図3には、書込制御線WSLを介してライトスキャナ13によってサンプリングトランジスタTsのゲートに与えられる走査パルスWSを示している。nチャネルのサンプリングトランジスタTsは、走査パルスWSがHレベルとされることで導通され、走査パルスWSがLレベルとされることで非導通となる。
また図3では、電源制御線DSLを介してドライブスキャナ12から供給される電源パルスDSを示している。電源パルスDSとしては駆動電圧Vcc又は初期電圧Viniが与えられる。
また図3には、ゲート電圧Vg、ソース電圧Vsとして、駆動トランジスタTdのゲート電圧の変化とソース電圧の変化を示している。
図3では、水平セレクタ11が信号線DTLに与える信号線電圧を示している。この動作例の場合、水平セレクタ11は信号線電圧として、1水平期間(1H)に、閾値補正基準電圧Vofs及び映像信号電圧Vsigとしてのパルス電圧を信号線DTLに与える。
また図3には、書込制御線WSLを介してライトスキャナ13によってサンプリングトランジスタTsのゲートに与えられる走査パルスWSを示している。nチャネルのサンプリングトランジスタTsは、走査パルスWSがHレベルとされることで導通され、走査パルスWSがLレベルとされることで非導通となる。
また図3では、電源制御線DSLを介してドライブスキャナ12から供給される電源パルスDSを示している。電源パルスDSとしては駆動電圧Vcc又は初期電圧Viniが与えられる。
また図3には、ゲート電圧Vg、ソース電圧Vsとして、駆動トランジスタTdのゲート電圧の変化とソース電圧の変化を示している。
図3のタイミングチャートにおける時点tsは、発光素子である有機EL素子1が発光駆動される1サイクル、例えば画像表示の1フレーム期間の開始タイミングとなる。
まず、時点tsで電源パルスDS=初期電位Viniとされ、また走査パルスWSがHレベルとなってサンプリングトランジスタTsがオンとされる。
まず、時点tsで電源パルスDS=初期電位Viniとされ、また走査パルスWSがHレベルとなってサンプリングトランジスタTsがオンとされる。
電源パルスDS=初期電位Viniとされて駆動電圧Vccの供給が止められることで、駆動トランジスタTdのゲート電圧、ソース電圧が低下するとともに、有機EL素子1は消光され、非発光期間となる。
この場合、ソース電位=Viniとなり、またサンプリングトランジスタTsを介して信号線電圧が駆動トランジスタTdのゲートに与えられる。このとき信号線電圧=閾値補正基準電圧Vofsであるため、ゲート電位=Vofsとなる。
ここで初期電位Viniは、Vofs−Vini>Vthとなるように設定されている。Vthは駆動トランジスタTdの閾値電圧である。
即ち閾値補正の準備として、駆動トランジスタのゲート・ソース間電圧が、その閾値電圧Vthよりも十分広げられることになる。
この場合、ソース電位=Viniとなり、またサンプリングトランジスタTsを介して信号線電圧が駆動トランジスタTdのゲートに与えられる。このとき信号線電圧=閾値補正基準電圧Vofsであるため、ゲート電位=Vofsとなる。
ここで初期電位Viniは、Vofs−Vini>Vthとなるように設定されている。Vthは駆動トランジスタTdの閾値電圧である。
即ち閾値補正の準備として、駆動トランジスタのゲート・ソース間電圧が、その閾値電圧Vthよりも十分広げられることになる。
続いて期間LT1として1回目の閾値補正(Vth補正)が行われる。
この場合、信号線電圧が閾値補正基準電圧Vofsとなっているタイミングで、ライトスキャナ13が走査パルスWSをHレベルとし、同時にドライブスキャナ12が電源パルスDSを駆動電圧Vccとする。
すると、駆動トランジスタTdのゲートは閾値補正基準電圧Vofsに固定されたまま、ソースノードが上昇する。
これは電源パルスDSを駆動電圧Vccとすることで、電源制御線DSLから有機EL素子1のアノードに向けて電流が流れるためである。有機EL素子1のアノード電位Velが、Vel≦Vcat+Vthel(有機EL素子1の閾値電圧)である限り、駆動トランジスタTdの電流は保持容量Csと容量Coledを充電するために使われる。Vel≦Vcat+Vthelである限りとは、有機EL素子1のリーク電流が駆動トランジスタTdに流れる電流よりもかなり小さいという意味である。
このためアノード電位Vel(駆動トランジスタTdのソース電位)は、時間と共に上昇してゆく。
この場合、信号線電圧が閾値補正基準電圧Vofsとなっているタイミングで、ライトスキャナ13が走査パルスWSをHレベルとし、同時にドライブスキャナ12が電源パルスDSを駆動電圧Vccとする。
すると、駆動トランジスタTdのゲートは閾値補正基準電圧Vofsに固定されたまま、ソースノードが上昇する。
これは電源パルスDSを駆動電圧Vccとすることで、電源制御線DSLから有機EL素子1のアノードに向けて電流が流れるためである。有機EL素子1のアノード電位Velが、Vel≦Vcat+Vthel(有機EL素子1の閾値電圧)である限り、駆動トランジスタTdの電流は保持容量Csと容量Coledを充電するために使われる。Vel≦Vcat+Vthelである限りとは、有機EL素子1のリーク電流が駆動トランジスタTdに流れる電流よりもかなり小さいという意味である。
このためアノード電位Vel(駆動トランジスタTdのソース電位)は、時間と共に上昇してゆく。
この閾値補正は、駆動トランジスタTdのゲート・ソース間電圧を閾値電圧Vthとする動作と言える。従って駆動トランジスタTdのゲート・ソース間電圧が閾値電圧Vthとなるまで、駆動トランジスタTdのソース電位が上昇されればよい。
しかし、ゲートノードを閾値補正基準電圧Vofsに固定できるのは、信号線電圧=Vofsの期間のみである。するとフレームレート等によっては1回の閾値補正動作によっては、ゲート・ソース間電圧が閾値電圧Vthに至るまでソース電位が上昇するための十分な時間がとれない。そこで複数回に分割して閾値補正を行うようにしている。
しかし、ゲートノードを閾値補正基準電圧Vofsに固定できるのは、信号線電圧=Vofsの期間のみである。するとフレームレート等によっては1回の閾値補正動作によっては、ゲート・ソース間電圧が閾値電圧Vthに至るまでソース電位が上昇するための十分な時間がとれない。そこで複数回に分割して閾値補正を行うようにしている。
このため、信号線電圧=映像信号電圧Vsigとなる前に、期間LT2として閾値補正を休止させる。即ち、ライトスキャナ13が一旦、走査パルスWSをLレベルとし、サンプリングトランジスタTsをオフする。
このとき、ゲート・ソースともフローティングである為、ゲート・ソース間電圧Vgsに応じてドレイン・ソース間に電流が流れブートストラップする。即ち図示のようにゲート電位、ソース電位は上昇する。
このとき、ゲート・ソースともフローティングである為、ゲート・ソース間電圧Vgsに応じてドレイン・ソース間に電流が流れブートストラップする。即ち図示のようにゲート電位、ソース電位は上昇する。
次に期間LT3として、2回目の閾値補正を行う。即ち信号線電圧=閾値補正基準電圧Vofsのときに、再びライトスキャナ13が走査パルスWSをHレベルとし、サンプリングトランジスタTsをオンとする。これにより、駆動トランジスタTdのゲート電圧=閾値補正基準電圧Vofsとされ、またソース電位が上昇される。
さらに期間LT4で閾値補正動作を休止する。2回目の閾値補正で駆動トランジスタTdのゲート・ソース間電圧は、より閾値電圧Vthに近づいているため、2回目の休止期間のブートストラップ量は1回目の休止期間より小さくなる。
また期間LT5で3回目の閾値補正を行い、さらに期間LT6の休止を経て、期間LT7で4回目の閾値補正を行う。
そして最終的に駆動トランジスタTdのゲート・ソース間電圧が閾値電圧Vthとなる。
この時、ソース電位(有機EL素子1のアノード電位Vel)=Vofs−Vth≦Vcat+Vthelとなっている。(Vcatはカソード電位、Vthelは有機EL素子1の閾値電圧)
この図3の場合では、4回目の閾値補正の期間LT7の後、走査パルスWSをLレベルとし、サンプリングトランジスタTsがオフとなって閾値補正動作が完了する。
さらに期間LT4で閾値補正動作を休止する。2回目の閾値補正で駆動トランジスタTdのゲート・ソース間電圧は、より閾値電圧Vthに近づいているため、2回目の休止期間のブートストラップ量は1回目の休止期間より小さくなる。
また期間LT5で3回目の閾値補正を行い、さらに期間LT6の休止を経て、期間LT7で4回目の閾値補正を行う。
そして最終的に駆動トランジスタTdのゲート・ソース間電圧が閾値電圧Vthとなる。
この時、ソース電位(有機EL素子1のアノード電位Vel)=Vofs−Vth≦Vcat+Vthelとなっている。(Vcatはカソード電位、Vthelは有機EL素子1の閾値電圧)
この図3の場合では、4回目の閾値補正の期間LT7の後、走査パルスWSをLレベルとし、サンプリングトランジスタTsがオフとなって閾値補正動作が完了する。
なお、ここでは4回の閾値補正を行う例としたが、閾値補正動作を何回に分割して行うかは表示装置の構成や動作に応じて適切に決められるものであり、例えば2回、3回、5回以上という例もある。
その後、期間LT8を経て、信号線電圧が映像信号電圧Vsigとなっている期間LT9に、ライトスキャナ13が走査パルスWSがHレベルとし、映像信号電圧Vsigの書込及び移動度補正が行われる。即ち駆動トランジスタTdのゲートに映像信号電圧Vsigが入力される。
駆動トランジスタTdのゲート電位は映像信号電圧Vsigの電位となるが、電源制御線DSLが駆動電圧Vccとなっていることで電流が流れ、ソース電位は時間とともに上昇してゆく。
このとき、駆動トランジスタTdのソース電圧が有機EL素子1の閾値電圧Vthelとカソード電圧Vcatの和を越えなければ、駆動トランジスタTdの電流は保持容量Csと容量Coledを充電するのに使用される。つまり有機EL素子1のリーク電流が駆動トランジスタTdに流れる電流よりもかなり小さければという条件である。
そしてこのときは、駆動トランジスタTdの閾値補正動作は完了しているため、駆動トランジスタTdが流す電流は移動度μを反映したものとなる。
具体的にいうと、移動度が大きいものはこの時の電流量が大きく、ソースの上昇も早い。逆に移動度が小さいものは電流量が小さく、ソースの上昇は遅くなる。
これによって駆動トランジスタTdのゲート・ソース間電圧Vgsは移動度を反映して小さくなり、一定時間経過後に完全に移動度を補正する電圧となる。
このとき、駆動トランジスタTdのソース電圧が有機EL素子1の閾値電圧Vthelとカソード電圧Vcatの和を越えなければ、駆動トランジスタTdの電流は保持容量Csと容量Coledを充電するのに使用される。つまり有機EL素子1のリーク電流が駆動トランジスタTdに流れる電流よりもかなり小さければという条件である。
そしてこのときは、駆動トランジスタTdの閾値補正動作は完了しているため、駆動トランジスタTdが流す電流は移動度μを反映したものとなる。
具体的にいうと、移動度が大きいものはこの時の電流量が大きく、ソースの上昇も早い。逆に移動度が小さいものは電流量が小さく、ソースの上昇は遅くなる。
これによって駆動トランジスタTdのゲート・ソース間電圧Vgsは移動度を反映して小さくなり、一定時間経過後に完全に移動度を補正する電圧となる。
このように映像信号電圧Vsig書込及び移動度補正を行った後、ゲート・ソース間電圧Vgsを確定させ、ブートストラップ、発光状態へと移行する。
このように画素回路10は1フレーム期間における1サイクルの発光駆動動作として、閾値補正動作及び移動度補正動作を含んで、有機EL素子1の発光のための動作が行われる。
閾値補正動作によって各画素回路10での駆動トランジスタTdの閾値電圧Vthのバラツキや、経時変動による閾値電圧Vth変動などに関わらず、信号電位Vsigに応じた電流を有機EL素子1に与えることができる。つまり製造上或いは経時変化による閾値電圧Vthのバラツキをキャンセルして、画面上に輝度ムラ等を発生させずに高画質を維持できる。
また、駆動トランジスタTdの移動度によってもドレイン電流は変動するため、画素回路10毎の駆動トランジスタTdの移動度のバラツキにより画質が低下するが、移動度補正により、駆動トランジスタTdの移動度の大小に応じてソース電位Vsが得られる。結果として各画素回路10の駆動トランジスタTdの移動度のバラツキを吸収するようなゲート・ソース間電圧Vgsに調整されるため、移動度のバラツキによる画質低下も解消される。
閾値補正動作によって各画素回路10での駆動トランジスタTdの閾値電圧Vthのバラツキや、経時変動による閾値電圧Vth変動などに関わらず、信号電位Vsigに応じた電流を有機EL素子1に与えることができる。つまり製造上或いは経時変化による閾値電圧Vthのバラツキをキャンセルして、画面上に輝度ムラ等を発生させずに高画質を維持できる。
また、駆動トランジスタTdの移動度によってもドレイン電流は変動するため、画素回路10毎の駆動トランジスタTdの移動度のバラツキにより画質が低下するが、移動度補正により、駆動トランジスタTdの移動度の大小に応じてソース電位Vsが得られる。結果として各画素回路10の駆動トランジスタTdの移動度のバラツキを吸収するようなゲート・ソース間電圧Vgsに調整されるため、移動度のバラツキによる画質低下も解消される。
また1サイクルの画素回路動作として、閾値補正動作を分割して複数回行うのは、表示装置の高周波数化の要請による。
高フレームレート化が進むことで、画素回路の動作時間が相対的に短くなっていくため、連続的な閾値補正期間(信号線電圧=閾値補正基準電圧Vofsの期間)を確保することが難しくなる。そこで上記のように時分割的に閾値補正動作を行うことで閾値補正期間として必要な期間を確保して、駆動トランジスタTdのゲート・ソース間電圧を閾値電圧Vthに収束させるものである。
高フレームレート化が進むことで、画素回路の動作時間が相対的に短くなっていくため、連続的な閾値補正期間(信号線電圧=閾値補正基準電圧Vofsの期間)を確保することが難しくなる。そこで上記のように時分割的に閾値補正動作を行うことで閾値補正期間として必要な期間を確保して、駆動トランジスタTdのゲート・ソース間電圧を閾値電圧Vthに収束させるものである。
[3.本発明に至る過程で考慮された画素回路動作:STC駆動]
しかしながら、更なる高フレームレート化を進めると、閾値補正動作期間を確保するために、より多数回の分割閾値補正が必要になる。
ここで、より適切に閾値補正時間を確保できるようにする駆動方式として、STC駆動方式が開発された。
しかしながら、更なる高フレームレート化を進めると、閾値補正動作期間を確保するために、より多数回の分割閾値補正が必要になる。
ここで、より適切に閾値補正時間を確保できるようにする駆動方式として、STC駆動方式が開発された。
STC駆動方式の動作について説明する。
この場合、図1で述べたように、例えば3水平ラインを1ユニットとし、ユニット単位で閾値補正動作を含んだ発光駆動を行うものである。
この場合、図1で述べたように、例えば3水平ラインを1ユニットとし、ユニット単位で閾値補正動作を含んだ発光駆動を行うものである。
図4にはSTC駆動方式の場合の信号線電圧、走査パルスWS、電源パルスDSを示している。
この図4では、ユニットU1に関して、図1の第1ライン目の画素に対応する走査パルスWS1,電源パルスDS1と、第2ライン目の画素に対応する走査パルスWS2,電源パルスDS2と、第3ライン目の画素に対応する走査パルスWS3,電源パルスDS3を示している。
またユニットU2に関して、図1では省略した第4ライン目の画素に対応する走査パルスWS4,電源パルスDS4と、第5ライン目の画素に対応する走査パルスWS5,電源パルスDS5と、第6ライン目の画素に対応する走査パルスWS6,電源パルスDS6を示している。
この図4では、ユニットU1に関して、図1の第1ライン目の画素に対応する走査パルスWS1,電源パルスDS1と、第2ライン目の画素に対応する走査パルスWS2,電源パルスDS2と、第3ライン目の画素に対応する走査パルスWS3,電源パルスDS3を示している。
またユニットU2に関して、図1では省略した第4ライン目の画素に対応する走査パルスWS4,電源パルスDS4と、第5ライン目の画素に対応する走査パルスWS5,電源パルスDS5と、第6ライン目の画素に対応する走査パルスWS6,電源パルスDS6を示している。
水平セレクタ11が信号線DTLに与える信号線電圧としては、3水平期間(3H)に、閾値補正基準電圧Vofsと3つの映像信号電圧Vsig#x,Vsig#y、Vsig#zとしてのパルス電圧となる。
3Hの期間は、3水平ラインを1ユニットとすることに対応した期間である。
例えば、1つの信号線DTLにより、ユニットU1(第1ライン〜第3ライン)の各画素回路10に与える映像信号電圧Vsigを、Vsig#1、Vsig#2、Vsig#3として示している。またユニットU2(第4ライン〜第6ライン)の各画素回路10に与える映像信号電圧Vsigを、Vsig#4、Vsig#5、Vsig#6として示している。
なお、ここでは画面上が全て同一輝度で発光されるように映像信号電圧Vsigを与える場合を想定し、Vsig#1=Vsig#2=Vsig#3=Vsig#4=Vsig#5=Vsig#6・・・Vsig#x=Vsig#y=Vsig#zとしている。もちろん、通常の映像表示の際は、各映像信号電圧Vsigは、対応する画素回路10に発光させる輝度に応じた電圧値となる。
水平セレクタ11は、或る3Hの期間(ユニットU1の映像信号電圧Vsigを出力する期間)には、閾値補正基準電圧Vofs、映像信号電圧Vsig#1、Vsig#2、Vsig#3を信号線DTLに与えることになる。
また次の3Hの期間は、ユニットU2の映像信号電圧Vsigを出力する期間として、閾値補正基準電圧Vofs、映像信号電圧Vsig#4、Vsig#5、Vsig#6を信号線DTLに与える。
3Hの期間は、3水平ラインを1ユニットとすることに対応した期間である。
例えば、1つの信号線DTLにより、ユニットU1(第1ライン〜第3ライン)の各画素回路10に与える映像信号電圧Vsigを、Vsig#1、Vsig#2、Vsig#3として示している。またユニットU2(第4ライン〜第6ライン)の各画素回路10に与える映像信号電圧Vsigを、Vsig#4、Vsig#5、Vsig#6として示している。
なお、ここでは画面上が全て同一輝度で発光されるように映像信号電圧Vsigを与える場合を想定し、Vsig#1=Vsig#2=Vsig#3=Vsig#4=Vsig#5=Vsig#6・・・Vsig#x=Vsig#y=Vsig#zとしている。もちろん、通常の映像表示の際は、各映像信号電圧Vsigは、対応する画素回路10に発光させる輝度に応じた電圧値となる。
水平セレクタ11は、或る3Hの期間(ユニットU1の映像信号電圧Vsigを出力する期間)には、閾値補正基準電圧Vofs、映像信号電圧Vsig#1、Vsig#2、Vsig#3を信号線DTLに与えることになる。
また次の3Hの期間は、ユニットU2の映像信号電圧Vsigを出力する期間として、閾値補正基準電圧Vofs、映像信号電圧Vsig#4、Vsig#5、Vsig#6を信号線DTLに与える。
このSTC駆動方式の場合、ライトスキャナ13は、1つのユニット内の各画素回路に対して、各画素回路の1発光サイクルの期間内に同時に閾値補正動作が行われるように走査パルスWSを出力する。即ち閾値補正基準電圧Vofsを各画素回路に同時に入力させるように走査パルスWSを出力する。
各ラインの画素回路10に対しての走査パルスWS及び電源パルスDSによる駆動は次のようになる。
各ラインの画素回路10に対しての走査パルスWS及び電源パルスDSによる駆動は次のようになる。
第1ラインの画素回路10については、時点t0で電源パルスDS1が初期電位Viniとされ、前フレームの発光が終了し、今回のフレームの1サイクルの発光動作が開始される。
また、第2ラインの画素回路10については、時点t1で電源パルスDS2が初期電位Viniとされ、前フレームの発光が終了し、今回のフレームの1サイクルの発光動作が開始される。
また、第3ラインの画素回路10については、時点t2で電源パルスDS3が初期電位Viniとされ、前フレームの発光が終了し、今回のフレームの1サイクルの発光動作が開始される。
なお、ユニットU1の各画素の発光終了タイミングが時点t0,t1,t2と異なっているのは、後述する時点t16,t18,t20としての発光開始タイミングがずれているためである。即ち、視認される輝度差が生じないように、各ラインの画素回路10の発光期間長を同じとするためである。
また、第2ラインの画素回路10については、時点t1で電源パルスDS2が初期電位Viniとされ、前フレームの発光が終了し、今回のフレームの1サイクルの発光動作が開始される。
また、第3ラインの画素回路10については、時点t2で電源パルスDS3が初期電位Viniとされ、前フレームの発光が終了し、今回のフレームの1サイクルの発光動作が開始される。
なお、ユニットU1の各画素の発光終了タイミングが時点t0,t1,t2と異なっているのは、後述する時点t16,t18,t20としての発光開始タイミングがずれているためである。即ち、視認される輝度差が生じないように、各ラインの画素回路10の発光期間長を同じとするためである。
時点t0,t1,t2でユニットU1の各画素が非発光となったら、まず時点t4〜t5で同時に閾値補正準備を行う。
即ち信号線電圧=閾値補正基準電圧Vofsの期間に、走査パルスWS1、WS2、WS3が同時にHレベルとされる。
これによって第1ライン〜第3ラインの各画素回路10の駆動トランジスタのゲート電圧Vgは閾値補正基準電圧Vofsとされる。またソース電位=Viniである。
初期電位Viniは、Vofs−Vini>Vthとなるように設定されていることから、閾値補正の準備として、駆動トランジスタのゲート・ソース間電圧が、その閾値電圧Vthよりも十分広げられることになる。
即ち信号線電圧=閾値補正基準電圧Vofsの期間に、走査パルスWS1、WS2、WS3が同時にHレベルとされる。
これによって第1ライン〜第3ラインの各画素回路10の駆動トランジスタのゲート電圧Vgは閾値補正基準電圧Vofsとされる。またソース電位=Viniである。
初期電位Viniは、Vofs−Vini>Vthとなるように設定されていることから、閾値補正の準備として、駆動トランジスタのゲート・ソース間電圧が、その閾値電圧Vthよりも十分広げられることになる。
次に、時点t11〜t12として、第1ライン〜第3ラインの各画素回路10で同時に1回目の閾値補正を行う。
即ち信号線電圧=閾値補正基準電圧Vofsの期間に、走査パルスWS1、WS2、WS3が同時にHレベルとされ、また電源パルスDS1、DS2、DS3が同時に駆動電圧Vccとされる。
これによって第1ライン〜第3ラインの各画素回路10では、駆動トランジスタTdのゲートは閾値補正基準電圧Vofsに固定されたまま、ソースノードが上昇する。即ちゲート・ソース間電圧Vgsが閾値電圧Vthに近づいていく。
即ち信号線電圧=閾値補正基準電圧Vofsの期間に、走査パルスWS1、WS2、WS3が同時にHレベルとされ、また電源パルスDS1、DS2、DS3が同時に駆動電圧Vccとされる。
これによって第1ライン〜第3ラインの各画素回路10では、駆動トランジスタTdのゲートは閾値補正基準電圧Vofsに固定されたまま、ソースノードが上昇する。即ちゲート・ソース間電圧Vgsが閾値電圧Vthに近づいていく。
1回目の閾値補正動作は、走査パルスWS1、WS2、WS3が同時にLレベルとされて終了し、信号線電圧が映像信号電圧Vsigとなっている期間は閾値補正が休止される。
そして次に、時点t13〜t14として、第1ライン〜第3ラインの各画素回路10で同時に2回目の閾値補正を行う。
即ち信号線電圧=閾値補正基準電圧Vofsの期間に、走査パルスWS1、WS2、WS3が同時にHレベルとされて、2回目の閾値補正動作が行われる。
この例では閾値補正動作が2回に分けて行われるようにしているが、2回目の閾値補正動作によって、駆動トランジスタTdのゲート・ソース間電圧Vgsが閾値電圧Vthとなり、閾値補正動作が完了する。
そして次に、時点t13〜t14として、第1ライン〜第3ラインの各画素回路10で同時に2回目の閾値補正を行う。
即ち信号線電圧=閾値補正基準電圧Vofsの期間に、走査パルスWS1、WS2、WS3が同時にHレベルとされて、2回目の閾値補正動作が行われる。
この例では閾値補正動作が2回に分けて行われるようにしているが、2回目の閾値補正動作によって、駆動トランジスタTdのゲート・ソース間電圧Vgsが閾値電圧Vthとなり、閾値補正動作が完了する。
続いて映像信号電圧Vsigの書込が順次行われる。
まず、水平セレクタ11によって信号線電圧として映像信号電圧Vsig#1が与えられている時点t15〜t16で、第1ラインの画素回路10に書込が行われる。つまり時点t15〜t16で走査パルスWS1がHレベルとされる。
これによって第1ラインの各画素回路10では、駆動トランジスタTdのゲートに映像信号電圧Vsig#1が書き込まれるとともに、電源制御線DSLが駆動電圧Vccとなっていることで電流が流れ、ソース電位は時間とともに上昇し、移動度補正が行われる。
このように映像信号電圧Vsig#1の書込及び移動度補正が行われ、ゲート・ソース間電圧Vgsが確定され、時点t16以降、発光状態へと移行する。
まず、水平セレクタ11によって信号線電圧として映像信号電圧Vsig#1が与えられている時点t15〜t16で、第1ラインの画素回路10に書込が行われる。つまり時点t15〜t16で走査パルスWS1がHレベルとされる。
これによって第1ラインの各画素回路10では、駆動トランジスタTdのゲートに映像信号電圧Vsig#1が書き込まれるとともに、電源制御線DSLが駆動電圧Vccとなっていることで電流が流れ、ソース電位は時間とともに上昇し、移動度補正が行われる。
このように映像信号電圧Vsig#1の書込及び移動度補正が行われ、ゲート・ソース間電圧Vgsが確定され、時点t16以降、発光状態へと移行する。
また、水平セレクタ11によって信号線電圧として映像信号電圧Vsig#2が与えられている時点t17〜t18で、走査パルスWS2がHレベルとされ、第2ラインの画素回路10に書込が行われる。つまり第2ラインの各画素回路10では、駆動トランジスタTdのゲートに映像信号電圧Vsig#2が書き込まれるとともに、移動度補正が行われる。そして時点t18以降、発光状態へと移行する。
さらに、水平セレクタ11によって信号線電圧として映像信号電圧Vsig#3が与えられている時点t19〜t20で、走査パルスWS3がHレベルとされ、第3ラインの画素回路10に書込が行われる。第3ラインの各画素回路10では、駆動トランジスタTdのゲートに映像信号電圧Vsig#3が書き込まれるとともに、移動度補正が行われ、そして時点t20以降、発光状態へと移行する。
さらに、水平セレクタ11によって信号線電圧として映像信号電圧Vsig#3が与えられている時点t19〜t20で、走査パルスWS3がHレベルとされ、第3ラインの画素回路10に書込が行われる。第3ラインの各画素回路10では、駆動トランジスタTdのゲートに映像信号電圧Vsig#3が書き込まれるとともに、移動度補正が行われ、そして時点t20以降、発光状態へと移行する。
ユニットU1の各画素回路の1サイクルの発光動作は以上のようになる。
ユニットU2においては、第4ライン〜第6ラインの各画素回路10について、ユニットU1とは3H期間ずれた状態で、同様の動作が行われる。
即ち時点t6,t7,t8で、それぞれ電源パルスDS4,DS5,DS6が初期電位Viniとされ、第4ライン〜第6ラインの各画素回路10の前フレームの発光が順次終了され、今回のフレームの1サイクルの発光動作が開始される。
時点t9〜t10で、走査パルスWS4、WS5、WS6が同時にHレベルとされ、第4ライン〜第6ラインの各画素回路10において同時に閾値補正準備が行われる。これによって第4ライン〜第6ラインの各画素回路10の駆動トランジスタのゲート電圧Vgは閾値補正基準電圧Vofsとされる。またソース電位=Viniである。つまり各駆動トランジスタのゲート・ソース間電圧が、その閾値電圧Vthよりも十分広げられる。
ユニットU2においては、第4ライン〜第6ラインの各画素回路10について、ユニットU1とは3H期間ずれた状態で、同様の動作が行われる。
即ち時点t6,t7,t8で、それぞれ電源パルスDS4,DS5,DS6が初期電位Viniとされ、第4ライン〜第6ラインの各画素回路10の前フレームの発光が順次終了され、今回のフレームの1サイクルの発光動作が開始される。
時点t9〜t10で、走査パルスWS4、WS5、WS6が同時にHレベルとされ、第4ライン〜第6ラインの各画素回路10において同時に閾値補正準備が行われる。これによって第4ライン〜第6ラインの各画素回路10の駆動トランジスタのゲート電圧Vgは閾値補正基準電圧Vofsとされる。またソース電位=Viniである。つまり各駆動トランジスタのゲート・ソース間電圧が、その閾値電圧Vthよりも十分広げられる。
次に、時点t13〜t14で、走査パルスWS4、WS5、WS6が同時にHレベルとされ、また電源パルスDS4、DS5、DS6が同時に駆動電圧Vccとされる。これにより第4ライン〜第6ラインの各画素回路10で同時に1回目の閾値補正が行われる。
さらに補正休止期間後、時点t21〜t22に、走査パルスWS4、WS5、WS6が同時にHレベルとされ、第4ライン〜第6ラインの各画素回路10で同時に2回目の閾値補正が行われる。
さらに補正休止期間後、時点t21〜t22に、走査パルスWS4、WS5、WS6が同時にHレベルとされ、第4ライン〜第6ラインの各画素回路10で同時に2回目の閾値補正が行われる。
そして映像信号電圧Vsig#4,Vsig#5,Vsig#6の書込が順次行われる。
まず、信号線電圧=映像信号電圧Vsig#4となっている時点t23〜t24で、走査パルスWS4がHレベルとされ、第4ラインの画素回路10への映像信号電圧Vsig#4の書込及び移動度補正が行われる。そして時点t24以降、発光状態へと移行する。
また信号線電圧=映像信号電圧Vsig#5となっている時点t25〜t26で、走査パルスWS5がHレベルとされ、第5ラインの画素回路10への映像信号電圧Vsig#5の書込及び移動度補正が行われる。そして時点t26以降、発光状態へと移行する。
また信号線電圧=映像信号電圧Vsig#6となっている時点t27〜t28で、走査パルスWS6がHレベルとされ、第6ラインの画素回路10への映像信号電圧Vsig#6の書込及び移動度補正が行われる。そして時点t28以降、発光状態へと移行する。
まず、信号線電圧=映像信号電圧Vsig#4となっている時点t23〜t24で、走査パルスWS4がHレベルとされ、第4ラインの画素回路10への映像信号電圧Vsig#4の書込及び移動度補正が行われる。そして時点t24以降、発光状態へと移行する。
また信号線電圧=映像信号電圧Vsig#5となっている時点t25〜t26で、走査パルスWS5がHレベルとされ、第5ラインの画素回路10への映像信号電圧Vsig#5の書込及び移動度補正が行われる。そして時点t26以降、発光状態へと移行する。
また信号線電圧=映像信号電圧Vsig#6となっている時点t27〜t28で、走査パルスWS6がHレベルとされ、第6ラインの画素回路10への映像信号電圧Vsig#6の書込及び移動度補正が行われる。そして時点t28以降、発光状態へと移行する。
STC駆動方式では、このようにユニット単位で閾値補正動作等がまとめて行われる。
3ラインまとめて閾値補正オペレーションを行うということは、信号線電圧が閾値補正基準電圧Vofs/映像信号電圧Vsigとなる1オペレーションに3H分使用できるということになる。すなわち、閾値補正動作のための時間を、長く取れることとなり、フレームレートの高速化やパネルサイズ拡大に伴うパルストランジェントの増大に対してもオペレーションマージン増大に有効な駆動方法である。
図5(a)(b)に、通常の分割閾値補正(図3の例)の場合と、STC駆動の場合での閾値補正時間を示す。
図5(a)のように図3のような分割閾値補正を行う場合、1回の閾値補正動作は、1H期間内において信号線電圧が閾値補正基準電圧Vofsとなっている期間内に制限される。これに対し、上記のSTC駆動の場合、図5(b)のように、3H期間単位でのオペレーションであることで、信号線電圧が閾値補正基準電圧Vofsとなっている期間を長くとることができ、1回の閾値補正動作の期間をより長くできるものとなる。
3ラインまとめて閾値補正オペレーションを行うということは、信号線電圧が閾値補正基準電圧Vofs/映像信号電圧Vsigとなる1オペレーションに3H分使用できるということになる。すなわち、閾値補正動作のための時間を、長く取れることとなり、フレームレートの高速化やパネルサイズ拡大に伴うパルストランジェントの増大に対してもオペレーションマージン増大に有効な駆動方法である。
図5(a)(b)に、通常の分割閾値補正(図3の例)の場合と、STC駆動の場合での閾値補正時間を示す。
図5(a)のように図3のような分割閾値補正を行う場合、1回の閾値補正動作は、1H期間内において信号線電圧が閾値補正基準電圧Vofsとなっている期間内に制限される。これに対し、上記のSTC駆動の場合、図5(b)のように、3H期間単位でのオペレーションであることで、信号線電圧が閾値補正基準電圧Vofsとなっている期間を長くとることができ、1回の閾値補正動作の期間をより長くできるものとなる。
詳しく述べる。閾値補正時間、映像信号書込時間以外に必要となる時間は、信号線電圧パルスの遷移時間(xτsig)、及び走査パルスWSの遷移時間(yτws)である。 図5(a)の通常オペレーションの場合、それらのトータルは、2(xτsig+yτws)である。3ライン分だと、6(xτsig+yτws)となる。
一方、3ラインでのSTC駆動方式の場合、図5(b)のように、遷移時間のトータルは、4(xτsig+yτws)となる。すなわち2(xτsig+yτws)分だけ、閾値補正の時間マージンを増やすことができる。
以上より、XラインのSTC駆動方式とした場合、通常の駆動に比べて時間マージンは、(X−1)(xτsig+yτws)だけ増加することとなる。
このためSTC駆動は、フレームレートの高速化やパネルサイズ拡大に伴うパルストランジェントの増大に対してもオペレーションマージン増大に有効な駆動方法といえる。
一方、3ラインでのSTC駆動方式の場合、図5(b)のように、遷移時間のトータルは、4(xτsig+yτws)となる。すなわち2(xτsig+yτws)分だけ、閾値補正の時間マージンを増やすことができる。
以上より、XラインのSTC駆動方式とした場合、通常の駆動に比べて時間マージンは、(X−1)(xτsig+yτws)だけ増加することとなる。
このためSTC駆動は、フレームレートの高速化やパネルサイズ拡大に伴うパルストランジェントの増大に対してもオペレーションマージン増大に有効な駆動方法といえる。
このようにSTC駆動方式では、閾値補正動作期間を長くとれることで、ハイフレームレート化、大型パネル化を考える場合に有利となる。
しかし、STC駆動の場合、次に述べる問題が懸念される。
最後の閾値補正終了後から信号書込みまでの待ち時間に着目する。例えば図4のユニットU1の場合で言えば、時点t13〜t14の2回目の閾値補正動作が最後の閾値補正であり、その終了時点t14から映像信号電圧Vsig1,Vsig2,Vsig3の書込までの待ち時間である。
しかし、STC駆動の場合、次に述べる問題が懸念される。
最後の閾値補正終了後から信号書込みまでの待ち時間に着目する。例えば図4のユニットU1の場合で言えば、時点t13〜t14の2回目の閾値補正動作が最後の閾値補正であり、その終了時点t14から映像信号電圧Vsig1,Vsig2,Vsig3の書込までの待ち時間である。
図6に、このユニットU1における最後の閾値補正から信号書込みまで期間を拡大し、各ラインの画素回路10における駆動トランジスタTdのゲート電圧、ソース電圧を示す。
Vg1,Vs1は第1ラインの画素回路10の駆動トランジスタTdのゲート電圧、ソース電圧である。
Vg2,Vs2は第2ラインの画素回路10の駆動トランジスタTdのゲート電圧、ソース電圧である。
Vg3,Vs3は第3ラインの画素回路10の駆動トランジスタTdのゲート電圧、ソース電圧である。
各ラインの画素回路10の駆動トランジスタTdのゲート・ソース間電圧をVgs1,Vgs2,Vgs3として示す。
Vg1,Vs1は第1ラインの画素回路10の駆動トランジスタTdのゲート電圧、ソース電圧である。
Vg2,Vs2は第2ラインの画素回路10の駆動トランジスタTdのゲート電圧、ソース電圧である。
Vg3,Vs3は第3ラインの画素回路10の駆動トランジスタTdのゲート電圧、ソース電圧である。
各ラインの画素回路10の駆動トランジスタTdのゲート・ソース間電圧をVgs1,Vgs2,Vgs3として示す。
時点t13〜t14で最後の閾値補正が行われた後、各ラインの駆動トランジスタTdでは、ゲート・ソース間電圧Vgs≒Vthとなっている。
閾値補正が完了し、Vgs≒Vthとなってはいるものの、駆動トランジスタTdのドレイン・ソース間には微小なリーク電流が流れ続けている。(一般に閾値補正後の電流Ids≒1pA)。
閾値補正が完了し、Vgs≒Vthとなってはいるものの、駆動トランジスタTdのドレイン・ソース間には微小なリーク電流が流れ続けている。(一般に閾値補正後の電流Ids≒1pA)。
ここで、同一ユニット内において閾値補正終了後から映像信号書込みまでの待ち時間WT(waiting term)は、ラインごとに異なる。
すなわちユニットU1内の第1,第2,第3ラインの待ち時間をそれぞれWT1,WT2,WT3とすると、WT1<WT2<WT3という関係となる。
下段ラインほど待ち時間が長いということは、駆動トランジスタTdのリーク電流によるソース電圧Vsの上昇も大きく、映像信号電圧Vsig書込み直前の同一ユニット内におけるゲート・ソース間電圧Vgsは、Vgs1>Vgs2>Vgs3となる。
つまり待ち時間WTが長い下段のラインほど、リーク電流によりソース電圧Vsの上昇が大きくなり、ゲート・ソース間電圧Vgsが小さくなるという現象により、映像信号電圧Vsigの書込前の時点でゲート・ソース間電圧Vgsの差が生ずる。
そして、その後ユニット内で同一の映像信号電圧(Vsig1=Vsig2=Vsig3)を書き込んだとすると、図7のように、ユニット下段ラインほど輝度が暗くなるシェーディングとなり、またラスター表示時に異なるユニット間ではスジ状に視認されてしまい、ユニフォミティが劣化する。
すなわちユニットU1内の第1,第2,第3ラインの待ち時間をそれぞれWT1,WT2,WT3とすると、WT1<WT2<WT3という関係となる。
下段ラインほど待ち時間が長いということは、駆動トランジスタTdのリーク電流によるソース電圧Vsの上昇も大きく、映像信号電圧Vsig書込み直前の同一ユニット内におけるゲート・ソース間電圧Vgsは、Vgs1>Vgs2>Vgs3となる。
つまり待ち時間WTが長い下段のラインほど、リーク電流によりソース電圧Vsの上昇が大きくなり、ゲート・ソース間電圧Vgsが小さくなるという現象により、映像信号電圧Vsigの書込前の時点でゲート・ソース間電圧Vgsの差が生ずる。
そして、その後ユニット内で同一の映像信号電圧(Vsig1=Vsig2=Vsig3)を書き込んだとすると、図7のように、ユニット下段ラインほど輝度が暗くなるシェーディングとなり、またラスター表示時に異なるユニット間ではスジ状に視認されてしまい、ユニフォミティが劣化する。
[4.実施の形態の画素回路動作]
本実施の形態の画素回路動作は、STC駆動を採用しつつ、上記のようなユニフォミティ劣化を防止するものである。
図8,図9で実施の形態の画素回路動作を説明する。なお、図8は、上記図4と同様の形式で信号線電圧、及びユニットU1,U2についての各走査パルスWS(WS1〜WS6)、電源パルスDS(DS1〜DS6)を示している。
本実施の形態の画素回路動作は、STC駆動を採用しつつ、上記のようなユニフォミティ劣化を防止するものである。
図8,図9で実施の形態の画素回路動作を説明する。なお、図8は、上記図4と同様の形式で信号線電圧、及びユニットU1,U2についての各走査パルスWS(WS1〜WS6)、電源パルスDS(DS1〜DS6)を示している。
水平セレクタ11が信号線DTLに与える信号線電圧としては、3水平期間(3H)に、閾値補正基準電圧Vofsと、リーク抑制電圧V1と、3つの映像信号電圧Vsig#x,Vsig#y、Vsig#zとしてのパルス電圧となる。つまり図4のSTC駆動の場合に比べて、水平セレクタ11は、信号線電圧として、閾値補正基準電圧Vofsの次にリーク抑制電圧V1を与えることが異なる。リーク抑制電圧V1<閾値補正基準電圧Vofsとされる。
各ラインの画素回路10に対しての走査パルスWS及び電源パルスDSによる駆動は次のようになる。
第1ライン〜第3ラインの各画素回路10については、それぞれ時点t0、t1,t2で電源パルスDS1、DS2,DS3が初期電位Viniとされ、前フレームの発光が終了することは図4と同様である。
第1ライン〜第3ラインの各画素回路10については、それぞれ時点t0、t1,t2で電源パルスDS1、DS2,DS3が初期電位Viniとされ、前フレームの発光が終了することは図4と同様である。
時点t0,t1,t2でユニットU1の各画素が非発光となったら、まず時点t4〜t5’で同時に閾値補正準備を行う。
即ち信号線電圧=閾値補正基準電圧Vofsの期間に、走査パルスWS1、WS2、WS3が同時にHレベルとされる。
これによって第1ライン〜第3ラインの各画素回路10の駆動トランジスタのゲート電圧Vgは閾値補正基準電圧Vofsとされ、またソース電位=Viniとされて、駆動トランジスタTdのゲート・ソース間電圧が、その閾値電圧Vthよりも十分広げられる。
なお、信号線電圧がリーク抑制電圧V1となる前の時点t5’で走査パルスWS1、WS2、WS3はLレベルとされる。
即ち信号線電圧=閾値補正基準電圧Vofsの期間に、走査パルスWS1、WS2、WS3が同時にHレベルとされる。
これによって第1ライン〜第3ラインの各画素回路10の駆動トランジスタのゲート電圧Vgは閾値補正基準電圧Vofsとされ、またソース電位=Viniとされて、駆動トランジスタTdのゲート・ソース間電圧が、その閾値電圧Vthよりも十分広げられる。
なお、信号線電圧がリーク抑制電圧V1となる前の時点t5’で走査パルスWS1、WS2、WS3はLレベルとされる。
次に、時点t11〜t12’として、第1ライン〜第3ラインの各画素回路10で同時に1回目の閾値補正を行う。
即ち信号線電圧=閾値補正基準電圧Vofsの期間に、走査パルスWS1、WS2、WS3が同時にHレベルとされ、また電源パルスDS1、DS2、DS3が同時に駆動電圧Vccとされる。
これによって第1ライン〜第3ラインの各画素回路10では、駆動トランジスタTdのゲートは閾値補正基準電圧Vofsに固定されたまま、ソースノードが上昇する。即ちゲート・ソース間電圧Vgsが閾値電圧Vthに近づいていく。
即ち信号線電圧=閾値補正基準電圧Vofsの期間に、走査パルスWS1、WS2、WS3が同時にHレベルとされ、また電源パルスDS1、DS2、DS3が同時に駆動電圧Vccとされる。
これによって第1ライン〜第3ラインの各画素回路10では、駆動トランジスタTdのゲートは閾値補正基準電圧Vofsに固定されたまま、ソースノードが上昇する。即ちゲート・ソース間電圧Vgsが閾値電圧Vthに近づいていく。
1回目の閾値補正動作は、信号線電圧がリーク抑制電圧V1になる前の時点t12’に走査パルスWS1、WS2、WS3がLレベルとされて終了し、信号線電圧がリーク抑制電圧V1及び映像信号電圧Vsigとなっている期間は閾値補正が休止される。
そして次に、時点t13〜t14として、第1ライン〜第3ラインの各画素回路10で同時に2回目の閾値補正を行う。この例では、2回目の閾値補正が、分割補正における最後の閾値補正動作となる。
この最後の閾値補正動作は、信号線電圧が閾値補正基準電圧Vofsの期間に、走査パルスWS1、WS2、WS3が同時にHレベルとされて実行される。この閾値補正動作によって、駆動トランジスタTdのゲート・ソース間電圧Vgsが閾値電圧Vthとなり、閾値補正動作が完了する。
但しこの場合、閾値補正が完了しても、そのまま信号線電圧がリーク抑制電圧V1となった時点でも、走査パルスWS1、WS2、WS3はHレベルが保たれるようにする。図9で後述するが、これによって閾値補正動作完了後に、各画素回路10の駆動トランジスタTdのゲート電圧Vgが、リーク抑制電圧V1とされることになる。
そして次に、時点t13〜t14として、第1ライン〜第3ラインの各画素回路10で同時に2回目の閾値補正を行う。この例では、2回目の閾値補正が、分割補正における最後の閾値補正動作となる。
この最後の閾値補正動作は、信号線電圧が閾値補正基準電圧Vofsの期間に、走査パルスWS1、WS2、WS3が同時にHレベルとされて実行される。この閾値補正動作によって、駆動トランジスタTdのゲート・ソース間電圧Vgsが閾値電圧Vthとなり、閾値補正動作が完了する。
但しこの場合、閾値補正が完了しても、そのまま信号線電圧がリーク抑制電圧V1となった時点でも、走査パルスWS1、WS2、WS3はHレベルが保たれるようにする。図9で後述するが、これによって閾値補正動作完了後に、各画素回路10の駆動トランジスタTdのゲート電圧Vgが、リーク抑制電圧V1とされることになる。
その後、映像信号電圧Vsigの書込が順次行われる。
まず、水平セレクタ11によって信号線電圧として映像信号電圧Vsig#1が与えられている時点t15〜t16で、走査パルスWS1がHレベルとされ、第1ラインの画素回路10についての映像信号電圧Vsig#1の書込、及び移動度補正が行われる。そして時点t16以降、発光状態へと移行する。
また、水平セレクタ11によって信号線電圧として映像信号電圧Vsig#2が与えられている時点t17〜t18で、走査パルスWS2がHレベルとされ、第2ラインの画素回路10についての映像信号電圧Vsig#2の書込、及び移動度補正が行われる。そして時点t18以降、発光状態へと移行する。
さらに、水平セレクタ11によって信号線電圧として映像信号電圧Vsig#3が与えられている時点t19〜t20で、走査パルスWS3がHレベルとされ、第3ラインの画素回路10についての映像信号電圧Vsig#3の書込、及び移動度補正が行われる。そして時点t20以降、発光状態へと移行する。
まず、水平セレクタ11によって信号線電圧として映像信号電圧Vsig#1が与えられている時点t15〜t16で、走査パルスWS1がHレベルとされ、第1ラインの画素回路10についての映像信号電圧Vsig#1の書込、及び移動度補正が行われる。そして時点t16以降、発光状態へと移行する。
また、水平セレクタ11によって信号線電圧として映像信号電圧Vsig#2が与えられている時点t17〜t18で、走査パルスWS2がHレベルとされ、第2ラインの画素回路10についての映像信号電圧Vsig#2の書込、及び移動度補正が行われる。そして時点t18以降、発光状態へと移行する。
さらに、水平セレクタ11によって信号線電圧として映像信号電圧Vsig#3が与えられている時点t19〜t20で、走査パルスWS3がHレベルとされ、第3ラインの画素回路10についての映像信号電圧Vsig#3の書込、及び移動度補正が行われる。そして時点t20以降、発光状態へと移行する。
ユニットU2においては、第4ライン〜第6ラインの各画素回路10について、ユニットU1とは3H期間ずれた状態で、同様の動作が行われる。
即ち時点t6,t7,t8で、それぞれ電源パルスDS4,DS5,DS6が初期電位Viniとされ、第4ライン〜第6ラインの各画素回路10の前フレームの発光が順次終了され、今回のフレームの1サイクルの発光動作が開始される。
時点t9〜t10’で、走査パルスWS4、WS5、WS6が同時にHレベルとされ、第4ライン〜第6ラインの各画素回路10において同時に閾値補正準備が行われる。
次に、時点t13〜t14’で、走査パルスWS4、WS5、WS6が同時にHレベルとされ、また電源パルスDS4、DS5、DS6が同時に駆動電圧Vccとされる。これにより第4ライン〜第6ラインの各画素回路10で同時に1回目の閾値補正が行われる。
さらに補正休止期間後、時点t21〜t22に、走査パルスWS4、WS5、WS6が同時にHレベルとされ、第4ライン〜第6ラインの各画素回路10で同時に2回目の(最後の)閾値補正が行われる。このとき、閾値補正が完了した後、信号線電圧がリーク抑制電圧V1となった時点でも、走査パルスWS4、WS5、WS6はHレベルが保たれる。これによって閾値補正動作完了後に、各画素回路10の駆動トランジスタTdのゲート電圧Vgが、リーク抑制電圧V1とされる。
その後、時点t23〜t24、時点t25〜t26、時点t27〜t28で、第4ライン〜第6ラインの各画素回路10に対して順次、映像信号電圧Vsig#4,Vsig#5,Vsig#6の書込が行われ、それぞれ発光状態へと移行する。
即ち時点t6,t7,t8で、それぞれ電源パルスDS4,DS5,DS6が初期電位Viniとされ、第4ライン〜第6ラインの各画素回路10の前フレームの発光が順次終了され、今回のフレームの1サイクルの発光動作が開始される。
時点t9〜t10’で、走査パルスWS4、WS5、WS6が同時にHレベルとされ、第4ライン〜第6ラインの各画素回路10において同時に閾値補正準備が行われる。
次に、時点t13〜t14’で、走査パルスWS4、WS5、WS6が同時にHレベルとされ、また電源パルスDS4、DS5、DS6が同時に駆動電圧Vccとされる。これにより第4ライン〜第6ラインの各画素回路10で同時に1回目の閾値補正が行われる。
さらに補正休止期間後、時点t21〜t22に、走査パルスWS4、WS5、WS6が同時にHレベルとされ、第4ライン〜第6ラインの各画素回路10で同時に2回目の(最後の)閾値補正が行われる。このとき、閾値補正が完了した後、信号線電圧がリーク抑制電圧V1となった時点でも、走査パルスWS4、WS5、WS6はHレベルが保たれる。これによって閾値補正動作完了後に、各画素回路10の駆動トランジスタTdのゲート電圧Vgが、リーク抑制電圧V1とされる。
その後、時点t23〜t24、時点t25〜t26、時点t27〜t28で、第4ライン〜第6ラインの各画素回路10に対して順次、映像信号電圧Vsig#4,Vsig#5,Vsig#6の書込が行われ、それぞれ発光状態へと移行する。
この図8のSTC駆動方式では、分割補正における最終閾値補正に至る前の閾値補正(図8の例では1回目の閾値補正)では、信号線電圧=Vofsで走査パルスWSによりサンプリングトランジスタTsをオンして閾値補正を行う。
最終閾値補正(図8の例では2回目の閾値補正)に関しては、信号線電圧=Vofs〜V1まで、走査パルスWSによりサンプリングトランジスタTsをオンするタイミングとする。
すなわち、閾値補正の完了時点で、最後に駆動トランジスタTdのゲートにリーク抑制電圧V1を書き込むこととなる。
最終閾値補正(図8の例では2回目の閾値補正)に関しては、信号線電圧=Vofs〜V1まで、走査パルスWSによりサンプリングトランジスタTsをオンするタイミングとする。
すなわち、閾値補正の完了時点で、最後に駆動トランジスタTdのゲートにリーク抑制電圧V1を書き込むこととなる。
図9には、図6と同様の形式で、ユニットU1の各画素回路10について、最終閾値補正から映像信号電圧の書込までの期間の走査パルスWS(WS1〜WS3)、駆動トランジスタTdのゲート電圧Vg(Vg1〜Vg3)、ソース電圧Vs(Vs1〜Vs3)を示している。
図示のように、各ラインの画素回路10では、最終閾値補正の際、ゲート電圧Vg1,Vg2,Vg3は、それぞれ閾値補正基準電圧Vofsとされて閾値補正が行われる。これによって各駆動トランジスタTdのゲート・ソース間電圧Vgs=Vthとされるが、その後、ゲート電圧Vg1,Vg2,Vg3はリーク抑制電圧V1とされる。
図示のように、各ラインの画素回路10では、最終閾値補正の際、ゲート電圧Vg1,Vg2,Vg3は、それぞれ閾値補正基準電圧Vofsとされて閾値補正が行われる。これによって各駆動トランジスタTdのゲート・ソース間電圧Vgs=Vthとされるが、その後、ゲート電圧Vg1,Vg2,Vg3はリーク抑制電圧V1とされる。
ここで上記図6の場合の最終閾値補正後のゲート・ソース間電圧をX(V)=Vofs−Vthとした場合、本例のゲート・ソース間電圧X’(V)は、書き込みゲイン(ゲートノード変化に対するソースノード変化割合)をGin(%)とすると、
X’=X−(Vofs−V1)×Gin<X
となる。
図10に示すTFT特性を示すが、駆動トランジスタTdのゲート電圧Vgにリーク抑制電圧V1を入力することは、動作点をX(V)からX’(V)に移すことに相当する。
このようにゲート・ソース間電圧Vgsが小さくなる分、駆動トランジスタTdのリーク電流が抑えられる。実際には僅かにリーク電流は存在するが、リーク抑制電圧V1の設定により、殆ど影響が無い程度とすることができる。
すると、図9に示すように、映像信号電圧Vsigの書込までの待ち時間中のゲート・ソース間電圧Vgsの変動を抑制できる。
X’=X−(Vofs−V1)×Gin<X
となる。
図10に示すTFT特性を示すが、駆動トランジスタTdのゲート電圧Vgにリーク抑制電圧V1を入力することは、動作点をX(V)からX’(V)に移すことに相当する。
このようにゲート・ソース間電圧Vgsが小さくなる分、駆動トランジスタTdのリーク電流が抑えられる。実際には僅かにリーク電流は存在するが、リーク抑制電圧V1の設定により、殆ど影響が無い程度とすることができる。
すると、図9に示すように、映像信号電圧Vsigの書込までの待ち時間中のゲート・ソース間電圧Vgsの変動を抑制できる。
図6の場合に説明したように、ユニットU1内の第1、第2、第3ラインの各画素回路10では、待ち時間WT1,WT2,WT3について、WT1<WT2<WT3という関係となる。この待ち時間の差により、ソース電圧Vsの上昇量の差が生じ、ゲート・ソース間電圧Vgsの変動量が各画素回路で異なってしまう。
ところが本実施の形態の場合、図9に示すように、駆動トランジスタTdのゲート電圧Vg=リーク抑制電圧V1として、待ち時間中のリーク電流を抑圧する。即ちソース電圧Vsの上昇を抑え、結果として各駆動トランジスタTdのゲート・ソース間電圧Vgsの変動量の差を抑制する。
すると、その後、それぞれ時点t15〜t16、時点t17〜t18、時点t19〜t20で、映像信号電圧Vsig#1、Vsig#2、Vsig#3を書き込む際に(Vsig#1=Vsig#2=Vsig#3とする)、ユニット内でのラインごとの電流値が等しくなる。
この為、図7に示したようなユニット内シェーディングを防ぐ事が可能となり均一なユニフォミティが実現される。
ところが本実施の形態の場合、図9に示すように、駆動トランジスタTdのゲート電圧Vg=リーク抑制電圧V1として、待ち時間中のリーク電流を抑圧する。即ちソース電圧Vsの上昇を抑え、結果として各駆動トランジスタTdのゲート・ソース間電圧Vgsの変動量の差を抑制する。
すると、その後、それぞれ時点t15〜t16、時点t17〜t18、時点t19〜t20で、映像信号電圧Vsig#1、Vsig#2、Vsig#3を書き込む際に(Vsig#1=Vsig#2=Vsig#3とする)、ユニット内でのラインごとの電流値が等しくなる。
この為、図7に示したようなユニット内シェーディングを防ぐ事が可能となり均一なユニフォミティが実現される。
このように本実施の形態によれば、STC駆動方式において、閾値補正期間の確保の点での有利性を得つつ、ユニット内でのシェーディングを防止できることになる。
これによって、ハイフレームレート化、大パネル化に対して適切に対応できる表示駆動方式とすることができる。
これによって、ハイフレームレート化、大パネル化に対して適切に対応できる表示駆動方式とすることができる。
以上、実施の形態について説明したが、本発明は上記例に限定されるものではない。例えばSTC駆動において分割閾値補正を何回行うかは、実際のフレームレート、パネルサイズ等に即して決定されるものである。例えば3回以上に分割して閾値補正を行う場合もある。そしてそのうち、最終閾値補正の後に、駆動トランジスタTdのゲートにリーク抑制電圧V1を入力すればよい。
また、1回の閾値補正動作によって閾値補正が完了できるのであれば、必ずしも分割閾値補正としなくてもよい。その場合、1回目の閾値補正が最終閾値補正となるため、その直後に、リーク抑制電圧V1をゲートに入力するようにすればよい。
またSTC駆動として3ラインを1ユニットとするのは一例であり、4ライン以上を1ユニットとしてSTC駆動を行う場合もあり得る。
また、1回の閾値補正動作によって閾値補正が完了できるのであれば、必ずしも分割閾値補正としなくてもよい。その場合、1回目の閾値補正が最終閾値補正となるため、その直後に、リーク抑制電圧V1をゲートに入力するようにすればよい。
またSTC駆動として3ラインを1ユニットとするのは一例であり、4ライン以上を1ユニットとしてSTC駆動を行う場合もあり得る。
1 有機EL素子、10 画素回路、11 水平セレクタ、12 ドライブスキャナ、13 ライトスキャナ、20 画素アレイ部、Cs 保持容量、Ts サンプリングトランジスタ、Td 駆動トランジスタ
Claims (4)
- 発光素子と、ドレイン・ソース間に駆動電圧が印加されることで上記発光素子に対してゲート・ソース間電圧に応じた電流印加を行う駆動トランジスタと、導通されることで信号線電圧を上記駆動トランジスタのゲートに入力するサンプリングトランジスタと、上記駆動トランジスタのゲート・ソース間に接続され上記駆動トランジスタの閾値電圧と入力された映像信号電圧とを保持する保持容量と、を有する画素回路が、マトリクス状に配置されて成る画素アレイと、
上記画素アレイの各画素回路について複数水平ラインを1つのユニットとしたときに、1ユニットの水平ライン数に対応する複数水平期間において、上記画素アレイ上で列状に配設される各信号線に、上記信号線電圧として、閾値補正基準電圧、リーク抑制電圧、及びユニット内の各画素回路のそれぞれに対する映像信号電圧を供給する信号セレクタと、
上記画素アレイ上で行状に配設される各電源制御線に電源パルスを与え、上記画素回路の上記駆動トランジスタへの駆動電圧の印加を行う駆動制御スキャナと、
上記画素アレイ上で行状に配設される各書込制御線に走査パルスを与えて上記画素回路の上記サンプリングトランジスタを制御するとともに、1つのユニット内の各画素回路に対する上記走査パルスとして、各画素回路の1発光サイクルの期間内に同時に閾値補正動作が行われるように上記閾値補正基準電圧を各画素回路に入力させ、さらに閾値補正動作完了後に上記リーク抑制電圧を各画素回路に入力させ、その後、ユニット内の各画素回路毎に順次、映像信号電圧を入力させるように上記サンプリングトランジスタを制御する上記走査パルスを出力する書込スキャナと、
を備えた表示装置。 - 上記書込スキャナは、各画素回路において1発光サイクルの期間内に複数回の閾値補正動作が行われるようにし、複数回の閾値補正動作のうちの最後の閾値補正動作後に、上記リーク抑制電圧を各画素回路に入力させるように上記走査パルスを出力する請求項1に記載の表示装置。
- 上記リーク抑制電圧は、上記閾値補正基準電圧より低い電圧である請求項2に記載の表示装置。
- 発光素子と、ドレイン・ソース間に駆動電圧が印加されることで上記発光素子に対してゲート・ソース間電圧に応じた電流印加を行う駆動トランジスタと、導通されることで信号線電圧を上記駆動トランジスタのゲートに入力するサンプリングトランジスタと、上記駆動トランジスタのゲート・ソース間に接続され上記駆動トランジスタの閾値電圧と入力された映像信号電圧とを保持する保持容量と、を有する画素回路が、マトリクス状に配置されて成る画素アレイと、
上記画素アレイ上で列状に配設される各信号線に上記信号線電圧を供給する信号セレクタと、
上記画素アレイ上で行状に配設される各電源制御線に電源パルスを与え、上記画素回路の上記駆動トランジスタへの駆動電圧の印加を行う駆動制御スキャナと、
上記画素アレイ上で行状に配設される各書込制御線に走査パルスを与えて上記画素回路の上記サンプリングトランジスタを制御する書込スキャナと、
を備えた表示装置の表示駆動方法として、
上記信号セレクタが、上記画素アレイの各画素回路について複数水平ラインを1つのユニットとしたときに、1ユニットの水平ライン数に対応する複数水平期間において、上記各信号線に、上記信号線電圧として、閾値補正基準電圧、リーク抑制電圧、及びユニット内の各画素回路のそれぞれに対する映像信号電圧を供給し、
上記書込スキャナが、1ユニット内の各画素回路に対して、
各画素回路の1発光サイクルの期間内に同時に閾値補正動作が行われるように上記閾値補正基準電圧を各画素回路に入力させ、
閾値補正動作完了後に上記リーク抑制電圧を各画素回路に入力させ、
その後、ユニット内の各画素回路毎に順次、映像信号電圧を入力させることで、
各画素回路において入力された映像信号電圧に応じた輝度の発光が行われるようにする表示駆動方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009273235A JP2011118019A (ja) | 2009-12-01 | 2009-12-01 | 表示装置、表示駆動方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009273235A JP2011118019A (ja) | 2009-12-01 | 2009-12-01 | 表示装置、表示駆動方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011118019A true JP2011118019A (ja) | 2011-06-16 |
Family
ID=44283466
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009273235A Pending JP2011118019A (ja) | 2009-12-01 | 2009-12-01 | 表示装置、表示駆動方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011118019A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014174220A (ja) * | 2013-03-06 | 2014-09-22 | Japan Display Inc | 表示装置の駆動方法 |
-
2009
- 2009-12-01 JP JP2009273235A patent/JP2011118019A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014174220A (ja) * | 2013-03-06 | 2014-09-22 | Japan Display Inc | 表示装置の駆動方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5532964B2 (ja) | 表示装置、表示駆動方法 | |
WO2017115713A1 (ja) | 画素回路ならびに表示装置およびその駆動方法 | |
JP5217500B2 (ja) | El表示パネルモジュール、el表示パネル、集積回路装置、電子機器及び駆動制御方法 | |
JP4211820B2 (ja) | 画素回路と画像表示装置及びその駆動方法 | |
JP4300491B2 (ja) | ディスプレイ装置 | |
US9542886B2 (en) | Organic light emitting display device and method for driving the same | |
JP2011118020A (ja) | 表示装置、表示駆動方法 | |
KR101641381B1 (ko) | 표시 장치 및 표시 구동 방법 | |
JP2010266493A (ja) | 画素回路の駆動方法、表示装置 | |
JP4640472B2 (ja) | 表示装置、表示駆動方法 | |
JP5593880B2 (ja) | 表示装置、画素回路、表示駆動方法 | |
JP2010048866A (ja) | 表示装置、表示駆動方法 | |
JP4281018B2 (ja) | ディスプレイ装置 | |
JP2011118084A (ja) | 表示装置、表示駆動方法 | |
JP2011145481A (ja) | 表示装置、表示駆動方法 | |
JP2011118086A (ja) | 表示装置、表示駆動方法 | |
JP2011118019A (ja) | 表示装置、表示駆動方法 | |
JP2011209370A (ja) | 表示装置、表示駆動方法 | |
JP2010048865A (ja) | 表示装置、表示駆動方法 | |
JP5531821B2 (ja) | 表示装置、表示駆動方法 | |
JP2011118085A (ja) | 表示装置、表示駆動方法 | |
JP5477004B2 (ja) | 表示装置、表示駆動方法 | |
JP2011118083A (ja) | 表示装置、表示駆動方法 | |
JP2011191620A (ja) | 表示装置、表示駆動方法 | |
JP2011141346A (ja) | 表示装置、表示駆動方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20110804 |