JP5529182B2 - ウェーハアーク放電を低減する方法 - Google Patents
ウェーハアーク放電を低減する方法 Download PDFInfo
- Publication number
- JP5529182B2 JP5529182B2 JP2012024962A JP2012024962A JP5529182B2 JP 5529182 B2 JP5529182 B2 JP 5529182B2 JP 2012024962 A JP2012024962 A JP 2012024962A JP 2012024962 A JP2012024962 A JP 2012024962A JP 5529182 B2 JP5529182 B2 JP 5529182B2
- Authority
- JP
- Japan
- Prior art keywords
- etching process
- bias voltage
- wafer
- dielectric layer
- metal structures
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 206
- 238000010891 electric arc Methods 0.000 title description 4
- 230000008569 process Effects 0.000 claims description 142
- 238000005530 etching Methods 0.000 claims description 134
- 229910052751 metal Inorganic materials 0.000 claims description 23
- 239000002184 metal Substances 0.000 claims description 23
- 239000000758 substrate Substances 0.000 claims description 19
- 230000015556 catabolic process Effects 0.000 claims description 4
- 230000000977 initiatory effect Effects 0.000 claims description 2
- 229910010293 ceramic material Inorganic materials 0.000 claims 1
- 230000006378 damage Effects 0.000 description 10
- 238000012937 correction Methods 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000012545 processing Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- FFBHFFJDDLITSX-UHFFFAOYSA-N benzyl N-[2-hydroxy-4-(3-oxomorpholin-4-yl)phenyl]carbamate Chemical compound OC1=C(NC(=O)OCC2=CC=CC=C2)C=CC(=C1)N1CCOCC1=O FFBHFFJDDLITSX-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000007792 addition Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000005686 electrostatic field Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67017—Apparatus for fluid treatment
- H01L21/67063—Apparatus for fluid treatment for etching
- H01L21/67069—Apparatus for fluid treatment for etching for drying etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
- H01J2237/02—Details
- H01J2237/0203—Protection arrangements
- H01J2237/0206—Extinguishing, preventing or controlling unwanted discharges
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Drying Of Semiconductors (AREA)
- Plasma Technology (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Description
Claims (20)
- エッチングプロセス中にウェーハの誘電層内の近接する金属構造間におけるアーク放電を低減する方法であって、
各エッチングプロセスに対応するバイアス電圧を割り当て、
対応する前記エッチングプロセスの開始前に、前記割り当てバイアス電圧を生成し、
各前記エッチングプロセスの開始前に、前記ウェーハを保持する静電チャックに前記割り当てバイアス電圧を印加することを備え、
前記割り当てバイアス電圧は、前記エッチングプロセスの実行中に、前記近接する金属構造間に前記誘電層の電気的破壊強度未満の電圧差を発生させる、
方法。 - 請求項1記載のエッチングプロセス中にウェーハの誘電層内の近接する金属構造間におけるアーク放電を低減する方法において、前記エッチングプロセスは、低誘電率誘電体のエッチングを含む、方法。
- 請求項1記載のエッチングプロセス中にウェーハの誘電層内の近接する金属構造間におけるアーク放電を低減する方法において、前記バイアス電圧の割り当ては、前記各エッチングプロセスにおけるウェーハアーク放電を低減した前記バイアス電圧を決定することを含む、方法。
- 請求項1記載のエッチングプロセス中にウェーハの誘電層内の近接する金属構造間におけるアーク放電を低減する方法において、
前記割り当てバイアス電圧の生成は、
利用されるエッチングプロセスを決定し、
前記エッチングプロセスを対応する前記割り当てバイアス電圧に一致させ、
前記割り当てバイアス電圧を含むレシピ設定信号を生成することを含む、方法。 - 請求項1記載のエッチングプロセス中にウェーハの誘電層内の近接する金属構造間におけるアーク放電を低減する方法において、前記割り当てバイアス電圧の印加は、前記割り当てバイアス電圧を前記静電チャック内の電極に印加することを含む、方法。
- 請求項1記載のエッチングプロセス中にウェーハの誘電層内の近接する金属構造間におけるアーク放電を低減する方法において、前記バイアス電圧は、ウェーハ表面とウェーハ基板との間の電圧ポテンシャルを低減する方法。
- 請求項1記載のエッチングプロセス中にウェーハの誘電層内の近接する金属構造間におけるアーク放電を低減する方法において、前記各エッチングプロセスに割り当てられた前記バイアス電圧は、レシピバイアステーブルに格納されている、方法。
- 請求項1記載のエッチングプロセス中にウェーハの誘電層内の近接する金属構造間におけるアーク放電を低減する方法は更に、
前記各エッチングプロセスを実行することを備える、方法。 - エッチングプロセス中にウェーハの誘電層内の近接する金属構造間におけるアーク放電を低減する方法であって、
バイアス電圧とエッチングプロセスとの間の関連性を含むレシピバイアステーブルを生成し、各前記エッチングプロセスは一つの前記バイアス電圧に対応し、
実行されるエッチングプロセスを決定し、
レシピテーブル内の前記関連性を使用することで、前記エッチングプロセスを対応するバイアス電圧を選択し、
決定された前記エッチングプロセスに対応する、選択された前記バイアス電圧を生成し、
前記決定されたエッチングプロセスの開始前に、生成された前記バイアス電圧を静電チャックに印加することを備え、
前記選択されたバイアス電圧は、前記エッチングプロセスの実行中に、前記近接する金属構造間に前記誘電層の電気的破壊強度未満の電圧差を発生させる、方法。 - 請求項9記載のエッチングプロセス中にウェーハの誘電層内の近接する金属構造間におけるアーク放電を低減する方法において、前記エッチングプロセスは、低誘電率誘電体のエッチングを含む、方法。
- 請求項9記載のエッチングプロセス中にウェーハの誘電層内の近接する金属構造間におけるアーク放電を低減する方法において、前記レシピテーブルは、ソフトウェアに格納されている、方法。
- 請求項9記載のエッチングプロセス中にウェーハの誘電層内の近接する金属構造間におけるアーク放電を低減する方法において、前記生成されたバイアス電圧の印加は、前記生成されたバイアス電圧を前記静電チャック内の電極に印加することを含む、方法。
- 請求項9記載のエッチングプロセス中にウェーハの誘電層内の近接する金属構造間におけるアーク放電を低減する方法において、前記バイアス電圧は、ウェーハ表面とウェーハ基板との間の電圧ポテンシャルを低減する、方法。
- 請求項9記載のエッチングプロセス中にウェーハの誘電層内の近接する金属構造間におけるアーク放電を低減する方法は更に、
前記エッチングプロセスを実行することを備える、方法。 - 請求項9記載のエッチングプロセス中にウェーハの誘電層内の近接する金属構造間におけるアーク放電を低減する方法において、前記バイアス電圧は、前記静電チャック内部に配置された電極を介して前記静電チャックに印加される、方法。
- 請求項9記載のエッチングプロセス中にウェーハの誘電層内の近接する金属構造間におけるアーク放電を低減する方法において、前記静電チャックは、セラミック材料を含む、方法。
- バイアス電圧を決定する方法であって、
実行されるエッチングプロセスを決定し、
複数の前記バイアス電圧と複数のエッチングプロセスとの間の関連性を含むレシピテーブル内の関連性を用いて、前記決定されたエッチングプロセスを対応するバイアス電圧に一致させることを備え、前記各エッチングプロセスは前記バイアス電圧の1つに対応しており、対応する前記バイアス電圧は前記エッチングプロセスの実行中に、誘電層内に形成されている近接する金属構造間に前記誘電層の電気的破壊強度未満の電圧差を発生させる、方法。 - 請求項17記載のバイアス電圧を決定する方法において、前記エッチングプロセスは、低誘電率誘電体のエッチングを含む、方法。
- 請求項17記載のバイアス電圧を決定する方法において、前記レシピテーブルは、ソフトウェアに格納されている、方法。
- 請求項17記載のバイアス電圧を決定する方法において、前記バイアス電圧は、ウェーハ表面とウェーハ基板との間の電圧ポテンシャルを低減する、方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/261,403 | 2002-09-30 | ||
US10/261,403 US7026174B2 (en) | 2002-09-30 | 2002-09-30 | Method for reducing wafer arcing |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004541807A Division JP4965079B2 (ja) | 2002-09-30 | 2003-09-24 | ウェーハアーク放電を低減する方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012124514A JP2012124514A (ja) | 2012-06-28 |
JP5529182B2 true JP5529182B2 (ja) | 2014-06-25 |
Family
ID=32029984
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004541807A Expired - Fee Related JP4965079B2 (ja) | 2002-09-30 | 2003-09-24 | ウェーハアーク放電を低減する方法 |
JP2012024962A Expired - Fee Related JP5529182B2 (ja) | 2002-09-30 | 2012-02-08 | ウェーハアーク放電を低減する方法 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004541807A Expired - Fee Related JP4965079B2 (ja) | 2002-09-30 | 2003-09-24 | ウェーハアーク放電を低減する方法 |
Country Status (9)
Country | Link |
---|---|
US (1) | US7026174B2 (ja) |
EP (1) | EP1547137A1 (ja) |
JP (2) | JP4965079B2 (ja) |
KR (1) | KR101014583B1 (ja) |
CN (2) | CN100444328C (ja) |
AU (1) | AU2003279033A1 (ja) |
IL (1) | IL167625A (ja) |
TW (1) | TWI230417B (ja) |
WO (1) | WO2004032220A1 (ja) |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050266173A1 (en) * | 2004-05-26 | 2005-12-01 | Tokyo Electron Limited | Method and apparatus of distributed plasma processing system for conformal ion stimulated nanoscale deposition process |
US7193173B2 (en) * | 2004-06-30 | 2007-03-20 | Lam Research Corporation | Reducing plasma ignition pressure |
US7305311B2 (en) * | 2005-04-22 | 2007-12-04 | Advanced Energy Industries, Inc. | Arc detection and handling in radio frequency power applications |
US8217299B2 (en) * | 2007-02-22 | 2012-07-10 | Advanced Energy Industries, Inc. | Arc recovery without over-voltage for plasma chamber power supplies using a shunt switch |
US8520352B2 (en) * | 2008-02-25 | 2013-08-27 | Xylem Ip Holdings Llc | Multiple-channel active sensing and switching device |
KR20160078517A (ko) | 2008-02-25 | 2016-07-04 | 스몰텍 에이비 | 나노구조 프로세싱을 위한 도전성 보조층의 증착과 선택적 제거 |
US8158017B2 (en) * | 2008-05-12 | 2012-04-17 | Lam Research Corporation | Detection of arcing events in wafer plasma processing through monitoring of trace gas concentrations |
US20090308734A1 (en) * | 2008-06-17 | 2009-12-17 | Schneider Automation Inc. | Apparatus and Method for Wafer Level Arc Detection |
US9218997B2 (en) * | 2008-11-06 | 2015-12-22 | Applied Materials, Inc. | Electrostatic chuck having reduced arcing |
US8395078B2 (en) | 2008-12-05 | 2013-03-12 | Advanced Energy Industries, Inc | Arc recovery with over-voltage protection for plasma-chamber power supplies |
PL2648209T3 (pl) | 2009-02-17 | 2018-06-29 | Solvix Gmbh | Urządzenie zasilające do obróbki plazmowej |
CN101901749B (zh) * | 2009-05-27 | 2012-08-08 | 中芯国际集成电路制造(上海)有限公司 | 减少晶片处理过程中电弧产生的方法 |
US8901935B2 (en) * | 2009-11-19 | 2014-12-02 | Lam Research Corporation | Methods and apparatus for detecting the confinement state of plasma in a plasma processing system |
US8552665B2 (en) | 2010-08-20 | 2013-10-08 | Advanced Energy Industries, Inc. | Proactive arc management of a plasma load |
JP6418694B2 (ja) * | 2015-03-26 | 2018-11-07 | 株式会社Screenホールディングス | 基板処理装置および基板処理方法 |
CN106298615B (zh) * | 2015-05-27 | 2019-03-12 | 北京北方华创微电子装备有限公司 | 静电卡盘、反应腔室及半导体加工设备 |
GB201615114D0 (en) * | 2016-09-06 | 2016-10-19 | Spts Technologies Ltd | A Method and system of monitoring and controlling deformation of a wafer substrate |
CN106531319A (zh) * | 2016-12-31 | 2017-03-22 | 无锡江南电缆有限公司 | 一种风能抗拉光纤复合电力电缆 |
US11817449B2 (en) | 2021-04-29 | 2023-11-14 | Macronix International Co., Ltd. | Memory devices with discharging circuits |
CN114400174B (zh) * | 2022-01-18 | 2023-10-20 | 长鑫存储技术有限公司 | 一种等离子体处理装置及其处理晶片的方法 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02298024A (ja) * | 1989-05-12 | 1990-12-10 | Tadahiro Omi | リアクティブイオンエッチング装置 |
JPH05182916A (ja) * | 1991-12-28 | 1993-07-23 | Kokusai Electric Co Ltd | プラズマ処理方法及びその装置 |
US6399143B1 (en) * | 1996-04-09 | 2002-06-04 | Delsys Pharmaceutical Corporation | Method for clamping and electrostatically coating a substrate |
US5737175A (en) | 1996-06-19 | 1998-04-07 | Lam Research Corporation | Bias-tracking D.C. power circuit for an electrostatic chuck |
US5793192A (en) | 1996-06-28 | 1998-08-11 | Lam Research Corporation | Methods and apparatuses for clamping and declamping a semiconductor wafer in a wafer processing system |
JPH10208988A (ja) * | 1997-01-21 | 1998-08-07 | Matsushita Electric Ind Co Ltd | 半導体プロセス方法及び半導体プロセス装置 |
US5835335A (en) | 1997-03-26 | 1998-11-10 | Lam Research Corporation | Unbalanced bipolar electrostatic chuck power supplies and methods thereof |
US5894400A (en) | 1997-05-29 | 1999-04-13 | Wj Semiconductor Equipment Group, Inc. | Method and apparatus for clamping a substrate |
GB9711273D0 (en) | 1997-06-03 | 1997-07-30 | Trikon Equip Ltd | Electrostatic chucks |
JP2000036484A (ja) * | 1998-05-11 | 2000-02-02 | Tokyo Electron Ltd | プラズマ処理方法 |
US6346428B1 (en) * | 1998-08-17 | 2002-02-12 | Tegal Corporation | Method and apparatus for minimizing semiconductor wafer arcing during semiconductor wafer processing |
US6361645B1 (en) | 1998-10-08 | 2002-03-26 | Lam Research Corporation | Method and device for compensating wafer bias in a plasma processing chamber |
US6242360B1 (en) | 1999-06-29 | 2001-06-05 | Lam Research Corporation | Plasma processing system apparatus, and method for delivering RF power to a plasma processing |
JP4634581B2 (ja) | 2000-07-06 | 2011-02-16 | キヤノンアネルバ株式会社 | スパッタリング方法、表面処理方法、スパッタリング装置及び表面処理装置 |
US6677242B1 (en) * | 2000-08-12 | 2004-01-13 | Applied Materials Inc. | Integrated shallow trench isolation approach |
-
2002
- 2002-09-30 US US10/261,403 patent/US7026174B2/en not_active Expired - Lifetime
-
2003
- 2003-09-24 KR KR1020057005560A patent/KR101014583B1/ko not_active IP Right Cessation
- 2003-09-24 CN CNB038254794A patent/CN100444328C/zh not_active Expired - Fee Related
- 2003-09-24 CN CN2008101749712A patent/CN101404245B/zh not_active Expired - Fee Related
- 2003-09-24 EP EP03770541A patent/EP1547137A1/en not_active Withdrawn
- 2003-09-24 WO PCT/US2003/030605 patent/WO2004032220A1/en active Application Filing
- 2003-09-24 AU AU2003279033A patent/AU2003279033A1/en not_active Abandoned
- 2003-09-24 JP JP2004541807A patent/JP4965079B2/ja not_active Expired - Fee Related
- 2003-09-30 TW TW092127032A patent/TWI230417B/zh not_active IP Right Cessation
-
2005
- 2005-03-23 IL IL167625A patent/IL167625A/en not_active IP Right Cessation
-
2012
- 2012-02-08 JP JP2012024962A patent/JP5529182B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2012124514A (ja) | 2012-06-28 |
WO2004032220A1 (en) | 2004-04-15 |
TWI230417B (en) | 2005-04-01 |
US20040063316A1 (en) | 2004-04-01 |
CN1714433A (zh) | 2005-12-28 |
KR101014583B1 (ko) | 2011-02-16 |
CN100444328C (zh) | 2008-12-17 |
EP1547137A1 (en) | 2005-06-29 |
KR20050051676A (ko) | 2005-06-01 |
CN101404245A (zh) | 2009-04-08 |
JP4965079B2 (ja) | 2012-07-04 |
IL167625A (en) | 2010-05-31 |
AU2003279033A1 (en) | 2004-04-23 |
CN101404245B (zh) | 2011-01-26 |
TW200421480A (en) | 2004-10-16 |
US7026174B2 (en) | 2006-04-11 |
JP2006501683A (ja) | 2006-01-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5529182B2 (ja) | ウェーハアーク放電を低減する方法 | |
US11476145B2 (en) | Automatic ESC bias compensation when using pulsed DC bias | |
CN111095523A (zh) | 利用经供电的边缘环的处理 | |
JP5129433B2 (ja) | プラズマ処理チャンバ | |
CN111430207A (zh) | 等离子体处理方法和等离子体处理装置 | |
KR20150032638A (ko) | 기판 에칭 동안 기판 dc 바이어스 및 이온 에너지 및 각 분포를 제어하는 방법 및 장치 | |
US20210296131A1 (en) | Methods and apparatus for processing a substrate | |
TWI835163B (zh) | 用於基板處理的脈衝電壓增壓 | |
JP2019169653A (ja) | プラズマ処理装置 | |
US20040226815A1 (en) | Plasma processing apparatus and control method thereof | |
KR100384789B1 (ko) | 반도체 제조용 플라즈마 식각장치 | |
TW202314775A (zh) | 電漿腔室和腔室元件清潔方法 | |
JP4866347B2 (ja) | プラズマ点火圧の低減 | |
US20240194500A1 (en) | Substrate processing apparatus and method | |
CN104425208B (zh) | 一种阻抗匹配方法 | |
KR100313602B1 (ko) | 웨이퍼의 잔류전압이 순차적으로 감쇠되는 반도체 제조용 정전척 | |
JPH0812857B2 (ja) | 半導体製造装置及び半導体装置の製造方法 | |
US20230402286A1 (en) | Method and apparatus for etching a semiconductor substrate in a plasma etch chamber | |
JP2022073471A (ja) | レシピ更新方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120416 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130729 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130806 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131101 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140318 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140416 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5529182 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |