JP4634581B2 - スパッタリング方法、表面処理方法、スパッタリング装置及び表面処理装置 - Google Patents
スパッタリング方法、表面処理方法、スパッタリング装置及び表面処理装置 Download PDFInfo
- Publication number
- JP4634581B2 JP4634581B2 JP2000205939A JP2000205939A JP4634581B2 JP 4634581 B2 JP4634581 B2 JP 4634581B2 JP 2000205939 A JP2000205939 A JP 2000205939A JP 2000205939 A JP2000205939 A JP 2000205939A JP 4634581 B2 JP4634581 B2 JP 4634581B2
- Authority
- JP
- Japan
- Prior art keywords
- adsorption
- plate
- pair
- voltage
- surface potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
- H01L21/6833—Details of electrostatic chucks
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Chemical Vapour Deposition (AREA)
- Drying Of Semiconductors (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Jigs For Machine Tools (AREA)
- Physical Vapour Deposition (AREA)
Description
【０００１】
【発明の属する技術分野】
本願の発明は、板状対象物を静電気によって吸着する静電吸着機構に関し、及び、このような静電吸着機構によって板状対象物を保持して板状対象物の表面に所定の処理を施す表面処理に関するものである。
【０００２】
【従来の技術】
静電気によって板状対象物を吸着する静電吸着機構は、板状対象物に対して損傷を与えずに板状対象物の位置を自動的に保持する技術として多用されている。特に、ＬＳＩ等の電子デバイスを製造する際に用いられる各種表面処理装置では、処理対象である半導体ウェーハを所定位置で保持する技術として、静電吸着の技術が多用されている。
【０００３】
図５は、従来の静電吸着機構を備えた表面処理装置の概略構成を示す図である。表面処理装置は、板状対象物９を所定の雰囲気で処理するため、処理チャンバー１と、処理チャンバー１内を排気する排気系１１と、処理チャンバー１内に所定のプロセスガスを導入するプロセスガス導入系１２とを有している。そして、板状対象物９を処理チャンバー１内の所定位置に保持するため、静電吸着機構を備えている。
【０００４】
静電吸着機構は、処理チャンバー１内に設けられた静電吸着ステージ２と、静電吸着ステージ２に静電吸着用の電圧を印加する吸着電源３とから成っている。静電吸着ステージ２は、ステージ本体２１と、ステージ本体２１に固定した誘電体ブロック２２と、誘電体ブロック２２内に設けた一対の吸着電極２３，２４とから成る構成である。
吸着電源３は、一対の吸着電極２３，２４との間に直流電圧を与えるようになっている。一対の吸着電極２３，２４に電圧が与えられると、誘電体ブロック２２が誘電分極して表面に静電気が誘起され、板状対象物９が静電吸着される。
【０００５】
【発明が解決しようとする課題】
上述した表面処理装置では、板状対象物への荷電粒子の混入が問題になることがある。特に、スパッタリング装置、プラズマＣＶＤ装置、プラズマエッチング装置等のように、処理チャンバー内にプラズマを形成して処理する装置では、プラズマを構成するイオンや電子が板状対象物に入射して問題となることがある。
【０００６】
上記問題を、スパッタリング装置を例にして具体的に説明する。スパッタリング装置では、ターゲットを介して電界を設定することで処理チャンバー内にスパッタ放電を生じさせ、スパッタ放電の過程でターゲットから放出された粒子（以下、スパッタ粒子）を板状対象物の表面に到達させて所定の薄膜を板状対象物の表面に作成する。このスパッタ放電の際、処理チャンバー内には、様々な荷電粒子が存在している。具体的には、プラズマを構成するプロセスガスのイオンや電子、イオン入射によりスパッタ粒子とともにターゲットから放出された二次電子、プラズマ中でイオン化されたスパッタ粒子（イオン化スパッタ粒子）等である。
【０００７】
例えば板状対象物の表面に既に絶縁膜が作成されており、その表面に導電膜を作成する場合や、板状対象物の表面に絶縁膜を作成する場合、そのような絶縁膜中に荷電粒子が混入すると、絶縁膜の絶縁破壊耐圧が低下する問題がある。そして、絶縁膜中に多量の荷電粒子が蓄積される結果、絶縁膜に絶縁破壊が生じ、製品不良の原因となる。
本願の発明は、かかる課題を解決するためになされたものであり、板状対象物への荷電粒子の混入を抑制することが可能な実用的な構成を提供する技術的意義がある。
【０００８】
【課題を解決するための手段】
上記課題を解決するため、本願の請求項１記載の発明は、誘電体ブロック内に設けられた一対又は複数対の吸着電極に電圧を印加して吸着面に静電気を誘起して板状対象物を静電吸着することで処理チャンバー内の所定位置に板状対象物を保持しながら、その板状対象物の表面にスパッタリングによって薄膜を作成するスパッタリング方法であって、
前記一対又は複数対の吸着電極のその対を構成する吸着電極に前記電圧を印加することで板状対象物に負の表面電位を与えるとともに、各々の吸着電極への印加電圧を独立して制御することで板状対象物の負の表面電位を調節し、この調節により板状対象物への電子の入射を抑制しながら前記薄膜を作成するという構成を有する。
また、上記課題を解決するため、請求項２記載の発明は、前記請求項１の構成において、前記一対又は複数対の吸着電極のその対を構成する吸着電極に印加する電圧を各々変えながら板状対象物の負の表面電位を予め測定して印加電圧と負の表面電位との関係を特定し、この関係に従って各吸着電極に印加する電圧を制御しながら前記薄膜を作成するという構成を有する。
また、上記課題を解決するため、請求項３記載の発明は、前記請求項１又は２の構成において、前記対を構成する吸着電極に対し互いに絶対値の大きさが異なる電圧を印加しながら前記薄膜を作成するという構成を有する。
また、上記課題を解決するため、請求項４記載の発明は、誘電体ブロック内に設けられた一対又は複数対の吸着電極に電圧を印加して吸着面に静電気を誘起して板状対象物を静電吸着することで処理チャンバー内の所定位置に板状対象物を保持しながら、その板状対象物の表面に所定の処理を施す表面処理方法であって、前記一対又は複数対の吸着電極のその対を構成する吸着電極の各々への印加電圧を独立して制御することで板状対象物の表面電位を調節し、この調節により板状対象物への荷電粒子の入射を抑制しながら処理する方法であり、
前記一対又は複数対の吸着電極のその対を構成する吸着電極に印加する電圧を各々変えながら板状対象物の表面電位を予め測定して印加電圧と表面電位との関係を特定し、この関係に従って各吸着電極に印加する電圧を制御しながら処理するという構成を有する。
また、上記課題を解決するため、請求項５記載の発明は、前記請求項４の構成において、前記対を構成する吸着電極に対し互いに絶対値の大きさが異なる電圧を印加しながら処理するという構成を有する。
また、上記課題を解決するため、請求項６記載の発明は、内部で板状対象物の表面にスパッタリングより薄膜を作成する処理チャンバーと、処理チャンバー内の所定位置に板状対象物を保持する手段としての静電吸着機構とを備えており、板状対象物への電子の入射を抑制するよう前記吸着電源を制御する制御部を備えており、
前記静電吸着機構は、
表面が吸着面である誘電体ブロックと、誘電体ブロック内に設けられた一対又は複数対の吸着電極と、吸着電極に電圧を印加して吸着面に静電気を誘起して板状対象物を静電吸着する吸着電源とから成る静電吸着機構であって、吸着電源は、前記対を構成する吸着電極に前記電圧を印加することで板状対象物に負の表面電位を与えるとともに、各々の吸着電極への印加電圧を独立して制御することで板状対象物の負の表面電位を調節することが可能なものであるという構成を有する。
また、上記課題を解決するため、請求項７記載の発明は、前記請求項６の構成において、前記制御部は、記憶部を有しており、この記憶部には、前記一対又は複数対の吸着電極のその対を構成する吸着電極に印加する電圧を各々変えながら板状対象物の負の表面電位を予め測定して得られた印加電圧と負の表面電位との関係のデータである対応テーブルが記憶されており、制御部は、この対応テーブルに従って選択された印加電圧のパターンで前記吸着電源を制御するものであるという構成を有する。
また、上記課題を解決するため、請求項８記載の発明は、前記請求項７の構成において、前記制御部は、前記対を構成する吸着電極に対し互いに絶対値の大きさが異なる電圧を印加するよう前記吸着電源を制御するものであるという構成を有する。
また、上記課題を解決するため、請求項９記載の発明は、 内部で板状対象物の表面に所定の処理が施される処理チャンバーと、処理チャンバー内の所定位置に板状対象物を保持する手段としての静電吸着機構とを備えており、板状対象物への電子の入射を抑制するよう前記吸着電源を制御する制御部を備えており、
前記静電吸着機構は、
表面が吸着面である誘電体ブロックと、誘電体ブロック内に設けられた一対又は複数対の吸着電極と、吸着電極に電圧を印加して吸着面に静電気を誘起して板状対象物を静電吸着する吸着電源とから成る静電吸着機構であって、吸着電源は、前記対を構成する吸着電極の各々への印加電圧を独立して制御することで板状対象物の負の表面電位を調節することが可能なものであり、
前記制御部は、記憶部を有しており、この記憶部には、前記一対又は複数対の吸着電極のその対を構成する吸着電極に印加する電圧を各々変えながら板状対象物の負の表面電位を予め測定して得られた印加電圧と負の表面電位との関係のデータである対応テーブルが記憶されており、制御部は、この対応テーブルに従って選択された印加電圧のパターンで前記吸着電源を制御するものであることを特徴とする表面処理装置。
また、上記課題を解決するため、請求項１０記載の発明は、前記請求項９の構成において、前記制御部は、前記対を構成する吸着電極に対し互いに絶対値の大きさが異なる電圧を印加するよう前記吸着電源を制御するものであるという構成を有する。
【０００９】
【発明の実施の形態】
以下、本願発明の実施の形態について説明する。
図１は、本願発明の実施形態に係る静電吸着機構の概略構成を示す図である。図１に示す静電吸着機構も、従来と同様に、静電吸着ステージ２と、静電吸着ステージ２に静電吸着用の電圧を与える吸着電源３とから成っている。静電吸着ステージ２は、ステージ本体２１と、ステージ本体２１に固定した誘電体ブロック２２と、誘電体ブロック２２内に設けた一対の吸着電極２３，２４とから成る構成である。
【００１０】
ステージ本体２１は、ステンレス又はアルミニウム等の金属製である。誘電体ブロック２２は、アルミナ等の誘電体製である。一対の吸着電極２３，２４は、吸着される板状対象物９に平行な姿勢となるよう設けられた板状である。
また、板状対象物９の温度制御等の目的から、板状対象物９と静電吸着ステージ２との間で熱交換する機能が備えられる場合がある。例えば、表面処理装置では、処理中の板状対象物９の温度を所定の範囲に維持するため、静電吸着ステージ２内にヒータを設けてこのヒータを負帰還制御したり、静電吸着ステージ２内の空洞に所定の温度の冷媒を流通させてこの冷媒の温度を制御したりする場合がある。
【００１１】
本実施形態の静電吸着機構の大きな特徴点は、吸着電源３として、一対の吸着電極２３，２４各々への印加電圧を独立して制御できるものが使用されている点である。この構成は、板状対象物９の表面電位を制御するためである。以下、この点を具体的に説明する。
【００１２】
静電吸着された板状物の表面電位（より正確には、被吸着面とは反対側の面の電位，以下単に表面電位という）については、例えば "Electrostatic clamping Applied to Semiconductor Plasma Processing", J. Electrochem. Soc., Vol.140, No.11, Nov. 1993 に説明されている。同文献によれば、各吸着電極２３，２４の板状対象物９に対向した面（以下、単に対向面）の面積をＳ１，Ｓ２とし、各吸着電極２３，２４に印加する電圧をＶ１，Ｖ２とすると、板状対象物９の表面の電位ＶＷは、以下の式（１）で与えられる。
ＶＷ＝（Ｓ１・Ｖ１＋Ｓ２・Ｖ２）／（Ｓ１＋Ｓ２）…式（１）
【００１３】
式（１）から解ることは、吸着電極２３，２４の表面積Ｓ１，Ｓ２が既知の場合、任意のＶ１及びＶ２を設定することで、板状対象物９の表面電位ＶＷを自由に調節できるということである。本実施形態の装置は、このような点を考慮して、吸着電源３として、一対の吸着電極２３，２４に印加する電圧を各々独立して制御できるものを使用している。吸着電源３の具体的な構成としては、商用交流入力を直流電圧に変えるＤＣコンバータと、ＤＣコンバータの出力をトランジスタ等の制御素子を使用して任意の直流電圧に変換する制御回路等より成る直流電源回路により構成できる。従って、詳細な説明は省略する。
【００１４】
次に、表面処理装置の発明の実施形態について説明する。表面処理装置は、上述した実施形態の静電吸着機構により板状対象物９を保持して板状対象物９の表面に所定の処理を施す装置である。表面処理装置としては、各種のものが採用可能であるが、以下の説明では、一例としてスパッタリング装置を採り上げる。
【００１５】
図２は、第一の実施形態に係る表面処理装置の概略構成を示す図である。図１に示す装置は、排気系１１を有する処理チャンバー１と、処理チャンバー１内に所定のガスを導入するガス導入系１２と、前側の被スパッタ面が処理チャンバー１内に露出するように設けられたターゲット４１と、ターゲット４１をスパッタするための電力をターゲット４１に供給するスパッタ電源４２と、ターゲット４１の背後に設けられた磁石用ニット４３と、スパッタによってターゲット４１から放出されたスパッタ粒子が到達する処理チャンバー１内の所定位置に板状対象物９を保持する静電吸着機構とを備えている。
【００１６】
排気系１１は、ターボ分子ポンプ等の真空ポンプにより、処理チャンバー１内を所定の到達圧力まで排気できるよう構成されている。ガス導入系１２は、アルゴン等のプロセスガスを溜めた不図示のボンベと、ボンベと処理チャンバー１とをつなぐ配管上に設けられたバルブ１２１や流量調整器１２２、不図示のフィルタ等から成る。
【００１７】
ターゲット４１は板状の部材であり、その被スパッタ面は、静電吸着ステージ２上の板状対象物９と平行になるよう設けられている。ターゲット４１は、接地電位である処理チャンバー１の器壁に対して絶縁材４１１を介在させながら気密に接続されている。
【００１８】
磁石用ニット４３はマグネトロンスパッタリングを行うために設けられている。マグネトロンスパッタリングは、電界に直交するようにして磁界を設定し、スパッタ放電の際に電子がマグネトロン運動するようにする方式のスパッタである。電子が効率よく空間を移動するため、スパッタ放電の生成効率が高くなり、高速のスパッタリングが行えるメリットがある。磁石用ニット４３は、中心磁石４３１と、この中心磁石４３１を取り囲む周状の周辺磁石４３２と、中心磁石４３１と周辺磁石４３２とを繋ぐヨーク４３３とから構成されている。中心磁石４３１のターゲット４１側の面と周辺磁石４３２のターゲット４１側の面とは互いに異なる磁極が現れるようになっており、ターゲット４１を通して図２に示すような弧状の磁力線が設定されるようになっている。磁力線の最下部では、磁界は電界にほぼ直交し、マグネトロン放電が達成されるようになっている。
【００１９】
静電吸着機構は、前述した実施形態のものと同様なので説明は省略する。静電吸着ステージ２は、絶縁材１３を介して処理チャンバー１の開口を気密に塞ぐよう設けられている。また、本実施形態では、板状対象物９の受け渡しのため、静電吸着ステージ２内に昇降ピン５が設けられている。昇降ピン５は、垂直な姿勢であり、静電吸着ステージ５と同軸の円周上に等間隔で複数設けられている。昇降ピンは、駆動源５１により昇降するようになっている。尚、図２に示す装置は、吸着電源３を含む装置全体を制御する制御部６を備えている。
【００２０】
さて、上述した通り、一対の吸着電極２３，２４への印加電圧Ｖ１，Ｖ２を制御することにより、板状対象物９の表面電位は任意に調節できる。例えば電子等の負電荷の入射を抑制する場合、板状対象物９の表面電位が所定の負の電位になるようＶ１，Ｖ２を制御する。また、正電荷の入射を抑制する場合、板状対象物９の表面の電位が所定の正の電位になるようＶ１，Ｖ２を制御する。
上記のような板状対象物９の表面電位の調節による荷電粒子入射抑制の効果を確認した実験の結果について、以下に説明する。
【００２１】
図３は、板状対象物９の表面電位の調節による荷電粒子入射抑制の効果について確認した実験に使用された静電吸着ステージ２の平面断面概略図である。図３に示すように、この実験で使用された静電吸着ステージ２内には、平面視が半円状である一対の吸着電極２３，２４が設けられている。二つの吸着電極２３，２４は、同心上の位置に配置されており、直線部分を平行に向かい合わせて配置されている。一対の吸着電極２３，２４の大きさは同じでなく、一方が若干小さい。一方の吸着電極２３の板状対象物９に対向面の面積Ｓ１を、他方の吸着電極２３の対向面の面積をＳ２とする。実験では、Ｓ１＝１４０００ｍｍ２，Ｓ２＝１７０００ｍｍ２とした。尚、誘電体ブロック２２は、直径は２００ｍｍの円盤状であり、その材質はアルミナである。
【００２２】
また、実験では、直径３１４ｍｍのＣｏ製のターゲット４１を使用して直径２００ｍｍのシリコンウェーハよりなる板状対象物９の表面にＣｏ膜を作成した。ターゲット４１への印加電圧４００Ｖ程度の直流であり電力は０．３ｋＷ程度とした。プロセスガスの導入量は４０ｃｃ／分程度、処理チャンバー１内の圧力は１０Ｐａ程度とした。また、荷電粒子の混入による絶縁膜の絶縁破壊を調べるため、板状対象物９の表面に予め酸化シリコンより成る絶縁膜を形成し、フォトリソグラフィにより１７０箇所に分離した。
【００２３】
上記条件でＣｏ膜を１５ｎｍ程度作成した後、板状対象物９を処理チャンバー１から取り出し、各箇所の絶縁膜に順次７Ｖの電圧を印加して絶縁破壊が生じるかどうかを調べた。この結果を、以下の表１に示す。表１において、Ｖ１は一方の吸着電極２３に印加した電圧、Ｖ２は他方の吸着電極２４に印加した電圧である。
【表１】
【００２４】
上記表１に示すように、小さい方の吸着電極２３に５００Ｖ印加し、大きい方の吸着電極２４に−５００Ｖ印加した場合には、絶縁破壊が生じた箇所は３個で済んだものの、小さい方の吸着電極２３に−５００Ｖ印加し、大きい方の吸着電極２４に５００Ｖ印加した場合には、１７０箇所すべてに絶縁破壊が生じた。これは、小さい方の吸着電極２３に５００Ｖ印加し、大きい方の吸着電極２４に−５００Ｖ印加した場合、板状対象物９の表面電位は−４８Ｖ程度の負の電位となり、電子の入射が充分に抑制されるのに対し、小さい方の吸着電極２３に−５００Ｖ印加し、大きい方の吸着電極２４に５００Ｖ印加した場合、板状対象物９の表面電位は逆に４８Ｖ程度の正の電位となり、電子を引き寄せて多く入射させてしまうことを示していると考えられる。いずれにしても、この結果が示すように、一対の吸着電極２３，２４に印加する電圧を変えることにより板状対象物９の表面電位が調節でき、これにより、荷電粒子の入射を抑制することができる。
【００２５】
次に、第一の実施形態の表面処理方法の説明も兼ね、上記構成に係る第一の実施形態の表面処理装置の動作について説明する。
不図示のゲートバルブを通して板状対象物９が処理チャンバー１内に搬入され、昇降ピン５を利用して静電吸着ステージ２上に載置される。吸着電源３が動作し、前述したように板状対象物９は静電吸着ステージ２上に静電吸着される。この際、前述したように一対の吸着電極２３，２４に対する印加電圧が制御され、この結果、板状対象物９の表面電位が所望の値に制御される。また、必要に応じて、静電吸着ステージ２内に設けられた不図示の温度制御機構が動作し、板状対象物９の温度が所定の値に制御される。そして、処理チャンバー１内は予め所定の圧力に排気されており、この状態でガス導入系１２が動作して所定のガスが所定の流量で導入される。
【００２６】
次に、スパッタ電源４２が動作してターゲット４１を介して電界が設定され、スパッタ放電が生じてターゲット４１がスパッタされる。このスパッタによって、ターゲット４１の材料の薄膜が板状対象物９に作成される。薄膜が所定の厚さに達したら、スパッタ電源４２の動作を止めるとともに、ガス導入系１２の動作を止める。そして、処理チャンバー１内を再度排気した後、板状対象物９を処理チャンバー１から取り出す。
【００２７】
上記構成及び動作に係る本実施形態の構成では、作成される膜や板状対象物９中への荷電粒子の入射が抑制されるため、絶縁膜の絶縁破壊等の問題が低減され、良質な製品の産出に寄与できる。
【００２８】
上記構成及び動作において、一対の吸着電極２３，２４に対する印加電圧Ｖ１，Ｖ２は、板状対象物９の静電吸着に支障が無い範囲で制御することが好ましい。静電吸着は、一対の吸着電極２３，２４により設定される電界により行われるから、電界が弱いと、即ち印加電圧Ｖ１，Ｖ２による生ずる一対の吸着電極２３，２４の電位差が小さいと、板状対象物９が充分吸着できない問題が生ずる。従って、板状対象物９が充分吸着できる範囲内で、一対の吸着電極２３，２４に対する印加電圧Ｖ１，Ｖ２を制御することが好ましい。
【００２９】
次に、第二の実施形態の表面処理方法及び装置について説明する。
図４は、第二の実施形態に係る表面処理装置の概略構成を示す図である。本実施形態の装置の大きな特徴点は、前述した実施形態のように、既知である対向面の表面積Ｓ１，Ｓ２に基づいて印加電圧Ｖ１，Ｖ２を制御することで板状対象物９の表面電位を制御するのではなく、印加電圧Ｖ１，Ｖ２と予め実測された板状対象物９の表面電位とを対応させて表にしたデータ（以下、対応テーブル）に基づいて印加電圧Ｖ１，Ｖ２を制御する点である。
【００３０】
具体的に説明すると、この実施形態の装置も、装置全体を制御する制御部６を備えている。制御部６は、所定のソフトウェアによって動作するコンピュータを含んでおり、このコンピュータは、データやプログラムを入力する入力部６１、及び、データやプログラムを記憶するメモリやハードディスク等の記憶部６２を有している。前述した第一の実施形態もこのような制御部６を備えているが、第二の実施形態の特徴点は、対応テーブルが記憶部６２に記憶されている点である。
【００３１】
表２は、この対応テーブルの一例について示している。
【表２】
表２は、印加電圧Ｖ１，Ｖ２を変えながら、板状対象物９の表面電位を実測したものである。表２に示すように、印加電圧Ｖ１，Ｖ２を変えることで、板状対象物９の表面電位も異なる値を取る。表２において、対向面の面積Ｓ１，Ｓ２は未知であるが、式（１）に基づいた計算によると、Ｓ１＝１６０００ｍｍ２，Ｓ２＝１５０００ｍｍ２程度であると推定される。
【００３２】
第二の実施形態の表面処理方法では、表２に示すような対応テーブルを記憶部６２に記憶させておき、与えるべき板状対象物９の表面電位から、印加電圧Ｖ１，Ｖ２のパターンを選択するようにする。そして、制御部６は、この選択されたパターンのＶ１，Ｖ２が印加されるように吸着電源３を制御する。尚、対応テーブルは、装置の運転に先だって予め測定し、入力部６１から入力して記憶部６２に記憶しておく。
【００３３】
第二の実施形態の方法及び装置は、以下のような技術的意義を有する。
前述した式（１）による板状対象物９の表面電位の調節は、一対の吸着電極２３，２４が板状対象物９に対して平行な同一平面上に精度良く位置しており、一対の吸着電極２３，２４と板状対象物９との間の誘電率が一様に分布していることを前提にしている。
【００３４】
しかしながら、吸着電極２３，２４の製造上のバラツキや、吸着電極２３，２４を組み込む際の精度等から、吸着電極２３，２４を板状対象物９に対して平行な同一平面上に精度良く位置させることは困難である。また、対向面の面積Ｓ１，Ｓ２も同様であり、製造上の問題から、設計上の値に高い精度で一致させることは難しい。さらに、誘電体ブロック２２についても、その比誘電率が高い精度で一様に分布することは一般的に困難である。特に、板状対象物９と誘電体ブロック２２との間に熱交換用ガスを導入するための孔や、板状対象物９の受け渡しのための昇降ピン５が位置する孔が、誘電体ブロック２２を貫通して設けられることがある。このような場合、誘電体ブロック２２内の比誘電率の分布は空間的に一様にすることは不可能である。
【００３５】
このような場合、第一の実施形態のように対向面の面積Ｓ１，Ｓ２のデータに基づいて板状対象物９の表面電位を制御しても、実際に生ずる板状対象物９の表面電位は計算値からずれてしまう。このため、荷電粒子の入射抑制の効果は、期待された通りには得られない場合がある。このような場合は、本実施形態のように、印加電圧Ｖ１，Ｖ２を変えながら板状対象物９の表面電位を予め測定して対応テーブルを求めておき、対応テーブルに従って印加電圧Ｖ１，Ｖ２のパターンを選択するようにする。このため、荷電粒子入射抑制の効果が期待された通りに得られる。
【００３６】
上述した各実施形態の説明では、入射を抑制する荷電粒子としては専ら電子の場合が説明されたが、正イオンや負イオンの場合も同様に実施できる。正イオンの場合には、板状対象物９の表面電位が所定の正の値になるように制御し、負イオンの場合には、所定の負の値になるように制御する。
【００３７】
本願発明は、一対又は複数対の吸着電極が板状対象物９に対して平行でない場合でも、実施可能である。この場合は、式（１）よりも複雑な式に依らざるを得ない場合が多いが、実施可能である。また、式が複雑な場合は、第二の実施形態のように、板状対象物９の表面電位を予め測定して対応テーブルを得ておくことが望ましい。
【００３８】
また、上記各実施形態では、吸着電極２３，２４は一対のもの即ち双極式の構成であったが、一対の吸着電極を複数設けた多極式の構成でも良い。この場合も、原理的には同様に各吸着電極への印加電圧を制御することで板状対象物９の表面電位を任意に調節することができる。尚、多極式の構成の場合、各吸着電極への印加電圧のそれぞれについて全て独立制御する必要はない。各対を構成するうちの一方のグループへの印加電圧と他方のグループへの印加電圧とを各々独立制御とすれば良い。
【００３９】
上記各実施形態では、表面処理の例としてスパッタリングが採り上げられたが、化学蒸着（ＣＶＤ）等の他の成膜処理、エッチング、表面酸化、表面窒化、アッシング処理等の他の表面処理についても、同様に実施することができる。
【００４０】
板状対象物９の例としては、半導体ウェーハの他、液晶ディスプレイやプラズマディスプレイ等の表示デバイス用の基板、磁気ヘッド等の磁気デバイス用の基板等を板状対象物９とすることができる。また、静電吸着機構の実施形態としては、製造プロセスだけではなく、分析装置等にも利用することができる。即ち、板状対象物９を静電吸着しながら分析する装置である。この分析の際、板状対象物９の表面電位を所定の値に制御する必要がある場合、本願発明は威力を発揮する。尚、板状対象物９は、厚さによっては「シート」と呼ばれる場合もある。
【００４１】
【発明の効果】
以上説明した通り、本願の請求項１記載のスパッタリング方法又は請求項６記載のスパッタリング装置によれば、板状対象物への電子の入射を抑制しながら薄膜を作成することができるので、品質の良い製品の産出に貢献できる。
また、本願の請求項４記載の表面処理方法又は請求項９の表面処理装置によれば、板状対象物への荷電粒子の入射を抑制しながら処理することができるので、品質の良い製品の産出に貢献できる。
また、請求項２記載のスパッタリング方法、請求項４記載の表面処理方法、請求項７記載のスパッタリング装置又は請求項９記載の表面処理装置によれば、板状対象物への荷電粒子の入射を抑制しながら処理することができるため、品質の良い製品の産出に貢献できる。これに加え、装置の製造上のバラツキ等があっても、このような効果が期待された通りに得られるメリットがある。
【図面の簡単な説明】
【図１】本願発明の実施形態に係る静電吸着機構の概略構成を示す図である。
【図２】第一の実施形態に係る表面処理装置の概略構成を示す図である。
【図３】板状対象物９の表面電位の調節による荷電粒子入射抑制の効果について確認した実験に使用された静電吸着ステージ２の平面断面概略図である。
【図４】第二の実施形態に係る表面処理装置の概略構成を示す図である。
【図５】従来の静電吸着機構を備えた表面処理装置の概略構成を示す図である。
【符号の説明】
１ 処理チャンバー
１１ 排気系
１２ ガス導入系
２ 静電吸着ステージ
２１ ステージ本体
２２ 誘電体ブロック
２３ 吸着電極
２４ 吸着電極
３ 吸着電源
４１ ターゲット
４２ スパッタ電源
４３ 磁石ユニット
５ 昇降ピン
６ 制御部
６２ 記憶部
９ 板状対象物
【発明の属する技術分野】
本願の発明は、板状対象物を静電気によって吸着する静電吸着機構に関し、及び、このような静電吸着機構によって板状対象物を保持して板状対象物の表面に所定の処理を施す表面処理に関するものである。
【０００２】
【従来の技術】
静電気によって板状対象物を吸着する静電吸着機構は、板状対象物に対して損傷を与えずに板状対象物の位置を自動的に保持する技術として多用されている。特に、ＬＳＩ等の電子デバイスを製造する際に用いられる各種表面処理装置では、処理対象である半導体ウェーハを所定位置で保持する技術として、静電吸着の技術が多用されている。
【０００３】
図５は、従来の静電吸着機構を備えた表面処理装置の概略構成を示す図である。表面処理装置は、板状対象物９を所定の雰囲気で処理するため、処理チャンバー１と、処理チャンバー１内を排気する排気系１１と、処理チャンバー１内に所定のプロセスガスを導入するプロセスガス導入系１２とを有している。そして、板状対象物９を処理チャンバー１内の所定位置に保持するため、静電吸着機構を備えている。
【０００４】
静電吸着機構は、処理チャンバー１内に設けられた静電吸着ステージ２と、静電吸着ステージ２に静電吸着用の電圧を印加する吸着電源３とから成っている。静電吸着ステージ２は、ステージ本体２１と、ステージ本体２１に固定した誘電体ブロック２２と、誘電体ブロック２２内に設けた一対の吸着電極２３，２４とから成る構成である。
吸着電源３は、一対の吸着電極２３，２４との間に直流電圧を与えるようになっている。一対の吸着電極２３，２４に電圧が与えられると、誘電体ブロック２２が誘電分極して表面に静電気が誘起され、板状対象物９が静電吸着される。
【０００５】
【発明が解決しようとする課題】
上述した表面処理装置では、板状対象物への荷電粒子の混入が問題になることがある。特に、スパッタリング装置、プラズマＣＶＤ装置、プラズマエッチング装置等のように、処理チャンバー内にプラズマを形成して処理する装置では、プラズマを構成するイオンや電子が板状対象物に入射して問題となることがある。
【０００６】
上記問題を、スパッタリング装置を例にして具体的に説明する。スパッタリング装置では、ターゲットを介して電界を設定することで処理チャンバー内にスパッタ放電を生じさせ、スパッタ放電の過程でターゲットから放出された粒子（以下、スパッタ粒子）を板状対象物の表面に到達させて所定の薄膜を板状対象物の表面に作成する。このスパッタ放電の際、処理チャンバー内には、様々な荷電粒子が存在している。具体的には、プラズマを構成するプロセスガスのイオンや電子、イオン入射によりスパッタ粒子とともにターゲットから放出された二次電子、プラズマ中でイオン化されたスパッタ粒子（イオン化スパッタ粒子）等である。
【０００７】
例えば板状対象物の表面に既に絶縁膜が作成されており、その表面に導電膜を作成する場合や、板状対象物の表面に絶縁膜を作成する場合、そのような絶縁膜中に荷電粒子が混入すると、絶縁膜の絶縁破壊耐圧が低下する問題がある。そして、絶縁膜中に多量の荷電粒子が蓄積される結果、絶縁膜に絶縁破壊が生じ、製品不良の原因となる。
本願の発明は、かかる課題を解決するためになされたものであり、板状対象物への荷電粒子の混入を抑制することが可能な実用的な構成を提供する技術的意義がある。
【０００８】
【課題を解決するための手段】
上記課題を解決するため、本願の請求項１記載の発明は、誘電体ブロック内に設けられた一対又は複数対の吸着電極に電圧を印加して吸着面に静電気を誘起して板状対象物を静電吸着することで処理チャンバー内の所定位置に板状対象物を保持しながら、その板状対象物の表面にスパッタリングによって薄膜を作成するスパッタリング方法であって、
前記一対又は複数対の吸着電極のその対を構成する吸着電極に前記電圧を印加することで板状対象物に負の表面電位を与えるとともに、各々の吸着電極への印加電圧を独立して制御することで板状対象物の負の表面電位を調節し、この調節により板状対象物への電子の入射を抑制しながら前記薄膜を作成するという構成を有する。
また、上記課題を解決するため、請求項２記載の発明は、前記請求項１の構成において、前記一対又は複数対の吸着電極のその対を構成する吸着電極に印加する電圧を各々変えながら板状対象物の負の表面電位を予め測定して印加電圧と負の表面電位との関係を特定し、この関係に従って各吸着電極に印加する電圧を制御しながら前記薄膜を作成するという構成を有する。
また、上記課題を解決するため、請求項３記載の発明は、前記請求項１又は２の構成において、前記対を構成する吸着電極に対し互いに絶対値の大きさが異なる電圧を印加しながら前記薄膜を作成するという構成を有する。
また、上記課題を解決するため、請求項４記載の発明は、誘電体ブロック内に設けられた一対又は複数対の吸着電極に電圧を印加して吸着面に静電気を誘起して板状対象物を静電吸着することで処理チャンバー内の所定位置に板状対象物を保持しながら、その板状対象物の表面に所定の処理を施す表面処理方法であって、前記一対又は複数対の吸着電極のその対を構成する吸着電極の各々への印加電圧を独立して制御することで板状対象物の表面電位を調節し、この調節により板状対象物への荷電粒子の入射を抑制しながら処理する方法であり、
前記一対又は複数対の吸着電極のその対を構成する吸着電極に印加する電圧を各々変えながら板状対象物の表面電位を予め測定して印加電圧と表面電位との関係を特定し、この関係に従って各吸着電極に印加する電圧を制御しながら処理するという構成を有する。
また、上記課題を解決するため、請求項５記載の発明は、前記請求項４の構成において、前記対を構成する吸着電極に対し互いに絶対値の大きさが異なる電圧を印加しながら処理するという構成を有する。
また、上記課題を解決するため、請求項６記載の発明は、内部で板状対象物の表面にスパッタリングより薄膜を作成する処理チャンバーと、処理チャンバー内の所定位置に板状対象物を保持する手段としての静電吸着機構とを備えており、板状対象物への電子の入射を抑制するよう前記吸着電源を制御する制御部を備えており、
前記静電吸着機構は、
表面が吸着面である誘電体ブロックと、誘電体ブロック内に設けられた一対又は複数対の吸着電極と、吸着電極に電圧を印加して吸着面に静電気を誘起して板状対象物を静電吸着する吸着電源とから成る静電吸着機構であって、吸着電源は、前記対を構成する吸着電極に前記電圧を印加することで板状対象物に負の表面電位を与えるとともに、各々の吸着電極への印加電圧を独立して制御することで板状対象物の負の表面電位を調節することが可能なものであるという構成を有する。
また、上記課題を解決するため、請求項７記載の発明は、前記請求項６の構成において、前記制御部は、記憶部を有しており、この記憶部には、前記一対又は複数対の吸着電極のその対を構成する吸着電極に印加する電圧を各々変えながら板状対象物の負の表面電位を予め測定して得られた印加電圧と負の表面電位との関係のデータである対応テーブルが記憶されており、制御部は、この対応テーブルに従って選択された印加電圧のパターンで前記吸着電源を制御するものであるという構成を有する。
また、上記課題を解決するため、請求項８記載の発明は、前記請求項７の構成において、前記制御部は、前記対を構成する吸着電極に対し互いに絶対値の大きさが異なる電圧を印加するよう前記吸着電源を制御するものであるという構成を有する。
また、上記課題を解決するため、請求項９記載の発明は、 内部で板状対象物の表面に所定の処理が施される処理チャンバーと、処理チャンバー内の所定位置に板状対象物を保持する手段としての静電吸着機構とを備えており、板状対象物への電子の入射を抑制するよう前記吸着電源を制御する制御部を備えており、
前記静電吸着機構は、
表面が吸着面である誘電体ブロックと、誘電体ブロック内に設けられた一対又は複数対の吸着電極と、吸着電極に電圧を印加して吸着面に静電気を誘起して板状対象物を静電吸着する吸着電源とから成る静電吸着機構であって、吸着電源は、前記対を構成する吸着電極の各々への印加電圧を独立して制御することで板状対象物の負の表面電位を調節することが可能なものであり、
前記制御部は、記憶部を有しており、この記憶部には、前記一対又は複数対の吸着電極のその対を構成する吸着電極に印加する電圧を各々変えながら板状対象物の負の表面電位を予め測定して得られた印加電圧と負の表面電位との関係のデータである対応テーブルが記憶されており、制御部は、この対応テーブルに従って選択された印加電圧のパターンで前記吸着電源を制御するものであることを特徴とする表面処理装置。
また、上記課題を解決するため、請求項１０記載の発明は、前記請求項９の構成において、前記制御部は、前記対を構成する吸着電極に対し互いに絶対値の大きさが異なる電圧を印加するよう前記吸着電源を制御するものであるという構成を有する。
【０００９】
【発明の実施の形態】
以下、本願発明の実施の形態について説明する。
図１は、本願発明の実施形態に係る静電吸着機構の概略構成を示す図である。図１に示す静電吸着機構も、従来と同様に、静電吸着ステージ２と、静電吸着ステージ２に静電吸着用の電圧を与える吸着電源３とから成っている。静電吸着ステージ２は、ステージ本体２１と、ステージ本体２１に固定した誘電体ブロック２２と、誘電体ブロック２２内に設けた一対の吸着電極２３，２４とから成る構成である。
【００１０】
ステージ本体２１は、ステンレス又はアルミニウム等の金属製である。誘電体ブロック２２は、アルミナ等の誘電体製である。一対の吸着電極２３，２４は、吸着される板状対象物９に平行な姿勢となるよう設けられた板状である。
また、板状対象物９の温度制御等の目的から、板状対象物９と静電吸着ステージ２との間で熱交換する機能が備えられる場合がある。例えば、表面処理装置では、処理中の板状対象物９の温度を所定の範囲に維持するため、静電吸着ステージ２内にヒータを設けてこのヒータを負帰還制御したり、静電吸着ステージ２内の空洞に所定の温度の冷媒を流通させてこの冷媒の温度を制御したりする場合がある。
【００１１】
本実施形態の静電吸着機構の大きな特徴点は、吸着電源３として、一対の吸着電極２３，２４各々への印加電圧を独立して制御できるものが使用されている点である。この構成は、板状対象物９の表面電位を制御するためである。以下、この点を具体的に説明する。
【００１２】
静電吸着された板状物の表面電位（より正確には、被吸着面とは反対側の面の電位，以下単に表面電位という）については、例えば "Electrostatic clamping Applied to Semiconductor Plasma Processing", J. Electrochem. Soc., Vol.140, No.11, Nov. 1993 に説明されている。同文献によれば、各吸着電極２３，２４の板状対象物９に対向した面（以下、単に対向面）の面積をＳ１，Ｓ２とし、各吸着電極２３，２４に印加する電圧をＶ１，Ｖ２とすると、板状対象物９の表面の電位ＶＷは、以下の式（１）で与えられる。
ＶＷ＝（Ｓ１・Ｖ１＋Ｓ２・Ｖ２）／（Ｓ１＋Ｓ２）…式（１）
【００１３】
式（１）から解ることは、吸着電極２３，２４の表面積Ｓ１，Ｓ２が既知の場合、任意のＶ１及びＶ２を設定することで、板状対象物９の表面電位ＶＷを自由に調節できるということである。本実施形態の装置は、このような点を考慮して、吸着電源３として、一対の吸着電極２３，２４に印加する電圧を各々独立して制御できるものを使用している。吸着電源３の具体的な構成としては、商用交流入力を直流電圧に変えるＤＣコンバータと、ＤＣコンバータの出力をトランジスタ等の制御素子を使用して任意の直流電圧に変換する制御回路等より成る直流電源回路により構成できる。従って、詳細な説明は省略する。
【００１４】
次に、表面処理装置の発明の実施形態について説明する。表面処理装置は、上述した実施形態の静電吸着機構により板状対象物９を保持して板状対象物９の表面に所定の処理を施す装置である。表面処理装置としては、各種のものが採用可能であるが、以下の説明では、一例としてスパッタリング装置を採り上げる。
【００１５】
図２は、第一の実施形態に係る表面処理装置の概略構成を示す図である。図１に示す装置は、排気系１１を有する処理チャンバー１と、処理チャンバー１内に所定のガスを導入するガス導入系１２と、前側の被スパッタ面が処理チャンバー１内に露出するように設けられたターゲット４１と、ターゲット４１をスパッタするための電力をターゲット４１に供給するスパッタ電源４２と、ターゲット４１の背後に設けられた磁石用ニット４３と、スパッタによってターゲット４１から放出されたスパッタ粒子が到達する処理チャンバー１内の所定位置に板状対象物９を保持する静電吸着機構とを備えている。
【００１６】
排気系１１は、ターボ分子ポンプ等の真空ポンプにより、処理チャンバー１内を所定の到達圧力まで排気できるよう構成されている。ガス導入系１２は、アルゴン等のプロセスガスを溜めた不図示のボンベと、ボンベと処理チャンバー１とをつなぐ配管上に設けられたバルブ１２１や流量調整器１２２、不図示のフィルタ等から成る。
【００１７】
ターゲット４１は板状の部材であり、その被スパッタ面は、静電吸着ステージ２上の板状対象物９と平行になるよう設けられている。ターゲット４１は、接地電位である処理チャンバー１の器壁に対して絶縁材４１１を介在させながら気密に接続されている。
【００１８】
磁石用ニット４３はマグネトロンスパッタリングを行うために設けられている。マグネトロンスパッタリングは、電界に直交するようにして磁界を設定し、スパッタ放電の際に電子がマグネトロン運動するようにする方式のスパッタである。電子が効率よく空間を移動するため、スパッタ放電の生成効率が高くなり、高速のスパッタリングが行えるメリットがある。磁石用ニット４３は、中心磁石４３１と、この中心磁石４３１を取り囲む周状の周辺磁石４３２と、中心磁石４３１と周辺磁石４３２とを繋ぐヨーク４３３とから構成されている。中心磁石４３１のターゲット４１側の面と周辺磁石４３２のターゲット４１側の面とは互いに異なる磁極が現れるようになっており、ターゲット４１を通して図２に示すような弧状の磁力線が設定されるようになっている。磁力線の最下部では、磁界は電界にほぼ直交し、マグネトロン放電が達成されるようになっている。
【００１９】
静電吸着機構は、前述した実施形態のものと同様なので説明は省略する。静電吸着ステージ２は、絶縁材１３を介して処理チャンバー１の開口を気密に塞ぐよう設けられている。また、本実施形態では、板状対象物９の受け渡しのため、静電吸着ステージ２内に昇降ピン５が設けられている。昇降ピン５は、垂直な姿勢であり、静電吸着ステージ５と同軸の円周上に等間隔で複数設けられている。昇降ピンは、駆動源５１により昇降するようになっている。尚、図２に示す装置は、吸着電源３を含む装置全体を制御する制御部６を備えている。
【００２０】
さて、上述した通り、一対の吸着電極２３，２４への印加電圧Ｖ１，Ｖ２を制御することにより、板状対象物９の表面電位は任意に調節できる。例えば電子等の負電荷の入射を抑制する場合、板状対象物９の表面電位が所定の負の電位になるようＶ１，Ｖ２を制御する。また、正電荷の入射を抑制する場合、板状対象物９の表面の電位が所定の正の電位になるようＶ１，Ｖ２を制御する。
上記のような板状対象物９の表面電位の調節による荷電粒子入射抑制の効果を確認した実験の結果について、以下に説明する。
【００２１】
図３は、板状対象物９の表面電位の調節による荷電粒子入射抑制の効果について確認した実験に使用された静電吸着ステージ２の平面断面概略図である。図３に示すように、この実験で使用された静電吸着ステージ２内には、平面視が半円状である一対の吸着電極２３，２４が設けられている。二つの吸着電極２３，２４は、同心上の位置に配置されており、直線部分を平行に向かい合わせて配置されている。一対の吸着電極２３，２４の大きさは同じでなく、一方が若干小さい。一方の吸着電極２３の板状対象物９に対向面の面積Ｓ１を、他方の吸着電極２３の対向面の面積をＳ２とする。実験では、Ｓ１＝１４０００ｍｍ２，Ｓ２＝１７０００ｍｍ２とした。尚、誘電体ブロック２２は、直径は２００ｍｍの円盤状であり、その材質はアルミナである。
【００２２】
また、実験では、直径３１４ｍｍのＣｏ製のターゲット４１を使用して直径２００ｍｍのシリコンウェーハよりなる板状対象物９の表面にＣｏ膜を作成した。ターゲット４１への印加電圧４００Ｖ程度の直流であり電力は０．３ｋＷ程度とした。プロセスガスの導入量は４０ｃｃ／分程度、処理チャンバー１内の圧力は１０Ｐａ程度とした。また、荷電粒子の混入による絶縁膜の絶縁破壊を調べるため、板状対象物９の表面に予め酸化シリコンより成る絶縁膜を形成し、フォトリソグラフィにより１７０箇所に分離した。
【００２３】
上記条件でＣｏ膜を１５ｎｍ程度作成した後、板状対象物９を処理チャンバー１から取り出し、各箇所の絶縁膜に順次７Ｖの電圧を印加して絶縁破壊が生じるかどうかを調べた。この結果を、以下の表１に示す。表１において、Ｖ１は一方の吸着電極２３に印加した電圧、Ｖ２は他方の吸着電極２４に印加した電圧である。
【表１】
上記表１に示すように、小さい方の吸着電極２３に５００Ｖ印加し、大きい方の吸着電極２４に−５００Ｖ印加した場合には、絶縁破壊が生じた箇所は３個で済んだものの、小さい方の吸着電極２３に−５００Ｖ印加し、大きい方の吸着電極２４に５００Ｖ印加した場合には、１７０箇所すべてに絶縁破壊が生じた。これは、小さい方の吸着電極２３に５００Ｖ印加し、大きい方の吸着電極２４に−５００Ｖ印加した場合、板状対象物９の表面電位は−４８Ｖ程度の負の電位となり、電子の入射が充分に抑制されるのに対し、小さい方の吸着電極２３に−５００Ｖ印加し、大きい方の吸着電極２４に５００Ｖ印加した場合、板状対象物９の表面電位は逆に４８Ｖ程度の正の電位となり、電子を引き寄せて多く入射させてしまうことを示していると考えられる。いずれにしても、この結果が示すように、一対の吸着電極２３，２４に印加する電圧を変えることにより板状対象物９の表面電位が調節でき、これにより、荷電粒子の入射を抑制することができる。
【００２５】
次に、第一の実施形態の表面処理方法の説明も兼ね、上記構成に係る第一の実施形態の表面処理装置の動作について説明する。
不図示のゲートバルブを通して板状対象物９が処理チャンバー１内に搬入され、昇降ピン５を利用して静電吸着ステージ２上に載置される。吸着電源３が動作し、前述したように板状対象物９は静電吸着ステージ２上に静電吸着される。この際、前述したように一対の吸着電極２３，２４に対する印加電圧が制御され、この結果、板状対象物９の表面電位が所望の値に制御される。また、必要に応じて、静電吸着ステージ２内に設けられた不図示の温度制御機構が動作し、板状対象物９の温度が所定の値に制御される。そして、処理チャンバー１内は予め所定の圧力に排気されており、この状態でガス導入系１２が動作して所定のガスが所定の流量で導入される。
【００２６】
次に、スパッタ電源４２が動作してターゲット４１を介して電界が設定され、スパッタ放電が生じてターゲット４１がスパッタされる。このスパッタによって、ターゲット４１の材料の薄膜が板状対象物９に作成される。薄膜が所定の厚さに達したら、スパッタ電源４２の動作を止めるとともに、ガス導入系１２の動作を止める。そして、処理チャンバー１内を再度排気した後、板状対象物９を処理チャンバー１から取り出す。
【００２７】
上記構成及び動作に係る本実施形態の構成では、作成される膜や板状対象物９中への荷電粒子の入射が抑制されるため、絶縁膜の絶縁破壊等の問題が低減され、良質な製品の産出に寄与できる。
【００２８】
上記構成及び動作において、一対の吸着電極２３，２４に対する印加電圧Ｖ１，Ｖ２は、板状対象物９の静電吸着に支障が無い範囲で制御することが好ましい。静電吸着は、一対の吸着電極２３，２４により設定される電界により行われるから、電界が弱いと、即ち印加電圧Ｖ１，Ｖ２による生ずる一対の吸着電極２３，２４の電位差が小さいと、板状対象物９が充分吸着できない問題が生ずる。従って、板状対象物９が充分吸着できる範囲内で、一対の吸着電極２３，２４に対する印加電圧Ｖ１，Ｖ２を制御することが好ましい。
【００２９】
次に、第二の実施形態の表面処理方法及び装置について説明する。
図４は、第二の実施形態に係る表面処理装置の概略構成を示す図である。本実施形態の装置の大きな特徴点は、前述した実施形態のように、既知である対向面の表面積Ｓ１，Ｓ２に基づいて印加電圧Ｖ１，Ｖ２を制御することで板状対象物９の表面電位を制御するのではなく、印加電圧Ｖ１，Ｖ２と予め実測された板状対象物９の表面電位とを対応させて表にしたデータ（以下、対応テーブル）に基づいて印加電圧Ｖ１，Ｖ２を制御する点である。
【００３０】
具体的に説明すると、この実施形態の装置も、装置全体を制御する制御部６を備えている。制御部６は、所定のソフトウェアによって動作するコンピュータを含んでおり、このコンピュータは、データやプログラムを入力する入力部６１、及び、データやプログラムを記憶するメモリやハードディスク等の記憶部６２を有している。前述した第一の実施形態もこのような制御部６を備えているが、第二の実施形態の特徴点は、対応テーブルが記憶部６２に記憶されている点である。
【００３１】
表２は、この対応テーブルの一例について示している。
【表２】
【００３２】
第二の実施形態の表面処理方法では、表２に示すような対応テーブルを記憶部６２に記憶させておき、与えるべき板状対象物９の表面電位から、印加電圧Ｖ１，Ｖ２のパターンを選択するようにする。そして、制御部６は、この選択されたパターンのＶ１，Ｖ２が印加されるように吸着電源３を制御する。尚、対応テーブルは、装置の運転に先だって予め測定し、入力部６１から入力して記憶部６２に記憶しておく。
【００３３】
第二の実施形態の方法及び装置は、以下のような技術的意義を有する。
前述した式（１）による板状対象物９の表面電位の調節は、一対の吸着電極２３，２４が板状対象物９に対して平行な同一平面上に精度良く位置しており、一対の吸着電極２３，２４と板状対象物９との間の誘電率が一様に分布していることを前提にしている。
【００３４】
しかしながら、吸着電極２３，２４の製造上のバラツキや、吸着電極２３，２４を組み込む際の精度等から、吸着電極２３，２４を板状対象物９に対して平行な同一平面上に精度良く位置させることは困難である。また、対向面の面積Ｓ１，Ｓ２も同様であり、製造上の問題から、設計上の値に高い精度で一致させることは難しい。さらに、誘電体ブロック２２についても、その比誘電率が高い精度で一様に分布することは一般的に困難である。特に、板状対象物９と誘電体ブロック２２との間に熱交換用ガスを導入するための孔や、板状対象物９の受け渡しのための昇降ピン５が位置する孔が、誘電体ブロック２２を貫通して設けられることがある。このような場合、誘電体ブロック２２内の比誘電率の分布は空間的に一様にすることは不可能である。
【００３５】
このような場合、第一の実施形態のように対向面の面積Ｓ１，Ｓ２のデータに基づいて板状対象物９の表面電位を制御しても、実際に生ずる板状対象物９の表面電位は計算値からずれてしまう。このため、荷電粒子の入射抑制の効果は、期待された通りには得られない場合がある。このような場合は、本実施形態のように、印加電圧Ｖ１，Ｖ２を変えながら板状対象物９の表面電位を予め測定して対応テーブルを求めておき、対応テーブルに従って印加電圧Ｖ１，Ｖ２のパターンを選択するようにする。このため、荷電粒子入射抑制の効果が期待された通りに得られる。
【００３６】
上述した各実施形態の説明では、入射を抑制する荷電粒子としては専ら電子の場合が説明されたが、正イオンや負イオンの場合も同様に実施できる。正イオンの場合には、板状対象物９の表面電位が所定の正の値になるように制御し、負イオンの場合には、所定の負の値になるように制御する。
【００３７】
本願発明は、一対又は複数対の吸着電極が板状対象物９に対して平行でない場合でも、実施可能である。この場合は、式（１）よりも複雑な式に依らざるを得ない場合が多いが、実施可能である。また、式が複雑な場合は、第二の実施形態のように、板状対象物９の表面電位を予め測定して対応テーブルを得ておくことが望ましい。
【００３８】
また、上記各実施形態では、吸着電極２３，２４は一対のもの即ち双極式の構成であったが、一対の吸着電極を複数設けた多極式の構成でも良い。この場合も、原理的には同様に各吸着電極への印加電圧を制御することで板状対象物９の表面電位を任意に調節することができる。尚、多極式の構成の場合、各吸着電極への印加電圧のそれぞれについて全て独立制御する必要はない。各対を構成するうちの一方のグループへの印加電圧と他方のグループへの印加電圧とを各々独立制御とすれば良い。
【００３９】
上記各実施形態では、表面処理の例としてスパッタリングが採り上げられたが、化学蒸着（ＣＶＤ）等の他の成膜処理、エッチング、表面酸化、表面窒化、アッシング処理等の他の表面処理についても、同様に実施することができる。
【００４０】
板状対象物９の例としては、半導体ウェーハの他、液晶ディスプレイやプラズマディスプレイ等の表示デバイス用の基板、磁気ヘッド等の磁気デバイス用の基板等を板状対象物９とすることができる。また、静電吸着機構の実施形態としては、製造プロセスだけではなく、分析装置等にも利用することができる。即ち、板状対象物９を静電吸着しながら分析する装置である。この分析の際、板状対象物９の表面電位を所定の値に制御する必要がある場合、本願発明は威力を発揮する。尚、板状対象物９は、厚さによっては「シート」と呼ばれる場合もある。
【００４１】
【発明の効果】
以上説明した通り、本願の請求項１記載のスパッタリング方法又は請求項６記載のスパッタリング装置によれば、板状対象物への電子の入射を抑制しながら薄膜を作成することができるので、品質の良い製品の産出に貢献できる。
また、本願の請求項４記載の表面処理方法又は請求項９の表面処理装置によれば、板状対象物への荷電粒子の入射を抑制しながら処理することができるので、品質の良い製品の産出に貢献できる。
また、請求項２記載のスパッタリング方法、請求項４記載の表面処理方法、請求項７記載のスパッタリング装置又は請求項９記載の表面処理装置によれば、板状対象物への荷電粒子の入射を抑制しながら処理することができるため、品質の良い製品の産出に貢献できる。これに加え、装置の製造上のバラツキ等があっても、このような効果が期待された通りに得られるメリットがある。
【図面の簡単な説明】
【図１】本願発明の実施形態に係る静電吸着機構の概略構成を示す図である。
【図２】第一の実施形態に係る表面処理装置の概略構成を示す図である。
【図３】板状対象物９の表面電位の調節による荷電粒子入射抑制の効果について確認した実験に使用された静電吸着ステージ２の平面断面概略図である。
【図４】第二の実施形態に係る表面処理装置の概略構成を示す図である。
【図５】従来の静電吸着機構を備えた表面処理装置の概略構成を示す図である。
【符号の説明】
１ 処理チャンバー
１１ 排気系
１２ ガス導入系
２ 静電吸着ステージ
２１ ステージ本体
２２ 誘電体ブロック
２３ 吸着電極
２４ 吸着電極
３ 吸着電源
４１ ターゲット
４２ スパッタ電源
４３ 磁石ユニット
５ 昇降ピン
６ 制御部
６２ 記憶部
９ 板状対象物
Claims (10)
- 誘電体ブロック内に設けられた一対又は複数対の吸着電極に電圧を印加して吸着面に静電気を誘起して板状対象物を静電吸着することで処理チャンバー内の所定位置に板状対象物を保持しながら、その板状対象物の表面にスパッタリングによって薄膜を作成するスパッタリング方法であって、
前記一対又は複数対の吸着電極のその対を構成する吸着電極に前記電圧を印加することで板状対象物に負の表面電位を与えるとともに、各々の吸着電極への印加電圧を独立して制御することで板状対象物の負の表面電位を調節し、この調節により板状対象物への電子の入射を抑制しながら前記薄膜を作成することを特徴とするスパッタリング方法。 - 前記一対又は複数対の吸着電極のその対を構成する吸着電極に印加する電圧を各々変えながら板状対象物の負の表面電位を予め測定して印加電圧と負の表面電位との関係を特定し、この関係に従って各吸着電極に印加する電圧を制御しながら前記薄膜を作成することを特徴とする請求項１記載のスパッタリング方法。
- 前記対を構成する吸着電極に対し互いに絶対値の大きさが異なる電圧を印加しながら前記薄膜を作成することを特徴とする請求項１又は２記載のスパッタリング方法。
- 誘電体ブロック内に設けられた一対又は複数対の吸着電極に電圧を印加して吸着面に静電気を誘起して板状対象物を静電吸着することで処理チャンバー内の所定位置に板状対象物を保持しながら、その板状対象物の表面に所定の処理を施す表面処理方法であって、前記一対又は複数対の吸着電極のその対を構成する吸着電極の各々への印加電圧を独立して制御することで板状対象物の表面電位を調節し、この調節により板状対象物への荷電粒子の入射を抑制しながら処理する方法であり、
前記一対又は複数対の吸着電極のその対を構成する吸着電極に印加する電圧を各々変えながら板状対象物の表面電位を予め測定して印加電圧と表面電位との関係を特定し、この関係に従って各吸着電極に印加する電圧を制御しながら処理することを特徴とする表面処理方法。 - 前記対を構成する吸着電極に対し互いに絶対値の大きさが異なる電圧を印加しながら前記処理を行う処理することを特徴とする請求項４記載の表面処理方法。
- 内部で板状対象物の表面にスパッタリングより薄膜を作成する処理チャンバーと、処理チャンバー内の所定位置に板状対象物を保持する手段としての静電吸着機構とを備えており、板状対象物への電子の入射を抑制するよう前記吸着電源を制御する制御部を備えており、
前記静電吸着機構は、
表面が吸着面である誘電体ブロックと、誘電体ブロック内に設けられた一対又は複数対の吸着電極と、吸着電極に電圧を印加して吸着面に静電気を誘起して板状対象物を静電吸着する吸着電源とから成る静電吸着機構であって、吸着電源は、前記対を構成する吸着電極に前記電圧を印加することで板状対象物に負の表面電位を与えるとともに、各々の吸着電極への印加電圧を独立して制御することで板状対象物の負の表面電位を調節することが可能なものであることを特徴とするスパッタリング装置。 - 前記制御部は、記憶部を有しており、この記憶部には、前記一対又は複数対の吸着電極のその対を構成する吸着電極に印加する電圧を各々変えながら板状対象物の負の表面電位を予め測定して得られた印加電圧と負の表面電位との関係のデータである対応テーブルが記憶されており、制御部は、この対応テーブルに従って選択された印加電圧のパターンで前記吸着電源を制御するものであることを特徴とする請求項６記載のスパッタリング装置。
- 前記制御部は、前記対を構成する吸着電極に対し互いに絶対値の大きさが異なる電圧を印加するよう前記吸着電源を制御するものであることを特徴とする請求項６又は７記載のスパッタリング装置。
- 内部で板状対象物の表面に所定の処理が施される処理チャンバーと、処理チャンバー内の所定位置に板状対象物を保持する手段としての静電吸着機構とを備えており、板状対象物への電子の入射を抑制するよう前記吸着電源を制御する制御部を備えており、
前記静電吸着機構は、
表面が吸着面である誘電体ブロックと、誘電体ブロック内に設けられた一対又は複数対の吸着電極と、吸着電極に電圧を印加して吸着面に静電気を誘起して板状対象物を静電吸着する吸着電源とから成る静電吸着機構であって、吸着電源は、前記対を構成する吸着電極の各々への印加電圧を独立して制御することで板状対象物の負の表面電位を調節することが可能なものであり、
前記制御部は、記憶部を有しており、この記憶部には、前記一対又は複数対の吸着電極のその対を構成する吸着電極に印加する電圧を各々変えながら板状対象物の負の表面電位を予め測定して得られた印加電圧と負の表面電位との関係のデータである対応テーブルが記憶されており、制御部は、この対応テーブルに従って選択された印加電圧のパターンで前記吸着電源を制御するものであることを特徴とする表面処理装置。 - 前記制御部は、前記対を構成する吸着電極に対し互いに絶対値の大きさが異なる電圧を印加するよう前記吸着電源を制御するものであることを特徴とする請求項９記載の表面処理装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000205939A JP4634581B2 (ja) | 2000-07-06 | 2000-07-06 | スパッタリング方法、表面処理方法、スパッタリング装置及び表面処理装置 |
| KR10-2001-0026610A KR100434157B1 (ko) | 2000-07-06 | 2001-05-16 | 정전 흡착 기구, 표면 처리 방법 및 표면 처리 장치 |
| TW090112197A TW494524B (en) | 2000-07-06 | 2001-05-22 | Electrostatic attraction mechanism, surface processing method and surface processing device |
| US09/895,403 US6922325B2 (en) | 2000-07-06 | 2001-07-02 | Electrostatic attraction mechanism, surface processing method and surface processing device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000205939A JP4634581B2 (ja) | 2000-07-06 | 2000-07-06 | スパッタリング方法、表面処理方法、スパッタリング装置及び表面処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002018661A JP2002018661A (ja) | 2002-01-22 |
| JP4634581B2 true JP4634581B2 (ja) | 2011-02-16 |
Family
ID=18702947
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000205939A Expired - Fee Related JP4634581B2 (ja) | 2000-07-06 | 2000-07-06 | スパッタリング方法、表面処理方法、スパッタリング装置及び表面処理装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6922325B2 (ja) |
| JP (1) | JP4634581B2 (ja) |
| KR (1) | KR100434157B1 (ja) |
| TW (1) | TW494524B (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7026174B2 (en) * | 2002-09-30 | 2006-04-11 | Lam Research Corporation | Method for reducing wafer arcing |
| US7375794B2 (en) * | 2004-08-04 | 2008-05-20 | Asml Netherlands B.V. | Lithographic apparatus and device manufacturing method |
| KR100905257B1 (ko) * | 2007-08-31 | 2009-06-29 | 세메스 주식회사 | 전위 제어 방법, 이를 적용한 전위 제어 유닛 및 기판 처리장치 |
| US8840754B2 (en) * | 2010-09-17 | 2014-09-23 | Lam Research Corporation | Polar regions for electrostatic de-chucking with lift pins |
| WO2019044290A1 (ja) * | 2017-08-28 | 2019-03-07 | 株式会社クリエイティブテクノロジー | 静電式ワーク保持方法及び静電式ワーク保持システム |
| CN112935992B (zh) * | 2021-02-01 | 2022-10-25 | 重庆成田科技有限公司 | 一种自动化打磨设备 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06326176A (ja) * | 1993-05-12 | 1994-11-25 | Tokyo Electron Ltd | 自己バイアス測定方法及び装置並びに静電吸着装置 |
| JPH11251420A (ja) * | 1997-12-23 | 1999-09-17 | Siemens Ag | 半導体ウエーハ及び同様の装置を処理するための装置及び半導体ウエーハ及び同様の装置を処理するための方法 |
| JP2000049216A (ja) * | 1998-07-28 | 2000-02-18 | Mitsubishi Electric Corp | プラズマ処理装置および当該装置で用いられる静電チャック吸着方法 |
| WO2000021127A1 (en) * | 1998-10-08 | 2000-04-13 | Lam Research Corporation | Method and device for compensating wafer bias in a plasma processing chamber |
| WO2000022722A1 (en) * | 1998-10-14 | 2000-04-20 | Delsys Pharmaceutical Corporation | Electrostatic sensing chuck using area matched electrodes |
| WO2000035003A1 (en) * | 1998-12-10 | 2000-06-15 | Applied Materials, Inc. | Apparatus and method for actively controlling surface potential of an electrostatic chuck |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0660391B2 (ja) | 1987-06-11 | 1994-08-10 | 日電アネルバ株式会社 | スパッタリング装置 |
| US5646814A (en) * | 1994-07-15 | 1997-07-08 | Applied Materials, Inc. | Multi-electrode electrostatic chuck |
| JP3827758B2 (ja) | 1995-09-22 | 2006-09-27 | 株式会社半導体エネルギー研究所 | 薄膜作製方法及び薄膜作製装置 |
| JPH1027566A (ja) * | 1996-07-10 | 1998-01-27 | Nissin Electric Co Ltd | 基板保持装置 |
| TW334609B (en) * | 1996-09-19 | 1998-06-21 | Hitachi Ltd | Electrostatic chuck, method and device for processing sanyle use the same |
| JPH10303288A (ja) * | 1997-04-26 | 1998-11-13 | Anelva Corp | プラズマ処理装置用基板ホルダー |
| DE19744323A1 (de) | 1997-10-08 | 1999-04-15 | Thomson Brandt Gmbh | Bandführungselement |
| JPH10163308A (ja) | 1997-11-04 | 1998-06-19 | Hitachi Ltd | プラズマ処理方法および装置 |
| US5880924A (en) * | 1997-12-01 | 1999-03-09 | Applied Materials, Inc. | Electrostatic chuck capable of rapidly dechucking a substrate |
-
2000
- 2000-07-06 JP JP2000205939A patent/JP4634581B2/ja not_active Expired - Fee Related
-
2001
- 2001-05-16 KR KR10-2001-0026610A patent/KR100434157B1/ko not_active IP Right Cessation
- 2001-05-22 TW TW090112197A patent/TW494524B/zh not_active IP Right Cessation
- 2001-07-02 US US09/895,403 patent/US6922325B2/en not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06326176A (ja) * | 1993-05-12 | 1994-11-25 | Tokyo Electron Ltd | 自己バイアス測定方法及び装置並びに静電吸着装置 |
| JPH11251420A (ja) * | 1997-12-23 | 1999-09-17 | Siemens Ag | 半導体ウエーハ及び同様の装置を処理するための装置及び半導体ウエーハ及び同様の装置を処理するための方法 |
| JP2000049216A (ja) * | 1998-07-28 | 2000-02-18 | Mitsubishi Electric Corp | プラズマ処理装置および当該装置で用いられる静電チャック吸着方法 |
| WO2000021127A1 (en) * | 1998-10-08 | 2000-04-13 | Lam Research Corporation | Method and device for compensating wafer bias in a plasma processing chamber |
| WO2000022722A1 (en) * | 1998-10-14 | 2000-04-20 | Delsys Pharmaceutical Corporation | Electrostatic sensing chuck using area matched electrodes |
| WO2000035003A1 (en) * | 1998-12-10 | 2000-06-15 | Applied Materials, Inc. | Apparatus and method for actively controlling surface potential of an electrostatic chuck |
Also Published As
| Publication number | Publication date |
|---|---|
| US20020017694A1 (en) | 2002-02-14 |
| KR100434157B1 (ko) | 2004-06-04 |
| US6922325B2 (en) | 2005-07-26 |
| TW494524B (en) | 2002-07-11 |
| JP2002018661A (ja) | 2002-01-22 |
| KR20020005408A (ko) | 2002-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10304691B2 (en) | Method of etching silicon oxide and silicon nitride selectively against each other | |
| US9396962B2 (en) | Etching method | |
| KR100886272B1 (ko) | 플라즈마 처리 장치 | |
| JP4992389B2 (ja) | 載置装置、プラズマ処理装置及びプラズマ処理方法 | |
| CN111668085B (zh) | 等离子体处理装置 | |
| US20060081337A1 (en) | Capacitive coupling plasma processing apparatus | |
| US20060037704A1 (en) | Plasma Processing apparatus and method | |
| KR20090115138A (ko) | 처리 시스템용 다구역 가스 분배 시스템 | |
| CN109559987B (zh) | 等离子体处理方法 | |
| KR20080109888A (ko) | 기판 상의 잔류물을 제거하기 위한 에칭후 처리 시스템 | |
| JP4615464B2 (ja) | プラズマ処理装置用電極アッセンブリ及びプラズマ処理装置 | |
| US20080242086A1 (en) | Plasma processing method and plasma processing apparatus | |
| KR101898079B1 (ko) | 플라즈마 처리 장치 | |
| KR20140092257A (ko) | 플라즈마 처리 방법 및 플라즈마 처리 장치 | |
| KR102582667B1 (ko) | 플라즈마 식각 장치를 이용한 반도체 소자의 제조 방법 | |
| US9253862B2 (en) | Plasma processing method and plasma processing apparatus | |
| US20070170155A1 (en) | Method and apparatus for modifying an etch profile | |
| TW200410332A (en) | Method and device for plasma treatment | |
| JP4283366B2 (ja) | プラズマ処理装置 | |
| JP4634581B2 (ja) | スパッタリング方法、表面処理方法、スパッタリング装置及び表面処理装置 | |
| JP2007258471A (ja) | プラズマ処理装置 | |
| JP4972327B2 (ja) | プラズマ処理装置 | |
| US9922841B2 (en) | Plasma processing method | |
| US11195700B2 (en) | Etching apparatus | |
| TWI770331B (zh) | 反應性離子蝕刻裝置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070425 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091124 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091126 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100125 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100316 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100517 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100706 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100906 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101026 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101119 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131126 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |