JP5509624B2 - 信号発生装置 - Google Patents
信号発生装置 Download PDFInfo
- Publication number
- JP5509624B2 JP5509624B2 JP2009047452A JP2009047452A JP5509624B2 JP 5509624 B2 JP5509624 B2 JP 5509624B2 JP 2009047452 A JP2009047452 A JP 2009047452A JP 2009047452 A JP2009047452 A JP 2009047452A JP 5509624 B2 JP5509624 B2 JP 5509624B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- signals
- delay
- comparison
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Pulse Circuits (AREA)
Description
図15(A)に示すように、信号発生装置9は、アナログ量/ディジタル量変換回路91と、ディレイ回路92と、第1積分回路93と、第2積分回路94と、目的信号出力回路95とからなる。
第1積分回路93は、参照信号Rを入力してその積分値S 1 を出力する。第2積分回路94は、第2アナログ量A 2 を入力してその積分値S 2 を出力する。目的信号出力回路95は、第1積分回路93と第2積分回路94とがそれぞれしきい値に達するまでの時間を比較し目的信号S tgt を生成する。
信号発生装置9では、第1積分回路93の前段にディレイ回路92が設けられているため、第1積分回路93および第2積分回路94に入力される信号に時間差が生じる。
また、第1積分回路93や第2積分回路94の特性に温度誤差が生じたり製品誤差があるような場合には、各積分回路間の補正や校正の自由度が少ない。
本発明の目的は、少なくとも2つの積分回路を用い、あるいは少なくとも1つの発振回路と少なくとも1つの積分回路を用いて構成した信号発生装置において、積分回路や発振回路に、時間差なく各信号が入力され、さらには、積分回路や発振回路の補正や校正を容易にすることである。
本発明の他の目的は、積分回路や発振回路の出力の相対的な遅延時間の分解能を高くすることである。
電力変換回路の制御装置に用いる信号発生装置であって、
前記電力変換回路の所定検出値である、複数のアナログ信号を入力し当該アナログ信号をそれぞれ積分した積分信号をそれぞれ出力する複数の積分回路と、
前記複数の積分信号をそれぞれ入力し、積分信号の大きさを所定のしきい値と比較して比較信号をそれぞれ出力する複数の比較回路と、
前記各比較信号を入力し、これらの入力信号の全部または一部を、セットされた時間だけ遅延させた遅延信号を出力する少なくとも1つの遅延回路と、
前記各遅延信号、および前記遅延回路によっては遅延されていない比較信号を入力し、これらの入力信号の入力タイミングを比較し、これらの入力タイミングに応じた信号を出力する信号処理回路と、
を備えたことを特徴とする信号発生装置。
電力変換回路の制御装置に用いる信号発生装置であって、
前記電力変換回路の所定検出値である、複数のアナログ信号を入力し当該アナログ信号をそれぞれ積分した積分信号をそれぞれ出力する複数の積分回路と、
前記積分信号を入力し、当該複数の積分これらの入力信号の全部または一部を、セットされた時間だけ遅延させた遅延信号を出力する少なくとも1つの遅延回路と、
前記各遅延信号、および前記遅延回路により遅延されていない積分信号を入力し、これらの入力の大きさを所定のしきい値と比較して比較信号をそれぞれ出力する複数の比較回路と、
前記各比較信号を入力し、各入力信号の入力タイミングを比較し、これらの入力タイミングに応じた信号を出力する信号処理回路と、
を備えたことを特徴とする信号発生装置。
少なくとも1つのアナログ信号を入力し当該アナログ信号を積分した積分信号をそれぞれ出力する少なくとも1つの積分回路と、
前記各積分信号を入力し、これらの積分信号の全部または一部を、それぞれセットされた時間だけ遅延させた遅延信号を出力する少なくとも1つの遅延回路と、
前記各遅延信号を入力し、これらの入力の大きさを所定のしきい値と比較して比較信号をそれぞれ出力する複数の比較回路と、
それぞれがパルス信号を発生する少なくとも1つの発振回路と、
前記各パルス信号を入力し、これらのパルス信号の全部または一部を、それぞれセットされた時間だけ遅延させた遅延信号を出力する少なくとも1つの遅延回路と、
前記各遅延信号、および 前記遅延回路によっては遅延されていない比較信号を入力し、各入力信号の入力タイミングを比較し、これらの入力タイミングに応じた信号を出力する信号処理回路と、
を備えたことを特徴とする信号発生装置。
少なくとも1つのアナログ信号を入力し当該アナログ信号を積分した積分信号をそれぞれ出力する少なくとも1つの積分回路と、
前記各積分信号を入力し、これらの入力の大きさを所定のしきい値と比較して比較信号をそれぞれ出力する複数の比較回路と、
前記各比較信号を入力し、これらの比較信号の全部または一部を、それぞれセットされた時間だけ遅延させた遅延信号を出力する少なくとも1つの遅延回路と、
それぞれがパルス信号を発生する少なくとも1つの発振回路と、
前記各パルス信号を入力し、これらのパルス信号の全部または一部を、それぞれセットされた時間だけ遅延させた遅延信号を出力する少なくとも1つの遅延回路と、
前記各遅延信号、および 前記遅延回路によっては遅延されていない比較信号およびパルス信号を入力し、各入力信号の入力タイミングを比較し、これらの入力タイミングに応じた信号を出力する信号処理回路と、
を備えたことを特徴とする信号発生装置。
本発明の信号発生装置では、積分回路や発振回路の補正や校正を容易に行なうことができる。
本発明の信号発生装置では、積分回路や発振回路の出力の相対的な遅延時間の分解能を高くすることができる。
図1(A)において、信号発生装置1は、2つの積分回路111,112と、2つの比較回路121,122と、遅延回路131,132と、信号処理回路14とを備えている。
積分回路111は、基準アナログ信号A1を入力し、これを積分して積分信号SA1を出力する。積分回路112は、測定アナログ信号A2を入力し、これを積分して積分信号SA2を出力する。
比較回路121は、積分値SA1としきい値TH1とを比較し比較信号SCA1を出力する。比較回路122は、積分値SA1としきい値TH2とを比較し比較信号SCA2を出力する。
図4(A)において、信号発生装置2は、2つの発振回路211,212と、2つの遅延回路231,232と信号処理回路24とを備えている。
発振回路211は、基準セット値SETREF1を入力し、パルスSPLS1を出力する。発振回路212は、基準セット値SETREF2を入力し、パルスSPLS2を出力する。
信号処理回路24は、たとえば、遅延信号SDPLS1,SDPLS2,S PLS3 のうち、SDPLS1のエッジが一番早ければSC1を出力し、SDPLS2のエッジが一番早ければSC2を出力し、S PLS3 のエッジが一番早ければSC3を出力する。
図5(A)において、信号発生装置3は、発振回路311と、積分回路312と、比較回路321と、遅延回路331,332と、信号処理回路34とを備えている。
発振回路311は、基準セット値SETREFに基づき、周期TREFのパルスSPLSを出力する。積分回路312は、測定アナログ信号Aを入力し、これを積分して積分信号SAを出力する。比較回路321は積分信号SAを入力し、これをしきい値THと比較し、比較信号SCAを出力する。
遅延回路331,332として図2(A),(B)に示した、遅延回路81,82と同様の構成の回路を使用することができる。
発振回路311,312,313は、基準セット値SETREF1,SETREF2,SETREF3に基づき、周期TREF1 ,T REF2 ,TREF3のパルスSPLS1,SPLS2,SPLS3を出力する。
積分回路314,315は、測定アナログ信号A1,A2を入力し、これらをそれぞれ積分して積分信号SA1,SA2を出力する比較回路324,325は、積分信号SA1, S A2を入力し、これらをしきい値TH1,TH2 と比較し、比較信号SCA1,SCA2を出力する。
図7において、信号発生装置4は、発振回路40と、2つの積分回路411,412と、比較回路421,422と、遅延回路431,432と、信号処理回路44とを備えている。
発振回路40は、基準セット値SETREFに基づき、周期TREFのパルスSPLSを出力する。パルスSPLSは遅延回路431に入力される。遅延回路431は、パルスSPLSを遅延時間DT1がプログラマブルにセットされるように構成されている。遅延回路431は、パルスSPLSを入力し、パルスSPLSの入力タイミングに応じた遅延信号SDPLSを出力する。遅延信号SDPLSは、積分回路411に入力され、積分回路411は積分信号SADPLSを比較回路421に出力し、比較回路421は比較信号SCADPLSを出力する。
遅延回路431,432として図2(A),(B)に示した、遅延回路81,82と同様の構成の回路を使用することができる。
積分回路511,512、比較回路521,522および遅延回路531,532は、図1(A)の信号発生装置1の積分回路111,112、比較回路121,122および遅延回路131,132と同じである。
信号処理回路54は、2つのカウンタ541,542と、ディジタル差分器543とを備えている。
ディジタル差分器543は、計数値n1と計数値n2と差を演算し、演算結果をディジタル値DVとして出力する。本実施形態では、ディジタル差分器543は、n2−n 1 を演算し、t2−t 1 に対応する時間をディジタル値DVとして出力する。
値n1と計数値n2との差の値には正負符号を負とすることもできるし、本実施形態におけるようにn2−n1(すなわち、t2−t2)を行なう場合に n2にオフセット値を設定し、n2−n1が常に正となるようにもできる。また、計数値n1,n2の大小により、差の値出力される端子を変えることもできる。このような動作を行なう回路は、当業者であるなら容易に想定できるので、これ以上の説明はしない。
図10に、積分信号SA1,SA2と、比較信号SCA1,SCA2と、遅延信号SDCA1,SDCA2と、ディジタル値DVとの関係を示す。
発振回路611、積分回路612、比較回路622および遅延回路632は、図5(A)の信号発生装置3の発振回路311、積分回路312、比較回路321および遅延回路331,332と同じである。
信号処理回路64は、2つのカウンタ641,642と、ディジタル差分器643とを備えている。
その他、カウンタ641,642およびディジタル差分器643の動作は、基本的には、図9に示したカウンタ541,542およびディジタル差分器543の動作と同じである。
図12に、積分信号SAと、比較信号SCAと、遅延信号SDPLS,SDCAと、クロックclkと、ディジタル値DVとの関係を示す。
発振回路70、積分回路711,712、比較回路721,722、遅延回路731,732は、図7の信号発生装置4の発振回路40、積分回路411,412、比較回路421,422、遅延回路431,432と同じである。
信号処理回路74は、2つのカウンタ741,742と、ディジタル差分器743とを備えている。
その他、カウンタ741,742およびディジタル差分器743の動作は、基本的には、図9に示したカウンタ541,542およびディジタル差分器543の動作と同じである。
図14に、積分信号S ADPLS と、遅延信号S DPLS, S DCA と、積分信号S A と、比較信号S CA と、遅延信号S DCA と、クロックclkと、ディジタル値DVとの関係を示す。
111,112 積分回路
121,122 比較回路
131,132 遅延回路
14 信号処理回路
Claims (4)
- 電力変換回路の制御装置に用いる信号発生装置であって、
前記電力変換回路の所定検出値である複数のアナログ信号を入力し当該アナログ信号をそれぞれ積分した積分信号をそれぞれ出力する複数の積分回路と、
前記各積分信号を入力し、当該各積分信号の大きさを所定のしきい値と比較して比較信号をそれぞれ出力する複数の比較回路と、
前記各比較信号を入力し、これらの入力信号の全部または一部を、セットされた時間だけ遅延させた遅延信号を出力する少なくとも1つの遅延回路と、
前記各遅延信号、および前記各遅延回路によっては遅延されていない比較信号を入力し、これらの入力信号の入力タイミングを比較し、これらの入力タイミングに応じた信号を出力する信号処理回路と、
を備えたことを特徴とする信号発生装置。 - 電力変換回路の制御装置に用いる信号発生装置であって、
前記電力変換回路の所定検出値である複数のアナログ信号を入力し当該アナログ信号をそれぞれ積分した積分信号をそれぞれ出力する複数の積分回路と、
前記各積分信号を入力し、これらの入力信号の全部または一部を、セットされた時間だけ遅延させた遅延信号を出力する少なくとも1つの遅延回路と、
前記各遅延信号、および前記各遅延回路によっては遅延されていない積分信号を入力し、これらの入力信号の大きさを所定のしきい値と比較して、比較信号をそれぞれ出力する複数の比較回路と、
前記各比較信号を入力し、これらの入力信号の入力タイミングを比較し、これらの入力タイミングに応じた信号を出力する信号処理回路と、
を備えたことを特徴とする信号発生装置。 - 少なくとも1つのアナログ信号を入力し当該アナログ信号を積分した積分信号をそれぞれ出力する少なくとも1つの積分回路と、
前記各積分信号を入力し、これらの積分信号の全部または一部を、それぞれセットされた時間だけ遅延させた遅延信号を出力する少なくとも1つの遅延回路と、
前記各遅延信号を入力し、これらの入力の大きさを所定のしきい値と比較して比較信号をそれぞれ出力する複数の比較回路と、
それぞれがパルス信号を発生する少なくとも1つの発振回路と、
前記各パルス信号を入力し、これらのパルス信号の全部または一部を、それぞれセットされた時間だけ遅延させた遅延信号を出力する少なくとも1つの遅延回路と、
前記各遅延信号、および 前記遅延回路によっては遅延されていない比較信号を入力し、各入力信号の入力タイミングを比較し、これらの入力タイミングに応じた信号を出力する信号処理回路と、
を備えたことを特徴とする信号発生装置。 - 少なくとも1つのアナログ信号を入力し当該アナログ信号を積分した積分信号をそれぞれ出力する少なくとも1つの積分回路と、
前記各積分信号を入力し、これらの入力の大きさを所定のしきい値と比較して比較信号をそれぞれ出力する複数の比較回路と、
前記各比較信号を入力し、これらの比較信号の全部または一部を、それぞれセットされた時間だけ遅延させた遅延信号を出力する少なくとも1つの遅延回路と、
それぞれがパルス信号を発生する少なくとも1つの発振回路と、
前記各パルス信号を入力し、これらのパルス信号の全部または一部を、それぞれセットされた時間だけ遅延させた遅延信号を出力する少なくとも1つの遅延回路と、
前記各遅延信号、および 前記遅延回路によっては遅延されていない比較信号およびパルス信号を入力し、各入力信号の入力タイミングを比較し、これらの入力タイミングに応じた信号を出力する信号処理回路と、
を備えたことを特徴とする信号発生装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009047452A JP5509624B2 (ja) | 2009-02-28 | 2009-02-28 | 信号発生装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009047452A JP5509624B2 (ja) | 2009-02-28 | 2009-02-28 | 信号発生装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010206335A JP2010206335A (ja) | 2010-09-16 |
JP5509624B2 true JP5509624B2 (ja) | 2014-06-04 |
Family
ID=42967408
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009047452A Active JP5509624B2 (ja) | 2009-02-28 | 2009-02-28 | 信号発生装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5509624B2 (ja) |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000196427A (ja) * | 1998-11-25 | 2000-07-14 | Matsushita Electric Ind Co Ltd | タイマー回路 |
JP3409739B2 (ja) * | 1999-05-25 | 2003-05-26 | 日本電気株式会社 | 自動スキュー調整装置 |
JP2003110422A (ja) * | 2001-09-28 | 2003-04-11 | Ando Electric Co Ltd | スキュー調整回路、信号発生器及びスキュー調整方法 |
JP4406861B2 (ja) * | 2003-05-01 | 2010-02-03 | 不二雄 黒川 | デジタル制御装置および集積回路 |
JP2005260462A (ja) * | 2004-03-10 | 2005-09-22 | Sharp Corp | 遅延検出装置および遅延調整装置 |
US8089257B2 (en) * | 2006-02-21 | 2012-01-03 | Nagasaki University, National University Corporation | Signal comparison circuit and power conversion device |
US8314642B2 (en) * | 2007-06-25 | 2012-11-20 | Nagasaki University | Pulse width adjusting circuit |
JP2009038821A (ja) * | 2008-09-22 | 2009-02-19 | Fujio Kurokawa | アナログ信号比較器 |
-
2009
- 2009-02-28 JP JP2009047452A patent/JP5509624B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2010206335A (ja) | 2010-09-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7782242B2 (en) | Time-to-digital conversion with delay contribution determination of delay elements | |
US20070296396A1 (en) | Phase Difference Measurement Circuit | |
EP2301145B1 (en) | Circuit with a time to digital converter and phase measuring method | |
KR101082415B1 (ko) | 계층구조 위상 디지털 변환기 | |
US9213316B2 (en) | Circuit for detecting and correcting timing errors | |
US8896477B2 (en) | Time-to-digital converter | |
JP2006329987A (ja) | ジッタ測定装置、及びジッタ測定方法 | |
JP6844368B2 (ja) | 時間デジタル変換器 | |
JP2019022237A (ja) | 高分解能の時間−ディジタル変換器 | |
US10972116B2 (en) | Time to digital converter and A/D conversion circuit | |
US9904253B1 (en) | Time-to-digital converter using time residue feedback and related method | |
US10886934B2 (en) | Time to digital converter and A/D conversion circuit | |
KR101541175B1 (ko) | 지연선 기반 시간-디지털 변환기 | |
US9891594B2 (en) | Heterogeneous sampling delay line-based time to digital converter | |
JP5509624B2 (ja) | 信号発生装置 | |
JPWO2007097465A1 (ja) | 信号比較回路および電力変換装置 | |
US20040114469A1 (en) | Multi-phase clock time stamping | |
JP7135997B2 (ja) | 時間計測回路及び積分型a/dコンバータ | |
JP6146372B2 (ja) | Ad変換装置 | |
JP5417640B2 (ja) | 信号発生装置 | |
Szplet et al. | Interpolating time counter with multi-edge coding | |
JP6173106B2 (ja) | 周波数検出器 | |
JP7044184B2 (ja) | 時間デジタル変換器 | |
RU2385479C2 (ru) | Интерполирующий преобразователь время-код | |
KR100997741B1 (ko) | 정전 용량-디지털 변환 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120228 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130502 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130723 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130924 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131015 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131129 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140213 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140310 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5509624 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313114 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313114 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |