JP5509295B2 - 半導体装置 - Google Patents

Description

本発明は、半導体装置に関し、特にはんだバンプを用いたフリップチップ実装により形成される半導体装置に関する。

近年、電子機器は、高機能化及び小型化の要求に伴い、電子部品の高密度集積化、さらには高密度実装化が進んできている。このような電子機器に使用される半導体装置（半導体パッケージ）は、従来にもまして小型化且つ多ピン化が進んできている。

従来のようなリードフレームを用いる形態のパッケージでは、小型化に限界がきている。そこで、半導体装置の高密度集積化と高密度実装化とを可能とするために、ワイヤボンディング実装、ＴＡＢ（Tape Automated Bonding）実装又はフリップチップ実装によって半導体装置が構成されるようになってきている。これらの実装技術のなかでも、フリップチップ実装技術は、半導体装置の大きさを抑えながら半導体装置の最も高密度な実装を可能とする技術として、コンピュータ機器又は高機能モバイル機器等に使用される半導体装置に多く用いられている。

フリップチップ実装は、面実装であることから小さい面積で多数の電気的接続を行うことができるものの、半導体装置の小型化且つ多ピン化に伴って接続パッドの狭ピッチ化を招く。接続パッドはそのピッチが狭ピッチ化されるにつれて、はんだバンプの高さも低くなる傾向にある。今後は、このように狭ピッチ化（特に、接続パッドのピッチが２００μｍ以下となる場合）の接続形態を持つ半導体装置が主流になると考えられる。

フリップチップ実装において、半導体チップに設けられた電極パッドにはんだバンプを形成するには、電極パッドを構成する銅若しくはアルミニウム又はこれら合金と、はんだバンプを構成するスズとの合金の形成を抑制するため、半導体チップの電極パッドとはんだバンプとの間に、バリア層としてのアンダーバンプメタル（ＵＢＭ）層を形成する手法が一般的である。

また、半導体チップを実装する配線基板に設けられる接続パッドにおいても、はんだを構成するスズと接続パッドを構成する銅との合金層の形成を抑制するために、ニッケル（Ｎｉ）若しくはチタン（Ｔｉ）等の金属又はこれらの金属を含む合金からなるバリアメタル層を形成し、接続の信頼性を向上する方法が採用されている。なお、一般には、製造コスト及び加工性の観点から、主にバリアメタル層には、無電解ニッケルめっき法により形成された無電解ニッケル膜が用いられている。

半導体チップと配線基板とではそれぞれの熱膨張率が大きく異なる。このため、半導体チップ及び配線基板がフリップチップ実装工程等において大きな温度変化を受けると、半導体チップと配線基板との接続を担うはんだバンプによる接続部に応力が集中して、該接続部又はその近傍にクラックが発生してしまい、接続不良が起きるおそれがある。

そこで、接続信頼性を確保するために、フリップチップ実装を行った後に、半導体チップと配線基板との間の隙間にアンダーフィルと呼ばれる絶縁性樹脂材を充填してこれを硬化させることにより、はんだバンプによる接続部を封止する技術も実施されている。ところが、前述したように、半導体装置の小型化且つ多ピン化により、はんだバンプがますます微細化することから、はんだバンプによる接続部への応力負荷は多大となる。このため、アンダーフィル樹脂材による接続部の封止による保護だけでは、クラックの発生は防げなくなることが懸念される。

この問題に対して種々の対策が講じられており、例えば特許文献１に記載されているように、半導体基板に外部接続用電極をなすバンプが接合された半導体装置において、厚さの増大を伴わない簡単な構造を備えながら、はんだバンプのうち特に応力が集中する半導体チップの四隅に位置するはんだバンプの体積を大きくすることにより、その位置のはんだバンプの断面積を大きくする方法が開示されている。

このように、特許文献１に記載された半導体装置は、半導体チップを配線基板に実装した状態での接続寿命を向上すべく、半導体チップに形成されるはんだバンプのうち、接続バンプへの応力が高くなる半導体チップの四隅にのみ電極パッドの開口径を大きくしている。これにより、半導体チップの四隅には他の部分の電極パッドよりも大きいはんだバンプが形成され、この径が大きいはんだバンプによる接続部によって応力を緩和又は吸収する構成を実現している。

特開２００７-２４２７８２号公報

しかしながら、前記従来の半導体装置は、半導体チップの電極パッド又は配線基板の接続パッドから受ける内部応力の差によってはんだバンプに印加される応力が、電極パッドが大型化されることにより大きくなることによる影響、又は負荷応力の不釣合いによって発生が懸念されるはんだバンプ内の破壊の対策に関する記載はなされていない。

また、前記従来の半導体装置は、半導体チップに形成されるはんだバンプの体積が半導体チップの部位によって異なる。このため、はんだバンプを形成する手法であるペースト印刷法又はペーストディスペンス法では、はんだバンプにボイドが発生し、抵抗の上昇又は接続不良が発生する要因となる。また、はんだバンプの形成法が限られるため、狭ピッチによる接続形態をとることが困難である。

ところで、はんだバンプの形成方法としては、前述の通り、作製上の容易さから電解はんだめっきを用いる方法が主流である。

さらに、他の方法として、露光、現像及び電解めっき法を用いないＵＢＭ及びはんだバンプを形成する方法として、半導体チップ上の電極パッドに選択的に形成される無電解ニッケルめっき法を用いてＵＢＭを形成した後、はんだボールを所望の位置に形成してリフローすることにより、はんだバンプを形成するボール搭載法、又はマスクを使用してはんだペーストを所望の位置に印刷することにより、はんだバンプを形成するはんだペースト印刷法等が検討されている。

しかしながら、はんだペースト印刷法は、はんだバンプのピッチが２００μｍ以下となると、はんだ印刷時に隣り合うバンプ同士で短絡が発生し、歩留まりを極端に低下させる。従って、狭ピッチのはんだバンプの形成には、はんだボール搭載法が望ましい。

しかし、はんだボール搭載法は、無電解めっき法を用いてＵＢＭが形成された電極パッドの上に、はんだバンプを形成する方法として適しているものの、同一寸法のはんだボールを一括で搭載することから、同一面内に形成するはんだバンプの寸法及び組成を変更することができない。従って、前述の特許文献１のように、半導体チップの部位によりはんだバンプの形状（体積）を変更して、接合部に印加される応力を緩和する構造は採ることができない。このため、はんだボール搭載法では、結果的に、実装後の接続信頼性が劣るという問題がある。

本発明は、前記従来の問題に鑑み、半導体チップに形成するはんだバンプの形成方法を限定することなく、また、はんだバンプによる複数の接続部の面積をいずれも同程度に保ったままで、接続信頼性が高い実装を可能とする半導体装置を得られるようにすることを目的とする。

前記の目的を達成するため、本発明は、半導体装置を、はんだバンプにおける半導体チップ側の組成と配線基板側の組成とを同一とする構成とする。

具体的に、本発明に係る半導体装置は、少なくとも１つの素子が形成された素子形成面と該素子形成面に形成された銅から構成される複数の電極パッドとを有する半導体チップと、主面が半導体チップの素子形成面と対向し、且つそれぞれが主面の各電極パッドと対向する位置に形成された複数の接続パッドを有する配線基板と、各電極パッドと各接続パッドとの間にそれぞれ設けられ、各電極パッドと各接続パッドとを電気的に接続する複数のはんだバンプとを備え、はんだバンプにおける、電極パッド側の組成と接続パッド側の組成とは同一であり、半導体チップにおける隅部を除く領域であって、電極パッドとはんだバンプとの間及び接続パッドとはんだバンプとの間には、それぞれバリア層が形成されており、半導体チップにおける隅部の領域であって、電極パッドとはんだバンプとの間及び接続パッドとはんだバンプとの間には、共にバリア層が形成されていないことを特徴とする。

本発明の半導体装置によると、半導体チップの各電極パッドと配線基板の各接続パッドとを電気的に接続する複数のはんだバンプは、それぞれ電極パッド側の組成と接続パッド側の組成とは同一である。このため、はんだバンプにおける半導体チップ及び配線基板から受ける熱ストレスによる応力が均等となるので、はんだバンプに発生するクラックを生じ難くすることができる。

本発明の半導体装置において、はんだバンプにおける電極パッド側部分と接続パッド側部分とは、共に非晶質であってよい。

この場合に、はんだバンプにおける電極パッドとの間及び接続パッドとの間には、それぞれ無電解めっき法により形成されたニッケル化合物からなるバリア層が形成されていることが好ましい。

また、本発明の半導体装置において、はんだバンプにおける電極パッド側部分と接続パッド側部分とは、共に結晶質であってもよい。

この場合に、はんだバンプにおける電極パッドとの間及び接続パッドとの間には、それぞれ電解めっき法により形成されたニッケル化合物からなるバリア層が形成されていることが好ましい。

本発明の半導体装置は、上記のいずれかのバリア層を含む場合に、バリア層は、半導体チップにおける隅部を除く領域に設けられた、電極パッドとはんだバンプとの間及び接続パッドとはんだバンプとの間に形成されていることが好ましい。

本発明の半導体装置において、複数のはんだバンプは、その体積が互いに等しいことが好ましい。

本発明に係る半導体装置の製造方法は、少なくとも１つの素子が形成された半導体チップの素子形成面に、複数の電極パッドを選択的に形成する工程（ａ）と、工程（ａ）よりも後に、無電解めっき法により、複数の電極パッドの少なくとも一部の上に、金属を主成分とする第１のバリア層を形成する工程（ｂ）と、配線基板の主面に、半導体チップにおける各電極パッドと対向する位置に接続パッドをそれぞれ形成する工程（ｃ）と、工程（ｃ）よりも後に、無電解めっき法により、配線基板における複数の接続パッドの少なくとも一部であって第１のバリア層と対向する接続パッドの上に、第１のバリア層を構成する金属を主成分とする第２のバリア層を形成する工程（ｄ）と、半導体チップの各電極パッドと配線基板の各接続パッドとをそれぞれはんだバンプを介在させて対向させ、各はんだバンプにより半導体チップと配線基板とを固着することにより、半導体チップを配線基板の主面に実装する工程（ｅ）とを備えていることを特徴とする。

本発明の半導体装置の製造方法によると、無電解めっき法により、半導体チップにおける複数の電極パッドの少なくとも一部の上に、金属を主成分とする第１のバリア層を形成し、且つ無電解めっき法により、配線基板における複数の接続パッドの少なくとも一部であって、第１のバリア層と対向する接続パッドの上に、第１のバリア層を構成する金属を主成分とする第２のバリア層を形成する。これにより、第１のバリア層及び第２のバリア層と接するはんだバンプにおける電極パッド側の組成と接続パッド側の組成とが同一となる。このため、これらのはんだバンプにおける半導体チップ及び配線基板から受ける熱ストレスによる応力が均等となるので、はんだバンプに発生するクラックを生じ難くすることができる。

本発明の半導体装置の製造方法において、第１のバリア層及び第２のバリア層を構成する金属にはニッケルを主成分とする金属を用いることができる。

半導体チップに設ける、無電解めっき法によるニッケルを主成分とする第１のバリア層及び配線基板に設ける、バリアメタル層として用いる無電解めっき法によるニッケルを主成分とする第２のバリア層は、両バリア層が同一の組成であれば特に組成及び方法の制限はない。但し、めっきの容易さ及びコストの観点から、次亜リン酸ナトリウムを還元剤に用いる無電解ニッケル−リン（Ｎｉ−Ｐ）めっき、又はジメチルアミノボランを還元剤に用いる無電解ニッケル−ボロン（Ｎｉ−Ｂ）めっきが良く、なかでもめっき膜中のリン含有量が６ｗｔ％〜１０ｗｔ％程度の中リンタイプと呼ばれる無電解ニッケル−リンめっきが、めっきの成長速度及びめっきの硬さの観点から好ましい。

本発明の半導体装置の製造方法は、工程（ｂ）において、第１のバリア層は、複数の電極パッドのうち半導体チップの隅部を除く電極パッドに形成することが好ましい。

また、本発明の半導体装置の製造方法は、工程（ｄ）において、第２のバリア層は、複数の接続パッドのうち半導体チップの隅部に位置する電極パッドと対向する接続パッドを除いて形成することが好ましい。

このようにすると、半導体チップと配線基板とを接続するはんだバンプのうち、接続応力が最も大きく掛かる半導体チップの隅部に形成されたはんだバンプは、電極パッドの上又は接続パッドの上にバリア層を形成しない状態で接続（接合）される。これにより、無電解めっき法により形成したバリア層が持つ内部応力による引っ張り方向の応力負荷が掛かることがない。このため、接続信頼性が高い接合を得ることができる。また、例えば配線基板の接続パッドに用いられる銅とバンプはんだに含まれるスズとが、ニッケル−スズ合金よりも強固な合金を形成する。このため、電極パッド又は接続パッドとの接合強度が向上するので、負荷として半導体チップの隅部に集中的に掛かる応力を効果的に緩和できる。従って、温度サイクル試験等によるクラックの発生を抑制することができる。

本発明の半導体装置の製造方法において、各はんだバンプは、その体積が互いに等しいことが好ましい。

このようにすると、はんだバンプの形成方法が限定されることがない。

本発明の半導体装置の製造方法は、工程（ｅ）よりも後に、半導体チップと配線基板との間に絶縁性樹脂材を充填し、充填された絶縁性樹脂材を硬化させる工程（ｆ）をさらに備えていることが好ましい。

このようにすると、半導体チップを配線基板により強固に実装することができる。

本発明に係る半導体装置及びその製造方法によると、半導体チップに形成するはんだバンプの形成方法を限定することなく、また、はんだバンプによる複数の接続部の面積をいずれも同程度に保ったままで、接続信頼性が高い実装が可能な半導体装置を得ることができる。

本発明の第１の実施形態に係る半導体装置を示す部分断面図である。 本発明の第２の実施形態に係る半導体装置を示す部分断面図である。 本発明の第２の実施形態の第１変形例に係る半導体装置を示す部分断面図である。 本発明の第２の実施形態に係る半導体装置の製造方法であって、実装される前の半導体チップを示す断面図である。 本発明の第２の実施形態に係る半導体装置の製造方法であって、半導体チップ実装用の配線基板のバリアメタル層を形成する前の状態を示す断面図である。 本発明の第２の実施形態に係る半導体装置の製造方法であって、配線基板のバリアメタル層を選択的に形成した後の状態を示す部分断面図である。 本発明の第２の実施形態に係る半導体装置の製造方法であって、半導体チップのはんだバンプにフラックスを塗布した状態の断面図である。 本発明の第２の実施形態に係る半導体装置の製造方法であって、半導体チップを配線基板に実装する直前の状態を示す部分断面図である。 本発明の第２の実施形態に係る半導体装置の製造方法であって、半導体チップを配線基板に実装した直後の状態を示す部分断面図である。 本発明の比較例に係る半導体装置を示す部分断面図である。

以下に示す実施形態及びその変形例は、本発明に係る最良の実施形態ではあるものの、本発明は、以下の実施形態等には限定されない。

（第１の実施形態）
本発明の第１の実施形態について図面を参照しながら説明する。

図１は本発明の第１の実施形態に係るフリップチップ実装型の半導体装置の断面構成を示している。

図１に示すように、主面に半導体素子（図示せず）が形成された半導体チップ１には、その主面に複数の電極パッド２が形成されている。各電極パッド２の上には、バリア層としてのアンダーバンプメタル（ＵＢＭ）層３を介在させたはんだバンプ４がそれぞれ形成されている。半導体チップ１の主面における各電極パッド２を除く領域には、ポリイミド樹脂からなる絶縁保護膜５が形成されている。

ここで、電極パッド２は、例えば厚さが５μｍのアルミニウム（Ａｌ）からなり、径が例えば１００μｍの平面円形状を持つ。ＵＢＭ層３は、例えば濃度が５ｗｔ％のリン（Ｐ）を含み、厚さが５μｍの無電解ニッケル−リンめっきからなる。また、ＵＢＭ層３の表面には、厚さが０．１μｍの金めっき層（図示せず）が形成されている。はんだバンプ４は、例えば径が１００μｍで、組成が９６．５ｗｔ％のスズ（Ｓｎ）、３．０ｗｔ％の銀（Ａｇ）及び０．５ｗｔ％の銅（Ｃｕ）であるはんだボールを各ＵＢＭ層３の上に形成し、その後、窒素（Ｎ_２）ガス雰囲気でリフロー処理を行うことにより形成されている。

ＵＢＭ層３の形成方法の一例を挙げる。まず、半導体チップ１を固片化する前のウェーハ状態のままで、スズの拡散防止効果を持つニッケル（Ｎｉ）、チタン（Ｔｉ）、タングステン（Ｗ）、クロム（Ｃｒ）、タンタル（Ｔａ）若しくはニオブ（Ｎｂ）等の金属又はこれらの合金をスパッタ法又は真空蒸着法により、ウェーハの全面にシード層として形成する。その後、形成されたシード層の上にフォトレジスト層をスピンコート法等により成膜し、フォトレジスト層におけるはんだバンプ形成領域を露光及び現像によって開口する。続いて、開口されたシード層の上に無電解ニッケルめっき法により所望の厚さとなるまでＵＢＭ層３を形成する。その後、フォトレジスト層を除去する。

半導体チップ１が実装される配線基板（多層配線基板）１０には、配線の高密度化、軽量化、薄型化、さらには低コスト化の観点から、一般にシーケンシャルビルドアップ製造工法と呼ばれる工法により作製されたビルドアップ基板が用いられる。ビルドアップ基板は、ガラスクロスにエポキシ樹脂を含浸させたガラスエポキシ基板（コア基板）１１の上に回路パターン１２と絶縁層とを交互に形成していき、表面には半導体チップとの電気的な接続を行うための複数の接続パッド１５が形成されている。絶縁層には、熱硬化性を有する絶縁性樹脂が用いられ、回路パターン１２及び接続パッド１５には、電気伝導性、加工性及び製造コストの観点から主に電解めっき法による銅（Ｃｕ）が用いられる。

具体的には、配線基板１０は、コア基板１１の上に形成された層間絶縁樹脂層１４に回路パターン１２と接続されるビア１３が形成され、該ビア１３の上には接続パッド１５がそれぞれ形成されている。ここで、接続パッド１５は径が例えば１００μｍの平面円形状である。接続パッド１５の上には、バリアメタル層１７がそれぞれ形成されている。バリアメタル層１７は、半導体チップ１のＵＢＭ層３と同様に、例えばリン（Ｐ）の濃度が５ｗｔ％で、厚さが５μｍの無電解ニッケル−リンめっきにより構成されている。また、バリアメタル層１７の表面には、厚さが０．１μｍの金めっき層（図示せず）が形成されている。層間絶縁樹脂層１４における各接続パッド１５を除く領域には、ソルダレジスト層１６が形成されている。

また、半導体チップ１と配線基板１０との間には、アンダーフィル樹脂６が充填されており、充填されたアンダーフィル樹脂６によって半導体チップ１が配線基板１０に固着されている。

第１の実施形態においては、半導体チップ１の電極パッド２の上に形成されたＵＢＭ層３と、配線基板１０の接続パッド１５の上に形成されたバリアメタル層１７とが、いずれもリンの濃度が５ｗｔ％で、厚さが５μｍの無電解ニッケル−リンめっきにより形成されている。さらに、ＵＢＭ層３及びバリアメタル層１７の表面には、いずれも厚さが０．１μｍの金めっき層が形成されている。

これにより、各はんだバンプ４における電極パッド２側の組成と接続パッド１５側の組成とが同一となる。さらに、無電解めっき法により、ＵＢＭ層３及びバリアメタル層１７はいずれも非晶質となるため、はんだバンプ４における半導体チップ１及び配線基板１０から受ける熱ストレスによる応力が均等となる。これにより、はんだバンプ４に発生するクラックを抑制することができる。

このように、本発明においては、はんだバンプ４における電極パッド２側の組成と接続パッド１５側の組成とが同一であるとは、材料組成及び結晶構造だけでなく、該はんだバンプ４と接合する部材（ＵＢＭ層３及びバリアメタル層１７）の厚さ、すなわち体積が等しくなることが好ましい。

第１の実施形態に係る半導体装置を製造後の状態において、"ＪＥＤＥＣ ＳＴＡＮＤＡＲＤ ＴＥＳＴ ＭＥＴＨＯＤ Ａ１１３-Ａ ＬＥＶＥＬ３"により規定される条件下で吸湿保存の前処理を行い、その後、温度が２６０℃の条件ではんだリフロー試験を３回行う、前処理を行った。その後、半導体チップ１と配線基板２との間に形成されたはんだバンプ４を含む配線部分の接続抵抗値の変化を、気相での温度サイクル試験（−５５℃と１２５℃とで３０分ずつの処理を１サイクルとする）により確認した。その結果、信頼性評価の判断基準である１０００サイクル後においても、接続抵抗値の変化率は初期抵抗値に対して＋１０％以下であった。また、１５００サイクル後においても、接続抵抗値の変化率は初期抵抗値に対して＋１０％以下であり、繰り返しの温度変化に対して良好な温度サイクル試験耐性を持つことを確認している。

（第１の実施形態の第１変形例）
なお、第１の実施形態の一変形例として、半導体チップ１の電極パッド２の上に形成されるＵＢＭ層３と、配線基板１０の接続パッド１５の上に形成されるバリアメタル層１７とを、いずれもリンの濃度が５ｗｔ％で、厚さが５μｍの電解ニッケル−リンめっきによって形成してもよい。このようにすると、ＵＢＭ層３及びバリアメタル層１７はいずれも電解めっき法により結晶質となるため、はんだバンプ４における半導体チップ１及び配線基板１０から受ける熱ストレスによる応力が均等となる。従って、はんだバンプ４に発生するクラックを抑制することができる。

（第１の実施形態の第２変形例）
第２変形例として、半導体チップ１の電極パッド２の上に形成されるＵＢＭ層３を構成する無電解ニッケル−リンめっきの厚さと、配線基板１０の接続パッド１５の上に形成されるバリアメタル層１７を構成する無電解ニッケル−リンめっきの厚さとを、いずれも５μｍに代えて１０μｍとする。

第２変形例においても、第１及び第２の実施形態と同様の温度サイクル試験の結果、信頼性評価の判断基準である１０００サイクル後における接続抵抗値の変化率が初期抵抗値に対して＋１０％以下であり、また１５００サイクル後における接続抵抗値の変化率も初期抵抗値に対して＋１０％以下であり、繰り返しの温度変化に対して良好な耐性を持つことを確認している。

（第２の実施形態）
以下、本発明の第２の実施形態について図面を参照しながら説明する。

図２は本発明の第１の実施形態に係るフリップチップ実装型の半導体装置の断面構成を示している。図２において、図１に示す構成部材と同一の構成部材には同一の符号を付すことにより説明を省略する。

図２に示すように、第２の実施形態に係る半導体装置は、配線基板１０に設けられる複数の接続パッド１５のうち、半導体チップ１の４つの隅部に配置されたはんだバンプ４と接続される接続パッド１５にはバリアメタル層１７が形成されていない。

このように、複数のはんだバンプ４のうち、接続応力が最も大きく掛かる半導体チップ１の隅部に形成されるはんだバンプ４が、配線基板１０の接続パッド１５の上にバリアメタル層１７と接合部を形成しない。これにより、無電解めっき法により形成されたニッケルを含む化合物膜が持つ内部応力による引っ張り方向の応力負荷が掛かることがなくなるため、はんだバンプ４による接続の信頼性が高い接合を得ることができる。

さらに、配線基板１０の接続パッド１５を構成する銅と、はんだバンプ４に含まれるスズとが、ニッケル−スズ合金と比べてより強固な銅−スズ合金を形成する。このため、はんだバンプ４の接続パッド１５との接合強度が向上して、負荷として半導体チップ１の隅部に集中的に掛かる応力が効果的に緩和される。これにより、例えば温度サイクル試験によるクラックの発生を抑制しながら、半導体チップ１におけるチップ全体の接合強度が高い半導体装置を得ることが可能となる。

なお、図３の第１変形例に示すように、半導体チップ１の複数の電極パッド２の上に形成されるＵＭＢ層３のうち、隅部に形成されるＵＢＭ層３を形成しない構成としてもよい。この場合には、電極パッド２を構成する金属をアルミニウムに代えて、銅とすれば、半導体チップ１の４つの隅部に配置されたはんだバンプ４の半導体チップ１側部分にも、銅−スズ合金が形成される。これにより、半導体チップ１の全体の接合強度をより一層高めることができる。

以下、前記のように構成された半導体装置の製造方法について図面を参照しながら説明する。図４〜図９は本発明の第２の実施形態に係る半導体装置の製造方法の工程順の断面構成を示している。

まず、図４に示すように、はんだバンプ４が形成された半導体チップ１を用意する。ここでは、半導体チップ１の構成は、第１の実施形態と同等である。

次に、図５に示す配線基板１０を用意する。図５に示す配線基板１０は、各接続パッド１５の上にバリアメタル層１７を形成する前の状態である。

配線基板１０の製造には、前述したビルドアップ基板を用い、ガラスクロスを含むコア基板１１の上に層間絶縁樹脂層１４と回路パターン１２とが順次積層され、該層間絶縁樹脂層１４にバイアホールを形成し、該バイアホールに形成されたビアを介して電気的な接続が図られる。

より具体的には、例えば、厚さが０．４ｍｍでガラスクロスを含むコア基板１１の両面に、厚さが１５μｍの金属箔を貼り合わせて熱圧着する。その後、コア基板１１の表面と裏面との配線層を電気的に接続するために、炭酸ガスレーザを用いて、貼り合わせた金属箔を含むコア基板を貫通する孔部を形成する。続いて、形成した孔部を無電解銅めっきと電解銅めっきとによって充填して、コンタクトプラグ１８を形成する。続いて、金属箔をエッチングによりパターニングすることにより、コア基板１１の上に回路パターン１２を形成する。

コア基板１１には、ガラスクロスと熱硬化性樹脂とを用い、熱硬化性樹脂としてエポキシ樹脂を用いている。なお、エポキシ樹脂に代えて、例えばビスマレイミドトリアジン又は熱硬化性ポリフェニレンエーテル等の耐熱性が高い熱硬化性樹脂を１つ又は２つ以上含む組成としてもよい。また、ここでは金属箔には、電解めっきによる銅箔を用いている。

次に、回路パターン１２が形成されたコア基板１１の上に、予めフィルム状に成形されたエポキシ樹脂からなる熱硬化性樹脂と、無機フィラーとして平均粒径が５μｍの球状シリカを５０体積％配合した層間絶縁樹脂層１４とを熱圧着により貼り合わせて硬化する。層間絶縁樹脂層１４に使用する熱硬化性樹脂には、エポキシ樹脂の他にビスマレイミドトリアジン又は熱硬化性ポリフェニレンエーテル等の耐熱性が高い樹脂を使用できる。また、その形成方法にも、未硬化で液状のワニスをスクリーン印刷法によって塗布する方法、又はスピンコート法によって塗布する方法を用いることができる。無機フィラーは、層間絶縁樹脂層１４の絶縁性を保った状態で熱膨張率の低下と弾性率の向上とを図るために添加している。無機フィラーには、シリカに代えて、アルミナ、水酸化アルミニウム又はチタン酸バリウム等からなる球状フィラー若しくは破砕フィラーを用いることができる。

次に、炭酸ガスレーザ光により、層間絶縁樹脂層１４の縦方向（深さ方向）に、下層の回路パターン１２に達する有底バイアホールを形成する。レーザ光による有底バイアホールの形成は、炭酸ガスレーザに代えて、第三高調波ネオジム−イットリウムアルミニウムガーネット（Ｎｄ−ＹＡＧ）レーザ光又は波長が３００ｎｍよりも短い深紫外エキシマレーザ光等を用いるレーザ加工装置により加工してもよい。

次に、層間絶縁樹脂層１４に形成された有底バイアホールに厚さが０．５μｍの無電解銅めっき膜を形成し、さらに電解めっきを施すことにより、有底バイアホールに厚さが１５μｍのめっき膜を形成する。その後、形成しためっき膜の表面に感光性のドライフィルムレジストを熱圧着によって貼り合わせる。続いて、所望の回路パターンのネガイメージが描画されたガラスマスクを位置合わせする。その後、露光及び現像を行って、めっき膜における回路パターンを除く部分が露出したエッチングレジストを形成する。続いて、エッチングレジストをマスクとしてエッチングを行い、さらにエッチングレジストを剥離する。これにより、層間絶縁樹脂層１４の上に所望の回路パターン１２が形成される。その後図示はしていないが、層間絶縁樹脂層１４の上に、他の層間絶縁樹脂層１４及び回路パターン１２とを複数回繰り返して形成する。従って、最上層の回路パターンが接続パッド１５として形成される。

次に、フリップチップ実装によるはんだ接合時に、隣り合うはんだバンプ同士のショートを避けるために、配線基板１０の上面及び下面の両面に感光性エポキシ樹脂からなるソルダレジスト樹脂を塗布する。続いて、塗布されたソルダレジスト樹脂に露光及び現像を行って、ソルダレジスト層１６を形成する。但し、ソルダレジスト層１６は感光性材料に限られず、所望の形状を得られるのであれば、他の工法を用いてもよい。例えば、炭酸ガスレーザ、第三高調波Ｎｄ−ＹＡＧレーザ又は波長が３００ｎｍよりも短い深紫外エキシマレーザ等のレーザ光を用いてもよい。ここで、ソルダレジスト層１６の厚さ２０μｍとし、接続パッド１５上のはんだバンプ形成部の開口径は１００μｍとしている。

次に、図６に示すように、複数の接続パッド１５のうち、半導体チップ１の４つの隅部と対向する接続パッド１５を除いた他の接続パッド１５の上にそれぞれバリアメタル層１７を形成する。

具体的には、まず、配線基板１０に形成された接続パッド１５のうち、半導体チップ１の隅部に配置されたはんだバンプ４と対向する接続パッド１５をドライフィルムレジストによって覆う。その後、ソルダレジスト層１６の開口部からそれぞれ露出する他の接続パッド１５の上に、バリアメタル層１７として、含有リン濃度が５ｗｔ％となるように無電解ニッケル−リンめっきを施す。続いて、金めっき処理を行うことにより、半導体チップ１の各隅部の電極パッド２と対向しない接続パッド１５の上に、厚さが５μｍの無電解ニッケル−リンめっきと、厚さが０．１μｍの金めっきとからなるバリアメタル層１７が形成される。その後、ドライフィルムレジストを除去する。ここで、複数の接続パッド１５のうちの半導体チップの４つの隅部と対向する接続パッド１５の個数は、各隅部ごとに１個に限られず、複数個であってもよい。

次に、図７に示すように、半導体チップ１の各電極パッド２の上にＵＢＭ層３を介在させて形成されたはんだバンプ４の表面にフラックス７を付着させる。フラックス７の付着方法は、各はんだバンプ４の表面の全体にフラックス７が濡れ広がり、且つ半導体チップ１に形成されている絶縁保護膜５にフラックス７が付着しなければ、特に方法は問われない。例えば、平坦な面に均一で且つはんだバンプ４高さよりも薄い膜厚に塗布されたフラックス７に、半導体チップ１に形成されたはんだバンプ４を浸漬することによって行うことができる。本実施形態においては、膜厚が５０μｍのフラックス膜に半導体チップ１に形成されたはんだバンプ４を浸漬させることによって、フラックス７を付着した。このようにすると、フラックス７のはんだバンプ４に対する濡れ性の作用により、フラックス７は浸漬されていないはんだバンプ４の表面に濡れ広がるため、はんだバンプ４の表面をフラックス７により均一に覆うことができる。

次に、図８に示すように、配線基板１０の所定の位置に半導体チップ１を位置合わせし、位置合わせされた半導体チップ１を配線基板１０に搭載する。この搭載段階では、配線基板１０の各接続パッド１５又はバリアメタル層１７には、フラックス７を介して半導体チップ１のはんだバンプ４が接触しており、はんだによる接合はなされていない。

次に、図９に示すように、はんだリフロー装置により、半導体チップ１が搭載された配線基板１０を、はんだバンプ４に使用した、組成が９６．５ｗｔ％スズ−３．０ｗｔ％銀−０．５ｗｔ％である銅はんだが溶融する温度（融点２１７℃）よりも３０℃以上高い温度を窒素雰囲気下で保持して、２０秒間以上加熱する。これにより、半導体チップ１と配線基板１０との間の接続部に、はんだバンプ４が形成された実装体を得る。

その後、はんだバンプ４の周辺部に残るフラックスを除去するため、フラックス洗浄を行う。フラックス洗浄は、図９に示すような配線基板１０に半導体チップ１が実装された実装体を洗浄液に完全に浸漬し、周波数が１００ｋＨｚで、出力が１００Ｗの超音波による洗浄を５分間行う。その後、洗浄液から取り出した実装体を速やかに純水を用いて５分間のリンス処理を行う。このように、洗浄液中で超音波処理を行うことにより、実装体における半導体チップ１と配線基板１０との間の隙間部分に洗浄液が効果的に進入し、該隙間部分に残るフラックス７を効率良く除去することができる。実装後にダミーサンプルである半導体チップ１を剥がしてはんだバンプ４の周辺部を観察したところ、はんだバンプ４の周辺部にはフラックス７の残渣はみられなかった。

フラックス洗浄の効果を高めるため、洗浄中の超音波条件の出力を１０００Ｗよりも高くすると、はんだバンプ４の内部、はんだバンプ４における接続パッド１５又は電極パッド２との界面にクラックが発生した。また、出力を５０Ｗよりも低くするとフラックス残渣は全く除去されなかった。また、超音波の発信周波数を６００ｋＨｚよりも高くした場合と、５０ｋＨｚよりも低くした場合には、いずれもフラックス残渣は除去されなかった。洗浄時間とリンス処理時間とは、１分間を越える条件であればフラックス残渣の除去性に差は見られないが、長時間の超音波処理は配線基板１０が吸湿してしまい、以降の熱処理工程で配線基板１０の膨れやデラミネーションを引き起こすため、洗浄時間は１０分以下が好ましい。

次に、フラックス洗浄が終了した実装体を、温度が１１５℃〜１２５℃の窒素雰囲気で１時間のべーク処理を行う。ベーク時間が１時間よりも短い場合又はベーク温度が１１５℃を下回った場合は、配線基板１０の表面に付着した表面吸着水が十分に除去されない。このため、次のアンダーフィル充填工程において、アンダーフィル樹脂６のソルダレジスト層１６に対する濡れ性が低下して、アンダーフィル樹脂６が十分に充填されなくなる。また、３時間以上のベークを行った場合又は温度が１２５℃を超える場合は、ソルダレジスト層１６の表面が変色する。

次に、アンダーフィル塗布装置により、実装体における半導体チップ１と配線基板１０との隙間部分に、未硬化のアンダーフィル樹脂６を塗布する。アンダーフィル樹脂６の塗布は、半導体チップ１の外形をなす４つの辺のうち、最も長い辺に沿って所定量を塗布し、塗布されたアンダーフィル樹脂６の粘度を下げて隙間部分への浸透性を高める。このため、図９に示す半導体チップ１が実装された配線基板１０を６５℃程度の温度に過熱した状態で塗布し、塗布後も１０分間、６５℃の温度で放置する。このように、アンダーフィル樹脂６の浸透性を利用して、半導体チップ１と配線基板１０との隙間部分にアンダーフィル樹脂６を浸透させる。

次に、アンダーフィル樹脂６が塗布された実装体をオーブンへ入れ、温度が１４５℃から１５５℃の窒素雰囲気で１時間の硬化処理を行うことにより、図２に示す半導体装置を得ることができる。この熱処理工程により、未硬化のアンダーフィル樹脂が硬化することから、各はんだバンプ４が封止されるため、外部からの水分の浸入、並びに外的なストレス、熱変形若しくは内部残留応力によって発生する圧縮又はせん断応力からはんだバンプ４による接合部を保護することができる。

ここで、アンダーフィル樹脂６に対する硬化温度が１３０℃に満たない場合、又は硬化時間が１時間に満たない場合は、アンダーフィル樹脂６が十分に硬化しなくなる。このため、水分の浸入による電気絶縁性が低下する等の封止効果が不十分となる。従って、振動又は熱変形による局所的な応力負荷が発生した場合に、はんだバンプ４による接続部が破壊される。また、アンダーフィル樹脂６の硬化温度が１７０℃を超えた場合、又は硬化時間が３時間を越える場合には、アンダーフィル樹脂６の過剰な硬化反応により配線基板１０が変形する。さらには、はんだバンプ４の接合部又は配線基板１０の内部が破壊したり、剥離が発生したりする。

以上説明したように、第２の実施形態に係る半導体装置は、半導体チップ１と配線基板１０とを接続する複数のはんだバンプ４のうち、接続応力が最も大きく掛かる半導体チップ１の隅部に配置されたはんだバンプ４が、配線基板１０に形成された接続パッド１５とバリアメタル層１７を介在させることなく接合する。これにより、無電解めっき法により形成されたニッケルを含む化合物膜（バリアメタル層１７）の持つ内部応力による引っ張り方向の応力負荷が掛かることがない。このため、半導体チップ１の各隅部に形成されるはんだバンプ４による接合部の接続信頼性はより一層向上する。

さらに、前述したように、配線基板１０の接続パッド１５を構成する銅と、はんだバンプ４を構成するスズがニッケル−スズ合金と比べてより強固な銅−スズ合金を形成する。このため、半導体チップ１の隅部に配置されたはんだバンプ４の、配線基板１０の接続パッド１５に対する接合強度が向上する。従って、負荷として半導体チップ１の各隅部に集中する応力が効果的に緩和されて、温度サイクル試験等によるクラックの発生を抑制しながら、半導体チップ１全体の接合強度をより高めることが可能となる。

第２の実施形態に係る半導体装置を製造後の状態において、第１の実施形態と同様の検査を行ったところ、信頼性評価の判断基準である１０００サイクル後においても、接続抵抗値の変化率は、初期抵抗値に対して＋１０％以下であった。また、１５００サイクル後においても、接続抵抗値の変化率は、初期抵抗値に対して＋１０％以下であり、良好な温度サイクル試験耐性を持つことを確認している。

（第２の実施形態の第１変形例）
第１変形例として、半導体チップ１の電極パッド２の上に形成されるＵＢＭ層３を構成する無電解ニッケル−リンめっきの厚さと、配線基板１０の接続パッド１５の上に形成されるバリアメタル層１７を構成する無電解ニッケル−リンめっきの厚さとを、いずれも５μｍに代えて１０μｍとする。

第２変形例においても、第１及び第２の実施形態と同様の温度サイクル試験の結果、信頼性評価の判断基準である１０００サイクル後における接続抵抗値の変化率が初期抵抗値に対して＋１０％以下であり、また１５００サイクル後における接続抵抗値の変化率も初期抵抗値に対して＋１０％以下であり、繰り返しの温度変化に対して良好な耐性を持つことを確認している。

（第２の実施形態の第２変形例）
第２変形例として、半導体チップ１の電極パッド２の上に形成されるＵＢＭ層３を構成する無電解ニッケル−リンめっきと、配線基板１０の接続パッド１５の上に形成されるバリアメタル層１７を構成する無電解ニッケル−リンめっきに代えて、いずれも無電解ニッケル−ボロンめっきとしている。無電解ニッケル−ボロンめっきの厚さは共に５μｍである。

第２変形例においては、第１及び第２の実施形態と同様の温度サイクル試験の結果、信頼性評価の判断基準である１０００サイクル後における接続抵抗値の変化率が初期抵抗値に対して＋１０％以下であった。なお、１５００サイクル後における接続抵抗値の変化率は初期抵抗値に対して＋１０％を超える不良が発生した。抵抗変化の発生原因を確認するため、温度サイクル試験後の半導体装置に対して不良モードの解析を行った結果、抵抗の上昇が発生した箇所のはんだバンプ４と接合された、配線基板１０のバリアメタル層１７である無電解ニッケル−ボロンめっきにクラックが観察された。

このように、ＵＢＭ層３及びバリアメタル層１７の組成を無電解ニッケル−リンめっきに代えて、無電解ニッケル−ボロンめっきを用いた場合でも、信頼性評価の判断基準である１０００サイクル後の接続抵抗値の変化率は初期抵抗値に対して＋１０％以下であり、信頼性評価の判断基準に達している。

（第２の実施形態の第３変形例）
第３変形例として、配線基板１０の接続パッド１５の上に形成されるバリアメタル層１７を構成する無電解ニッケル−リンめっきの厚さを５μｍに代えて１０μｍとする。一方、半導体チップ１の電極パッド２の上に形成されるＵＢＭ層３の厚さは、５μｍのままとしている。

第３変形例においては、第１及び第２の実施形態と同様の温度サイクル試験の結果、信頼性評価の判断基準である１０００サイクル後における接続抵抗値の変化率が初期抵抗値に対して＋１０％以下であった。しかしながら、１２５０サイクル後では接続抵抗値の変化率が初期抵抗値に対して＋１０％を超え、１５００サイクル後には断線に至る不良が発生した。

断線不良の発生原因を確認するため、温度サイクル試験後の半導体装置に対して不良モードの解析を行った結果、抵抗上昇が発生した箇所は、半導体チップ１の隅部に形成されたはんだバンプ４ではなく、それ以外のはんだバンプ４で且つ配線基板１０のバリアメタル層１５に近い部分のはんだバンプ４の内部に生じたクラックであることが確認された。

以上により、はんだバンプ４とそれぞれ接合されるバリア膜である、半導体チップ１のＵＢＭ層３及び配線基板１０のバリアメタル層１５は、膜厚が互いに等しい、すなわち接合部の組成が互いに等しいことが重要である。

以上説明したように、第２の実施形態及びその変形例に係る半導体装置によると、半導体チップ１と配線基板１０とを接続するはんだバンプ４のうち、接続応力が最も大きく掛かる半導体チップ１の隅部に形成されたはんだバンプ４が配線基板１０の接続パッド上にバリアメタル層１７を形成しない部位と接合する。これにより、配線基板１０の銅からなる接続パッド１５は、バリアメタル層１７を介さずに直接にはんだバンプ４と接続される。このため、バリアメタル層１７の主成分であるニッケルと、はんだバンプの主成分であるスズとが温度サイクル試験により負荷を受ける接合面に対して配線基板１０の主面と平行な方向からの擦り応力に対して脆弱なニッケル−スズ合金が接合部に形成されることがなくなる。この脆弱なニッケル−スズ合金の代わりに、擦り応力に対して高い耐性を持つ銅−スズ合金による接合が形成される。その上、無電解ニッケル系めっき膜が持つ内部応力による引っ張り方向の応力負荷が掛かることがなくなる。このため、配線基板１０の接続パッド１５との界面部分の接合強度が向上するので、負荷として半導体チップ１の隅部に集中的に掛かる応力が効果的に緩和される。

また、複数のはんだバンプ４のうち、半導体チップ１の隅部を除くはんだバンプ４は、半導体チップ１の配線基板１０への実装時のはんだ濡れ性の向上と、配線基板１０の製造後から実装までの経時変化による表面の酸化防止との観点から、配線基板１０にバリアメタル層１７を設ける必要がある。そこで、はんだバンプ４における接続パッド１５と反対側に位置する半導体チップ１のＵＢＭ層３には、バリアメタル層１７と同一の組成及び同一の厚さ（体積）を持つ無電解ニッケル系めっきを用いることが好ましい。この構成により、半導体チップ１の隅部を除く各はんだバンプ４が受けるバリアメタル層１７及びＵＢＭ層３からの引っ張り応力が同方向で同程度となる。

これにより、はんだバンプ４の接合面における応力の方向による偏りが発生し難くなるため、実装工程時及び温度サイクル試験時等に発生が懸念されるはんだバンプ４の内部に生じるクラックを抑制できる。従って、半導体チップ１側に形成されるはんだバンプ４の大きさを特異的に変更することなく、クラック耐性が高い接合形態を形成することができる。

（比較例）
以下、本発明の比較例について図面を参照しながら説明する。

図１０は本発明の比較例に係る半導体装置の部分的な断面構成を示している。

比較例に係る配線基板１０Ａは、半導体チップ１の電極パッド２とはんだバンプ４を介して接続する全ての接続パッド１５の上に、バリアメタル層が形成されない構造を採る。

本比較例に係る配線基板１０Ａを製造するには、ソルダレジスト層１６を形成するまでは、第１の及び第２の実施形態と同様であり、その後、バリアメタル層１７を形成せずにそのまま配線基板１０Ａとしている。また、半導体チップ１と配線基板１０Ａの実装は、第１の実施形態と同様の条件としている
本比較例においては、半導体チップ１と配線基板１０Ａがはんだバンプ４を介して接続される場合に、全てのはんだバンプ４における半導体チップ１側に形成される接合界面が、水平方向からの擦り応力に対して脆弱なニッケル−スズ（Ｎｉ_６Ｓｎ_５）合金となる。

一方、全てのはんだバンプ４における配線基板１０Ａ側に形成される接合界面が接続パッド１５を構成する銅と、はんだバンプ４の組成に含まれるスズとにより、ニッケル−スズ合金と比較して強固な銅−スズ合金が形成される。従って、全てのはんだバンプ４の上下の接合界面に異なる組成の接合部が形成されることにより、半導体装置に熱ストレスが印加された際に、接合強度が高い配線基板１０Ａ側に引っ張り方向の応力が全ての接合部に均一に掛かる。その結果、接合強度が低い半導体チップ１側のニッケル−スズ合金部の、半導体チップ１の各隅部に掛かる応力を緩和することができない。

このため、温度サイクル試験によって半導体チップ１の各隅部に形成されるはんだバンプ４による接合部の半導体チップ１側にクラックが発生するおそれがある。

本比較例に係る半導体装置は、温度サイクル試験の結果、７５０サイクル後に接続抵抗値の変化率が初期抵抗値に対して＋１０％を越え、１２５０サイクル後に断線不良が発生し、温度変化に対する耐性が劣ることが確認された。

断線不良の発生原因を確認するため、温度サイクル試験１２５０サイクル後の半導体装置に対して不良モード解析を行った結果、半導体チップ１の隅部に配置された電極パッド２の上のＵＢＭ層３とはんだバンプ４との接合部の界面部分にクラックが観察された。

本発明に係る半導体装置及びその製造方法は、半導体チップに形成するはんだバンプの形成方法を限定することなく、また、はんだバンプによる複数の接続部の面積をいずれも同程度に保ったままで、接続信頼性が高い実装が可能な半導体装置を得ることができ、はんだバンプを用いたフリップチップ実装により形成される種々の電子機器分野に有用である。

１ 半導体チップ
２ 電極パッド
３ アンダーバンプメタル（ＵＢＭ）層
４ はんだバンプ
５ 絶縁保護膜
６ アンダーフィル樹脂
７ フラックス
１０ 配線基板
１０Ａ 配線基板
１１ コア基板
１２ 回路パターン
１３ ビア
１４ 層間絶縁樹脂層
１５ 接続パッド
１６ ソルダレジスト層
１７ バリアメタル層
１８ コンタクトプラグ

Claims (6)

1. 少なくとも１つの素子が形成された素子形成面と該素子形成面に形成された銅から構成される複数の電極パッドとを有する半導体チップと、
   主面が前記半導体チップの素子形成面と対向し、且つそれぞれが前記主面の前記各電極パッドと対向する位置に形成された複数の接続パッドを有する配線基板と、
   前記各電極パッドと前記各接続パッドとの間にそれぞれ設けられ、前記各電極パッドと前記各接続パッドとを電気的に接続する複数のはんだバンプとを備え、
   前記はんだバンプにおける、前記電極パッド側の組成と前記接続パッド側の組成とは同一であり、
   前記半導体チップにおける隅部を除く領域であって、前記電極パッドと前記はんだバンプとの間及び前記接続パッドと前記はんだバンプとの間には、それぞれバリア層が形成されており、
   前記半導体チップにおける隅部の領域であって、前記電極パッドと前記はんだバンプとの間及び前記接続パッドと前記はんだバンプとの間には、共にバリア層が形成されていないことを特徴とする半導体装置。
2. 前記はんだバンプにおける前記電極パッド側部分と前記接続パッド側部分とは、共に非晶質であることを特徴とする請求項１に記載の半導体装置。
3. 前記バリア層は、無電解めっき法により形成されたニッケル化合物からなることを特徴とする請求項２に記載の半導体装置。
4. 前記はんだバンプにおける前記電極パッド側部分と前記接続パッド側部分とは、共に結晶質であることを特徴とする請求項１に記載の半導体装置。
5. 前記バリア層は、電解めっき法により形成されたニッケル化合物からなることを特徴とする請求項４に記載の半導体装置。
6. 前記複数のはんだバンプは、その体積が互いに等しいことを特徴とする請求項１〜５のいずれか１項に記載の半導体装置。