JP5504229B2 - トランスインピーダンスアンプおよび受光回路 - Google Patents
トランスインピーダンスアンプおよび受光回路 Download PDFInfo
- Publication number
- JP5504229B2 JP5504229B2 JP2011198981A JP2011198981A JP5504229B2 JP 5504229 B2 JP5504229 B2 JP 5504229B2 JP 2011198981 A JP2011198981 A JP 2011198981A JP 2011198981 A JP2011198981 A JP 2011198981A JP 5504229 B2 JP5504229 B2 JP 5504229B2
- Authority
- JP
- Japan
- Prior art keywords
- mos transistor
- terminal
- voltage
- transimpedance amplifier
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
- H03F3/08—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light
- H03F3/082—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light with FET's
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Light Receiving Elements (AREA)
Description
図1(a)は第1の実施形態にかかるトランスインピーダンスアンプの回路図、図1(b)は第1電流源回路、図1(c)は第2電流源回路、図1(d)は出力電圧範囲を表すグラフ図、である。
トランスインピーダンスアンプ5は、第1のMOSトランジスタM1、カレントミラー回路20、負荷22、第2のMOSトランジスタM4、負荷32、および第1帰還抵抗40、を有する。
縦軸は出力電圧端子52の出力電圧VO(V)、横軸はフォトダイオード10の光電流Ip(A)、である。入射光の強度に対応して光電流Ipが増加し、出力電圧VOは、V1(=Vth(M1)+Δov(M1))から、光電流Ipに対して略直線的に増加し始める。このとき、抵抗値Rf1は、グラフ図における傾きとして表すことができる。
VDsat=VG−Vth 式(1)
V2=VDD−VDsat(M6) 式(2)
V1=Vth(M1)+Δov(M1) 式(3)
Rf1=(V2−V1)/Ip1 式(4)
トランスインピーダンスアンプ105は、第1のMOSトランジスタM11、第1電流源回路122、第2のMOSトランジスタ130、第2電流源回路132、および帰還抵抗140、を有する。
比較例において抵抗値Rf11は、グラフ図における傾きとして表すことができる。また、出力電圧VOの最大値V12は、式(5)で表される。
V12=VDD−[Vth(M14)+Δov(M14)]−VDsat(M15) 式(5)
V11=Vth(M11)+Δov(M11) 式(6)
Rf11=(V12−V11)/Ip11 式(7)
本実施形態では、カレントミラー回路20の負荷は、MOSトランジスタM5を用いた電流源回路として表されている。また、第2のMOSトランジスタM4のドレイン端子と電源電圧端子50と、の間には、MOSトランジスタM6を用いた電流源回路が設けられている。また、第2の実施形態では、第2のMOSトランジスタM4のゲート端子と、ドレイン端子と、の間に第2帰還抵抗42が設けられる。第2帰還抵抗42により、トランスインピーダンスアンプ5の帯域を広げることができる。
Claims (6)
- フォトダイオードが接続されるゲート端子を有し、ソース接地とされた第1のMOSトランジスタと、
前記第1のMOSトランジスタからの出力電流が入力されるカレントミラー回路と、
前記カレントミラー回路の出力端子の電圧が入力されるゲート端子を有し、ソース接地とされ、前記第1のMOSトランジスタの極性と同じ極性を有する第2のMOSトランジスタと、
前記カレントミラー回路の前記出力端子に接続された負荷と、
前記第1のMOSトランジスタの前記ゲート端子と、前記第2のMOSトランジスタのドレイン端子と、の間に接続された第1帰還抵抗と、
前記第2のMOSトランジスタにおいて、前記ドレイン端子と、前記ゲート端子と、の間に設けられた第2帰還抵抗と、
を備え、
前記第2のMOSトランジスタは、前記出力端子の前記電圧に対応した電圧を前記ドレイン端子から出力することを特徴とするトランスインピーダンスアンプ。 - 電源電圧端子と、
前記電源電圧端子と、前記第2のMOSトランジスタの前記ドレイン端子と、の間に設けられた第1電流源回路と、
をさらに備えたことを特徴とする請求項1記載のトランスインピーダンスアンプ。 - 前記第1電流源回路は、前記第1のMOSトランジスタの極性とは反対の極性を有する第3のMOSトランジスタを有し、
前記第3のMOSトランジスタのソース端子は、前記電源電圧端子の側に接続され、
前記第2のMOSトランジスタの前記ドレイン端子から出力される前記電圧の最大値は、電源電圧から前記第3のMOSトランジスタの飽和ドレイン電圧を差し引いた値であることを特徴とする請求項2記載のトランスインピーダンスアンプ。 - 入射光の強度に対応した光電流を出力するフォトダイオードが接続されるゲート端子を有し、ソース接地とされた第1のMOSトランジスタと、
前記第1のMOSトランジスタの極性とは反対の極性を有し、前記第1のMOSトランジスタからの出力電流が入力されるカレントミラー回路と、
前記カレントミラー回路の出力端子の電圧が入力されるゲート端子を有し、ソース接地とされ、前記第1のMOSトランジスタの極性と同じ極性を有する第2のMOSトランジスタと、
前記カレントミラー回路の前記出力端子に接続された負荷と、
前記第1のMOSトランジスタの前記ゲート端子と、前記第2のMOSトランジスタのドレイン端子と、の間に接続された第1帰還抵抗と、
電源電圧端子と、
前記電源電圧端子と前記第2のMOSトランジスタの前記ドレイン端子との間に設けられ、前記第1のMOSトランジスタの極性とは反対の極性を有する第3のMOSトランジスタを有する第1電流源回路と、
を備え、
前記第3のMOSトランジスタのソース端子は、前記電源電圧端子の側に接続され、
前記第2のMOSトランジスタの前記ドレイン端子から出力される前記電圧の最小値は前記第1のMOSトランジスタのしきい値電圧とオーバードライブ電圧との和であり、
前記第2のMOSトランジスタは、電源電圧から前記第3のMOSトランジスタの飽和ドレイン電圧を差し引いた値よりも低く、かつ前記光電流と前記第1帰還抵抗との積に相当する電圧と前記最小値との和となる電圧を前記ドレイン端子から出力することを特徴とするトランスインピーダンスアンプ。 - 前記第2のMOSトランジスタにおいて、前記ドレイン端子と、前記ゲート端子と、の間に設けられた第2帰還抵抗をさらに備えたことを特徴とする請求項4記載のトランスインピーダンスアンプ。
- 請求項1〜5のいずれか1つに記載のトランスインピーダンスアンプを含むことを特徴とする受光回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011198981A JP5504229B2 (ja) | 2011-09-13 | 2011-09-13 | トランスインピーダンスアンプおよび受光回路 |
US13/425,241 US8674770B2 (en) | 2011-09-13 | 2012-03-20 | Transimpedance amplifier and light receiving circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011198981A JP5504229B2 (ja) | 2011-09-13 | 2011-09-13 | トランスインピーダンスアンプおよび受光回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013062637A JP2013062637A (ja) | 2013-04-04 |
JP5504229B2 true JP5504229B2 (ja) | 2014-05-28 |
Family
ID=47829327
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011198981A Active JP5504229B2 (ja) | 2011-09-13 | 2011-09-13 | トランスインピーダンスアンプおよび受光回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8674770B2 (ja) |
JP (1) | JP5504229B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5752623B2 (ja) * | 2012-03-07 | 2015-07-22 | 株式会社東芝 | 受光回路 |
ES2476115B1 (es) * | 2012-12-11 | 2015-04-20 | Consejo Superior De Investigaciones Científicas (Csic) | Metodo y dispositivo para la deteccion de la variacion temporal de la intensidad luminosa en una matriz de fotosensores |
JP6426406B2 (ja) | 2014-08-29 | 2018-11-21 | 株式会社東芝 | 光受信回路および光結合装置 |
CN106026940B (zh) * | 2016-04-27 | 2018-12-18 | 厦门优迅高速芯片有限公司 | 一种跨阻放大器的直流偏置电路 |
US10804859B2 (en) | 2018-12-10 | 2020-10-13 | Analog Devices, Inc. | Transimpedance amplifiers with feedforward current |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6282704A (ja) * | 1985-10-07 | 1987-04-16 | Nec Corp | 増幅回路 |
JPH08181548A (ja) * | 1994-12-26 | 1996-07-12 | Mitsubishi Electric Corp | 差動増幅回路、cmosインバータ、パルス幅変調方式用復調回路及びサンプリング回路 |
DE69833635T2 (de) * | 1998-12-14 | 2007-01-18 | Alcatel | Verstärkungsanordnung mit Spannungsverstärkung und reduziertem Leistungsverbrauch |
US6995615B2 (en) * | 2004-05-20 | 2006-02-07 | Elantec Semiconductor, Inc | Current-mode preamplifiers |
US7265631B2 (en) * | 2005-03-12 | 2007-09-04 | Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. | Transimpedance amplifier with signal amplification circuit that performs power signal regulation |
JP4090476B2 (ja) * | 2005-07-26 | 2008-05-28 | 松下電器産業株式会社 | 光電流増幅回路、及び光ピックアップ装置 |
US7265632B2 (en) * | 2005-11-17 | 2007-09-04 | Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. | Amplifier circuit, and system incorporating same |
JP2009088580A (ja) | 2007-09-27 | 2009-04-23 | Tdk Corp | 増幅回路及びこれを備える光ピックアップ |
-
2011
- 2011-09-13 JP JP2011198981A patent/JP5504229B2/ja active Active
-
2012
- 2012-03-20 US US13/425,241 patent/US8674770B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20130063212A1 (en) | 2013-03-14 |
JP2013062637A (ja) | 2013-04-04 |
US8674770B2 (en) | 2014-03-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5504229B2 (ja) | トランスインピーダンスアンプおよび受光回路 | |
US8618787B1 (en) | Current mirror and high-compliance single-stage amplifier | |
US20160268982A1 (en) | Light receiving circuit and optical coupling device | |
US20160373077A1 (en) | Operational amplifier circuit | |
US20150137858A1 (en) | Buffer circuit | |
JP5544105B2 (ja) | レギュレータ回路 | |
US8638126B2 (en) | Rail-to-rail comparator | |
JP2005151460A (ja) | Am中間周波可変利得増幅回路、可変利得増幅回路及びその半導体集積回路 | |
JP6320546B2 (ja) | 演算増幅回路 | |
KR20180111577A (ko) | 트랜스컨덕턴스 증폭기 | |
US7834693B2 (en) | Amplifying circuit | |
US9837969B2 (en) | Transimpedance circuit | |
US20120193518A1 (en) | Photoreceptor circuit and photocoupler | |
JP5883477B2 (ja) | 電圧制御発振器 | |
US10727795B2 (en) | Amplifier circuit that amplifies differential signal and optical module that includes amplifier circuit | |
US20170019074A1 (en) | Low noise amplifier | |
KR101496004B1 (ko) | 피드백 신호를 이용한 전력 증폭기 | |
JP6291316B2 (ja) | 半導体回路及び増幅回路 | |
US10355648B2 (en) | Regulator amplifier circuit for outputting a fixed output voltage independent of a load current | |
Poonam et al. | Design of two stage op-amp | |
JP5841555B2 (ja) | 受光回路 | |
JP5937302B2 (ja) | オペアンプ | |
KR20180108496A (ko) | 차동 증폭 회로 | |
JP6454074B2 (ja) | 差動増幅回路 | |
JP2015216476A (ja) | ドライバ回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130822 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131126 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131203 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140203 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140221 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140317 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5504229 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |