JP5494273B2 - Ad変換回路およびad変換方法 - Google Patents
Ad変換回路およびad変換方法 Download PDFInfo
- Publication number
- JP5494273B2 JP5494273B2 JP2010139064A JP2010139064A JP5494273B2 JP 5494273 B2 JP5494273 B2 JP 5494273B2 JP 2010139064 A JP2010139064 A JP 2010139064A JP 2010139064 A JP2010139064 A JP 2010139064A JP 5494273 B2 JP5494273 B2 JP 5494273B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- correction value
- input
- comparator
- comparators
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000006243 chemical reaction Methods 0.000 title claims description 124
- 238000000034 method Methods 0.000 title claims description 40
- 238000012937 correction Methods 0.000 claims description 156
- 238000012360 testing method Methods 0.000 claims description 25
- 230000001419 dependent effect Effects 0.000 claims description 19
- 238000004064 recycling Methods 0.000 description 13
- 238000001514 detection method Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 230000014509 gene expression Effects 0.000 description 5
- 239000008186 active pharmaceutical agent Substances 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 230000003321 amplification Effects 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 101150040772 CALY gene Proteins 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1009—Calibration
- H03M1/1033—Calibration over the full range of the converter, e.g. for correcting differential non-linearity
- H03M1/1038—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by storing corrected or correction values in one or more digital look-up tables
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/20—Increasing resolution using an n bit system to obtain n + m bits
- H03M1/202—Increasing resolution using an n bit system to obtain n + m bits by interpolation
- H03M1/203—Increasing resolution using an n bit system to obtain n + m bits by interpolation using an analogue interpolation circuit
- H03M1/204—Increasing resolution using an n bit system to obtain n + m bits by interpolation using an analogue interpolation circuit in which one or more virtual intermediate reference signals are generated between adjacent original reference signals, e.g. by connecting pre-amplifier outputs to multiple comparators
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/36—Analogue value compared with reference values simultaneously only, i.e. parallel type
- H03M1/361—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type
- H03M1/362—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type the reference values being generated by a resistive voltage divider
- H03M1/365—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type the reference values being generated by a resistive voltage divider the voltage divider being a single resistor string
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Description
(一つの実施形態)
図1に、AD変換回路の一実施形態を示す。
X2(Va)=VCM+dΔV ・・・(2)
Y1(Va)=VCM+cΔV ・・・(3)
Y2(Va)=VCM−dΔV ・・・(4)
一方、図6に示すように、ラッチコンパレータの各NMOSトランジスタM1,M2,M3,M4には、それぞれ入力電圧X1,X2,Y1,Y2の入力に応じて、電流I1,I2,I3,I4が流れる。ここで、NMOSトランジスタのコンダクタンスGは、キャリア移動度μnと、単位あたりのゲート容量C0X,ゲート幅W、ゲート長L,ゲートソース間電圧VGSおよび閾値電圧VTHを用いて、式(5)のように表される。
ここで、β=μnC0XW/Lとおき、更に、α=β×VDSとおくと、電流Iは、式(7)のように、ゲートソース間電圧VGSと閾値電圧VTHとを用いて表される。
各NMOSトランジスタM1,M2,M3,M4において、ドレインソース間電圧VDSは共通である。また、ソース電位は、いずれも接地電位となっている。一方、各NMOSトランジスタM1,M2,M3,M4に対応するゲートソース間電圧VGSは、上述した式(1)〜(4)で表される。また、NMOSトランジスタM1,M2のチャネル幅の比およびNMOSトランジスタM3,M4のチャネル幅の比は、ともにb:aである。これらの関係を用いて、各NMOSトランジスタM1,M2,M3,M4を流れる電流I1,I2,I3,I4は、式(8)から式(11)のように表される。
I2=aα{(VCM+dΔV)−VTH2} ・・・(9)
I3=bα{(VCM+cΔV)−VTH3} ・・・(10)
I4=aα{(VCM−dΔV)−VTH4} ・・・(11)
なお、式(8)〜式(11)において、各NMOSトランジスタM1,M2,M3,M4の閾値電圧をそれぞれVTH1〜VTH4として示した。ラッチコンパレータでは、上述した電流I1,I2の和(I1+I2)と、電流I3,I4の和(I3+I4)との差からオフセットが生じる。この電流の差{(I1+I2)−(I3+I4)}は、式(12)のように表される。
−{bα(VTH1−VTH3)+aα(VTH2−VTH4)} …(12)
式(12)から分かるように、数値adと数値bcとが等しく、かつ、閾値電圧VTH1=VTH3および閾値電圧VTH2=VTH4がともに成り立つとき、ラッチコンパレータのオフセットはない。しかし、実際の半導体デバイスでは、NMOSトランジスタM1,M2,M3,M4のチャネル幅のばらつきなどにより、これらの条件が満たされないので、オフセットが生じる。
−{bα(VTH1−VTH3)+aα(VTH2−VTH4)} …(13)
次に、以上で説明した関係を利用して、補間型AD変換部100を用いた2ステップリサイクリングADCにおいて、各ステップのAD変換過程で個々のラッチコンパレータに適用する補正量を求める方法について説明する。
(別の実施形態)
図8に、補正値算出部の別実施形態を示す。なお、図8に示した構成要素のうち、図1、図2に示した構成要素と同等のものについては、同一の符号を付して示し、その説明は省略する。
図12に、A/D変換動作を表す流れ図を示す。
(更に別の実施形態)
図13に、補正値適用部の別実施形態を示す。なお、図13に示した構成要素のうち、図8に示した構成要素と同等のものについては、同一の符号を付して示し、その説明は省略する。
101 比較器
102 ラッチ
103 補間比較器
104 補正値適用部
105 サンプルホールド回路
106 DAC
107,128 加算器
108 ラッチコンパレータ
110 補正値取得部
111 電圧生成部
112 較正制御部
113 補正値算出部
114 補正値テーブル
115 補正値読出部
121 DACコントローラ
122 電圧値テーブル
123 スイッチ(SW)コントローラ
124 オフセット検出回路
125 算出制御部
126 減算器
127 シフトレジスタ
129,130 レジスタ
131 レジスタ切替回路
Claims (6)
- 変換対象の入力アナログ信号を複数の段階を経てデジタル値に変換する際に、前記複数の段階ごとに、前記各段階に対応する刻み幅で設定された複数の参照電圧のいずれかと前記入力アナログ信号電圧とを比較する複数の比較器と、
前記複数の比較器のうち2つの出力が信号電圧として入力され、当該2つの比較器にそれぞれ対応する第1参照電圧と第2参照電圧との間を複数の区間に分割するように設けられた少なくとも一つの中間電圧のいずれかを判定レベルとして前記入力アナログ信号電圧との比較を行う少なくとも一つの補間比較器と、
前記補間比較器のそれぞれについて、前記複数の段階それぞれに対応する判定レベルと前記入力アナログ信号電圧との一致判定誤差を補正するための補正値を求める補正値取得部と、
前記入力アナログ信号を変換する際に、前記補正値取得部で前記補間比較器ごとに求めた補正値を、対応する前記補間比較器に前記複数の段階ごとに設定する補正値適用部と、
を備え、
前記補正値取得部は、
補正対象の補間比較器について、前記各段階における判定レベルのいずれかに相当する個別テスト電圧を生成し、前記補正対象の補間比較器に対応する2つの比較器に、前記入力アナログ信号に代えて入力するテスト電圧生成部と、
別の共通テスト電圧を生成し、前記補正対象の補間比較器に対応する2つの比較器に、前記入力アナログ信号と前記第1参照電圧および前記第2参照電圧に代えて入力する共通電圧生成部と、
前記個別テスト電圧の入力に応じて前記補正対象の補間比較器の出力として得られる前記判定レベルに対応する一致判定誤差と、前記共通テスト電圧の入力に応じて得られる一致判定誤差とに基づいて、前記各段階における判定レベルに対応する補正値を算出する補正値算出部と、
を備えた
ことを特徴とするAD変換回路。 - 請求項1に記載のAD変換回路において、
前記テスト電圧生成部は、前記各段階のうち最も粗い刻み幅で前記複数の参照電圧が設定される段階において、前記補正対象の補間比較器に対応する中間電圧を、前記個別テスト電圧として生成する
ことを特徴とするAD変換回路。 - 請求項1に記載のAD変換回路において、
前記共通電圧生成部は、前記各比較器をそれぞれに対応する参照電圧から切り離して、前記入力アナログ信号に接続するスイッチを備え、
前記共通テスト電圧を前記入力アナログ信号に代えて、前記各比較器に入力する
ことを特徴とするAD変換回路。 - 請求項1に記載のAD変換回路において、
前記補正値算出部は、
前記個別テスト電圧の入力に応じて前記補正対象の補間比較器の出力として得られる前記判定レベルに対応する一致判定誤差と、前記共通テスト電圧の入力に応じて得られる一致判定誤差とから、前記補間比較器の前記判定レベルに対応する一致判定誤差に含まれる、入力電圧に依存しない固定成分と入力電圧に依存する電圧依存成分とをそれぞれ特定する成分特定部と、
前記各段階における判定レベルと前記個別テスト電圧との比に相当する係数と前記個別テスト電圧に対応する電圧依存成分とを乗算して、前記各段階における判定レベルに対応する補正値の電圧依存成分を算出する依存成分算出部と、
を備え、
前記成分特定部によって特定された前記固定成分と、前記依存成分算出部で得られた前記各段階における中間電圧に対応する補正値の電圧依存成分との和として、前記各段階についての補正値を求める
ことを特徴とするAD変換装置。 - 請求項4に記載のAD変換回路において、
前記補間比較器は、前記第1の参照電圧と前記第2の参照電圧との間を2m個の区間に分割するように設けられた2m−1個の中間電圧のそれぞれに対応して設けられ、
前記成分特定部は、前記補正対象の補間比較器に対応する前記固定成分と前記個別テスト電圧に対応する前記電圧依存成分を表すデジタル値をそれぞれ生成し、
前記依存成分算出部は、
前記個別テスト電圧に対応する電圧依存成分を表すデジタル値についてシフト演算を行うことによって、前記各段階における中間電圧に対応する電圧依存成分を表すデジタル値を生成するシフトレジスタを備えた
ことを特徴とするAD変換回路。 - 変換対象の入力アナログ信号を複数の段階を経てデジタル値に変換する際に、前記複数の段階ごとに、前記各段階に対応する刻み幅で設定された複数の参照電圧のいずれかと前記入力アナログ信号電圧とを比較する複数の比較器と、
前記複数の比較器のうち2つの出力が信号電圧として入力され、当該2つの比較器にそれぞれ対応する第1参照電圧と第2参照電圧との間を複数の区間に分割するように設けられた少なくとも一つの中間電圧と前記入力アナログ信号電圧とをそれぞれ比較する少なくとも一つの補間比較器と、
を備えたAD変換回路によるAD変換方法であって、
前記補間比較器のそれぞれについて、対応する中間電圧と前記入力電圧との一致判定誤差を補正するための補正値を、前記複数の段階それぞれについて求める補正値取得手順と、
前記入力アナログ信号を変換する際に、前記補正値取得手順で前記補間比較器ごとに求めた補正値を、対応する前記補間比較器に前記複数の段階ごとに設定する補正値適用手順と、
を備え、
前記補正値取得手順は、
補正対象の補間比較器について、前記各段階における比較にかかる中間電圧のいずれかに相当する個別テスト電圧を生成し、補正対象の補間比較器に対応する2つの比較器に、前記入力アナログ信号に代えて入力するテスト電圧生成手順と、
別の共通テスト電圧を生成し、前記補正対象の補間比較器に対応する2つの比較器に、前記入力アナログ信号および参照電圧に代えて入力する共通電圧生成手順と、
前記個別テスト電圧および前記共通テスト電圧が入力された際にそれぞれ現れる前記補正対象の補間比較器の出力に基づいて、前記各段階における中間電圧に対応する補正値を算出する補正値算出手順と、
を備えた
ことを特徴とするAD変換方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010139064A JP5494273B2 (ja) | 2010-06-18 | 2010-06-18 | Ad変換回路およびad変換方法 |
US13/159,210 US8384571B2 (en) | 2010-06-18 | 2011-06-13 | A/D conversion circuit and A/D conversion method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010139064A JP5494273B2 (ja) | 2010-06-18 | 2010-06-18 | Ad変換回路およびad変換方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012004928A JP2012004928A (ja) | 2012-01-05 |
JP5494273B2 true JP5494273B2 (ja) | 2014-05-14 |
Family
ID=45328143
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010139064A Expired - Fee Related JP5494273B2 (ja) | 2010-06-18 | 2010-06-18 | Ad変換回路およびad変換方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8384571B2 (ja) |
JP (1) | JP5494273B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8350737B2 (en) * | 2011-01-12 | 2013-01-08 | International Business Machines Corporation | Flash analog to digital converter with method and system for dynamic calibration |
US8836375B2 (en) | 2012-09-06 | 2014-09-16 | Lsi Corporation | Continuously self-calibrated latched comparator |
US10594308B1 (en) * | 2018-12-31 | 2020-03-17 | Qualcomm Incorporated | Digitally assisted control over comparator input common mode |
CN110784224A (zh) * | 2019-12-04 | 2020-02-11 | 杭州普创电子有限公司 | 一种用于σ-δadc误差校正的校正设备及方法 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3064644B2 (ja) * | 1992-03-16 | 2000-07-12 | 株式会社デンソー | A/d変換回路 |
JP3510306B2 (ja) * | 1994-01-31 | 2004-03-29 | ソニー株式会社 | アナログデイジタル変換回路 |
JP3904495B2 (ja) * | 2001-09-04 | 2007-04-11 | 松下電器産業株式会社 | A/d変換器 |
US6856265B2 (en) * | 2002-03-28 | 2005-02-15 | Via Technologies Inc. | Data converter with background auto-zeroing via active interpolation |
KR100643401B1 (ko) * | 2004-10-05 | 2006-11-10 | (주)마이크로인피니티 | 동적 장치 제어 방법 및 그 장치 |
JP2007318457A (ja) * | 2006-05-25 | 2007-12-06 | Sony Corp | コンパレータ並びにa/d変換器 |
JP4819941B2 (ja) * | 2007-02-22 | 2011-11-24 | 富士通株式会社 | アナログ信号処理装置 |
JP4962282B2 (ja) * | 2007-11-20 | 2012-06-27 | 富士通株式会社 | 半導体装置 |
JP4469902B2 (ja) * | 2008-03-04 | 2010-06-02 | 富士通株式会社 | 半導体装置及びその制御方法 |
JP2010124449A (ja) * | 2008-10-21 | 2010-06-03 | Renesas Electronics Corp | アナログデジタル変換回路 |
KR101291803B1 (ko) * | 2010-01-28 | 2013-07-31 | 엘지디스플레이 주식회사 | 폴딩 아날로그 디지털 컨버터 |
JP2011176578A (ja) * | 2010-02-24 | 2011-09-08 | Panasonic Corp | A/d変換器 |
-
2010
- 2010-06-18 JP JP2010139064A patent/JP5494273B2/ja not_active Expired - Fee Related
-
2011
- 2011-06-13 US US13/159,210 patent/US8384571B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US8384571B2 (en) | 2013-02-26 |
JP2012004928A (ja) | 2012-01-05 |
US20110309961A1 (en) | 2011-12-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9673835B1 (en) | Pipelined SAR with TDC converter | |
US8416107B1 (en) | Charge compensation calibration for high resolution data converter | |
US8258991B2 (en) | Low power comparator for use in SAR ADCs | |
US9362938B2 (en) | Error measurement and calibration of analog to digital converters | |
US20160126962A1 (en) | Clock generation circuit, successive comparison a/d converter, and integrated circuit device | |
CN107994903B (zh) | 模数转换电路及流水线模数转换器 | |
US10181857B1 (en) | Analog-to-digital converter error correction | |
TW201427286A (zh) | 類比數位轉換器及其數位類比轉換器的電容權重估算方法 | |
JP5494273B2 (ja) | Ad変換回路およびad変換方法 | |
KR101679008B1 (ko) | 아날로그디지털 변환기 및 아날로그 신호를 디지털 신호로 변환하는 방법 | |
JP2011147117A (ja) | Ad変換装置および制御方法 | |
JP4684028B2 (ja) | パイプラインa/d変換器 | |
US6664911B2 (en) | Differential input A/D converter | |
TW201240354A (en) | Test apparatus and test method of analog to digital converter | |
JP6422073B2 (ja) | A/d変換回路 | |
EP3113366A1 (en) | Method for testing analog-to-digital converter and system therefor | |
KR101660416B1 (ko) | Cds를 적용한 sar 방식의 adc 장치 및 샘플링 방법 | |
US6504500B1 (en) | A/D converter and A/D converting method | |
JP6692574B2 (ja) | 一時記憶バッファ装置 | |
JP5732335B2 (ja) | 逐次比較型ad変換方法および装置 | |
Haenzsche et al. | A 14 bit self-calibrating charge redistribution SAR ADC | |
Rezapour et al. | Design an improved structure for 10-bit pipeline analog to digital converter based on 0.18 µm CMOS technology | |
JP2812169B2 (ja) | A/d変換装置 | |
KR101810490B1 (ko) | 기본 크기의 브릿지 커패시터를 가진 분리형 연속 근사 아날로그 디지털 변환기 및 이의 동작 방법 | |
JP4858962B2 (ja) | 半導体集積回路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130507 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140123 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140204 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140217 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5494273 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |