JP5482682B2 - Ｉｉｉ族窒化物半導体電子デバイス、エピタキシャル基板、及びｉｉｉ族窒化物半導体電子デバイスを作製する方法 - Google Patents

Description

本発明は、III族窒化物半導体電子デバイス、エピタキシャル基板、及びIII族窒化物半導体電子デバイスを作製する方法に関する。

非特許文献１には、ＡｌＧａＮチャネル層を有する高電子移動度トランジスタが記載されている。このＡｌＧａＮチャネル層はＧａＮテンプレート上に成長される。ＡｌＧａＮチャネル層の厚さ及びＡｌ組成は、それぞれ、１．０μｍ及び０．２である。ＡｌＧａＮバリア層の厚さ及びＡｌ組成は、それぞれ、２０ｎｍ及び０．４である。

非特許文献２には、ＡｌＧａＮバッファ層を有する高電子移動度トランジスタが記載されている。このバッファ層は、ＳｉＣを用いたＡｌＮテンプレート上に成長される。ＡｌＧａＮバッファ層の厚さ及びＡｌ組成は、それぞれ、５５０ｎｍ及び０．０６である。ＡｌＧａＮキャップ層の厚さ及びＡｌ組成は、それぞれ、２５ｎｍ及び０．３１である。

非特許文献３は、ＡｌＧａＮバッファ層を有する高電子移動度トランジスタが記載されている。このバッファ層は、サファイアを用いたＡｌＮテンプレート上に成長される。ＡｌＧａＮバッファ層の厚さ及びＡｌ組成は、それぞれ、６００ｎｍ及び０．２９である。ＡｌＧａＮチャネル層の厚さ及びＡｌ組成は、それぞれ、２５ｎｍ及び０．４９である。

非特許文献４は、ヘテロ電界効果トランジスタにおける電流コラプスのメカニズム（AlGaNバリア層の表面に「バーチャルゲート」という層が形成され、2次元電子の流れを抑制する事）等について開示する。非特許文献５は、ＧａＮ上に成長されるＡｌＧａＮ膜の臨界膜厚を開示する。

Takuma Nanjo, Misaichi Takeuchi1, Muneyoshi Suita, Yuji Abe, Toshiyuki Oishi, Yasunori Tokuda, and Yoshinobu Aoyagi1, "First Operation of AlGaN Channel High Electron Mobility Transistors," Applied Physics Express 1 (2008) 011101 Ajay RAMAN, Sansaptak DASGUPTA, Siddharth RAJAN, James S. SPECK, and Umesh K. MISHRA, "AlGaN Channel High Electron Mobility Transistors: Device Performance and Power-Switching Figure of Merit," Japanese Journal of Applied Physics Vol. 47, No. 5, 2008, pp. 3359-3361 Hashimoto, Katsushi Akita1, Tatsuya Tanabe1, Hideaki Nakahata1, Kenichiro Takeda, and Hiroshi Amano, "Study of two-dimensional electron gas in AlGaN channel HEMTs with high crystalline qualityShin," Phys. Status Solidi C7, No. 7-8, 1938-1940 (2010) Ramakrishna Vetury, Naiqain Q. Zhang, Stacia Keller, and Umesh K. Mishra, "The Impact of Surface States on the DC and RF Characteristics of AlGaN/GaN HFETs", IEEE TRANSACTIONS ON ELECTRON DEVICES, VOL. 48, NO.3, MARCH 2001, 560-566 J. A. Floro, D. M. Follstaedt, P. Provencio, S. J. Hearne, and S. R. Lee, "Misfit dislocation formation in the AlGaN/GaN heterointerface," JOURNAL OF APPLIED PHYSICS VOLUME 96, NUMBER 12, 1 DECEMBER 2004

非特許文献５に示されるように、ＧａＮ上に成長されるＡｌＧａＮ膜の膜厚には、臨界膜厚とよばれる限界がある。その臨界膜厚を越えるＡｌＧａＮ膜を成長するときには、ＡｌＧａＮ膜にクラックや欠陥が導入される。これ故に、ＡｌＧａＮが例えば高電子移動度トランジスタのバリア層に用いられるとき、バリア層に可能な厚さの最大値も臨界膜厚によって規定される。非特許文献１〜３のトランジスタにおいても、臨界膜厚の支配から逃れることはできず、これらの文献におけるトランジスタに適用されたバリア層のＡｌ組成及び厚さは以下のものとなる。非特許文献１におけるＡｌＧａＮバリア層の厚さ及びＡｌ組成は、それぞれ、２０ｎｍ及び０．４である。非特許文献２におけるＡｌＧａＮキャップ層の厚さ及びＡｌ組成は、それぞれ、２５ｎｍ及び０．３１である。非特許文献３におけるＡｌＧａＮチャネル層の厚さ及びＡｌ組成は、それぞれ、２５ｎｍ及び０．４９である。

発明者らの知見によれば、トランジスタのチャネル層とゲート電極との間に設けられる半導体層の厚さはその動作特性に影響する。それは、非特許文献４にも示されるように、窒化物半導体を用いたトランジスタを動作させる際、AlGaN表面の電荷層（バーチャルゲート）が、2次元電子の動きを妨げるため、両者の距離を離すことによって、2次元電子の動きを良好にすることが可能となる。よって、AlGaN表面の電荷層と、2次元電子の間を隔てる、この半導体層を、より厚くすることが望まれる。例えば、高電子移動度トランジスタでは、この厚い半導体層は電流コラプスに対する耐性を向上させる。また、ゲートリセス構造を有するトランジスタでは、厚い半導体層は、電流コラプスだけでなく、デバイス耐圧も向上させる。これらは、チャネル層からゲート電極を隔てる厚い半導体層の技術的寄与の一例である。

本発明は、このような事情を鑑みて為されたものであり、半導体積層内の電流経路からゲート電極を隔てる半導体層を厚くできるIII族窒化物半導体電子デバイスを提供することを目的とする。また、本発明は、III族窒化物半導体電子デバイスのためのエピタキシャル基板を提供することを目的とする。さらに、本発明は、III族窒化物半導体電子デバイスを作製する方法を提供することを目的とする。

本発明に係るIII族窒化物半導体電子デバイスは、（ａ）Ａｌ_ＸＧａ_１−ＸＮ（０＜Ｘ≦１）からなる半導体表面の上に設けられ、第１のIII族窒化物半導体材料からなる第１の半導体層と、（ｂ）前記第１のIII族窒化物半導体材料のバンドギャップより大きいバンドギャップを有する第２のIII族窒化物半導体材料からなる第２の半導体層と、（ｃ）前記第２の半導体層の上に設けられたゲート電極とを備える。前記第２の半導体層は前記第１の半導体層の上に設けられ、前記第１のIII族窒化物半導体材料は前記Ａｌ_ＸＧａ_１−ＸＮと異なり、前記第１の半導体層は歪みを内包する。また、前記第２の半導体層の厚さは、無歪みの第１のIII族窒化物半導体材料の組成と、第２のIII族窒化物半導体材料の組成により規定される臨界膜厚より大きくすることも可能である。

上記のIII族窒化物半導体電子デバイスによれば、第１の半導体層は歪みを内包している。また、無歪みの第１のIII族窒化物半導体材料の組成と、第２のIII族窒化物半導体材料の組成により規定される臨界膜厚より大きい厚さを第２の半導体層が有することを可能とする。このとき、第１の半導体層は、下地のＡｌ_ＸＧａ_１−ＸＮ半導体に対して格子整合しておらず、III族窒化物半導体電子デバイスにおける第１の半導体層の実際の格子定数（例えばａ軸方向の格子定数）は、下地Ａｌ_ＸＧａ_１−ＸＮ半導体の格子定数（例えばａ軸方向の格子定数）と異なる。また、第１の半導体層は歪みを内包するので、III族窒化物半導体電子デバイスにおける第１の半導体層の実際の格子定数（例えばａ軸方向の格子定数）は、無歪みの第１のIII族窒化物半導体材料に固有の格子定数（例えばａ軸方向の格子定数、ａ０）と異なる。つまり、III族窒化物半導体電子デバイスにおける第１の半導体層の実際の格子定数は、これらの格子定数の間の値を有する。

このように歪みを内包した第１の半導体層上に第２の半導体層が設けられるので、第２の半導体の厚みは、従来の無歪みの場合の第１の半導体層上に第２の半導体層が設けられた場合の臨界厚みを越えた厚さとすることが可能となる。
また、第２の半導体層が従来の臨界厚みを越えない場合であっても、従来のものと比較して第２の半導体層にかかる歪みが小さくなり、良好な結晶品質を得ることができる。

本発明に係るIII族窒化物半導体電子デバイスは、（ａ）Ａｌ_ＸＧａ_１−ＸＮ（０＜Ｘ≦１）からなる半導体表面の上に設けられ、第１のIII族窒化物半導体材料からなる第１の半導体層と、（ｂ）前記第１のIII族窒化物半導体材料のバンドギャップより大きいバンドギャップを有する第２のIII族窒化物半導体材料からなる第２の半導体層と、（ｃ）前記第２の半導体層の上に設けられたゲート電極とを備える。前記第２の半導体層は前記第１の半導体層の上に設けられ、前記第１のIII族窒化物半導体材料は前記Ａｌ_ＸＧａ_１−ＸＮと異なり、前記第１の半導体層は、歪みを内包すると共に、前記半導体表面のＡｌ_ＸＧａ_１−ＸＮの上において格子緩和している。

上記のIII族窒化物半導体電子デバイスによれば、第１の半導体層は、半導体表面のＡｌ_ＸＧａ_１−ＸＮの上において格子緩和している。したがって、第１の半導体層は、下地のＡｌ_ＸＧａ_１−ＸＮ半導体に対して格子整合しておらず、III族窒化物半導体電子デバイスにおける第１の半導体層の実際の格子定数（例えばａ軸方向の格子定数）は、下地Ａｌ_ＸＧａ_１−ＸＮ半導体の格子定数（例えばａ軸方向の格子定数）と異なる。また、第１の半導体層は歪みを内包するので、完全に格子緩和しておらず、III族窒化物半導体電子デバイスにおける第１の半導体層の実際の格子定数（例えばａ軸方向の格子定数）は、無歪みの第１のIII族窒化物半導体材料に固有の格子定数（例えばａ軸方向の格子定数、ａ０）と異なる。つまり、III族窒化物半導体電子デバイスにおける第１の半導体層の実際の格子定数は、これらの格子定数の間の値を有する。

この第１の半導体層上に、第２の半導体層が設けられるので、第２の半導体層の臨界膜厚は、第１の半導体層の格子定数と第２の半導体層の格子定数によって規定される。第２の半導体層の臨界膜厚は、下地のＡｌ_ＸＧａ_１−ＸＮ半導体の格子定数から独立している。

本発明に係るIII族窒化物半導体電子デバイスは、前記第１及び第２の半導体層を搭載する支持基体を更に備えることができる。前記支持基体は前記半導体表面を有し、前記支持基体は前記Ａｌ_ＸＧａ_１−ＸＮからなることができる。このIII族窒化物半導体電子デバイスによれば、Ａｌ_ＸＧａ_１−ＸＮ支持基体上にIII族窒化物半導体電子デバイスのための半導体積層を設けることができる。

本発明に係るIII族窒化物半導体電子デバイスは、前記第１及び第２の半導体層を搭載する支持基体を更に備えることができる。前記支持基体は、前記半導体表面を提供するIII族窒化物層と、前記Ａｌ_ＸＧａ_１−ＸＮと異なる材料からなる支持体とを含み、前記III族窒化物層は前記支持体の上に搭載されることができる。このIII族窒化物半導体電子デバイスによれば、Ｓｉ基板、サファイア基板、ＳｉＣ基板、その他の基板上に設けられたＡｌ_ＸＧａ_１−ＸＮテンプレート上にIII族窒化物半導体電子デバイスのための半導体積層を設けることができる。

本発明に係るIII族窒化物半導体電子デバイスのためのエピタキシャル基板は、（ａ）Ａｌ_ＸＧａ_１−ＸＮ（０＜Ｘ≦１）からなる半導体表面を有する基板と、（ｂ）前記半導体表面の上に設けられ、第１のIII族窒化物半導体材料からなり、チャネル層のための第１の半導体層と、（ｃ）前記第１のIII族窒化物半導体材料のバンドギャップより大きいバンドギャップを有する第２のIII族窒化物半導体材料からなり、バリア層のための第２の半導体層とを備える。前記第２の半導体層は前記第１の半導体層の上に設けられ、前記第１のIII族窒化物半導体材料は前記Ａｌ_ＸＧａ_１−ＸＮと異なり、前記第１の半導体層は歪みを内包する。また、前記第２の半導体層の厚さは、第２のIII族窒化物半導体材料の組成と、無歪みの第１のIII族窒化物半導体材料の組成とにより規定される臨界膜厚より大きくすることも可能である。

このエピタキシャル基板は、基板上に設けられた半導体積層を備え、その半導体積層は、上記の第１及び第２の半導体層を含む。半導体積層は、ゲート電極を搭載可能なように設けられた主面を有する。この半導体積層において、第１の半導体層は歪みを内包する一方で、無歪みの第１のIII族窒化物半導体材料の組成と、第２のIII族窒化物半導体材料の組成とにより規定される臨界膜厚より大きい厚さを第２の半導体層は有することが可能である。この半導体積層では、第１の半導体層は、下地のＡｌ_ＸＧａ_１−ＸＮ半導体に対して格子整合しておらず、エピタキシャル基板における第１の半導体層の実際の格子定数（例えばａ軸方向の格子定数）は、下地Ａｌ_ＸＧａ_１−ＸＮ半導体の格子定数（例えばａ軸方向の格子定数）と異なる。また、第１の半導体層は歪みを内包するので、エピタキシャル基板における第１の半導体層の実際の格子定数（例えばａ軸方向の格子定数）は、無歪みの第１のIII族窒化物半導体材料に固有の格子定数（例えばａ軸方向の格子定数、ａ０）と異なる。つまり、III族窒化物半導体電子デバイスにおける第１の半導体層の実際の格子定数は、これらの格子定数の間の値を有する。

この第１の半導体層上に、第２の半導体層が設けられるので、第２の半導体層の臨界膜厚を規定する格子定数は、下地のＡｌ_ＸＧａ_１−ＸＮ半導体の格子定数ではなく、第１の半導体層の実際の格子定数と第２の半導体層の格子定数によってのみ決定される。第２の半導体層の臨界膜厚は、下地のＡｌ_ＸＧａ_１−ＸＮ半導体の格子定数から独立している。

本発明に係るIII族窒化物半導体電子デバイスのためのエピタキシャル基板は、（ａ）Ａｌ_ＸＧａ_１−ＸＮ（０＜Ｘ≦１）からなる半導体表面を有する基板と、（ｂ）Ａｌ_ＸＧａ_１−ＸＮ（０＜Ｘ≦１）からなる半導体表面の上に設けられ、第１のIII族窒化物半導体材料からなり、チャネル層のための第１の半導体層と、（ｃ）前記第１のIII族窒化物半導体材料のバンドギャップより大きいバンドギャップを有する第２のIII族窒化物半導体材料からなり、バリア層のための第２の半導体層とを備える。前記第２の半導体層は前記第１の半導体層の上に設けられ、前記第１のIII族窒化物半導体材料は前記Ａｌ_ＸＧａ_１−ＸＮと異なり、前記第１の半導体層は、歪みを内包すると共に、前記半導体表面のＡｌ_ＸＧａ_１−ＸＮの上において格子緩和している。

このエピタキシャル基板は、基板上に設けられた半導体積層を備え、その半導体積層は、上記の第１及び第２の半導体層を含む。半導体積層は、ゲート電極を搭載可能なように設けられた主面を有する。

この半導体積層において、第１の半導体層は、半導体表面のＡｌ_ＸＧａ_１−ＸＮの上において格子緩和している。したがって、第１の半導体層は、下地のＡｌ_ＸＧａ_１−ＸＮ半導体に対して格子整合しておらず、エピタキシャル基板における第１の半導体層の実際の格子定数（例えばａ軸方向の格子定数）は、下地Ａｌ_ＸＧａ_１−ＸＮ半導体の格子定数（例えばａ軸方向の格子定数）と異なる。また、第１の半導体層は歪みを内包するので、完全に格子緩和しておらず、格子緩和した状態となっており、エピタキシャル基板における第１の半導体層の実際の格子定数（例えばａ軸方向の格子定数）は、無歪みの第１のIII族窒化物半導体材料に固有の格子定数（例えばａ軸方向の格子定数、ａ０）と異なる。つまり、III族窒化物半導体電子デバイスにおける第１の半導体層の実際の格子定数は、これらの格子定数の間の値を有する。

この第１の半導体層上に、第２の半導体層が設けられるので、第２の半導体層の臨界膜厚を規定する格子定数は、下地のＡｌ_ＸＧａ_１−ＸＮ半導体の格子定数ではなく、第１の半導体層の格子定数となる。第２の半導体層の臨界膜厚は、下地のＡｌ_ＸＧａ_１−ＸＮ半導体の格子定数から独立している。

本発明は、III族窒化物半導体電子デバイスを作製する方法に関する。この方法は、（ａ）Ａｌ_ＸＧａ_１−ＸＮ（０＜Ｘ≦１）からなる半導体表面の上に、第１のIII族窒化物半導体材料からなる第１の半導体層を成長する工程と、（ｂ）前記第１の半導体層の上に第２の半導体層を成長する工程と、（ｃ）前記第２の半導体層を成長した後にゲート電極を形成する工程とを備える。前記第１のIII族窒化物半導体材料は前記Ａｌ_ＸＧａ_１−ＸＮと異なり、前記第２の半導体層は前記第１のIII族窒化物半導体材料のバンドギャップより大きいバンドギャップを有する第２のIII族窒化物半導体材料からなり、前記第１の半導体層は歪みを内包している。前記第２の半導体層の厚さは、無歪みの第１のIII族窒化物半導体材料の組成と、第２のIII族窒化物半導体材料の組成により規定される臨界膜厚より大きくすることが可能である。

上記の製造方法によれば、無歪みの第１のIII族窒化物半導体材料の組成と、第２のIII族窒化物半導材料の組成により規定される臨界膜厚より大きい膜厚の第２の層を有すると共に、歪みを内包する第１の半導体層を成長する。したがって、第１の半導体層は、下地のＡｌ_ＸＧａ_１−ＸＮ半導体に対して格子整合しておらず、III族窒化物半導体電子デバイスにおける第１の半導体層の実際の格子定数（例えばａ軸方向の格子定数）は、下地Ａｌ_ＸＧａ_１−ＸＮ半導体の格子定数（例えばａ軸方向の格子定数）と異なる。また、第１の半導体層は歪みを内包するので、III族窒化物半導体電子デバイスにおける第１の半導体層の実際の格子定数（例えばａ軸方向の格子定数）は、無歪みの第１のIII族窒化物半導体材料に固有の格子定数（例えばａ軸方向の格子定数、ａ０）と異なる。つまり、III族窒化物半導体電子デバイスにおける第１の半導体層の実際の格子定数は、これらの格子定数の間の値を有する。

次いで、この第１の半導体層上に、第２の半導体層を成長する。これ故に、第２の半導体層の臨界膜厚を規定する格子定数は、下地のＡｌ_ＸＧａ_１−ＸＮ半導体の格子定数ではなく、第１の半導体層の格子定数となる。第２の半導体層の臨界膜厚は、下地のＡｌ_ＸＧａ_１−ＸＮ半導体の格子定数から独立している。

本発明に係る上記の形態では、前記第１の半導体層は歪みを内包する。
前記第２の半導体層はＡｌ_ＺＧａ_１−ＺＮ（０＜Ｚ≦１、Ｚ≦Ｘ）からなり、前記第１の半導体層はＡｌ_ＹＧａ_１−ＹＮ（０≦Ｙ＜１、Ｙ＜Ｚ、Ｙ＜Ｘ）からなり、前記第２の半導体層のＡｌ_ＺＧａ_１−ＺＮの厚さは、無歪みの場合の前記Ａｌ_ＹＧａ_１−ＹＮにより規定される臨界厚みより、大きくすることができる。この発明では、バリア層のための第２の半導体層に厚いＡｌ_ＺＧａ_１−ＺＮを提供できる。

本発明に係る上記の形態（III族窒化物半導体電子デバイス、エピタキシャル基板、及びIII族窒化物半導体電子デバイスを作製する方法）では、前記第１の半導体層はＡｌ_ＹＧａ_１−ＹＮ（０≦Ｙ＜１、Ｙ＜Ｚ、Ｙ＜Ｘ）からなり、前記第２の半導体層はＡｌ_ＺＧａ_１−ＺＮ（０＜Ｚ≦１、Ｚ≦Ｘ）からなり、前記Ａｌ_ＺＧａ_１−ＺＮのアルミニウム組成は前記Ａｌ_ＹＧａ_１−ＹＮのアルミニウム組成より大きく、前記Ａｌ_ＹＧａ_１−ＹＮのアルミニウム組成は前記Ａｌ_ＸＧａ_１−ＸＮのアルミニウム組成より小さい。

この発明では、第１の半導体層がＧａＮ又はＡｌＧａＮからなり、第２の半導体層は第１の半導体層のＡｌ組成より大きいＡｌＧａＮからなる。第１の半導体層における実際の格子定数（歪みを受けた状態の格子定数）は、下地のＡｌ_ＸＧａ_１−ＸＮの格子定数と無歪みのＡｌ_ＹＧａ_１−ＹＮの格子定数との間の値を有し、この中間の格子定数を有する第１の半導体層上に第２の半導体層が設けられるので、中間の格子定数を基準に第２の半導体層の臨界膜厚が規定される。この第２の半導体層のＡｌ_ＺＧａ_１−ＺＮの臨界膜厚は、Ａｌ_ＹＧａ_１−ＹＮに固有の格子定数（無歪みの場合の格子定数）を基準にする臨界膜厚より大きくなる。

本発明に係る上記の形態では、前記III族窒化物半導体電子デバイスのチャネル層は前記第１の半導体層を含み、前記III族窒化物半導体電子デバイスのバリア層は前記第２の半導体層を含み前記第１の半導体層は三元ＡｌＧａＮからなり、前記第２の半導体層は三元ＡｌＧａＮからなり、前記第１の半導体層のＡｌＧａＮは前記半導体主面のＡｌ_ＸＧａ_１−ＸＮに接合を成すことができる。

この発明では、ＡｌＧａＮ／ＡｌＧａＮ系のヘテロ接合がIII族窒化物半導体電子デバイスに提供される。このヘテロ接合に二次元電子ガス層が形成される。この電子ガスは、ＡｌＧａＮバリア層を介してゲート電極からの電界によって制御される。III族窒化物半導体電子デバイスは、厚いＡｌＧａＮバリア層により技術的寄与を受けることができる。

本発明に係る上記の形態では、前記III族窒化物半導体電子デバイスのチャネル層は前記第１の半導体層を含み、前記III族窒化物半導体電子デバイスのバリア層は前記第２の半導体層を含み、前記第１の半導体層は二元ＧａＮからなり、前記第２の半導体層は三元ＡｌＧａＮからなり、前記第１の半導体層のＧａＮは前記半導体主面のＡｌ_ＸＧａ_１−ＸＮに接合を成すことができる。

この発明では、ＡｌＧａＮ／ＧａＮ系のヘテロ接合がIII族窒化物半導体電子デバイスに提供される。このヘテロ接合に二次元電子ガス層が形成される。この電子ガスは、ＡｌＧａＮバリア層を介してゲート電極からの電界によって制御される。III族窒化物半導体電子デバイスは、厚いＡｌＧａＮバリア層による技術的寄与を受けることができる。

本発明に係る上記の形態では、前記第１の半導体層は前記第２の半導体層とヘテロ接合を成し、前記第２の半導体層は前記第１の半導体層の上にコヒーレントに設けられていることが好適である。

この発明によれば、第２の半導体層は第１の半導体層の上にコヒーレントに設けられるので、第２の半導体層は（第１の半導体層に対して）緩和していない。第２の半導体層の格子定数（例えばａ軸方向の格子定数）は第１の半導体層の格子定数（例えばａ軸方向の格子定数）に実質的に等しい。上記のヘテロ接合に転位は導入されない。

本発明に係る上記の形態では、前記第１の半導体層はＡｌ_ＹＧａ_１−ＹＮ（０≦Ｙ＜１、Ｙ＜Ｚ、Ｙ＜Ｘ）からなり、前記第１の半導体層は格子緩和率Ｒを有しており、前記格子緩和率Ｒは（ｄ（Ａｌ_ＹＧａ_１−ＹＮ）−ｄ（Ａｌ_ＸＧａ_１−ＸＮ））／（ｄ０（Ａｌ_ＹＧａ_１−ＹＮ）−ｄ０（Ａｌ_ＸＧａ_１−ＸＮ））で規定される。前記格子緩和率Ｒはゼロより大きく、０．９以下であることが好ましい。また、前記第１の半導体層はＡｌ_ＹＧａ_１−ＹＮ（０≦Ｙ＜１、Ｙ＜Ｚ、Ｙ＜Ｘ）からなり、前記格子緩和率Ｒはゼロより大きく、０．８以下であることが好ましい。
なお、ここで、ｄ０（Ａｌ_ＹＧａ_１−ＹＮ）は無歪みの場合のＡｌ_ＹＧａ_１−ＹＮのａ軸の格子定数であり、ｄ０（Ａｌ_ＸＧａ_１−ＸＮ）は無歪みの場合のＡｌ_ＸＧａ_１−ＸＮのａ軸の格子定数である。
ｄ（Ａｌ_ＹＧａ_１−ＹＮ）は、実際の歪み等を有している場合のＡｌ_ＹＧａ_１−ＹＮの格子定数である。なお、ｄ（Ａｌ_ＸＧａ_１−ＸＮ）は実際のＡｌ_ＸＧａ_１−ＸＮのａ軸の格子定数であるが、通常、これは、下地の層に用いているため、ｄ０（Ａｌ_ＸＧａ_１−ＸＮ）とほぼ同じ値となる。

本発明に係る上記の形態では、前記Ａｌ_ＸＧａ_１−ＸＮはＡｌＮであることが好適である。この発明は、低転位のＡｌＮを支持基体として用いることができる。例えば貫通転位密度を低くできるＡｌＮを下地半導体領域として利用できる。

本発明に係る上記の形態では、前記Ａｌ_ＸＧａ_１−ＸＮの前記半導体表面はｃ面を有することが好ましい。この発明は、第１の半導体層において、内部歪みの解放にｃ面方向のスベリを利用する。ｃ面をスベリ面とする場合、格子不整合に基づく欠陥は、第１の半導体層の表面の方向には伝播しない。したがって、第１の半導体層と第２の半導体層とのヘテロ接合は、内部歪みの解放による欠陥の影響を直接に受けない。

本発明に係る上記の形態では、前記第１の半導体層はＡｌ_ＹＧａ_１−ＹＮ（０≦Ｙ＜１、Ｙ＜Ｚ、Ｙ＜Ｘ）からなり、前記第２の半導体層はＡｌ_ＺＧａ_１−ＺＮ（０＜Ｚ≦１、Ｚ≦Ｘ）からなり、前記第２の半導体層と前記第１の半導体層のアルミニウム組成の差が、０．１７以上であり、前記第２の半導体層の厚さが１４０ｎｍより大きいことが好ましい。また、本発明に係る上記の形態では、前記第１の半導体層はＡｌ_ＹＧａ_１−ＹＮ（０≦Ｙ＜１、Ｙ＜Ｚ、Ｙ＜Ｘ）からなり、前記第２の半導体層はＡｌ_ＺＧａ_１−ＺＮ（０＜Ｚ≦１、Ｚ≦Ｘ）からなり、前記第２の半導体層と前記第１の半導体層のアルミニウム組成の差が、０．２２以上であり、前記第２の半導体層の厚さが９２ｎｍより大きいことが好ましい。さらに、本発明に係る上記の形態では、前記第１の半導体層はＡｌ_ＹＧａ_１−ＹＮ（０≦Ｙ＜１、Ｙ＜Ｚ、Ｙ＜Ｘ）からなり、前記第２の半導体層はＡｌ_ＺＧａ_１−ＺＮ（０＜Ｚ≦１、Ｚ≦Ｘ）からなり、前記第２の半導体層と前記第１の半導体層のアルミニウム組成の差が、０．３７以上であり、前記第２の半導体層の厚さが３０ｎｍより大きいことが好ましい。

本発明に係る作製方法では、前記第１のIII族窒化物半導体材料は前記Ａｌ_ＸＧａ_１−ＸＮと異なり、前記第２の半導体層は前記第１のIII族窒化物半導体材料のバンドギャップより大きいバンドギャップを有する第２のIII族窒化物半導体材料からなり、前記第１の半導体層は歪みを内包する。前記第２の半導体層の厚さは、無歪みの第１のIII族窒化物半導体材料の組成と、第２のIII族窒化物半導体材料の組成とにより規定される臨界膜厚より大きくすることが可能である。

本発明に係る作製方法では、前記第１の半導体層はＡｌ_ＹＧａ_１−ＹＮ（０≦Ｙ＜１、Ｙ＜Ｚ、Ｙ＜Ｘ）からなり、前記第２の半導体層はＡｌ_ＺＧａ_１−ＺＮ（０＜Ｚ≦１、Ｚ≦Ｘ）からなり、前記Ａｌ_ＺＧａ_１−ＺＮのアルミニウム組成は前記Ａｌ_ＹＧａ_１−ＹＮのアルミニウム組成より大きく、前記Ａｌ_ＹＧａ_１−ＹＮのアルミニウム組成は前記Ａｌ_ＸＧａ_１−ＸＮのアルミニウム組成より小さい。

この作製方法によれば、第１の半導体層がＧａＮ又はＡｌＧａＮからなり、第２の半導体層は第１の半導体層のＡｌ組成より大きいＡｌＧａＮからなる。第１の半導体層における実際の格子定数（歪みを受けた状態の格子定数）は、下地のＡｌ_ＸＧａ_１−ＸＮの格子定数と無歪みのＡｌ_ＹＧａ_１−ＹＮの格子定数との間の値を有し、この中間の格子定数を有する第１の半導体層上に第２の半導体層が設けられるので、中間格子定数を基準に第２の半導体層の臨界膜厚が規定される。この第２の半導体層のＡｌ_ＺＧａ_１−ＺＮの臨界膜厚は、Ａｌ_ＹＧａ_１−ＹＮに固有の格子定数を基準にする臨界膜厚より大きくなる。

以上説明したように、本発明によれば、半導体積層内の電流経路からゲート電極を隔てる半導体層を厚くできるIII族窒化物半導体電子デバイスが提供される。また、本発明によれば、III族窒化物半導体電子デバイスのためのエピタキシャル基板が提供される。さらに、本発明によれば、III族窒化物半導体電子デバイスを作製する方法が提供される。

図１は、本実施の形態に係るIII族窒化物半導体電子デバイス及びエピタキシャル基板を概略的に示す図面である。 図２は、第１の半導体層、第２の半導体層及び支持基体の格子定数の関係を示す図面である。 図３は、実験において作成したエピタキシャル基板の逆格子マッピング像の一例を示す図面である。 図４は、実施例における実験の結果の一覧を示す図面である。 図５は、チャネル層とバリア層とのＡｌ組成差とバリア層の臨界膜厚との関係を示す図面である。 図６は、本実施の形態によれば、III族窒化物半導体電子デバイスを作製する方法における主要な工程フローを示す図面である。

引き続いて、添付図面を参照しながら、本発明のIII族窒化物半導体電子デバイス、エピタキシャル基板、並びにエピタキシャル基板及びIII族窒化物半導体電子デバイスを作製する方法に係る実施の形態を説明する。可能な場合には、同一の部分には同一の符号を付する。

図１は、本実施の形態に係るIII族窒化物半導体電子デバイス及びエピタキシャル基板を概略的に示す図面である。III族窒化物半導体電子デバイス１１は、第１の半導体層１３と、第２の半導体層１５と、ゲート電極１７とを備える。半導体積層１９は第１の半導体層１３及び第２の半導体層１５を含む。半導体積層１９は、ゲート電極１７が接合可能なように設けられた主面１９ａを有することができる。第２の半導体層１５は第１の半導体層１３上に設けられる。ゲート電極１７は第２の半導体層１５の上に設けられている。第１の半導体層１３は、第１のIII族窒化物半導体材料からなり、第１のIII族窒化物半導体材料は例えばＡｌＧａＮ、ＧａＮ等であることができる。第１の半導体層１３は、Ａｌ_ＸＧａ_１−ＸＮ（０＜Ｘ≦１）からなる半導体表面２１ａ上に設けられる。第２の半導体層１５は第２のIII族窒化物半導体材料からなり、第２のIII族窒化物半導体材料は例えばＡｌＧａＮ等であることができる。図１の（ｂ）部に示されるように、第２のIII族窒化物半導体材料のバンドギャップＥ１５は第１のIII族窒化物半導体材料のバンドギャップＥ１３より大きい。第１の半導体層１３の第１のIII族窒化物半導体材料はＡｌ_ＸＧａ_１−ＸＮと異なり、第１の半導体層１３は歪みを内包する。また、第２の半導体層１５の厚さＴ１５は、無歪みの第１のIII族窒化物半導体材料の組成により規定される臨界膜厚より大きくすることも可能である。

このIII族窒化物半導体電子デバイス１１では、第１の半導体層１３が歪みを内包するので、III族窒化物半導体電子デバイス１１における第１の半導体層１３の歪んだ第１のIII族窒化物半導体材料の格子定数ｄ（１３）（例えばａ軸方向の格子定数）は、無歪みの第１のIII族窒化物半導体材料の格子定数ｄ０（１３）（例えばａ軸方向の格子定数）と異なる。また、第２の半導体層１５は、無歪みの第１のIII族窒化物半導体材料の組成により規定される臨界膜厚より大きい厚さを有する。これ故に、第１の半導体層１３は下地のＡｌ_ＸＧａ_１−ＸＮ半導体に対して格子整合しておらず、第１の半導体層１３の歪んだ第１のIII族窒化物半導体材料の格子定数ｄ（１３）（例えばａ軸方向の格子定数）は、下地Ａｌ_ＸＧａ_１−ＸＮ半導体の格子定数ｄ（２１）（例えばａ軸方向の格子定数）と異なる。

つまり、III族窒化物半導体電子デバイス１１における第１の半導体層１３の歪んだ第１のIII族窒化物半導体材料の格子定数ｄ（１３）は、格子定数ｄ（２１）と格子定数ｄ０（１３）との間の値を有する。

この第１の半導体層１３上に、第２の半導体層１５が設けられるので、第２の半導体層１５の臨界膜厚を規定する格子定数は、Ａｌ_ＸＧａ_１−ＸＮ半導体の格子定数ではなく、第１の半導体層１３の格子定数ｄ（１３）となる。第２の半導体層１５の臨界膜厚は、下地のＡｌ_ＸＧａ_１−ＸＮ半導体の格子定数から独立している。

また、III族窒化物半導体電子デバイス１１では、第１の半導体層１３は、歪みを内包すると共に、半導体表面２１ａのＡｌ_ＸＧａ_１−ＸＮの上において格子緩和している。

III族窒化物半導体電子デバイス１１では、第１の半導体層１３は、半導体表面２１ａのＡｌ_ＸＧａ_１−ＸＮの上において格子緩和しているとき、第１の半導体層１３は、下地のＡｌ_ＸＧａ_１−ＸＮ半導体に対して格子整合しておらず、III族窒化物半導体電子デバイス１１における第１の半導体層１３の歪んだ第１のIII族窒化物半導体材料の格子定数ｄ（１３）（例えばａ軸方向の格子定数）は、下地Ａｌ_ＸＧａ_１−ＸＮ半導体の格子定数ｄ（２１）（例えばａ軸方向の格子定数）と異なる。また、第１の半導体層１３は歪みを内包するので、完全に格子緩和しておらず、格子緩和した状態となっており、III族窒化物半導体電子デバイス１１における第１の半導体層１３の歪んだ第１のIII族窒化物半導体材料の格子定数ｄ（１３）（例えばａ軸方向の格子定数）は、無歪みの第１のIII族窒化物半導体材料に固有の格子定数ｄ０（１３）（例えばａ軸方向の格子定数）と異なる。つまり、格子定数ｄ（１３）は、格子定数ｄ（２１）と格子定数ｄ０（１３）との間の値を有する。

格子緩和した第１の半導体層１３上に、第２の半導体層１５が設けられるので、第２の半導体層１５の臨界膜厚を規定する格子定数は、第１の半導体層１３の格子定数ｄ（１３）となる。第２の半導体層１５の臨界膜厚は、下地のＡｌ_ＸＧａ_１−ＸＮ半導体の格子定数から独立している。

III族窒化物半導体電子デバイス１１は、以下のように２つの場合に、半導体積層１９内の電流経路からゲート電極１７を隔てる半導体層１５を厚くできる：第１の半導体層１３は歪みを内包すると共に、無歪みの第１のIII族窒化物半導体材料の組成により規定される臨界膜厚より大きい厚さＴ１５を第２の半導体層１５は有する；第１の半導体層１３は、歪みを内包すると共に、半導体表面２１ａのＡｌ_ＸＧａ_１−ＸＮに対して格子緩和している。

第２の半導体層１５は第１の半導体層１３上にコヒーレントに設けられている。これ故に、第２の半導体層１５は緩和していない。第２の半導体層１５の格子定数ｄ（１５）（例えばａ軸方向の格子定数）は第１の半導体層１３の格子定数ｄ（１３）（例えばａ軸方向の格子定数）に実質的に等しい。第１の半導体層１３は第２の半導体層１５とヘテロ接合２７ａを成しており、ヘテロ接合２７ａに転位が導入されない。

III族窒化物半導体電子デバイス１１は、第１及び第２の半導体層１３、１５を搭載する支持基体２１を更に備えることができる。支持基体２１は半導体表面２１ａを有し、半導体表面２１ａは座標系ＳのＸ軸方向及びＹ軸方向に延在する。第１及び第２の半導体層１３、１５は、支持基体２１の半導体表面２１ａの法線方向（Ｚ軸方向）に配置されている。本実施例では、第１の半導体層１３は、半導体表面２１ａのＡｌ_ＸＧａ_１−ＸＮに接合２７ｂを成す。支持基体２１は、図１の（ｃ）部に示されるように、Ａｌ_ＸＧａ_１−ＸＮからなることができる。Ａｌ_ＸＧａ_１−ＸＮ支持基体上に、III族窒化物半導体電子デバイス１１のための半導体積層１９を設けることができる。或いは、図１の（ｄ）部に示されるように、支持基体２１は、半導体表面２１ａを提供するIII族窒化物層３１ａと、Ａｌ_ＸＧａ_１−ＸＮと異なる異種材料からなる支持体３１ｂとを含むことができる。III族窒化物層３１ａは支持体３１ｂ上に搭載される。このＡｌ_ＸＧａ_１−ＸＮテンプレート上に、III族窒化物半導体電子デバイス１１のための半導体積層１９を設けることができる。III族窒化物層３１ａはＡｌ_ＸＧａ_１−ＸＮからなる。支持体３１ｂとして、例えばサファイア基板、ＳｉＣ基板、Ｓｉ基板等を用いることができる。また、当然のことながら、支持基体２１として、AlN基板、AlGaN基板等の窒化物半導体基板を用いることも可能である。

必要な場合には、支持基体２１と第１及び第２の半導体層１３、１５との間に、III族窒化物半導体からなるバッファ層を設けることができ、このバッファ層は、Ａｌ_ＸＧａ_１−ＸＮからなることが好ましい。このバッファ層は、半導体積層１９内に設けることができる。

III族窒化物半導体電子デバイス１１のチャネル層及びバリア層は、それぞれ、第１の半導体層１３及び第２の半導体層１５を含む。第１の半導体層１３は第２の半導体層１５とヘテロ接合２７ａを形成する。ヘテロ接合２７ａには二次元電子ガス２９が生成される。この二次元電子ガス２９は、ゲート電極１７からの電界によって制御される。また、ソース電極２３及びドレイン電極２５に電圧が印加されるとき、二次元電子ガス２９によるチャネルに電流がドレイン電極２５からソース電極２３の方向に流れる。ソース電極２３及びドレイン電極２５はチャネル層に電気的に接続され、ソース電極２３及びドレイン電極２５は半導体積層１９にオーミック接触Ｊ１、Ｊ２を成す。また、ゲート電極１７は半導体積層１９にショットキ接合ＪＳを成す。

図１の（ａ）部に示されるように、ゲート電極１７、ソース電極２３及びドレイン電極２５は、半導体積層１９の主面１９ａ上において所定方向（座標系ＳのＹ軸の方向）に延在しており、ソース電極２３、ゲート電極１７及びドレイン電極２５は上記の所定方向に直交する方向（座標系ＳのＸ軸の方向）に半導体積層１９の主面１９ａにそって配置されている。

図１の（ｅ）部を参照すると、エピタキシャル基板ＥＰが示されている。エピタキシャル基板ＥＰは、エピタキシャ積層体２０及び基板２２を含む。エピタキシャル積層体２０は基板２２の主面２２ａ上に設けられる。エピタキシャル積層体２０は、半導体層１３、１５を含む半導体積層１９と実質的に同じ構造を提供できる複数のIII族窒化物半導体層を含む。基板２２は、支持基体２１と実質的に同じ構造及び材料からなる。典型的な実施例では、エピタキシャル基板ＥＰのエピタキシャ積層体２０は、チャネル層のための第１の半導体層１４（第１の半導体層１３に対応する）、及びバリア層のための第２の半導体層１６（第２の半導体層１５に対応する）を備える。

以下のような２つの場合に、III族窒化物半導体電子デバイス１１のためのエピタキシャル基板ＥＰに、半導体積層内の電流経路からゲート電極を隔てる厚い半導体層１６を提供できる：第１の半導体層１４は歪みを内包すると共に無歪みの第１のIII族窒化物半導体材料の組成と、第２のIII族窒化物半導体材料の組成により規定される臨界膜厚より大きい厚さを、第２のIII族窒化物半導体は有する；第１の半導体層１４は、歪みを内包すると共に、半導体表面２２ａのＡｌ_ＸＧａ_１−ＸＮに対して格子緩和している。

好適な実施例では、第１の半導体層１３は歪みを内包するＡｌ_ＹＧａ_１−ＹＮ（０≦Ｙ＜１、Ｙ＜Ｚ、Ｙ＜Ｘ）からなると共に、第２の半導体層１５はＡｌ_ＺＧａ_１−ＺＮ（０＜Ｚ≦１、Ｚ≦Ｘ）からなる。第２の半導体層１５のＡｌ_ＺＧａ_１−ＺＮの厚さは、無歪みのＡｌ_ＹＧａ_１−ＹＮにより規定される臨界膜厚より大きくできる。バリアのための第２の半導体層１５に厚いＡｌ_ＺＧａ_１−ＺＮを提供できる。Ａｌ_ＺＧａ_１−ＺＮのアルミニウム組成はＡｌ_ＹＧａ_１−ＹＮのアルミニウム組成より大きく、Ａｌ_ＹＧａ_１−ＹＮのアルミニウム組成はＡｌ_ＸＧａ_１−ＸＮのアルミニウム組成よりも小さい。この実施例では、第１の半導体層１３がＧａＮ又はＡｌＧａＮからなり、第２の半導体層１５は第１の半導体層１３のアルミニウム組成より大きいＡｌＧａＮからなる。第１の半導体層１３の歪んだＡｌ_ＹＧａ_１−ＹＮの格子定数（歪みを受けた格子定数）は、下地のＡｌ_ＸＧａ_１−ＸＮの格子定数と無歪みのＡｌ_ＹＧａ_１−ＹＮの格子定数との間にある。この中間の格子定数を有する第１の半導体層１３上に第２の半導体層１５が設けられるので、中間格子定数を基準に第２の半導体層１５の臨界膜厚が規定される。この第２の半導体層１５のＡｌ_ＺＧａ_１−ＺＮの臨界膜厚は、Ａｌ_ＹＧａ_１−ＹＮに固有な無歪みの格子定数によって規定される臨界膜厚より大きくなる。

実用的に重要な実施例では、Ａｌ_ＸＧａ_１−ＸＮがＡｌＮであることが好適である。このとき、低転位のＡｌＮを支持基体として用いることができる。例えばＡｌＮは１×１０^８ｃｍ^−２以下の貫通転位密度を有することができる。

図２を参照しながら、第１の半導体層１３、第２の半導体層１５及び支持基体２１の格子定数の関係を説明する。図２の（ａ）部及び（ｂ）部において、横軸はＧａＮからＡｌＮに向かうＡｌ組成の増加と伴って変化する六方晶系III族窒化物のａ軸の格子定数を示す。縦軸は、図１の（ａ）部に示された座標系のＺ軸を示す。横軸には、Ａｌ_ＸＧａ_１−ＸＮに固有の格子定数ｄ０（Ｘ）、Ａｌ_ＹＧａ_１−ＹＮに固有の格子定数ｄ０（Ｙ）、及びＡｌ_ＺＧａ_１−ＺＮに固有の格子定数ｄ０（Ｚ）が示されている。これら固有の格子定数は、それぞれの材料に歪みがないことを意味する。図２の（ａ）部及び（ｂ）部を参照すると、固有の格子定数ｄ０（Ｘ）、ｄ０（Ｙ）及びｄ０（Ｚ）を表す一点鎖線が縦軸に沿って描かれている。

図２の（ａ）部は、III族窒化物半導体電子デバイス１１のためのエピタキシャル構造ＥＳ１を示す。エピタキシャル構造ＥＳ１においては、第１の半導体層１３は、歪みを内包すると共に、半導体表面２１ａのＡｌ_ＸＧａ_１−ＸＮの上において格子緩和している。第２の半導体層１５は第１の半導体層１３上にコヒーレントに設けられている。

図２の（ｂ）部は、III族窒化物半導体電子デバイス１１とは別のIII族窒化物半導体電子デバイスのためのエピタキシャル構造ＥＳＣを示す。エピタキシャル構造ＥＳＣは、チャネル層のための第３の半導体層３３（第１の半導体層１３に関連づけられる）及びバリア層のための第４の半導体層３５（第１の半導体層１５に関連づけられる）を備える。第３の半導体層３３はＡｌ_ＹＧａ_１−ＹＮ（０≦Ｙ＜１、Ｙ＜Ｚ、Ｙ＜Ｘ）からなり、歪みを内包することの無いＡｌ_ＸＧａ_１−ＸＮの半導体表面２１ａ上において完全に格子緩和している。第２の半導体層３５はＡｌ_ＺＧａ_１−ＺＮ（０＜Ｚ≦１、Ｚ≦Ｘ）からなり、また第１の半導体層３３上にコヒーレントに設けられている。

図２の（ａ）部を参照すると、第１の半導体層１３の格子定数ｄ（１３）は、固有の格子定数ｄ０（Ｙ）と固有の格子定数ｄ０（Ｘ）との間の値を有する。これは、第１の半導体層１３がＡｌ_ＸＧａ_１−ＸＮに格子整合せず、且つ完全に格子緩和もしていない、いわゆる中間緩和（あるいは部分緩和）の状態を有することを示す。（なお、第１の半導体層１３は圧縮歪みを受けた状態である。）第２の半導体層１５は、第１の半導体層１３上にコヒーレントに設けられ、矢印ＳＴ１で示されるようにわずかな歪み（引張り歪み）を内包し、また第１の半導体層１３の格子定数ｄ（１３）に等しい格子定数ｄ（１５）を有する。

図２の（ｂ）部を参照すると、半導体積層３９は第３の半導体層３３及び第４の半導体層３５を含む。第３の半導体層３３の格子定数ｄ（３３）は、固有の格子定数ｄ０（Ｙ）に等しい値を有する。これは、第３の半導体層３３がＡｌ_ＸＧａ_１−ＸＮに格子整合せず、且つ完全に格子緩和していることを示す。第４の半導体層３５は、第３の半導体層３３上にコヒーレントに設けられ、また第１の半導体層３３の格子定数ｄ（３３）に等しい格子定数ｄ（３５）を有し、第４の半導体層３５は歪みを内包する。

第２の半導体層１５は矢印ＳＴ１で示されるように小さい歪みを内包する一方、第４の半導体層３５は矢印ＳＴ２で示されるように大きな歪みを内包する。したがって、第２の半導体層１５及び第４の半導体層３５は共にＡｌ_ＺＧａ_１−ＺＮからなるけれども、上記の歪みの違いに起因して、第２の半導体層１５の臨界膜厚は第４の半導体層３５の臨界膜厚より大きい。

なお、図２の（ａ）部に示された第１の半導体層１３の緩和の程度は一例であり、本実施の形態の電子デバイス及びエピタキシャル基板は、図２の（ａ）部に示された特定の例示に限定されない。

Ａｌ_ＸＧａ_１−ＸＮの半導体表面はｃ面を有することが好ましい。このとき、第１の半導体層１３において、内部歪みの解放にｃ面方向のスベリを利用する。ｃ面スベリ面とする場合、格子不整合に基づく欠陥は、第１の半導体層１３の表面１３ａの方向には伝播しない。したがって、第１の半導体層１３と第２の半導体層１５とのヘテロ接合２７ａは、内部歪みの解放による欠陥の影響を直接に受けない。また、ヘテロ接合２７ａは、ｃ面に平行な面に沿って延在し、また接合２７ｂは、ｃ面に平行な面に沿って延在する。

一実施例では、第１の半導体層１３は三元ＡｌＧａＮからなり、第２の半導体層１５は三元ＡｌＧａＮからなる。第１の半導体層１３の三元ＡｌＧａＮは半導体主面２１ａのＡｌ_ＸＧａ_１−ＸＮに接合を成す。III族窒化物半導体電子デバイス１１には、ＡｌＧａＮ／ＡｌＧａＮ系のヘテロ接合２７ａが提供される。このヘテロ接合２７ａに二次元電子ガス２９が形成される。この電子ガスは、第２の半導体層１５（本実施例のＡｌＧａＮバリア）を介してゲート電極１７からの電界によって制御される。この厚いＡｌＧａＮバリアは、後ほど説明される技術的寄与をIII族窒化物半導体電子デバイス１１に与えることができる。ＡｌＧａＮバリアの厚さは、例えば２０ｎｍ以上であることができ、好ましくは３０ｎｍ以上である。また、ＡｌＧａＮバリアの厚さは、例えば３００ｎｍ以下であることができる。なお、ＡｌＧａＮバリア層の厚みが相当厚い場合、（例えば４０ｎｍ以上である場合）オーミック電極を形成する際、そのオーミック抵抗を小さくするために、リセスを電極直下に形成することが好ましい。

別の実施例では、第１の半導体層１３は二元ＧａＮからなり、第２の半導体層１５は三元ＡｌＧａＮからなる。第１の半導体層１３の二元ＧａＮは半導体主面２１ａのＡｌ_ＸＧａ_１−ＸＮに接合を成す。III族窒化物半導体電子デバイス１１には、ＡｌＧａＮ／ＧａＮ系のヘテロ接合２７ａが提供される。このヘテロ接合２７ａに二次元電子ガスが形成される。この電子ガスは、第２の半導体層１５（本実施例のＡｌＧａＮバリア）を介してゲート電極１７からの電界によって制御される。この厚いＡｌＧａＮバリアは、後ほど説明される技術的寄与をIII族窒化物半導体電子デバイス１１に与えることができる。ＡｌＧａＮバリアの厚さは、例えば２０ｎｍであることができ、好ましくは３０ｎｍ以上である。また、ＡｌＧａＮバリアの厚さは、例えば３００ｎｍ以下であることができる。なお、ＡｌＧａＮバリア層の厚みが相当厚い場合、（例えば４０ｎｍ以上である場合）オーミック電極を形成する際、そのオーミック抵抗を小さくするために、リセスを電極直下に形成することが好ましい。

第１の半導体層１３がＡｌ_ＹＧａ_１−ＹＮからなるとき、第１の半導体層１３の格子緩和率Ｒは例えば（ｄ（Ａｌ_ＹＧａ_１−ＹＮ）−ｄ（Ａｌ_ＸＧａ_１−ＸＮ））／（ｄ０（Ａｌ_ＹＧａ_１−ＹＮ）−ｄ０（Ａｌ_ＸＧａ_１−ＸＮ））で規定される。格子緩和率Ｒはゼロより大きく、０．９以下であることが好ましい。さらに、好ましくは、格子緩和率Ｒはゼロより大きく、０．８以下であることである。
ここで、ｄ０（Ａｌ_ＹＧａ_１−ＹＮ）は無歪みのＡｌ_ＹＧａ_１−ＹＮの格子定数を示し、前記ｄ０（Ａｌ_ＸＧａ_１−ＸＮ）は無歪みのＡｌ_ＸＧａ_１−ＸＮの格子定数を示す、また、ｄ（Ａｌ_ＹＧａ_１−ＹＮ）は、当該III族窒化物半導体電子デバイス１１におけるＡｌ_ＹＧａ_１−ＹＮの格子定数を示し、前記ｄ（Ａｌ_ＸＧａ_１−ＸＮ）は当該III族窒化物半導体電子デバイス１１における格子定数を示す。
この実施例によって、第２の半導体層１５の厚みを、従来の臨界厚みよりも厚くすることが可能となる。また、それにより、エピ表面と2次元電子ガスとの距離を離すことにより、バーチャルゲートによる電流コラプス等の影響を小さくすることが可能となる。

第１の半導体層１３及び第２の半導体層１５が、それぞれ、Ａｌ_ＹＧａ_１−ＹＮ及びＡｌ_ＺＧａ_１−ＺＮからなるとき、第２の半導体層１５と第１の半導体層１３のアルミニウム組成の差が０．１７以上であり、第２の半導体層１５の厚さが１４０ｎｍより大きいことが好ましい。この厚みは、従来のＡｌＧａＮバリア層（Ａｌ_ＺＧａ_１−ＺＮ）の臨界厚みよりも厚く、それにより、従来よりも電流コラプス等の影響を小さくすることが可能となる。また、第２の半導体層１５と第１の半導体層１３のアルミニウム組成の差が０．２２以上であり、第２の半導体層１５の厚さが９２ｎｍより大きいことが好ましい。この厚みは、従来のＡｌＧａＮバリア層（Ａｌ_ＺＧａ_１−ＺＮ）の臨界厚みよりも厚く、それにより、従来よりも電流コラプス等の影響を小さくすることが可能となる。さらに、第２の半導体層１５と第１の半導体層１３のアルミニウム組成の差が０．３７以上であり、第２の半導体層１５の厚さが３０ｎｍより大きいことが好ましい。この厚みは、従来のＡｌＧａＮバリア層（Ａｌ_ＺＧａ_１−ＺＮ）の臨界厚みよりも厚く、それにより、従来よりも電流コラプス等の影響を小さくすることが可能となる。

チャネル層の格子緩和率の調整によって、バリアのための半導体層の臨界膜厚を増加できることを説明する。発明者らの実験では、例えばＧａＮ又はＡｌＧａＮからなるチャネル層の格子緩和率を変化させる。つまり、完全に緩和した状態(１００％緩和)ではなく、例えば９０％以下（例えば９０％緩和や８０％緩和）という中間の格子緩和をチャネル層に作り込むことによって、チャネル層上に成長されるＡｌＧａＮバリア層の臨界膜厚を数倍大きくできる。

引き続き、格子緩和率を調整可能であることを示す実験について説明する。それらの実験において、その結果としてのＡｌＧａＮバリア層における臨界膜厚の増加についても説明する。発明者らの知る限りにおいて、ＡｌＧａＮチャネルＨＥＭＴやＧａＮチャネルＨＥＭＴにおいて、バリア層の厚みは、そのＡｌ組成にも依存するが、例えば１５ｎｍ〜３０ｎｍ程度が一般的である。

（実験１−１）
ＡｌＧａＮ／ＧａＮのＨＥＭＴにおいて、ＧａＮチャネル層が１００％の格子緩和率で緩和しているエピタキシャル基板。
（０００１）面のサファイア基板を用意する。成長炉にサファイア基板をセットした後、摂氏１１００度で水素（Ｈ_２）雰囲気においてサファイア基板の熱処理を行う。この後に、有機金属気相成長法で、サファイア基板上に、厚さ１００ｎｍのＡｌＮ膜を摂氏１１００度の温度で成長する。ＡｌＮ膜上に、厚さ３μｍのＧａＮチャネル膜を摂氏１０５０度の温度で成長する。ＧａＮ膜上に、ＡｌＧａＮバリア膜を摂氏１０５０度の温度で成長する。Ａｌ組成０．１７、０．２２、０．３７のＡｌＧａＮバリア膜を成長して、これらのＡｌＧａＮ膜の臨界膜厚を調べる。ＧａＮチャネル膜のＸ線逆格子マッピングを測定すると、その測定結果は、このＧａＮチャネル膜が下地のＡｌＮに対して１００％の格子緩和率で緩和していることを示す。上記のような成膜及び測定結果から、ＡｌＧａＮバリア層のＡｌ組成と、その臨界膜厚との関係を得ることができる。

（実験１−２）
ＡｌＧａＮ／ＧａＮのＨＥＭＴにおいて、ＧａＮチャネル層が９０％の格子緩和率で緩和しているエピタキシャル基板。
実験１−１と同様にサファイア基板を用意する。成長炉にサファイア基板をセットした後、摂氏１２００度で水素（Ｈ_２）雰囲気においてサファイア基板の熱処理を行う。この後に、有機金属気相成長法で、サファイア基板上に、厚さ１０００ｎｍのＡｌＮ膜を摂氏１２００度の温度で成長する。ＡｌＮ膜上に、厚さ０．５μｍのＧａＮチャネル膜を摂氏１０５０度の温度で成長する。ＧａＮ膜上に、ＡｌＧａＮバリア膜を摂氏１０５０度の温度で成長する。Ａｌ組成０．１７、０．２２、０．３７のＡｌＧａＮバリア膜を成長して、これらのＡｌＧａＮ膜の臨界膜厚を調べる。ＧａＮチャネル膜のＸ線逆格子マッピングを測定すると、その測定結果は、このＧａＮチャネル膜が下地のＡｌＮに対して９０％の格子緩和率で緩和していることを示す。上記のような成膜及び測定から、ＡｌＧａＮバリア層のＡｌ組成と、その臨界膜厚との関係を得ることができる。

（実験２−１）
ＡｌＧａＮ／ＡｌＧａＮ（Ａｌ組成０．２０）のＨＥＭＴにおいて、ＡｌＧａＮチャネル層が１００％の格子緩和率で緩和しているエピタキシャル基板。
実験１と同様にサファイア基板を用意する。成長炉にサファイア基板をセットした後、摂氏１１００度で水素（Ｈ_２）雰囲気においてサファイア基板の熱処理を行う。この後に、有機金属気相成長法で、サファイア基板上に、厚さ１００ｎｍのＡｌＮ膜を摂氏１１００度の温度で成長する。ＡｌＮ膜上に、厚さ３μｍのＡｌＧａＮチャネル膜（Ａｌ組成＝０．２０）を摂氏１０５０度の温度で成長する。ＡｌＧａＮ膜上に、ＡｌＧａＮバリア膜を摂氏１０５０度の温度で成長する。Ａｌ組成０．３７、０．４２、０．５７のＡｌＧａＮバリア膜を成長して、チャネル層とバリア層の組成差が０．１７、０．２２、０．３７であるヘテロ接合におけるＡｌＧａＮ膜の臨界膜厚を調べる。ＡｌＧａＮチャネル膜のＸ線逆格子マッピングを測定すると、その測定結果は、このＡｌＧａＮチャネル膜が下地のＡｌＮに対して１００％の格子緩和率で緩和していることを示す。上記のような成膜及び測定から、ＡｌＧａＮバリア層のＡｌ組成と、その臨界膜厚との関係を得ることができる。

（実験２−２）
ＡｌＧａＮ／ＡｌＧａＮ（Ａｌ組成０．２０）のＨＥＭＴにおいて、ＡｌＧａＮチャネル層が９０％の格子緩和率で緩和しているエピタキシャル基板。
実験１−１と同様にサファイア基板を用意する。成長炉にサファイア基板をセットした後、摂氏１２００度で水素（Ｈ_２）雰囲気においてサファイア基板の熱処理を行う。この後に、有機金属気相成長法で、サファイア基板上に、厚さ１０００ｎｍのＡｌＮ膜を摂氏１２００度の温度で成長する。ＡｌＮ膜上に、厚さ１μｍのＡｌＧａＮチャネル膜（Ａｌ組成＝０．２０）を摂氏１０５０度の温度で成長する。このＡｌＧａＮ膜上に、ＡｌＧａＮバリア膜を摂氏１０５０度の温度で成長する。Ａｌ組成０．３７、０．４２、０．５７のＡｌＧａＮバリア膜を成長して、チャネル層とバリア層の組成差が０．１７、０．２２、０．３７であるヘテロ接合におけるＡｌＧａＮ膜の臨界膜厚を調べる。ＡｌＧａＮチャネル膜のＸ線逆格子マッピングを測定すると、その測定結果は、このＡｌＧａＮチャネル膜が下地のＡｌＮに対して９０％の格子緩和率で緩和していることを示す。上記のような成膜及び測定から、ＡｌＧａＮバリア層のＡｌ組成と、その臨界膜厚との関係を得ることができる。

（実験２−３）
ＡｌＧａＮ／ＡｌＧａＮ（Ａｌ組成０．２０）のＨＥＭＴにおいて、ＡｌＧａＮチャネル層が８０％の格子緩和率で緩和しているエピタキシャル基板。
実験１−１と同様にサファイア基板を用意する。成長炉にサファイア基板をセットした後、摂氏１２５０度で水素（Ｈ_２）雰囲気においてサファイア基板の熱処理を行う。この後に、有機金属気相成長法で、サファイア基板上に、厚さ１５００ｎｍのＡｌＮ膜を摂氏１２５０度の温度で成長する。ＡｌＮ膜上に、厚さ０．５μｍのＡｌＧａＮチャネル膜（Ａｌ組成＝０．２０）を摂氏１０５０度の温度で成長する。このＡｌＧａＮ膜上に、ＡｌＧａＮバリア膜を摂氏１０５０度の温度で成長する。Ａｌ組成０．３７、０．４２、０．５７のＡｌＧａＮバリア膜を成長して、チャネル層とバリア層の組成差が０．１７、０．２２、０．３７であるヘテロ接合におけるＡｌＧａＮ膜の臨界膜厚を調べる。ＡｌＧａＮチャネル膜のＸ線逆格子マッピングを測定すると、その測定結果は、このＡｌＧａＮチャネル膜が下地のＡｌＮに対して８０％の格子緩和率で緩和していることを示す。上記のような成膜及び測定から、ＡｌＧａＮバリア層のＡｌ組成と、その臨界膜厚との関係を得ることができる。
なお、ＡｌＮの結晶性は、ＡｌＮの成長温度が高いほど、ＡｌＮの厚みが厚いほど、優れているから、ＡｌＮの上のチャネル層の緩和は、結晶性の優れているものほど、緩和しにくい（１００％緩和よりも小さくなる）傾向があることが分かる。例えば、ＡｌＮの結晶性は、（１０−１２）面の半値幅で、実施例２−１で約１５００ａｒｃｓｅｃ、実施例２−２で約８００ａｒｃｓｅｃ、２−３で約６００ａｒｃｓｅｃであった。

（実験３−１）
ＡｌＧａＮ／ＡｌＧａＮ（Ａｌ組成０．５０）のＨＥＭＴにおいて、ＡｌＧａＮチャネル層が１００％の格子緩和率で緩和しているエピタキシャル基板。
実験１−１と同様にサファイア基板を用意する。成長炉にサファイア基板をセットした後、摂氏１１００度で水素（Ｈ_２）雰囲気においてサファイア基板の熱処理を行う。この後に、有機金属気相成長法で、サファイア基板上に、厚さ１００ｎｍのＡｌＮ膜を摂氏１１００度の温度で成長する。ＡｌＮ膜上に、厚さ３μｍのＡｌＧａＮチャネル膜（Ａｌ組成＝０．５０）を摂氏１１００度の温度で成長する。このＡｌＧａＮ膜上に、ＡｌＧａＮバリア膜を摂氏１１００度の温度で成長する。Ａｌ組成０．６７、０．７２、０．８７のＡｌＧａＮバリア膜を成長して、チャネル層とバリア層の組成差が０．１７、０．２２、０．３７であるヘテロ接合におけるＡｌＧａＮ膜の臨界膜厚を調べる。ＡｌＧａＮチャネル膜のＸ線逆格子マッピングを測定すると、その測定結果は、このＡｌＧａＮチャネル膜が下地のＡｌＮに対して１００％の格子緩和率で緩和していることを示す。上記のような成膜及び測定から、ＡｌＧａＮバリア層のＡｌ組成と、その臨界膜厚との関係を得ることができる。

（実験３−２）
ＡｌＧａＮ／ＡｌＧａＮ（Ａｌ組成０．５０）のＨＥＭＴにおいて、ＡｌＧａＮチャネル層が９０％の格子緩和率で緩和しているエピタキシャル基板。
実験１−１と同様にサファイア基板を用意する。成長炉にサファイア基板をセットした後、摂氏１２００度で水素（Ｈ_２）雰囲気においてサファイア基板の熱処理を行う。この後に、有機金属気相成長法で、サファイア基板上に、厚さ１０００ｎｍのＡｌＮ膜を摂氏１２００度の温度で成長する。ＡｌＮ膜上に、厚さ２μｍのＡｌＧａＮチャネル膜（Ａｌ組成＝０．５０）を摂氏１１００度の温度で成長する。このＡｌＧａＮ膜上に、ＡｌＧａＮバリア膜を摂氏１１００度の温度で成長する。Ａｌ組成０．６７、０．７２、０．８７のＡｌＧａＮバリア膜を成長して、チャネル層とバリア層の組成差が０．１７、０．２２、０．３７であるヘテロ接合におけるＡｌＧａＮ膜の臨界膜厚を調べる。ＡｌＧａＮチャネル膜のＸ線逆格子マッピングを測定すると、その測定結果は、このＡｌＧａＮチャネル膜が下地のＡｌＮに対して９０％の格子緩和率で緩和していることを示す。上記のような成膜及び測定から、ＡｌＧａＮバリア層のＡｌ組成と、その臨界膜厚との関係を得ることができる。

（実験３−３）
ＡｌＧａＮ／ＡｌＧａＮ（Ａｌ組成０．５０）のＨＥＭＴにおいて、ＡｌＧａＮチャネル層が８０％の格子緩和率で緩和しているエピタキシャル基板。
実験１−１と同様にサファイア基板を用意する。成長炉にサファイア基板をセットした後、摂氏１２５０度で水素（Ｈ_２）雰囲気においてサファイア基板の熱処理を行う。この後に、有機金属気相成長法で、サファイア基板上に、厚さ１５００ｎｍのＡｌＮ膜を摂氏１２００度の温度で成長する。ＡｌＮ膜上に、厚さ１μｍのＡｌＧａＮチャネル膜（Ａｌ組成＝０．５０）を摂氏１１００度の温度で成長する。このＡｌＧａＮ膜上に、ＡｌＧａＮバリア膜を摂氏１１００度の温度で成長する。Ａｌ組成０．６７、０．７２、０．８７のＡｌＧａＮバリア膜を成長して、チャネル層とバリア層の組成差が０．１７、０．２２、０．３７であるヘテロ接合におけるＡｌＧａＮ膜の臨界膜厚を調べる。ＡｌＧａＮチャネル膜のＸ線逆格子マッピングを測定すると、その測定結果は、このＡｌＧａＮチャネル膜が下地のＡｌＮに対して８０％の格子緩和率で緩和していることを示す。上記のような成膜及び測定から、ＡｌＧａＮバリア層のＡｌ組成と、その臨界膜厚との関係を得ることができる。

これらの実験及びその結果は例示であり、ここに示されていない実験の結果と共に、チャネル層の格子緩和率は、チャネル層のＧａＮの膜厚、成長温度等、チャネル層のＡｌＧａＮの膜厚、組成、成長温度等だけでなく、下地ＡｌＮの成長温度や膜厚等によっても制御できる。上記の実験では、ＡｌＮテンプレートを用いたけれども、バルクＡｌＮ基板を用いた実験は、サファイア基板上に厚さ１．０μｍ厚のＡｌＮ膜を厚積みしたエピタキシャル基板における結果とほぼ同様のＡｌＧａＮエピタキシャル層（格子緩和率８０％のＡｌＧａＮ層）が得られる。なお、実験例では、サファイア基板を用いているが、ＳｉＣ基板、Ｓｉ基板等の異種基板の使用でも同様の結果である。

発明者らの実験によれば、格子緩和は下地半導体層とチャネル半導体層との関係において、下地半導体層としてＡｌＮ層を用い、チャネル層としてＡｌＧａＮを用いるとき、以下の事項が示される。
（１）下地半導体層とチャネル半導体層とのＡｌ組成の差が大きい程、大きく緩和しやすい。
（２）チャネル層の膜厚が厚いほど、大きく緩和しやすい。
（３）下地半導体層の膜厚が薄い程、その上に成長されるチャネル層は薄い膜厚で緩和する。
（４）下地半導体層の結晶品質が良好でないとき、その上に成長されるチャネル層は薄い膜厚で緩和する。高品質な下地半導体層上に成長されるチャネル層は、１００％未満の中途半端な値の格子緩和を得やすい。
なお、十分な厚みのＡｌＮ層は、その下地となるサファイア基板に対してほぼ完全に緩和している。また、ＡｌＮ基板はＡｌＮに固有の格子定数を有しているという点で、ほぼ完全に緩和していると看做すことができる。

図３は、実験において作成したエピタキシャル基板の逆格子マッピング像の一例を示す。ＡｌＮに対してその上のＡｌＧａＮが完全にコヒーレントに(この場合には、つまりＡｌＧａＮのａ軸格子定数がＡｌＮのａ軸格子定数と同じ値)になるように成膜が行なわれるとき、成長されたＡｌＧａＮの信号のピークは、縦軸と平行に引かれた破線上にある。

ＡｌＮに対してその上のＡｌＧａＮが完全に（ここでは、つまりチャネル層が無歪のＡｌＧａＮのａ軸格子定数と同じ値）緩和して成長したとき、成長されたＡｌＧａＮの信号のピークは、縦軸に対して傾斜して引かれた実線上に位置する。成長されたＡｌＧａＮの信号のピークが実線と破線の間に位置するとき、中間緩和のＡｌＧａＮが得られている。格子緩和率がゼロであるとは、ＡｌＧａＮが下地に対してコヒーレントに成長されていることを示す。格子緩和率が１００％（又は１）であるとき、完全に緩和されて、格子定数差に起因する歪み無しであることを示す。中間の格子緩和率は、完全に緩和した場合のａ軸の格子定数と、完全にコヒーレントな場合のａ軸の格子定数の比を使い、百分率で表している。なお、図３に示されたＡｌＧａＮは、ほぼ８０％緩和に相当する。

図４は上記の実験の結果の一覧を示す。図５は、チャネル層及びバリア層のＡｌ組成差とバリア層の臨界膜厚との関係を示す図面である。図４の結果が示すように、チャネル層の格子緩和率を通常の１００％ではなく、９０％に等しい又は未満のものを用いることによって、チャネル層上に成長されるバリア層（例えばＡｌＧａＮ層）の臨界膜厚を増加させることができる。また、格子緩和率８０％に等しい又は未満のチャネル層を用いることで、チャネル層上に成長されるバリア層（例えばＡｌＧａＮ層）の臨界膜厚をさらも増加させることができる。

この理由を説明する。Ａｌ組成０．２及び格子緩和８０％のＡｌＧａＮチャネル層ＡをＡｌ組成０．２及び格子緩和１００％のＡｌＧａＮチャネル層Ｂと比較するとき、ＡｌＧａＮチャネル層Ａの格子定数は、ＡｌＧａＮチャネル層Ｂの格子定数より無歪みＡｌＮの格子定数に近い。ＡｌＧａＮチャネル層Ａの歪み有りの格子定数は、ＡｌＧａＮチャネル層Ｂの無歪み格子定数より小さい。発明者らの見積もりによれば、ＡｌＧａＮチャネル層Ａの歪み有りの格子定数は、Ａｌ組成０．３６及び格子緩和率１００％のＡｌＧａＮの格子定数と等しい。このため、このＡｌＧａＮチャネル層Ａ上にＡｌ組成０．５７のＡｌＧａＮバリア層をコヒーレントに成長したとき、これらＡｌＧａＮ層のＡｌ組成差が０．３７であるけれども、これらＡｌＧａＮ層の格子定数差は、実質的には０．２１である。したがって、厚いバリア層を成長しても、格子緩和やクラック・欠陥の発生等が起こりにくく、そのため、臨界膜厚が大きくなる。
なお、Ａｌ組成０．３７のＡｌＧａＮチャネル層に比べて、Ａｌ組成０．２０といった低いアルミニウム組成のＡｌＧａＮチャネル層は、合金散乱の影響を低減できるので、チャネル層の電子の移動度が高くでき、また、そのエピタキシャル成長もより高いＡｌ組成のＡｌＧａＮの成膜と比較して容易である。

図４に示されるように、チャネル層及びバリア層が、それぞれ、Ａｌ_ＹＧａ_１−ＹＮ及びＡｌ_ＺＧａ_１−ＺＮからなるとき、チャネル層とバリア層とのアルミニウム組成の差が０．１７以上であるとき、バリア層のＡｌ_ＺＧａ_１−ＺＮの厚さが１４０ｎｍより大きくできる。チャネル層とバリア層とのアルミニウム組成の差が０．２２以上であるとき、バリア層の厚さを９２ｎｍより大きくできる。チャネル層とバリア層とのアルミニウム組成の差が０．３７以上であるとき、バリア層の厚さを３０ｎｍより大きくできる。

バリア層の臨界膜厚を本来の値よりも厚くできることの技術的寄与を説明する。図６は、本実施の形態によれば、III族窒化物半導体電子デバイスを作製する方法における主要な工程フロー１００を示す図面である。III族窒化物半導体電子デバイスの一例である高電子移動度トランジスタを以下のように工程フロー１００に従って作製する。工程Ｓ１０１では、基板を準備する。この基板は、例えばサファイア基板と、このサファイア基板上に作製されたＡｌＮテンプレートとを含む。あるいは、ＡｌＮ基板やＡｌＧａＮ基板の窒化物基板を用いてもよい。工程Ｓ１０２では、この基板上に、チャネル層及びバリア層を成長して、ＨＥＭＴ構造のためのエピタキシャル基板を作製する。ここで、工程Ｓ１０３では、Ａｌ_ＸＧａ_１−ＸＮ（０＜Ｘ≦１）からなる半導体表面上に、Ａｌ_ＸＧａ_１−ＸＮと異なるIII族窒化物半導体材料からなりチャネル層のための第１の半導体層を成長する。次いで、工程Ｓ１０４では、バリア層のための第２の半導体層を第１の半導体層上に成長する。チャネル層のための第１の半導体層は歪みを内包し、第２の半導体層の厚さは、無歪みの第１のIII族窒化物半導体材料の組成により規定される臨界膜厚より大きい。一例を説明すると、このエピタキシャル基板は、例えばＡｌ組成０．２及び格子緩和８０％のＡｌＧａＮチャネル層とＡｌ組成０．５７のＡｌＧａＮバリア層からなるＡｌＧａＮ／ＡｌＧａＮ系のＨＥＭＴ構造を含む。これらのＨＥＭＴ構造では、ＡｌＧａＮバリア層の厚さは、１５ｎｍ、３０ｎｍ、６０ｎｍ及び１２０ｎｍである。いずれのＨＥＭＴ構造も、バリア層とチャネル層の組成差が０．３７である。

工程Ｓ１０５では、このエピタキシャル基板上に電極を形成して、ＨＥＭＴデバイスを作製する。具体的には、工程Ｓ１０６では、チャネル層を成長した後に、ゲート電極（例えばＮｉ／Ａｕ）を形成する。工程Ｓ１０７では、エピタキシャル基板上に、ソース／ドレイン電極（例えばＺｒ／Ａｌ電極）を形成する。必要な場合には、エピタキシャル基板上に素子分離領域を形成することができ、エピタキシャル基板上のトランジスタは、素子分離のためのメサ構造を有し、このメサ構造は誘導結合プラズマ法を用いたエッチングにより加工される。なお、ソース／ドレイン電極の作製時に、エピタキシャル基板の表面にリセスを形成し、ソース／ドレイン電極を作製するエリアにおいて深さ方向に一部又は全部のバリア層を取り除いて、オーミック接触がとりやすくなるようにしている。ＨＥＭＴデバイスのゲート長は１μｍであり、ゲート−ドレイン間距離は５μｍであり、ソース−ドレイン間の距離１μｍである。

これらのＨＥＭＴデバイスの電流コラプスを評価する。その評価方法として以下の手順を用いる：（１）まず、＋１ボルト時のゲート電圧において最大ドレイン電流（Ｉｄ−１）を測定する；次に、ゲート電極に＋５ボルトの電圧、ゲート−ドレイン間に−２００ボルトの電圧を印加する。この電圧印加の開始時かた１ミリ秒の後に、＋１ボルト時のゲート電圧において最大ドレイン電流（Ｉｄ−２）を測定する；ドレイン電流比（Ｉｄ−１）／（Ｉｄ−２）を求める。このドレイン電流比が１に近いほど、電流コラプスの影響が大きい。
バリア層厚み、 電流比（Ｉｄ−１）／（Ｉｄ−２）。
１５ｎｍ、 ０．１３。
３０ｎｍ、 ０．４３。
６０ｎｍ、 ０．６８。
１２０ｎｍ、 ０．８１。
このように、厚いバリア層を用いることで、電流コラプスの抑制に効果がある。
この理由として考えられるものとして、エピタキシャルＡｌＧａＮバリア層の表面の影響（例えば、バーチャルゲート（ｖｉｒｔｕａｌ ｇａｔｅ）等の影響）が、厚いＡｌＧａＮをバリア層に提供することにより、ＡｌＧａＮバリア層の主面と２次元電子ガスとの距離が長くなったため、エピ表面におけるキャリアトラップの影響が小さくできた、と考えられる。

また、同様に、ＨＥＭＴ構造にゲートリセスを形成し、またゲートフィールドプレートを形成する。このＨＥＭＴデバイスの電流コラプスの抑制効果、及び絶縁耐圧を測定する。測定結果を下記に示す。
バリア層厚み、絶縁耐圧、 電流比（Ｉｄ−１）／（Ｉｄ−２）。
１５ｎｍ、 ８２０Ｖ、 ０．１３。
３０ｎｍ、 １１２０Ｖ、 ０．４３。
６０ｎｍ、 １４２０Ｖ、 ０．６８。
１２０ｎｍ、１６２０Ｖ、 ０．８１。
これらの測定は、ゲートフィールドプレートを作製したとき、電流コラプスだけでなく、耐圧の向上にも効果があることを示す。以上示したように、上記の２つの技術的寄与だけでなく、厚いバリア層を成長することにより、各種効果が得られる。なお、これらの効果は、歪んだチャネル層を用いることにより、より厚いバリア層が電子デバイスに提供可能である。

本発明は、本実施の形態に開示された特定の構成に限定されるものではない。

以上説明したように、本実施の形態によれば、半導体積層内の電流経路からゲート電極を隔てる半導体層を厚くできるIII族窒化物半導体電子デバイスが提供される。また、本実施の形態によれば、III族窒化物半導体電子デバイスのためのエピタキシャル基板が提供される。さらに、本実施の形態によれば、III族窒化物半導体電子デバイスを作製する方法が提供される。

１１…III族窒化物半導体電子デバイス、１３…第１の半導体層、１４…第１の半導体層、１５…第２の半導体層、１６…第２の半導体層、１７…ゲート電極、１９…半導体積層、２０…エピタキシャル積層体、２１ａ…半導体表面、２１…支持基体、２２…基板、２２…半導体積層、２２ａ…半導体表面、２７ａ…ヘテロ接合、２３…ソース電極、２５…ドレイン電極、２９…二次元電子ガス、３１ａ…III族窒化物層、３１ｂ…支持体、Ｊ１、Ｊ２…オーミック接触、ＪＳ…ショットキ接合、ＥＰ…エピタキシャル基板。

Claims (25)

1. III族窒化物半導体電子デバイスであって、
   Ａｌ_ＸＧａ_１−ＸＮ（０＜Ｘ≦１）からなる半導体表面の上に設けられ、第１のIII族窒化物半導体材料からなる第１の半導体層と、
   前記第１のIII族窒化物半導体材料のバンドギャップより大きいバンドギャップを有する第２のIII族窒化物半導体材料からなる第２の半導体層と、
   前記第２の半導体層の上に設けられたゲート電極と、
   を備え、
   前記第２の半導体層は前記第１の半導体層の上に設けられ、
   前記第１のIII族窒化物半導体材料は前記Ａｌ_ＸＧａ_１−ＸＮと異なり、
   前記第１の半導体層は、歪みを内包すると共に、前記半導体表面のＡｌ_ＸＧａ_１−ＸＮの上において格子緩和しており、
   前記第２の半導体層の厚さは、無歪みの第１のIII族窒化物半導体材料の組成と、第２のIII族窒化物半導体材料の組成により規定される臨界膜厚より大きい、III族窒化物半導体電子デバイス。
2. 前記第１の半導体層はＡｌ_ＹＧａ_１−ＹＮ（０≦Ｙ＜１、Ｙ＜Ｚ、Ｙ＜Ｘ）からなり、
   前記第２の半導体層はＡｌ_ＺＧａ_１−ＺＮ（０＜Ｚ≦１、Ｚ≦Ｘ）からなり、
   前記Ａｌ_ＺＧａ_１−ＺＮのアルミニウム組成は前記Ａｌ_ＹＧａ_１−ＹＮのアルミニウム組成より大きく、
   前記Ａｌ_ＹＧａ_１−ＹＮのアルミニウム組成は前記Ａｌ_ＸＧａ_１−ＸＮのアルミニウム組成より小さい、請求項１に記載されたIII族窒化物半導体電子デバイス。
3. 前記III族窒化物半導体電子デバイスのチャネル層は前記第１の半導体層を含み、
   前記III族窒化物半導体電子デバイスのバリア層は前記第２の半導体層を含み、
   前記第１の半導体層は三元ＡｌＧａＮからなり、
   前記第２の半導体層は三元ＡｌＧａＮからなり、
   前記第１の半導体層のＡｌＧａＮは前記半導体表面のＡｌ_ＸＧａ_１−ＸＮに接合を成す、請求項１又は請求項２に記載されたIII族窒化物半導体電子デバイス。
4. 前記III族窒化物半導体電子デバイスのチャネル層は前記第１の半導体層を含み、
   前記III族窒化物半導体電子デバイスのバリア層は前記第２の半導体層を含み、
   前記第１の半導体層は二元ＧａＮからなり、
   前記第２の半導体層は三元ＡｌＧａＮからなり、
   前記第１の半導体層のＧａＮは前記半導体表面のＡｌ_ＸＧａ_１−ＸＮに接合を成す、請求項１又は請求項２に記載されたIII族窒化物半導体電子デバイス。
5. 前記第１の半導体層は前記第２の半導体層とヘテロ接合を成し、
   前記第２の半導体層は前記第１の半導体層の上にコヒーレントに設けられている、請求項１〜請求項４のいずれか一項に記載されたIII族窒化物半導体電子デバイス。
6. 前記第１の半導体層はＡｌ_ＹＧａ_１−ＹＮ（０≦Ｙ＜１、Ｙ＜Ｚ、Ｙ＜Ｘ）からなり、
   前記第１の半導体層は格子緩和率Ｒを有しており、
   前記格子緩和率Ｒは（ｄ（Ａｌ_ＹＧａ_１−ＹＮ）−ｄ（Ａｌ_ＸＧａ_１−ＸＮ））／（ｄ０（Ａｌ_ＹＧａ_１−ＹＮ）−ｄ０（Ａｌ_ＸＧａ_１−ＸＮ））で規定され、ここで、前記ｄ０（Ａｌ_ＹＧａ_１−ＹＮ）は無歪みのＡｌ_ＹＧａ_１−ＹＮの格子定数を示し、前記ｄ０（Ａｌ_ＸＧａ_１−ＸＮ）は無歪みのＡｌ_ＸＧａ_１−ＸＮの格子定数を示し、前記ｄ（Ａｌ_ＹＧａ_１−ＹＮ）は、当該III族窒化物半導体電子デバイスにおけるＡｌ_ＹＧａ_１−ＹＮの格子定数を示し、前記ｄ（Ａｌ_ＸＧａ_１−ＸＮ）は当該III族窒化物半導体電子デバイスにおけるＡｌ _Ｘ Ｇａ _１−Ｘ Ｎの格子定数を示し、
   前記格子緩和率Ｒはゼロより大きく、０．９以下である、請求項１〜請求項５のいずれか一項に記載されたIII族窒化物半導体電子デバイス。
7. 前記第１の半導体層はＡｌ_ＹＧａ_１−ＹＮ（０≦Ｙ＜１、Ｙ＜Ｚ、Ｙ＜Ｘ）からなり、
   前記第１の半導体層は格子緩和率Ｒを有しており、
   前記格子緩和率Ｒは（ｄ（Ａｌ_ＹＧａ_１−ＹＮ）−ｄ（Ａｌ_ＸＧａ_１−ＸＮ））／（ｄ０（Ａｌ_ＹＧａ_１−ＹＮ）−ｄ０（Ａｌ_ＸＧａ_１−ＸＮ））で規定され、ここで、前記ｄ０（Ａｌ_ＹＧａ_１−ＹＮ）は無歪みのＡｌ_ＹＧａ_１−ＹＮの格子定数を示し、前記ｄ０（Ａｌ_ＸＧａ_１−ＸＮ）は無歪みのＡｌ_ＸＧａ_１−ＸＮの格子定数を示し、前記ｄ（Ａｌ_ＹＧａ_１−ＹＮ）は、当該III族窒化物半導体電子デバイスにおけるＡｌ_ＹＧａ_１−ＹＮの格子定数を示し、前記ｄ（Ａｌ_ＸＧａ_１−ＸＮ）は当該III族窒化物半導体電子デバイスにおけるＡｌ _Ｘ Ｇａ _１−Ｘ Ｎの格子定数を示し、
   前記格子緩和率Ｒはゼロより大きく、０．８以下である、請求項１〜請求項６のいずれか一項に記載されたIII族窒化物半導体電子デバイス。
8. 前記第１及び第２の半導体層を搭載する支持基体を更に備え、
   前記支持基体は前記半導体表面を有し、
   前記支持基体は前記Ａｌ_ＸＧａ_１−ＸＮから構成された基板からなる、請求項１〜請求項７のいずれか一項に記載されたIII族窒化物半導体電子デバイス。
9. 前記第１及び第２の半導体層を搭載する支持基体を更に備え、
   前記支持基体は、前記半導体表面を提供するIII族窒化物層と、前記Ａｌ_ＸＧａ_１−ＸＮと異なる材料からなる支持体とを含み、
   前記III族窒化物層は前記支持体の上に搭載される、請求項１〜請求項７のいずれか一項に記載されたIII族窒化物半導体電子デバイス。
10. 前記Ａｌ_ＸＧａ_１−ＸＮはＡｌＮである、請求項１〜請求項９のいずれか一項に記載されたIII族窒化物半導体電子デバイス。
11. 前記Ａｌ_ＸＧａ_１−ＸＮの前記半導体表面はｃ面を有する、請求項１〜請求項１０のいずれか一項に記載されたIII族窒化物半導体電子デバイス。
12. 前記第１の半導体層はＡｌ_ＹＧａ_１−ＹＮ（０≦Ｙ＜１、Ｙ＜Ｚ、Ｙ＜Ｘ）からなり、
    前記第２の半導体層はＡｌ_ＺＧａ_１−ＺＮ（０＜Ｚ≦１、Ｚ≦Ｘ）からなり、
    前記第２の半導体層と前記第１の半導体層のアルミニウム組成の差が、０．１７以上であり、
    前記第２の半導体層の厚さが１４０ｎｍより大きく、３００ｎｍ以下である、請求項１〜請求項１１のいずれか一項に記載されたIII族窒化物半導体電子デバイス。
13. 前記第１の半導体層はＡｌ_ＹＧａ_１−ＹＮ（０≦Ｙ＜１、Ｙ＜Ｚ、Ｙ＜Ｘ）からなり、
    前記第２の半導体層はＡｌ_ＺＧａ_１−ＺＮ（０＜Ｚ≦１、Ｚ≦Ｘ）からなり、
    前記第２の半導体層と前記第１の半導体層のアルミニウム組成の差が、０．２２以上であり、
    前記第２の半導体層の厚さが９２ｎｍより大きく、３００ｎｍ以下である、請求項１〜請求項１１のいずれか一項に記載されたIII族窒化物半導体電子デバイス。
14. 前記第１の半導体層はＡｌ_ＹＧａ_１−ＹＮ（０≦Ｙ＜１、Ｙ＜Ｚ、Ｙ＜Ｘ）からなり、
    前記第２の半導体層はＡｌ_ＺＧａ_１−ＺＮ（０＜Ｚ≦１、Ｚ≦Ｘ）からなり、
    前記第２の半導体層と前記第１の半導体層のアルミニウム組成の差が、０．３７以上であり、
    前記第２の半導体層の厚さが３０ｎｍより大きく、３００ｎｍ以下である、請求項１〜請求項１１のいずれか一項に記載されたIII族窒化物半導体電子デバイス。
15. III族窒化物半導体電子デバイスのためのエピタキシャル基板であって、
    Ａｌ_ＸＧａ_１−ＸＮ（０＜Ｘ≦１）からなる半導体表面を有する基板と、
    前記半導体表面の上に設けられ、第１のIII族窒化物半導体材料からなり、チャネル層のための第１の半導体層と、
    前記第１の半導体層の上に設けられ、バリア層のための第２の半導体層と、
    を備え、
    前記第２の半導体層は前記第１のIII族窒化物半導体材料のバンドギャップより大きいバンドギャップを有する第２のIII族窒化物半導体材料からなり、
    前記第１のIII族窒化物半導体材料は前記Ａｌ_ＸＧａ_１−ＸＮと異なり、
    前記第１の半導体層は、歪みを内包すると共に、前記半導体表面のＡｌ_ＸＧａ_１−ＸＮの上において格子緩和しており、
    前記第２の半導体層の厚さは、無歪みの第１のIII族窒化物半導体材料の組成と、第２のIII族窒化物半導体材料の組成により規定される臨界膜厚より大きい、エピタキシャル基板。
16. 前記基板は前記Ａｌ_ＸＧａ_１−ＸＮからなる、請求項１５に記載されたエピタキシャル基板。
17. 前記基板は、前記半導体表面を提供するIII族窒化物層と、前記Ａｌ_ＸＧａ_１−ＸＮと異なる材料からなる支持体とを含み、
    前記III族窒化物層は前記支持体の上に搭載される、請求項１５に記載されたエピタキシャル基板。
18. 前記Ａｌ_ＸＧａ_１−ＸＮはＡｌＮである、請求項１５〜請求項１７のいずれか一項に記載されたエピタキシャル基板。
19. 前記第１の半導体層はＡｌ_ＹＧａ_１−ＹＮ（０≦Ｙ＜１、Ｙ＜Ｚ、Ｙ＜Ｘ）からなり、
    前記第１の半導体層は格子緩和率Ｒを有しており、
    前記格子緩和率Ｒは（ｄ（Ａｌ_ＹＧａ_１−ＹＮ）−ｄ（Ａｌ_ＸＧａ_１−ＸＮ））／（ｄ０（Ａｌ_ＹＧａ_１−ＹＮ）−ｄ０（Ａｌ_ＸＧａ_１−ＸＮ））で規定され、
    前記格子緩和率Ｒはゼロより大きく、０．９以下である、請求項１５〜請求項１８のいずれか一項に記載されたエピタキシャル基板。
20. 前記第１の半導体層はＡｌ_ＹＧａ_１−ＹＮ（０≦Ｙ＜１、Ｙ＜Ｚ、Ｙ＜Ｘ）からなり、
    前記第１の半導体層は格子緩和率Ｒを有しており、
    前記格子緩和率Ｒは（ｄ（Ａｌ_ＹＧａ_１−ＹＮ）−ｄ（Ａｌ_ＸＧａ_１−ＸＮ））／（ｄ０（Ａｌ_ＹＧａ_１−ＹＮ）−ｄ０（Ａｌ_ＸＧａ_１−ＸＮ））で規定され、
    前記格子緩和率Ｒはゼロより大きく、０．8以下である、請求項１５〜請求項１９のいずれか一項に記載されたエピタキシャル基板。
21. 前記第１の半導体層はＡｌ_ＹＧａ_１−ＹＮ（０≦Ｙ＜１、Ｙ＜Ｚ、Ｙ＜Ｘ）からなり、
    前記第２の半導体層はＡｌ_ＺＧａ_１−ＺＮ（０＜Ｚ≦１、Ｚ≦Ｘ）からなり、
    前記第２の半導体層と前記第１の半導体層のアルミニウム組成の差が、０．１７以上であり、
    前記第２の半導体層の厚さが１４０ｎｍより大きく、３００ｎｍ以下である、請求項１５〜請求項２０のいずれか一項に記載されたエピタキシャル基板。
22. 前記第１の半導体層はＡｌ_ＹＧａ_１−ＹＮ（０≦Ｙ＜１、Ｙ＜Ｚ、Ｙ＜Ｘ）からなり、
    前記第２の半導体層はＡｌ_ＺＧａ_１−ＺＮ（０＜Ｚ≦１、Ｚ≦Ｘ）からなり、
    前記第２の半導体層と前記第１の半導体層のアルミニウム組成の差が、０．２２以上であり、
    前記第２の半導体層の厚さが９２ｎｍより大きく、３００ｎｍ以下である、請求項１５〜請求項２０のいずれか一項に記載されたエピタキシャル基板。
23. 前記第１の半導体層はＡｌ_ＹＧａ_１−ＹＮ（０≦Ｙ＜１、Ｙ＜Ｚ、Ｙ＜Ｘ）からなり、
    前記第２の半導体層はＡｌ_ＺＧａ_１−ＺＮ（０＜Ｚ≦１、Ｚ≦Ｘ）からなり、
    前記第２の半導体層と前記第１の半導体層のアルミニウム組成の差が、０．３７以上であり、
    前記第２の半導体層の厚さが３０ｎｍより大きく、３００ｎｍ以下である、請求項１５〜請求項２０のいずれか一項に記載されたエピタキシャル基板。
24. III族窒化物半導体電子デバイスを作製する方法であって、
    Ａｌ_ＸＧａ_１−ＸＮ（０＜Ｘ≦１）からなる半導体表面の上に、第１のIII族窒化物半導体材料からなる第１の半導体層を成長する工程と、
    前記第１の半導体層の上に第２の半導体層を成長する工程と、
    前記第２の半導体層を成長した後にゲート電極を形成する工程と、
    を備え、
    前記第１のIII族窒化物半導体材料は前記Ａｌ_ＸＧａ_１−ＸＮと異なり、
    前記第２の半導体層は前記第１のIII族窒化物半導体材料のバンドギャップより大きいバンドギャップを有する第２のIII族窒化物半導体材料からなり、
    前記第１の半導体層は歪みを内包すると共に、前記半導体表面のＡｌ _Ｘ Ｇａ _１−Ｘ Ｎの上において格子緩和しており、前記第２の半導体層の厚さは、無歪みの第１のIII族窒化物半導体材料の組成により規定される臨界膜厚より大きい、III族窒化物半導体電子デバイスを作製する方法。
25. 前記第１の半導体層はＡｌ_ＹＧａ_１−ＹＮ（０≦Ｙ＜１、Ｙ＜Ｚ、Ｙ＜Ｘ）からなり、
    前記第２の半導体層はＡｌ_ＺＧａ_１−ＺＮ（０＜Ｚ≦１、Ｚ≦Ｘ）からなり、
    前記Ａｌ_ＺＧａ_１−ＺＮのアルミニウム組成は前記Ａｌ_ＹＧａ_１−ＹＮのアルミニウム組成より大きく、
    前記Ａｌ_ＹＧａ_１−ＹＮのアルミニウム組成は前記Ａｌ_ＸＧａ_１−ＸＮのアルミニウム組成より小さい、請求項２４に記載されたIII族窒化物半導体電子デバイスを作製する方法。