JP5481728B2 - 等化器 - Google Patents
等化器 Download PDFInfo
- Publication number
- JP5481728B2 JP5481728B2 JP2012176662A JP2012176662A JP5481728B2 JP 5481728 B2 JP5481728 B2 JP 5481728B2 JP 2012176662 A JP2012176662 A JP 2012176662A JP 2012176662 A JP2012176662 A JP 2012176662A JP 5481728 B2 JP5481728 B2 JP 5481728B2
- Authority
- JP
- Japan
- Prior art keywords
- equalization
- frame
- reverse
- equalization processing
- symbol
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012545 processing Methods 0.000 claims description 231
- 230000002441 reversible effect Effects 0.000 claims description 142
- 238000000034 method Methods 0.000 claims description 96
- 230000008569 process Effects 0.000 claims description 90
- 239000000872 buffer Substances 0.000 description 110
- 238000012549 training Methods 0.000 description 67
- 230000006870 function Effects 0.000 description 58
- 238000010586 diagram Methods 0.000 description 25
- 238000012937 correction Methods 0.000 description 19
- 230000003111 delayed effect Effects 0.000 description 18
- 238000004891 communication Methods 0.000 description 17
- 230000003044 adaptive effect Effects 0.000 description 14
- 238000009825 accumulation Methods 0.000 description 12
- 238000005094 computer simulation Methods 0.000 description 11
- 230000008878 coupling Effects 0.000 description 11
- 238000010168 coupling process Methods 0.000 description 11
- 238000005859 coupling reaction Methods 0.000 description 11
- 238000004422 calculation algorithm Methods 0.000 description 9
- 238000004364 calculation method Methods 0.000 description 9
- 238000003672 processing method Methods 0.000 description 6
- 230000005540 biological transmission Effects 0.000 description 4
- 230000008859 change Effects 0.000 description 4
- 230000001360 synchronised effect Effects 0.000 description 4
- 230000004044 response Effects 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Images
Landscapes
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
しかしながら、RLSアルゴリズムでは、乗算回数が適応フィルタのタップ数の2乗に比例して増え、計算に複雑な行列式などを用いるために演算量が極めて多く、倍精度浮動小数点演算が必要であるという問題が生じるため、低価格で消費電力の少ない固定小数点DSP(Digital Signal Processor)による処理の実現は難しく、携帯端末無線機への実装が困難である。
Mean Square)のアルゴリズムが知られている。
LMSアルゴリズムでは、誤差の2乗平均値が最小となるような最適タップ利得に徐々に近づくようにタップ利得を制御させるため、係数を収束させるためには、最低でも30〜50シンボル程度必要となるが、安定性の高さと演算量の少なさの面から、代表的な適応アルゴリズムとして認識されている。信号処理装置に実装するための所望として、演算量を少なくさせることや、トレーニング動作時におけるタップ利得係数の収束時間の短縮や、トレーニング動作に必要なシンボル数を減らすことが挙げられる。
例えば、市町村デジタル同報通信システムなどの固定系の通信システムでは、送信側のアンテナと受信側のアンテナが固定に設置されており、伝搬路の変動が小さいため、特許文献1記載のような受信バッファの前方からの等化処理、即ち時間軸に沿って行う等化処理(以下、順方向等化という。)及び後方からの等化処理、即ち時間軸を遡って行う等化処理(以下、逆方向等化という。)を実施する方法により、伝搬路歪みを補償することができる。例えば親局を市役所等に設置し、災害通報など行うための屋外子局を学校や公民館などに設置して無線通信を行う通信システムが一般的だが、山間部など地形の入り組んだ地域の場合、直接到来する電波(直接波)に、山などに反射し遅延した電波(遅延波)が合成されて屋外子局に受信されてしまうという問題が生じる。
図3は、一般的な無線通信に用いられるフレームフォーマットを示した図であり、1フレームの信号フォーマットである。フレームのほぼ中央に既知シンボルである同期ワードSWが配置され、その両側にトラヒックチャネルなどのデータが配置されているため、同期ワードよりも前のデータに対しては逆方向等化を行い、同期ワードよりも後のデータに対しては、順方向等化を行う。
なお、図3は後述する実施例で参照する図であり、ここでは説明の便宜上から図3を参照したが、本発明を限定する意図は無い。
図5では、屋外子局を親局から見通せない場所に設置したときに屋外子局が受信した信号に対して等化を行う場合の遅延プロファイルを示している。また、図5(a)は受信信号に順方向等化を行う場合を示した図であり、図5(b)は受信信号に逆方向等化を行う場合を示した図である。
図5(a)の順方向等化を行う場合、図4(b)同様の遅延プロファイルとなるが、図5(b)のように逆方向等化を行う場合には、時間軸に対して逆向きの処理を行うため、遅延プロファイルの時間関係が図5(a)とは逆となる。
等化器においては、図5の中で先行している波が直接波となり、それに続く波が遅延波となる。直接波が遅延波よりも大きい場合を最小位相条件、遅延波が直接波よりも大きい場合を非最小位相条件という。通常であれば、入力信号は図4(a)のように直接波が遅延波よりも大きい最小位相条件であるから、図5(a)の順方向等化では、最小位相条件となり図5(b)の逆方向等化では非最小位相条件となる。
ここで、判定帰還型の等化器では、最小位相条件の場合に比べ非最小位相条件の場合により多くのタップ数を必要とし、同じタップ数の条件では収束特性が劣る。
図6では、図5における遅延波501と遅延波502の強度差を3dB、時間差をT/2(T:シンボル周期、T=1/11.25kHz=88.9μs)とした場合の、順方向等化と逆方向等化の等化誤差を計算機シミュレーションにより求めたものを示してある。図6によると、同期ワードよりも前のデータは逆方向等化処理を行うため、非最小位相条件となり、等化誤差が大きい。
また、本発明は、無線通信時に起こる周波数偏差による位相の変化が生じた場合において、効果的な等化処理を行うことができる等化器を提供することを目的とする。
上記目的を達成するため、本発明では、既知のシンボル部分を含むフレームからなる受信信号を等化処理する等化器において、次のような構成とした。
すなわち、後方順方向等化処理手段が、前記フレームに含まれる前記既知のシンボル部分より後方の信号に対して順方向で等化処理を行う。前方順方向等化処理手段が、前記フレームに含まれる前記既知のシンボル部分より前方の信号に対して順方向で等化処理を行う。前方逆方向等化処理手段が、前記フレームに含まれる前記既知のシンボル部分より前方の信号に対して逆方向で等化処理を行う。後方逆方向等化処理手段が、前記フレームに含まれる前記既知のシンボル部分より後方の信号に対して逆方向で等化処理を行う。前方取得手段が、前記前方順方向等化処理手段による等化処理における誤差と前記前方逆方向等化処理手段による等化処理における誤差とを比較して、良好な方の等化処理の結果を取得する。後方取得手段が、前記後方順方向等化処理手段による等化処理における誤差と前記後方逆方向等化処理手段による等化処理における誤差とを比較して、良好な方の等化処理の結果を取得する。そして、前記前方取得手段により取得された等化処理の結果と前記後方取得手段により取得された等化処理の結果を採用する。
また、後述する第1実施例で示されるように、無線通信時に起こる周波数偏差による位相の変化が生じた場合において、効果的な等化処理を行うことができる等化器を実現することもできる。
また、既知のシンボル部分としては、種々なものが用いられてもよく、例えば、同期ワード(SW)を用いることができる。
また、フレームに含まれる既知のシンボル部分より前方の信号または後方の信号に対して処理を行う場合には、例えば、既知のシンボル部分が必要である或いはあってもよいときには、既知のシンボル部分が含められて処理が行われてもよく、また、例えば、既知のシンボル部分が不要である或いは無くてもよいときには、既知のシンボル部分が含められないで処理が行われてもよい。
また、フレームに含まれる既知のシンボル部分より前方の信号について採用された等化処理結果と、フレームに含まれる既知のシンボル部分より後方の信号について採用された等化処理結果については、例えば、そのまま、次の処理やメモリへの記憶などが行われてもよく、或いは、これら2つの等化処理結果が結合されてから、次の処理やメモリへの記憶などが行われてもよい。ここで、これら2つの等化処理結果を結合する場合に、重複する部分があるようなときには、重複する部分については一方のみを採用すること或いは2つを平均化して採用することなどが行われてもよい。
上記目的を達成するため、本発明では、既知のシンボル部分を含むフレームからなる受信信号を等化処理する等化器において、次のような構成とした。
すなわち、シンボル順方向等化処理手段が、前記フレームに含まれる前記既知のシンボル部分の全部又は一部を等化処理対象として用いて順方向で等化処理を行う。シンボル逆方向等化処理手段が、前記フレームに含まれる前記既知のシンボル部分の全部又は一部を等化処理対象として用いて逆方向で等化処理を行う。方向選択手段が、前記シンボル順方向等化処理手段による等化処理における誤差と前記シンボル逆方向等化処理手段による等化処理における誤差とを比較して、順方向と逆方向のうちで良好な方の方向を選択する。信号等化処理手段が、前記方向選択手段により選択された方向で、前記フレームからなる受信信号に対して等化処理を行う。
また、後述する第2実施例で示されるように、無線通信時に起こる周波数偏差による位相の変化が生じた場合において、効果的な等化処理を行うことができる等化器を実現することもできる。
また、既知のシンボル部分としては、種々なものが用いられてもよく、例えば、同期ワード(SW)を用いることができる。
また、既知のシンボル部分を用いた等化処理では、例えば、既知のシンボル部分の全部が等化処理対象として用いられてもよく、或いは、既知のシンボル部分の一部が等化処理対象として用いられてもよい。
また、既知のシンボル部分を用いた順方向や逆方向の等化処理としては、例えば、複数回の等化処理が行われてもよい。
また、等化処理における誤差としては、例えば、複数回の等化処理を行った場合における等化誤差の平均が用いられてもよい。
また、後述する第1実施例や第2実施例で示されるように、例えば、無線通信時に起こる周波数偏差による位相の変化が生じた場合において、効果的な等化処理を行うことができる等化器を実現することも可能である。
以下に本発明の実施形態について図面を用いて説明する。
図14は、本発明の一実施例における等化処理方法を利用した受信機の構成の一実施例を示す図である。
本例の受信機は、入力端子Z1と出力端子Z2との間に、復調部1と、復調処理部2を備えている。
復調部1は、RF(無線周波数)部11と、A/D(Analog to Digital)変換器12と、直交復調部13と、受信フィルタ部14を備えている。
復調処理部2は、適応等化器15を備えている。
具体的には、バースト過渡応答用ランプ時間(R)のシンボル301と、種々のデータからなる情報(DATA)シンボル302と、パイロットシンボル(P)のシンボル303と、パイロットシンボル303に続く情報(DATA)シンボル304と、それに続く同期ワード系列(SW)のシンボル305と、それに続く情報(DATA)シンボル306と、パイロットシンボル(P)のシンボル307と、それに続く情報(DATA)シンボル308と、ガード時間(G)のシンボル309から構成されている。
なお、本例では、情報(DATA)シンボルと示したが、これらのフレーム構成としてはそれぞれ種々のものが用いられても良い。
アンテナにより無線受信された受信信号が入力端子Z1から復調部1内のRF部11に入力され、RF部11においてバッファアンプによる電力振幅増幅とミキサによる周波数変換が行われる。その後、受信信号はA/D変換器12によりアナログ信号からデジタル信号へ変換される。デジタル信号に変換された受信信号は、直交復調部13により直交復調されてベースバンド信号のI成分とQ成分に分離される。このベースバンド信号のI成分とQ成分は、受信フィルタ部14によりフィルタリングされて、復調処理部2内の適応等化器15に入力される。
適応等化器15に入力された信号は、適応等化器により等化処理され、等化処理後の信号が出力端子Z2から出力される。
蓄積処理部101では、順方向バッファ102、103、逆方向バッファ104、105への蓄積の制御を行う。
等化処理部106は、順方向バッファ102、103のデータが入力され、順方向等化処理を行い、フレーム後半の順方向等化出力を順方向出力バッファ108へ入力し、フレーム前半の順方向等化出力を順方向出力バッファ109へ入力する。等化処理部107は、逆方向バッファ104、105のデータを入力し、逆方向等化処理を行い、フレーム前半の逆方向等化出力を逆方向出力バッファ110へ入力し、フレーム後半の逆方向等化出力を逆方向出力バッファ111へ入力する。
等化処理部106は判定帰還型等化器(以下、DFEという。)203−1、203−2、非判定出力帰還処理部204、タップ利得係数バッファ205、バッファ206、振幅および位相補正係数算出部207、振幅および位相補正部208、係数補正部209、出力結合部210で構成される。なお、等化処理部107については等化処理部106と同一の構成であるため、説明を省略する或いは等化処理部106とまとめて説明する。
図2において、図7に記載した順方向バッファ102または逆方向バッファ104に蓄積されたデータ内容が、端子201を介してDFE203−1へ入力され、同様に順方向バッファ103または逆方向バッファ105に蓄積されたデータ内容が、端子202を介してDFE203−2と非判定出力帰還処理部204へ入力される。
図9において、判定帰還型等化器DFE203−1は、1/2シンボルの遅延を与える遅延回路としてフィードフォワードタップのタップ数であるNFF個から1個減らした数、すなわちNFF−1個の遅延回路904−1〜904−(NFF−1)、1シンボルの遅延を与えるフィードバックタップのタップ数であるNFB個の遅延回路905−1〜905−NFB、NFF+NFB個の複素乗算器906−0〜906−(NFF−1)、907−1〜907−NFB、複素加算器908−1、908−2、複素減算器909、誤差電力算出部910、シンボル判定部911、スイッチ912、同期ワードシンボル格納メモリ913、タップ利得係数更新部914で構成される。なお、DFE203−2についてはDFE203−1と同一の構成であるため、特に明記する場合以外の説明は省略する。
ここで、タップ利得係数更新部914の更新アルゴリズムは、例えば、最小2乗平均LMSである。端子901からは、端子201または202からの信号が入力される。ここで、DFE203−1では、タップ利得係数の最終値を端子902を介してタップ利得係数バッファ205へと出力する。DFE203−2の場合は、係数補正部209からのタップ利得係数を端子903を介して初期値として入力する。
また、同期ワードシンボル格納メモリ913に格納された同期ワードシンボルを参照信号としてトレーニング動作を行う際は、スイッチ912の端子912−(a)と912−(c)を接続し、同期ワードシンボル格納メモリ913から同期ワードシンボルを、フィードバックタップの遅延回路905−1へ入力する。シンボル判定結果を参照信号とするトラッキング動作を行う際は、スイッチ912の端子912−(a)と912−(b)を接続し、シンボル判定部911の出力をフィードバックタップの遅延回路905−1へ入力する。
等化処理部106または107では、フレーム前半データとフレーム後半データのそれぞれについて順方向等化と逆方向等化を行う。
順方向等化をフレーム前半データとフレーム後半データに行う場合、まずフレーム後半データの先頭データである801から803までのデータ、即ちシンボル305、306、307、308の各データについての同期ワード(SW)シンボル305の信号部を例えば係数更新アルゴリズムに応じた任意の回数(例えば16回)だけ繰り返し、トレーニングを行った後、データ802から803までの入力信号に対し、トラッキングを行う。これらのトレーニングおよびトラッキング処理はDFE203−1で処理される。
ここで、トレーニングとは、同期ワード(SW)のような既知のシンボルを参照信号として、タップ利得係数を収束させる処理のことであり、スイッチ912の端子912−(a)と912−(c)を接続して実施する。また、トラッキングとは、等化器出力をシンボル判定し、その判定結果を参照信号として、タップ利得係数を収束させる処理のことであり、スイッチ912の端子912−(a)と912−(b)を接続して実施する。
通常、無線通信を行う際に送信側と受信側の局発振器に周波数偏差が生じると、データ803の時点の信号と、804の時点の信号では、周波数偏差に応じた位相の違いが生じるため、803の時点でのタップ利得係数をそのままデータ804からの等化処理に用いることができない。このため、データ804から805、即ち、シンボル301、302、303までの入力信号に対し、非判定出力帰還処理部204により非判定出力帰還処理をパイロット信号303まで行い、その出力をバッファ206に格納する。データ803の時点でのタップ利得係数を初期値として、非判定出力帰還処理部204により、等化器出力を判定せずにフィードバックタップへ帰還して出力を演算すると、データ805のパイロットの出力は、周波数偏差の分だけ位相が回転した出力となるため、これから回転した位相を求め、タップ利得係数の位相を補正して用いる。
k=yp・(p’)*
ただし、p’=p/|p|2
・・(式1)
g=k/|k|2
・・(式2)
係数補正部209は、フィードフォワードタップのタップ利得係数h0、h1、・・・、hNFF−1に上記gを乗算し、フィードバックタップのタップ利得係数h−NFB、h−NFB+1、・・・、h−1はそのままで、DFE203−2へタップ利得係数の初期値として入力する。
DFE203−2は、係数補正部209より入力されるタップ利得係数を初期値として、データ805から806、即ち順方向等化の場合はシンボル304、305であり、逆方向等化の場合はシンボル306、305についてトラッキングを行い、等化出力を出力結合部210へ入力する。出力結合部210では、振幅および位相補正部208によるパイロットまでの出力と、DFE203−2によるパイロットより後の出力を結合し、端子212へと出力する。
図12では、図5における遅延波501と遅延波502の強度差を3dB、時間差をT/2(T:シンボル周期、T=1/11.25kHz=88.9μs)とした場合の、フレーム後半データの順方向等化(以下、順方向等化(1)という。)と、フレーム前半データの順方向等化(以下、順方向等化(2)という。)、フレーム前半データの逆方向等化(以下、逆方向等化(1)という。)、フレーム後半データの逆方向等化(以下、逆方向等化(2)という。)の等化誤差を計算機シミュレーションにより求めたものを示してある。
例えば図12の条件の場合には、フレーム前半データは順方向等化(2)と逆方向等化(1)の等化誤差の平均を比較すると、順方向等化(2)のほうが逆方向等化(1)よりも等化誤差が少なく、フレーム後半データでは、フレーム前半データ同様順方向等化(1)と逆方向等化(2)の等化誤差の平均を比較すると、順方向等化(1)の方が逆方向等化(2)よりも等化誤差が少ないため、この場合フレーム前半データ、フレーム後半データ共に順方向等化による等化出力が選択される。
図13では、図12において選択されたフレーム前半データとフレーム後半データの選択された出力に対するコンスタレーションを確認すると、フレーム前半データとフレーム後半データの両方でコンスタレーションが収束していることを確認できる。
また、出力結合部112では、例えば、データ(DATA)302、304、306、308の部分のみを結合することも可能である。
図2の構成が等化処理部106に適用される場合には、順方向バッファ102からの信号が端子201に入力され、順方向バッファ203からの信号が端子202に入力され、端子211からの信号が順方向出力バッファ108へ出力され、端子212からの信号が順方向出力バッファ109へ出力される。
図2の構成が等化処理部107に適用される場合には、逆方向バッファ104からの信号が端子201に入力され、逆方向バッファ105からの信号が端子202に入力され、端子211からの信号が逆方向出力バッファ110へ出力され、端子212からの信号が逆方向出力バッファ111へ出力される。
図9の構成がDFE203−2に適用される場合には、端子202からの信号が端子901に入力され、係数補正部209からの信号(タップ利得係数の初期値)が端子903に入力され、端子916からの信号(等化出力)が出力結合部210へ出力され、端子915からの信号(誤差電力の情報)が例えば出力結合部112へ出力される。なお、端子902からの信号(タップ利得係数)は特には他の処理部に入力されなくてもよい。
(1−1)既知のシンボル部分(SW)を含むフレームからなる受信信号を等化処理する等化器15において、
該等化器15は、等化処理対象となる信号に基づいて等化処理を行って等化処理結果の信号を取得する等化機能部106、107と、
前記受信信号を構成する前記フレームに含まれる前記既知のシンボル(SW)およびその前方の受信信号を順方向で記憶する第1の記憶機能部103と、
前記受信信号を構成する前記フレームに含まれる前記既知のシンボル(SW)およびその後方の受信信号を順方向で記憶する第2の記憶機能部102と、
前記受信信号を構成する前記フレームに含まれる前記既知のシンボル(SW)およびその前方の受信信号を逆順で記憶する第3の記憶機能部104と、
前記受信信号を構成する前記フレームに含まれる前記既知のシンボル(SW)およびその後方の受信信号を逆順で記憶する第4の記憶機能部105と、
前記第1の記憶機能部103と前記第2の記憶機能部102に記憶された情報を個別に入力して、これらに含まれる前記既知のシンボル部分(SW)の全部又は一部を等化処理対象として用いて前記等化機能部106により前記入力された情報のそれぞれに対し順方向等化処理を行う第1の制御機能部(例えば、図示しない制御部)と、
前記第2の記憶機能部104と前記第4の記憶機能部105に記憶された情報を個別に入力して、これらに含まれる前記既知のシンボル部分(SW)の全部又は一部を等化処理対象として用いて前記等化機能部107により前記入力された情報のそれぞれに対し逆方向等化処理を行う第2の制御機能部(例えば、図示しない制御部)と、を備えた、ことを特徴とする等化器15。
該等化器15は、前記第1の制御機能部によって順方向等化処理を行った等化処理結果と前記第2の制御機能部によって逆方向等化処理を行った等化処理結果の等化誤差平均を比較する比較機能部112と、
該比較機能部112によって比較された前記等化処理結果を結合する結合機能部112と、を備えた、ことを特徴とする等化器15。
前記第1の制御機能部は、前記第1の記憶機能部103および第2の記憶機能部102により順方向で記憶された記憶内容を入力して、これに含まれる前記既知のシンボル部分(SW)の全部又は一部を複数回繰り返して等化処理対象として用いて前記等化により順方向等化処理を行い、
前記第2の制御機能部は、前記第3の記憶機能部104および第4の記憶機能部105により逆順で記憶された記憶内容を入力して、これに含まれる前記既知のシンボル部分(SW)の全部又は一部を複数回繰り返して等化処理対象として用いて前記等化により逆方向等化処理を行う、ことを特徴とする等化器15。
該等化器15は、等化処理対象となる信号に基づいて等化処理を行って等化処理結果の信号を取得する等化ステップと、
前記受信信号を構成する前記フレームに含まれる前記既知のシンボル(SW)およびその前方の受信信号を順方向で記憶する第1の記憶ステップと、
前記受信信号を構成する前記フレームに含まれる前記既知のシンボル(SW)およびその後方の受信信号を順方向で記憶する第2の記憶ステップと、
前記受信信号を構成する前記フレームに含まれる前記既知のシンボル(SW)およびその前方の受信信号を逆順で記憶する第3の記憶ステップと、
前記受信信号を構成する前記フレームに含まれる前記既知のシンボル(SW)およびその後方の受信信号を逆順で記憶する第4の記憶ステップと、
前記第1の記憶ステップと前記第2の記憶ステップにより記憶された情報を個別に入力して、これらに含まれる前記既知のシンボル部分(SW)の全部又は一部を等化処理対象として用いて前記等化ステップにより前記入力された情報のそれぞれに対し順方向等化処理を行う第1の制御ステップと、
前記第3の記憶ステップと前記第4の記憶ステップにより記憶された情報を個別に入力して、これらに含まれる前記既知のシンボル部分(SW)の全部又は一部を等化処理対象として用いて前記等化ステップにより前記入力された情報のそれぞれに対し逆方向等化処理を行う第2の制御ステップと、を備えた、ことを特徴とする等化処理方法。
具体的には、フレーム内の全てのデータ区間に対して両方向の等化処理を行い、全てのデータ区間に対し、より等化誤差の小さい等化方向の出力を選択することで最良の等化性能を得ることができる。
なお、本実施例では、上記した第1実施例と同様な構成や動作については、説明を省略或いは簡易化し、主に、上記した第1実施例とは異なる構成や動作について詳しく説明する。
また、説明の便宜上から、本実施例では、上記した第1実施例と同様な構成部分については、同一の符号を付して説明する。
図14の受信機の構成については、上記した第1実施例の場合と同様である。
図3に示されるフレーム構成については、上記した第1実施例の場合と同様である。
蓄積処理部101では、順方向バッファ102、103、逆方向バッファ104、105への蓄積の制御を行う。
トレーニング・順方向/逆方向判定部113は、順方向バッファ102の同期ワード部(SW)信号の順方向トレーニング、逆方向バッファ104の同期ワード部(SW)の逆方向トレーニングを行い、それぞれの方向のトレーニング結果の等化誤差を比較し、等化誤差が小さい方向でトレーニングしたタップ利得係数を選択して等化処理部106へ入力すると共に、その選択結果(「順方向」または「逆方向」を示す情報)をスイッチ114、115、出力結合部112へ入力する。
等化処理部106は、スイッチ114を介して、順方向バッファ102または逆方向バッファ104のデータが入力されるとともに、スイッチ115を介して、順方向バッファ103または逆方向バッファ105のデータが入力され、順方向等化処理または逆方向等化処理を行い、フレーム後半の順方向等化出力またはフレーム前半の逆方向等化出力を出力バッファ116へ入力し、フレーム前半の順方向等化出力またはフレーム後半の逆方向等化出力を出力バッファ117へ入力する。
出力結合部112は、トレーニング・順方向/逆方向判定部113で「順方向」と判断して選択した場合は、出力バッファ117のデータを順方向に読み出してフレーム前半データとし、出力バッファ116のデータを順方向に読み出してフレーム後半のデータとし、これらを結合し、1フレームのデータとして出力する。また、トレーニング・順方向/逆方向判定部113で「逆方向」と判断して選択した場合は、出力バッファ116のデータを逆方向に読み出してフレーム前半データとし、出力バッファ117のデータを逆方向に読み出してフレーム後半のデータとし、これらを結合し、1フレームのデータとして出力する。
また、出力結合部112では、例えば、データ(DATA)302、304、306、308の部分のみを結合することも可能である。
図16は、本発明の一実施例における等化処理部106の構成例を示したブロック図である。本例の等化処理部106の構成や動作については、端子213を備えている点を除いては、上記した第1実施例の図2の場合と同様である。
図9の判定帰還型等化器(DFE)203−1、203−2の構成や動作については、上記した第1実施例の場合と同様である。
図10の非判定出力帰還処理部204の構成や動作については、上記した第1実施例の場合と同様である。
トレーニング・順方向/逆方向判定部113で同期ワード(SW)の順方向トレーニングと逆方向トレーニングを行い、その結果に従って等化処理部106では、フレーム前半データとフレーム後半データの順方向等化または逆方向等化を行う。
そして、トレーニング・順方向/逆方向判定部113は、それぞれの方向でトレーニングを行った結果の等化誤差を比較し、順方向トレーニングによる等化誤差の方が小さい場合は、以降の処理で順方向等化処理を行うように制御し、逆方向トレーニングによる等化誤差の方が小さい場合は、以降の処理で逆方向等化処理を行うように制御する。
逆向等化処理を行う場合、トレーニング・順方向/逆方向判定部113で得た逆方向トレーニングによるタップ利得係数を等化処理部106の端子213から初期値として入力し、まずフレーム前半データの(SW305を除いて)終端データである802から803までのデータ、即ちシンボル304、303、302の各データについてのデータ802から803までの入力信号に対し、トラッキングを行う。
図18では、図5における遅延波501と遅延波502の強度差を3dB、時間差をT/2(T:シンボル周期、T=1/11.25kHz=88.9μs)とした場合の、同期ワード(SW)部の順方向および逆方向トレーニングによる等化誤差と、このトレーニング結果により選択されたデータ部の順方向等化の等化誤差を計算機シミュレーションにより求めたものである。なお、フレーム前半については順方向等化(2)として示してあり、フレーム後半については順方向等化(1)として示してある。
例えば図18の条件の場合には、同期ワード(SW)部のトレーニング結果は、順方向トレーニングの方が逆方向トレーニングよりも等化誤差が少なく、データ区間に対しては順方向等化が行われる。
図13の等化出力コンスタレーションの計算機シミュレーション結果については、上記した第1実施例の場合と同様である。
そして、出力結合部112にて、出力バッファ117に蓄積されたフレーム前半データと出力バッファ116に蓄積されたフレーム後半データがそれぞれ順方向で読み出され、1フレームのデータとして結合して出力される。
そして、出力結合部112にて、出力バッファ116に蓄積されたフレーム前半データと出力バッファ117に蓄積されたフレーム後半データがそれぞれ逆方向で読み出され、1フレームのデータとして結合して出力される。
また、本発明の実施の形態によると、フレーム内の同期ワードにおけるトレーニングを行う時点で最適な等化方向(順方向等化/逆方向等化)を判別し、データ区間に対しては最適な方向の等化処理のみ行うため、処理量を少なくすることができる。
図16の構成は等化処理部106に適用され、スイッチ114からの信号が端子201に入力され、スイッチ115からの信号が端子202に入力され、端子211からの信号が出力バッファ116へ出力され、端子212からの信号が出力バッファ117へ出力され、トレーニング・順方向/逆方向判定部113からの信号(タップ利得係数の初期値)が端子213に入力される。
図9の構成がDFE203−2に適用される場合には、端子202からの信号が端子901に入力され、係数補正部209からの信号(タップ利得係数の初期値)が端子903に入力され、端子916からの信号(等化出力)が出力結合部210へ出力される。なお、端子902からの信号(タップ利得係数)は特には他の処理部に入力されなくてもよい。また、端子915からの信号(誤差電力の情報)は特には他の処理部に入力されなくてもよい。
(2−1)既知のシンボル部分(SW)を含むフレームからなる受信信号を等化処理する等化器15において、
該等化器15は、等化処理対象となる信号に基づいて等化処理を行って等化処理結果の信号を取得する等化機能部106、113と、
前記受信信号を構成する前記フレームに含まれる前記既知のシンボル(SW)およびその前方の受信信号を順方向で記憶する第1の記憶機能部103と、
前記受信信号を構成する前記フレームに含まれる前記既知のシンボル(SW)およびその後方の受信信号を順方向で記憶する第2の記憶機能部102と、
前記受信信号を構成する前記フレームに含まれる前記既知のシンボル(SW)およびその前方の受信信号を逆順で記憶する第3の記憶機能部104と、
前記受信信号を構成する前記フレームに含まれる前記既知のシンボル(SW)およびその後方の受信信号を逆順で記憶する第4の記憶機能部105と、
前記第2の記憶機能部102に記憶された情報を入力して、これに含まれる前記既知のシンボル部分(SW)の全部又は一部を等化処理対象として用いて前記等化機能部113により順方向等化処理(トレーニング)を行う第1の制御機能部(例えば、図示しない制御部)と、
前記第3の記憶機能部104に記憶された情報を入力して、これに含まれる前記既知のシンボル部分(SW)の全部又は一部を等化処理対象として用いて前記等化機能部113により逆方向等化処理(トレーニング)を行う第2の制御機能部(例えば、図示しない制御部)と、
前記第1の制御機能部によって順方向等化処理を行った等化処理結果と前記第2の制御機能部によって逆方向等化処理を行った等化処理結果の等化誤差を比較する比較機能部113と、
前記比較機能部113の比較結果により、前記第1の記憶機能部103と前記第2の記憶機能部102に記憶された情報または前記第3の記憶機能部104と前記第4の記憶機能部105に記憶された情報を個別に入力して、前記等化機能部106により前記入力された情報のそれぞれに対し順方向等化処理または逆方向等化処理(トラッキング)を行う第3の制御機能部(例えば、図示しない制御部)と、を備えた、ことを特徴とする等化器15。
前記第1の制御機能部は、前記第2の記憶機能部102により順方向で記憶された記憶内容を入力して、これに含まれる前記既知のシンボル部分(SW)の全部又は一部を複数回繰り返して等化処理対象として用いて前記等化機能部113により順方向等化処理(トレーニング)を行い、
前記第2の制御機能部は、前記第3の記憶機能部104により逆順で記憶された記憶内容を入力して、これに含まれる前記既知のシンボル部分(SW)の全部又は一部を複数回繰り返して等化処理対象として用いて前記等化機能部113により逆方向等化処理(トレーニング)を行う、ことを特徴とする等化器15。
該等化器15は、等化処理対象となる信号に基づいて等化処理を行って等化処理結果の信号を取得する等化ステップと、
前記受信信号を構成する前記フレームに含まれる前記既知のシンボル(SW)およびその前方の受信信号を順方向で記憶する第1の記憶ステップと、
前記受信信号を構成する前記フレームに含まれる前記既知のシンボル(SW)およびその後方の受信信号を順方向で記憶する第2の記憶ステップと、
前記受信信号を構成する前記フレームに含まれる前記既知のシンボル(SW)およびその前方の受信信号を逆順で記憶する第3の記憶ステップと、
前記受信信号を構成する前記フレームに含まれる前記既知のシンボル(SW)およびその後方の受信信号を逆順で記憶する第4の記憶ステップと、
前記第2の記憶ステップによって記憶された情報を入力して、これに含まれる前記既知のシンボル部分(SW)の全部又は一部を等化処理対象として用いて前記等化ステップにより順方向等化処理(トレーニング)を行う第1の制御ステップと、
前記第3の記憶ステップによって記憶された情報を入力して、これに含まれる前記既知のシンボル部分(SW)の全部又は一部を等化処理対象として用いて前記等化ステップにより逆方向等化処理(トレーニング)を行う第2の制御ステップと、
前記第1の制御ステップによって順方向等化処理を行った等化処理結果と前記第2の制御ステップによって逆方向等化処理を行った等化処理結果の等化誤差を比較する比較ステップと、
前記比較ステップの結果により、前記第1の記憶ステップと前記第2の記憶ステップにより記憶された情報または前記第3の記憶ステップと前記第4の記憶ステップにより記憶された情報を個別に入力して、前記等化ステップにより前記入力された情報のそれぞれに対し順方向等化処理または逆方向等化処理(トラッキング)を行う第3の制御ステップと、を備えた、ことを特徴とする等化処理方法。
具体的には、フレーム内の既知のシンボル部分に対して両方向の等化処理を行い、より等化誤差の小さい等化方向を選択し、フレーム内のデータ区間に対しては、より等化誤差の小さい等化方向の等化処理を行うことで最良の等化性能を得ることができる。
また、本発明の適用分野としては、必ずしも以上に示したものに限られず、本発明は、種々な分野に適用することが可能なものである。
また、本発明に係るシステムや装置などにおいて行われる各種の処理としては、例えばプロセッサやメモリ等を備えたハードウエア資源においてプロセッサがROM(Read Only Memory)に格納された制御プログラムを実行することにより制御される構成が用いられてもよく、また、例えば当該処理を実行するための各機能手段が独立したハードウエア回路として構成されてもよい。
また、本発明は上記の制御プログラムを格納したフロッピー(登録商標)ディスクやCD(Compact Disc)−ROM等のコンピュータにより読み取り可能な記録媒体や当該プログラム(自体)として把握することもでき、当該制御プログラムを当該記録媒体からコンピュータに入力してプロセッサに実行させることにより、本発明に係る処理を遂行させることができる。
101・・蓄積処理部、 102、103・・順方向バッファ、 104、105・・逆方向バッファ、 106、107・・等化処理部、 108、109・・順方向出力バッファ、 110、111・・逆方向出力バッファ、 112・・出力結合部、
201、202、211、212、・・端子、 203・・判定帰還型等化器(DFE)、 204・・非判定出力帰還処理部、 205・・タップ利得係数バッファ、 206・・バッファ、 207・・振幅および位相補正係数算出部(振幅・位相補正係数算出部)、 208・・振幅および位相補正部(振幅・位相補正部)、 209・・係数補正部、 210・・出力結合部、
301・・バースト過渡応答用ランプ時間、 302、304、306、308・・データ、 303、307・・パイロット、 305・・同期ワード、 309・・ガード時間、
501、502・・遅延波、
701〜704・・位置、
801〜806・・位置、
901、902、903、915、916・・端子、 904、905・・遅延回路、 906、907・・複素乗算器、 908・・複素加算器、 909・・複素減算器、 910・・誤差電力算出部、 911・・シンボル判定部、 912・・スイッチ、 913・・同期ワードシンボル格納メモリ、 914・・タップ利得係数更新部、
1001、1002、1008・・端子、 1003、1004・・遅延回路、 1005、1006・・複素乗算器、 1007・・複素加算器、
113・・トレーニング・順方向/逆方向判定部、 114、115・・スイッチ、 116、117・・出力バッファ、
213・・端子、
Claims (3)
- 既知のシンボル部分である一つの同期ワードが中央に配置され、前記同期ワードの両側にパイロットシンボルが配置されたフレームからなる受信信号を等化処理する等化器において、
等化処理対象となる信号に基づいて等化処理を行って等化処理結果の信号を取得する等化手段と、
前記受信信号を構成する前記フレームに含まれる前記同期ワードおよびその前方の受信信号を順方向で記憶する第1の記憶手段と、
前記受信信号を構成する前記フレームに含まれる前記同期ワードおよびその後方の受信信号を順方向で記憶する第2の記憶手段と、
前記受信信号を構成する前記フレームに含まれる前記同期ワードおよびその前方の受信信号を逆順で記憶する第3の記憶手段と、
前記受信信号を構成する前記フレームに含まれる前記同期ワードおよびその後方の受信信号を逆順で記憶する第4の記憶手段と、
前記第2の記憶手段に記憶された情報を入力して、これに含まれる前記同期ワード部分の全部又は一部を等化処理対象として用いて前記等化手段により順方向等化処理を行う第1の制御手段と、
前記第3の記憶手段に記憶された情報を入力して、これに含まれる前記同期ワード部分の全部又は一部を等化処理対象として用いて前記等化手段により逆方向等化処理を行う第2の制御手段と、
前記第1の制御手段によって順方向等化処理を行った等化処理結果と前記第2の制御手段によって逆方向等化処理を行った等化処理結果の等化誤差を比較する比較手段と、
前記比較手段の比較結果により、前記第1の記憶手段と前記第2の記憶手段に記憶された情報または前記第3の記憶手段と前記第4の記憶手段に記憶された情報を個別に入力して、前記等化手段により前記入力された情報のそれぞれに対し順方向等化処理または逆方向等化処理を行う第3の制御手段と、を備え、
前記第3の制御手段は、
前記第1の記憶手段に記憶された情報に対する順方向等化処理を行う場合、前記第1の制御手段による順方向等化処理で収束したタップ利得係数の位相を補正して、これをタップ利得係数の初期値として前記等化手段により順方向等化処理を行い、
前記第4の記憶手段に記憶された情報に対する逆方向等化処理を行う場合、前記第2の制御手段による逆方向等化処理で収束したタップ利得係数の位相を補正して、これをタップ利得係数の初期値として前記等化手段により逆方向等化処理を行う、
ことを特徴とする等化器。 - 請求項1に記載の等化器において、
前記第1の制御手段は、前記第2の記憶手段により順方向で記憶された記憶内容を入力して、これに含まれる前記同期ワード部分の全部又は一部を複数回繰り返して等化処理対象として用いて前記等化手段により順方向等化処理を行い、
前記第2の制御手段は、前記第3の記憶手段により逆順で記憶された記憶内容を入力して、これに含まれる前記同期ワード部分の全部又は一部を複数回繰り返して等化処理対象として用いて前記等化手段により逆方向等化処理を行う、
ことを特徴とする等化器。 - 請求項1又は請求項2に記載の等化器において、
前記第3の制御手段は、
前記第1の記憶手段に記憶された情報に対する順方向等化処理を行う場合、前記第1の制御手段による順方向等化処理で収束したタップ利得係数を初期値に用いて、前記第1の記憶手段に記憶された情報をパイロットシンボルまで順方向等化処理し、その結果の内のパイロットシンボル部分の値にパイロットシンボル送信時のシンボルpの大きさの2乗で除算した値p’の複素共役を乗算した値kを求め、値kを値kの大きさの2乗で除算した値gを求め、前記収束したタップ利得係数におけるフィードフォワードタップのタップ利得係数に値gを乗算することでフィードフォワードタップのタップ利得係数の位相を補正し、当該補正後のタップ利得係数を初期値に用いて、前記第1の記憶手段に記憶された情報におけるパイロットシンボルの次のシンボルから順方向等化処理を行い、
前記第4の記憶手段に記憶された情報に対する逆方向等化処理を行う場合、前記第2の制御手段による逆方向等化処理で収束したタップ利得係数を初期値に用いて、前記第4の記憶手段に記憶された情報をパイロットシンボルまで逆方向等化処理し、その結果の内のパイロットシンボル部分の値にパイロットシンボル送信時のシンボルpの大きさの2乗で除算した値p’の複素共役を乗算した値kを求め、値kを値kの大きさの2乗で除算した値gを求め、前記収束したタップ利得係数におけるフィードフォワードタップのタップ利得係数に値gを乗算することでフィードフォワードタップのタップ利得係数の位相を補正し、当該補正後のタップ利得係数を初期値に用いて、前記第4の記憶手段に記憶された情報におけるパイロットシンボルの前のシンボルから逆方向等化処理を行う、
ことを特徴とする等化器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012176662A JP5481728B2 (ja) | 2007-05-29 | 2012-08-09 | 等化器 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007141373 | 2007-05-29 | ||
JP2007141373 | 2007-05-29 | ||
JP2012176662A JP5481728B2 (ja) | 2007-05-29 | 2012-08-09 | 等化器 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008039083A Division JP5107745B2 (ja) | 2007-05-29 | 2008-02-20 | 等化器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012227969A JP2012227969A (ja) | 2012-11-15 |
JP5481728B2 true JP5481728B2 (ja) | 2014-04-23 |
Family
ID=40325490
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008039083A Active JP5107745B2 (ja) | 2007-05-29 | 2008-02-20 | 等化器 |
JP2012176662A Active JP5481728B2 (ja) | 2007-05-29 | 2012-08-09 | 等化器 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008039083A Active JP5107745B2 (ja) | 2007-05-29 | 2008-02-20 | 等化器 |
Country Status (1)
Country | Link |
---|---|
JP (2) | JP5107745B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5213799B2 (ja) * | 2009-06-05 | 2013-06-19 | 日本電信電話株式会社 | 受信装置および受信信号の等化方法 |
US11202326B2 (en) | 2016-12-29 | 2021-12-14 | Koninklijke Philips N.V. | Wireless communication system |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4707841A (en) * | 1984-08-21 | 1987-11-17 | University Of Toronto, Innovations Foundation | Digital data receiver for preamble free data transmission |
JP3172198B2 (ja) * | 1991-03-01 | 2001-06-04 | 株式会社東芝 | 等化方式 |
JP3259292B2 (ja) * | 1991-09-26 | 2002-02-25 | ソニー株式会社 | 等化方法 |
US5436942A (en) * | 1993-08-17 | 1995-07-25 | Teknekron Communications Systems, Inc. | Method of equalizing digitally encoded signals transmitted in a plurality of non-contiguous time slots |
JP3160453B2 (ja) * | 1993-11-29 | 2001-04-25 | 松下電器産業株式会社 | データ受信装置 |
JP2818553B2 (ja) * | 1994-06-29 | 1998-10-30 | 日本電気エンジニアリング株式会社 | 干渉補償器及びその制御方法 |
JPH0837479A (ja) * | 1994-07-22 | 1996-02-06 | Fujitsu Ltd | 逐次ディジタル適応等化器 |
JP3325731B2 (ja) * | 1994-11-15 | 2002-09-17 | 株式会社日立国際電気 | 移動通信における適応等化方式 |
JPH0918395A (ja) * | 1995-06-30 | 1997-01-17 | Kokusai Electric Co Ltd | 等化器用フレーム同期回路 |
JP3145295B2 (ja) * | 1995-12-27 | 2001-03-12 | 松下電器産業株式会社 | データ受信装置 |
JPH11251980A (ja) * | 1998-03-05 | 1999-09-17 | Kokusai Electric Co Ltd | 適応等化方法及び送信機及び受信機 |
JP3499768B2 (ja) * | 1999-04-05 | 2004-02-23 | 松下電器産業株式会社 | 波形等化器及びこれを用いた移動無線装置、基地局無線装置並びに移動通信システム |
JP2003283385A (ja) * | 2002-03-25 | 2003-10-03 | Hitachi Kokusai Electric Inc | 等化装置 |
JP2004180109A (ja) * | 2002-11-28 | 2004-06-24 | Hitachi Kokusai Electric Inc | 等化誤差比較による双方向等化方法 |
JP4365125B2 (ja) * | 2003-03-27 | 2009-11-18 | 株式会社日立国際電気 | 適応等化方式 |
-
2008
- 2008-02-20 JP JP2008039083A patent/JP5107745B2/ja active Active
-
2012
- 2012-08-09 JP JP2012176662A patent/JP5481728B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2009010919A (ja) | 2009-01-15 |
JP2012227969A (ja) | 2012-11-15 |
JP5107745B2 (ja) | 2012-12-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3375139B2 (ja) | アダプティブアレイ送受信機 | |
JP2780576B2 (ja) | 干渉波除去装置 | |
JP5644475B2 (ja) | 受信装置 | |
US5335251A (en) | Diversity receiver | |
JP2008042421A (ja) | 通信システム | |
US7039123B2 (en) | Signal demodulation method and apparatus for reproducing data from received signal | |
JP5481728B2 (ja) | 等化器 | |
US20040042545A1 (en) | Equalizer of single carrier receiver for improving equalization speed and equalization method thereof | |
JP2008042663A (ja) | 回り込みキャンセラ | |
JP4686562B2 (ja) | 通信システム | |
JP4926878B2 (ja) | 中継装置 | |
JP2002344362A (ja) | 等化装置、受信装置、及び等化方法並びに受信方法 | |
JP5312921B2 (ja) | 受信機、及び等化処理方法 | |
JP2001196978A (ja) | 適応等化方式及びダイバーシチ受信方式並びに適応等化器 | |
JP4408759B2 (ja) | 判定帰還型等化器及び受信装置 | |
JP4926879B2 (ja) | 中継装置 | |
US9559876B2 (en) | Adaptive equalization processing circuit and adaptive equalization processing method | |
JP4183613B2 (ja) | 受信方法および装置 | |
JP2838962B2 (ja) | 搬送波再生方式 | |
JP5881453B2 (ja) | 等化装置、受信装置及び等化方法 | |
JP5375801B2 (ja) | ダイバーシティ受信装置、ダイバーシティ受信システム及びそれらに用いるダイバーシティ受信方法 | |
JP2009100357A (ja) | 波形等化器、及び、波形等化器の制御方法 | |
JP3723384B2 (ja) | 適応アンテナ装置 | |
JPH11112395A (ja) | 等化器 | |
JP6051700B2 (ja) | 等化装置、受信装置及び等化方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120809 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131018 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131029 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131225 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140121 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140129 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5481728 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |