JP2838962B2

JP2838962B2 - 搬送波再生方式

Info

Publication number: JP2838962B2
Application number: JP5234054A
Authority: JP
Inventors: 武志山本
Original assignee: Nippon Electric Co Ltd
Current assignee: NEC Corp
Priority date: 1993-08-26
Filing date: 1993-08-26
Publication date: 1998-12-16
Anticipated expiration: 2013-12-16
Also published as: JPH0766843A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は搬送波再生方式に係り、
特に多値直交振幅変調方式又は多相位相変調方式を用い
たディジタル無線通信システムの受信側で、判定帰還形
等化器と組み合わせて用いられる搬送波再生方式に関す
る。

【０００２】

【従来の技術】図２は従来の搬送波再生方式の一例のブ
ロック図を示す。同図において、入力端子１より入力さ
れた中間周波数帯のディジタル変調信号は２分岐され、
それぞれ乗算器４及び５に供給される。乗算器４は入力
された中間周波数帯のディジタル変調信号と電圧制御発
振器（ＶＣＯ）１７の出力再生搬送波と乗算して、同期
検波されたＰチャネルアナログベースバンド信号を出力
する。一方、乗算器５は入力された中間周波数帯のディ
ジタル変調信号と、ＶＣＯ１７の出力信号を移相器３に
よりπ／２移相した信号とを乗算して、同期検波された
Ｑチャネルアナログベースバンド信号を出力する。

【０００３】上記の乗算器４から取り出されたＰチャネ
ルアナログベースバンド信号はＡ／Ｄ変換器６に供給さ
れて、ここで標本化及び量子化される。また、上記の乗
算器５から取り出されたＱチャネルアナログベースバン
ド信号はＡ／Ｄ変換器７に供給されて、ここで標本化及
び量子化される。

【０００４】Ａ／Ｄ変換器６及び７の出力ディジタル信
号はそれぞれ判定帰還形等化器３１に供給され、ここで
符号間干渉の等化が行われる。この判定帰還形等化器３
１より出力された等化後のＰチャネルディジタル信号列
及び等化後のＱチャネルディジタル信号列は、それぞれ
判定器９、１０に入力されて論理値が判定される。

【０００５】判定器９より出力されたＰチャネル判定信
号は出力端子１４へ出力されると共に位相誤差検出器１
１に入力され、また同じく判定器９より出力されたＰチ
ャネル誤差信号は位相誤差検出器１１に入力される。同
様に、判定器１０より出力されたＱチャネル判定信号は
出力端子１５へ出力されると共に位相誤差検出器１１に
入力され、また同じく判定器１０より出力されたＱチャ
ネル誤差信号は位相誤差検出器１１に入力される。

【０００６】位相誤差検出器１１はこれらのＰチャネル
判定信号、Ｐチャネル誤差信号、Ｑチャネル判定信号及
びＱチャネル誤差信号に基づいて、中間周波数帯の入力
ディジタル変調信号の搬送波とＶＣＯ１７の出力信号と
の位相誤差を検出し、その位相誤差に応じたレベルの位
相誤差信号を出力する。この位相誤差信号はループフィ
ルタ１６により平滑化された後、ＶＣＯ１７に制御電圧
として印加される。これにより、ＶＣＯ１７からは中間
周波数帯の入力ディジタル変調信号の搬送波に位相同期
された信号、すなわち再生搬送波が取り出される。

【０００７】このように、この従来の搬送波再生方式で
は、位相誤差を検出してから再生搬送波の位相の制御を
行うまでの位相同期ループ（ＰＬＬ）内に判定帰還形等
化器３１を含む構成とされている。

【０００８】この判定帰還形等化器３１はディジタル無
線通信システムの伝搬路で発生する周波数選択性フェー
ジングによる符号間干渉を等化するために用いられる回
路で従来より公知である（例えば、室屋・山本著，「デ
ィジタル無線通信」，第６章，産業図書発行）。すなわ
ち、判定帰還形等化器の一例として図４と共に一次元５
タップの判定帰還形等化器２００について説明するに、
判定帰還形等化器２００は前方等化器２０１と後方等化
器２０２と判定器５４とよりなる。

【０００９】前方等化器２０１はそれぞれシンボル間隔
Ｔの遅延時間を有する第１及び第２の遅延回路４２及び
４３と、それぞれ所定のタップ係数との乗算を行う第１
乃至第３の乗算器４４、４５及び４６と、前方等化器２
０１の出力信号を出力する第１の加算器４７とより構成
されている。

【００１０】この前方等化器２０１の動作について説明
するに、入力端子４１に入力された復調後のディジタル
信号列は２分岐され、第１の遅延回路４２と第１の乗算
器４４とにそれぞれ入力される。第１の遅延回路４２に
よりシンボル間隔Ｔに等しい時間遅延された入力ディジ
タル信号列は第２の乗算器４５に入力される一方、第２
の遅延回路４３により更にシンボル間隔Ｔに等しい時間
遅延されて第３の乗算器４６に入力される。

【００１１】乗算器４４は遅延されていない入力ディジ
タル信号列と制御信号発生回路（図示せず）から供給さ
れる第１のタップ係数Ｃ_-2との乗算を行って、第１の乗
算信号ｍ_-2を出力する。同様に、乗算器４５は時間Ｔ遅
延された入力ディジタル信号列と上記制御信号発生回路
からの第２のタップ係数Ｃ_-1との乗算を行い、乗算器４
６は時間２Ｔ遅延された入力ディジタル信号列と上記制
御信号発生回路からの第３のタップ係数Ｃ₀ との乗算を
行い、それぞれ第２の乗算信号ｍ_-1及び第３の乗算信号
ｍ₀ を出力する。第１の加算器４７はこれらの第１乃至
第３の乗算信号ｍ_-2、ｍ_-1及びｍ₀ を加算合成して出力
する。

【００１２】後方等化器２０２はそれぞれシンボル間隔
Ｔの遅延時間を有する第３及び第４の遅延回路４８及び
４９と、それぞれ所定のタップ係数との乗算を行う第４
及び第５の乗算器５０及び５１と、第２及び第３の加算
器５２及び５３とよりなるバックワード型の構成とされ
ている。

【００１３】この後方等化器２０２の動作について説明
するに、判定器５４により等化後のディジタル信号列を
判定して得た信号は出力端子５５へ出力される一方、第
３の遅延回路４８によりシンボル間隔Ｔに等しい時間遅
延された後第４の乗算器５０に供給され、また第４の遅
延回路４９により更にシンボル間隔Ｔに等しい時間遅延
されて第５の乗算器５１に入力される。

【００１４】乗算器５０は時間Ｔ遅延された前記出力判
定信号と、上記制御信号発生回路からの第４のタップ係
数Ｃ₊₁との乗算を行って第４の乗算信号ｍ₊₁を出力し、
乗算器５１は時間２Ｔ遅延された出力判定信号と、上記
制御信号発生回路からの第５のタップ係数Ｃ₊₂との乗算
を行なって第５の乗算信号ｍ₊₂を出力する。第２の加算
器５２はこれらの第４及び第５の乗算信号ｍ₊₁及びｍ₊₂
を加算合成する。

【００１５】第３の加算器５３は前記第１の加算器４７
から取り出された第１の加算信号に、第２の加算器５２
から取り出された第２の加算信号を加算して第３の加算
信号を生成し、これを等化後のディジタル信号として判
定器５４へ出力する。

【００１６】次に、従来の搬送波再生方式の他の例につ
いて説明する。図３は従来の搬送波再生方式の他の例の
ブロック図を示す。同図中、図２と同一構成部分には同
一符号を付し、その説明を省略する。図３において、直
交準同期検波器１０１はローカル発振器２、π／２移相
器３、乗算器４及び５よりなり、中間周波数帯のディジ
タル変調信号をベースバンド帯の複素変調信号へ周波数
変換する。ローカル発振器２は所定周波数を固定的に発
振出力する。

【００１７】また、複素乗算器８は判定帰還形等化器３
１よりの実部ディジタル信号列及び虚部ディジタル信号
列の乗算を並列に行なう。搬送波再生器１０３は位相誤
差検出器１１、ループフィルタ１２及びディジタル電圧
制御発振器（ＶＣＯ）１３よりなる。

【００１８】次に動作につき説明するに、入力端子１よ
り入力された中間周波数帯の入力ディジタル変調信号
は、２分岐されて乗算器４及び５にそれぞれ入力され
る。乗算器４はこの中間周波数帯の入力ディジタル変調
信号を、ローカル発振器２よりの、上記中間周波数帯の
ディジタル変調信号の搬送波と周波数がほぼ等しいロー
カル信号と乗算することにより、準同期検波されたベー
スバンド帯の複素変調信号の実部信号を出力する。

【００１９】一方、乗算器５は上記入力ディジタル変調
信号を、ローカル発振器２よりのローカル信号をπ／２
移相器３によりπ／２移相した信号と乗算することによ
り、準同期検波されたベースバンド帯の複素変調信号の
虚部信号を出力する。乗算器４より出力されたベースバ
ンド帯のアナログ複素変調信号の実部信号はＡ／Ｄ変換
器６に供給されて標本化及び量子化される。また、乗算
器５より出力されたベースバンド帯のアナログ複素変調
信号の虚部信号はＡ／Ｄ変換器７に供給されて標本化及
び量子化される。

【００２０】Ａ／Ｄ変換器６の出力実部ディジタル信号
列及びＡ／Ｄ変換器７の出力虚部ディジタル信号列は図
４と共に説明した構成の判定帰還形等化器３１に供給さ
れ、ここで符号間干渉を等化される。判定帰還形等化器
３１より出力された等化後の実部ディジタル信号列及び
虚部ディジタル信号列は、それぞれ複素乗算器８に供給
され、ここで搬送波再生器１０３内のディジタルＶＣＯ
１３よりのベースバンド帯の再生搬送波と乗算されるこ
とにより初めて同期検波される。

【００２１】複素乗算器８より出力された等化後のＰチ
ャネルディジタル信号列及びＱチャネルディジタル信号
列はそれぞれ判定器９及び１０に入力され、判定されて
Ｐチャネル判定信号及びＱチャネル判定信号とされた
後、出力端子１４及び１５へ出力される一方、位相誤差
検出器１１及び判定帰還形等化器３１にそれぞれ供給さ
れる。

【００２２】また、判定器９及び１０はＰチャネル誤差
信号及びＱチャネル誤差信号をそれぞれ位相誤差検出器
１１に出力する。位相誤差検出器１１は上記の入力Ｐチ
ャネル判定信号、Ｑチャネル判定信号、Ｐチャネル誤差
信号及びＱチャネル誤差信号を入力信号として受け、ベ
ースバンド帯の複素変調信号の搬送波と前記ディジタル
ＶＣＯ１３より出力される再生搬送波との位相誤差を検
出する。

【００２３】この位相誤差検出器１１より出力される位
相誤差検出信号は、ループフィルタ１２に入力されて積
分され、平滑化された後ディジタルＶＣＯ１３に制御電
圧として印加され、その出力発振信号がベースバンド帯
の複素変調信号の搬送波と同期するように制御する。従
って、ディジタルＶＣＯ１３からベースバンド帯の複素
変調信号の搬送波に同期した再生搬送波が出力される。

【００２４】このように、図３に示した従来の搬送波再
生方式の他の例においては、同期検波のための複素乗算
器８を判定帰還形等化器３１の出力側と判定器９及び１
０の入力側の間に配置している。これは、正しく判定を
行なうためには、判定器９、１０の入力前に同期検波さ
れている必要があるためである。

【００２５】

【発明が解決しようとする課題】上記の従来の搬送波再
生方式のうち図２に示した前者の搬送波再生方式は、位
相同期ループ内に判定帰還形等化器３１が含まれている
ため、ループ内遅延が大きくなり、応答の速い位相同期
ループが形成できない。また、ＶＣＯ１７はアナログ回
路で構成されているため、回路の調整等が必要となる。

【００２６】一方、図３に示した後者の搬送波再生方式
は、再生搬送波による同期検波を判定帰還形等化器３１
の出力側と判定器９及び１０の入力側の間で行うため
に、判定帰還形等化器３１により等化された信号を判定
器９及び１０で判定して得た判定信号を判定帰還形等化
器３１へ帰還するループ内に、同期検波のための複素乗
算器８を配置している。

【００２７】しかし、判定帰還形等化器３１は等化後の
信号を出力し、判定帰還される信号を用いて等化すると
いう処理をシンボル間隔Ｔで行なう必要があるため、こ
の判定帰還ループ内に複素乗算器８の遅延が加わる後者
の従来方式では高速動作が困難となり、伝送レートの高
い通信方式には適用できなくなるという問題がある。本
発明は以上の点に鑑みなされたもので、応答の速い位相
同期ループを構成し、しかも伝送レートの高い通信方式
にも適用可能な全ディジタル処理による搬送波再生方式
を提供することを目的とする。

【００２８】

【課題を解決するための手段】本発明は上記の目的を達
成するため、入力ディジタル変調信号を入力信号として
受け、入力ディジタル変調信号の搬送波とほぼ等しい周
波数のローカル信号により入力ディジタル変調信号をベ
ースバンド帯の複素変調信号へ周波数変換する直交準同
期検波器と、直交準同期検波器の出力複素変調信号をデ
ィジタル信号に変換するＡ／Ｄ変換器と、Ａ／Ｄ変換器
の出力ディジタル信号に対して前方等化処理を行なう、
フォワード形のトランスバーサルフィルタの構成の前方
等化器と、前方等化器の出力ディジタル信号を再生搬送
波と乗算して同期検波を行なう複素乗算器と、複素乗算
器の出力同期検波信号が判定信号と共に入力され、判定
信号をフィルタリングした信号と同期検波信号とをそれ
ぞれ加算器により合成することにより、同期検波信号に
対して等化処理を行なう、バックワード形のトランスバ
ーサルフィルタの構成の後方等化器と、後方等化器より
取り出された等化後の信号に基づき判定信号を生成出力
すると共に、誤差信号を生成出力する判定器と、判定器
より取り出された判定信号及び誤差信号に基づき、ベー
スバンド帯の複素変調信号の搬送波と再生搬送波との位
相誤差を検出する位相誤差検出器と、位相誤差検出器の
出力位相誤差検出信号を平滑化するループフィルタと、
ループフィルタの出力信号を制御電圧として受け、ベー
スバンド帯の複素変調信号の搬送波に同期した発信信号
を再生搬送波として複素乗算器へ出力する可変周波数発
振器とを有し、判定帰還ループを判定器と後方等化器の
みよりなる構成としたものである。

【００２９】

【作用】判定帰還形等化器は図４と共に説明したよう
に、前方等化器と後方等化器とよりなり、前方等化器に
より前方等化処理されたディジタル信号が後方等化器に
入力されて等化処理される構成である。そこで、本発明
では判定帰還形等化器を前方等化器と後方等化器とに分
離し、それら前方等化器と後方等化器との間に同期検波
のための複素乗算器を配置したものである。

【００３０】ここで、後方等化器は前記判定信号をフィ
ルタリングした信号と前記複素乗算器よりの同期検波信
号とをそれぞれ加算器により合成した後前記判定器へ出
力するバックワード形のトランスバーサルフィルタであ
るため、複素乗算器の出力同期検波信号は後方等化器内
で遅延されることなく加算器で合成された後直ちに判定
器へ出力される。従って、搬送波の位相同期ループ内の
遅延は大きくならない。また、判定信号は後方等化器に
直接入力されるため、判定帰還ループ内に複素乗算器等
の遅延が付加されないようにすることができる。

【００３１】

【実施例】図１は本発明の一実施例のブロック図を示
す。同図中、図３と同一構成部分には同一符号を付し、
その説明を省略する。図１において、判定帰還形等化器
１０２は前方等化器２１と後方等化器２２とに分離さ
れ、その間に複素乗算器１８が配置されている。また、
後方等化器２２に判定器９及び１０の出力判定信号が入
力される構成とされている。

【００３２】次に、本実施例の動作について説明する。
Ａ／Ｄ変換器６及び７よりそれぞれ取り出された実部デ
ィジタル信号列及び虚部ディジタル信号列は、前方等化
器２１に入力される。前方等化器２１は二次元の構成で
あるが、基本的には図４に示した一次元の前方等化器２
０１と同様に、シンボル間隔Ｔの複数の遅延器と、遅延
器の出力信号とタップ係数とを乗算する複数の乗算器
と、複数の乗算器の出力信号をそれぞれ合成する加算器
とよりなるフォワード形のトランスバーサルフィルタで
ある。

【００３３】この前方等化器２１により前方等化処理さ
れた実部ディジタル信号列及び虚部ディジタル信号列
は、複素乗算器１８に供給されここで搬送波再生器１０
３内のディジタルＶＣＯ１３からの再生搬送波と乗算さ
れることにより同期検波されて、Ｐチャネルディジタル
信号列とＱチャネルディジタル信号列とに変換される。
複素乗算器１８により同期検波されて取り出されたＰチ
ャネルディジタル信号列とＱチャネルディジタル信号列
は、後方等化器２２に入力される。

【００３４】この後方等化器２２は二次元の構成である
が、基本的には図４に示した一次元の後方等化器２０２
と同様に、シンボル間隔Ｔの複数の遅延器と、遅延器の
出力信号とタップ係数とを乗算する複数の乗算器と、複
数の乗算器の出力信号をそれぞれ合成する第１の加算器
と、この第１の加算器より取り出された判定信号をフィ
ルタリングした信号と複素乗算器１８よりの同期検波さ
れたＰチャネルディジタル信号列及びＱチャネルディジ
タル信号列とを第２の加算器で加算して出力するトラン
スバーサルフィルタで、後方等化処理を行ない、前記前
方等化処理と併せて符号間干渉の等化処理されたディジ
タル信号列を出力する。

【００３５】後方等化器２２より取り出された等化後の
Ｐチャネルディジタル信号列及びＱチャネルディジタル
信号列はそれぞれ判定器９及び１０に入力され、判定さ
れてＰチャネル判定信号及びＱチャネル判定信号とされ
た後、出力端子１４及び１５へ出力される一方、位相誤
差検出器１１及び後方等化器２２にそれぞれ供給され
る。

【００３６】また、判定器９及び１０より取り出された
ＰチャネルとＱチャネルの各誤差信号（これは判定器９
及び１０の入力信号と出力判定信号との誤差を示す信号
である。）は搬送波再生器１０３内の位相誤差検出器１
１に供給される。そして、ディジタルＶＣＯ１３より複
素乗算器１８に入力される信号の搬送波に同期した再生
搬送波が生成されて複素乗算器１８へ出力される。

【００３７】このように、本実施例によれば、判定器９
及び１０、搬送波再生器１０３、複素乗算器１８及び後
方等化器２２により搬送波の位相同期ループ（ＰＬＬ）
が構成され、搬送波を再生しているため、この搬送波の
位相同期ループ内に後方等化器２２が含まれることとな
る。

【００３８】しかし、後方等化器２２は前記したよう
に、判定器９、１０よりの判定信号をフィルタリングし
た信号と複素乗算器１８よりの同期検波されたＰチャネ
ルディジタル信号列及びＱチャネルディジタル信号列と
を第２の加算器で加算して出力するトランスバーサルフ
ィルタで、同期検波されたＰチャネルディジタル信号列
及びＱチャネルディジタル信号列は第２の加算器により
符号間干渉を等化された後すぐに等化後の信号として出
力される。

【００３９】従って、後方等化器２２内の遅延器を通過
しないため搬送波の位相同期ループ内の遅延は大きくな
らない。従って、本実施例によれば、図２に示した第１
の従来方式に比し応答の速い位相同期ループを形成する
ことができることは勿論のこと、図３に示した第２の従
来方式に比べた場合も後方等化器２２の遅延は大きくな
らない。従って、本実施例によれば応答の速い位相同期
ループを形成することができる。

【００４０】また、判定器９、１０により等化後の信号
を判定し、その判定信号を判定帰還形等化器へ帰還する
判定帰還ループは、本実施例では判定器９及び１０と後
方等化器２２とから構成されているため、判定帰還ルー
プ内には図３の従来方式と異なり複素乗算器が無く、従
って本実施例は複素乗算器１８の遅延が付加されない分
だけ図３の従来方式に比し高速動作が可能となる。従っ
て、本実施例によれば、伝送レートの高い通信方式にも
適用可能となる。

【００４１】更に、本実施例によれば、判定帰還形等化
器１０２、複素乗算器１８、搬送波再生器１０３、判定
器９、１０などをすべてディジタル信号処理で行えるた
め、図２の従来方式に比し大規模集積回路化（ＬＳＩ
化）が容易であり、ＬＳＩ化したときは小型化及び無調
整化ができる。

【００４２】

【発明の効果】以上説明したように、本発明によれば、
判定帰還形等化器を前方等化器と後方等化器とに分離
し、それら前方等化器と後方等化器との間に同期検波の
ための複素乗算器を配置することにより、搬送波の位相
同期ループ内の遅延は大きくならないようにでき、ま
た、判定帰還ループ内に複素乗算器等の遅延が付加され
ないようにすることができるため、応答の速い位相同期
ループを構成できると共に、組み合わせる判定帰還形等
化器の動作速度を落とすことなく、伝送レートの高い通
信方式にも適用可能な搬送波再生方式を実現することが
できる。また、本発明によれば、ＬＳＩ化が容易である
ため、ＬＳＩ化による小型化及び無調整化が容易にでき
る特長がある。

【図面の簡単な説明】

【図１】本発明になる搬送波再生方式の一実施例のブロ
ック図である。

【図２】従来方式の一例のブロック図である。

【図３】従来方式の他の例のブロック図である。

【図４】判定帰還形等化器の動作を説明するための基本
回路を示す図である。

【符号の説明】

１入力端子２ローカル発振器３移相器４、５乗算器６、７Ａ／Ｄ変換器９、１０判定器１１位相誤差検出器１３ディジタル電圧制御発振器（ＶＣＯ）１８複素乗算器２１前方等化器２２後方等化器１０１直交準同期検波器１０２判定帰還形等化器１０３搬送波再生器

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁶，ＤＢ名) H04L 27/227 H03H 15/00 H03H 17/00 601 H04B 3/06 H04L 27/38

Claims

(57)【特許請求の範囲】

【請求項１】入力ディジタル変調信号を入力信号とし
て受け、該入力ディジタル変調信号の搬送波とほぼ等し
い周波数のローカル信号により該入力ディジタル変調信
号をベースバンド帯の複素変調信号へ周波数変換する直
交準同期検波器と、該直交準同期検波器の出力複素変調信号をディジタル信
号に変換するＡ／Ｄ変換器と、該Ａ／Ｄ変換器の出力ディジタル信号に対して前方等化
処理を行なう、フォワード形のトランスバーサルフィル
タの構成の前方等化器と、該前方等化器の出力ディジタル信号を再生搬送波と乗算
して同期検波を行なう複素乗算器と、該複素乗算器の出力同期検波信号が判定信号と共に入力
され、該判定信号をフィルタリングした信号と該同期検
波信号とをそれぞれ加算器により合成することにより、
該同期検波信号に対して等化処理を行なう、バックワー
ド形のトランスバーサルフィルタの構成の後方等化器
と、該後方等化器より取り出された等化後の信号に基づき前
記判定信号を生成出力すると共に、誤差信号を生成出力
する判定器と、該判定器より取り出された判定信号及び誤差信号に基づ
き、前記ベースバンド帯の複素変調信号の搬送波と再生
搬送波との位相誤差を検出する位相誤差検出器と、該位相誤差検出器の出力位相誤差検出信号を平滑化する
ループフィルタと、該ループフィルタの出力信号を制御電圧として受け、前
記ベースバンド帯の複素変調信号の搬送波に同期した発
信信号を前記再生搬送波として前記複素乗算器へ出力す
る可変周波数発振器とを有し、判定帰還ループを前記判
定器と後方等化器のみよりなる構成としたことを特徴と
する搬送波再生方式。