JP5475962B2 - 電子回路 - Google Patents
電子回路 Download PDFInfo
- Publication number
- JP5475962B2 JP5475962B2 JP2008117532A JP2008117532A JP5475962B2 JP 5475962 B2 JP5475962 B2 JP 5475962B2 JP 2008117532 A JP2008117532 A JP 2008117532A JP 2008117532 A JP2008117532 A JP 2008117532A JP 5475962 B2 JP5475962 B2 JP 5475962B2
- Authority
- JP
- Japan
- Prior art keywords
- coil
- memory array
- electronic circuit
- wiring layer
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000005540 biological transmission Effects 0.000 claims description 45
- 239000002184 metal Substances 0.000 claims description 34
- 239000000758 substrate Substances 0.000 claims description 23
- 239000004065 semiconductor Substances 0.000 claims description 22
- 230000002093 peripheral effect Effects 0.000 claims description 15
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 claims 1
- 239000010410 layer Substances 0.000 description 30
- 238000010586 diagram Methods 0.000 description 13
- 230000008878 coupling Effects 0.000 description 10
- 238000010168 coupling process Methods 0.000 description 10
- 238000005859 coupling reaction Methods 0.000 description 10
- 230000001965 increasing effect Effects 0.000 description 8
- 230000001939 inductive effect Effects 0.000 description 7
- 239000013256 coordination polymer Substances 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01Q—ANTENNAS, i.e. RADIO AERIALS
- H01Q1/00—Details of, or arrangements associated with, antennas
- H01Q1/36—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith
- H01Q1/38—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith formed by a conductive layer on an insulating support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01Q—ANTENNAS, i.e. RADIO AERIALS
- H01Q1/00—Details of, or arrangements associated with, antennas
- H01Q1/12—Supports; Mounting means
- H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
- H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01Q—ANTENNAS, i.e. RADIO AERIALS
- H01Q7/00—Loop antennas with a substantially uniform current distribution around the loop and having a directional radiation pattern in a plane perpendicular to the plane of the loop
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Near-Field Transmission Systems (AREA)
Description
本発明は、積層実装されるＩＣ（Integrated Circuit）ベアチップなどのチップ間の通信を好適に行うことができる電子回路に関する。
本発明者らは、ＬＳＩ（Large Scale Integration）チップのチップ上の配線により形成されるコイルを介して積層実装されるチップ間で誘導結合による通信を行う電子回路を提案している（特許文献１〜７、非特許文献１〜３参照。）。
特開２００５−２２８９８１号公報
特開２００５−３４８２６４号公報
特開２００６−０５０３５４号公報
特開２００６−０６６４５４号公報
特開２００６−１０５６３０号公報
特開２００６−１７３９８６号公報
特開２００６−１７３４１５号公報
D. Mizoguchi et al, "A1.2Gb/s/pin Wireless Superconnect based on Inductive Inter-chip Signaling(IIS)," IEEE International Solid-State Circuits Conference (ISSCC’04),Dig. Tech. Papers, pp. 142-143, 517, Feb. 2004.
N. Miura et al, "Analysisand Design of Transceiver Circuit and Inductor Layout for Inductive Inter-chipWireless Superconnect," Symposium on VLSI Circuits, Dig. Tech. Papers, pp.246-249, Jun. 2004.
N. Miura et al, "CrossTalk Countermeasures in Inductive Inter-Chip Wireless Superconnect," inProc. IEEE Custom Integrated Circuits Conference (CICC'04), pp. 99-102, Oct.2004.
しかし、チップ上の配線によりコイルを形成するエリアを独立に確保するとチップが大きくなってしまうし、チップを極力小さくするためにコイルを小さくすると通信距離が短くなり遠く離れたチップとの通信ができなくなってしまう。
そこで、他の回路に重ねてコイルを配置することが考えられる。チップにメモリが集積される場合、大きく分けて情報を記憶するメモリアレイが存在する領域とメモリアレイに記憶されている情報を読み出す（及び／又はメモリアレイに記憶する情報を書き込む）周辺回路の領域が存在する。この内、周辺回路においては、一般にすべての金属配線を使用していて金属配線に余裕がないので、周辺回路の領域にコイルを重ねて配置するためにはコイル専用の金属配線を設けることが必要になり現実的ではない。また、メモリアレイの領域においては、一般に金属配線はビット線とワード線の２層が使われているだけで、ほとんど使用されていない金属配線層が存在する。しかし、情報の書き込み／読み出しに使用するこれらビット線とワード線は高密度に集積されており、ここに更に別の用途の配線を重ねることは、メモリの信頼性を損ねるように考えられ従来の常識からはためらわれる。このため、従来はメモリアレイの領域においては、一般に金属配線はビット線とワード線の２層が使われているだけで、ほとんど使用されていない金属配線層が存在する。
本発明は、上記問題点に鑑み、メモリアレイを有する基板が無線通信を行うためにアンテナを効率よく配置させた電子回路を提供することを目的とする。
請求項１記載の本発明の電子回路は、半導体基板上に、情報を記憶するメモリアレイと、該メモリアレイが存在する領域に重ねて前記メモリアレイを駆動する配線層とは別に、前記メモリアレイの周辺回路を形成する金属配線層により形成されているアンテナとしてのコイルと、前記コイルに接続され前記メモリアレイが存在する領域の外に配置されている送信器と、前記コイルと前記送信器とを結び、前記メモリアレイのビット線及びワード線に対して平行でないように配置された引き回し配線とを備えることを特徴とする。
また、請求項２記載の本発明の電子回路は、前記コイルは多角形であり、その各辺が前記メモリアレイのビット線及びワード線に対して平行でないように配置されていることを特徴とする。
また、請求項３記載の本発明の電子回路は、前記コイルは、前記メモリアレイが存在する領域において、前記引き回し配線も含めて重ならないように、複数回巻かれていることを特徴とする。
また、請求項４記載の本発明の電子回路は、半導体基板上に、情報を記憶するメモリアレイと、該メモリアレイが存在する領域に重ねて前記メモリアレイを駆動する配線層とは別に、前記メモリアレイの周辺回路を形成する金属配線層により形成されているアンテナとしてのコイルと、前記コイルに接続され、該コイルを所定の電位に保持しようとする電位保持回路と、該コイルの中央の電位を前記所定の電位に保持しつつ、送信データに従って該コイルを駆動するコイル駆動回路とを有する送信器とを備えることを特徴とする。
また、請求項５記載の本発明の電子回路は、第１半導体基板上の前記アンテナが存在する領域と第２半導体基板上の前記アンテナが存在する領域とが重ねられて両アンテナが無線通信するように、第１半導体基板と第２半導体基板とが積層実装されていることを特徴とする。
また、請求項６記載の本発明の電子回路は、前記アンテナによって他の電子回路と無線通信することを特徴とする。
また、請求項７記載の本発明の電子回路は、情報を記憶するメモリアレイと、該メモリアレイが存在する領域に重ねて前記メモリアレイを駆動する配線層とは別に、前記メモリアレイの周辺回路を形成する金属配線層により形成されている第１アンテナとしてのコイルと、前記コイルに接続され前記メモリアレイが存在する領域の外に配置されている送信器と、前記コイルと前記送信器とを結び、前記メモリアレイのビット線及びワード線に対して平行でないように配置された引き回し配線とを有する第１半導体基板と、前記第１アンテナが存在する領域に重ねて金属配線層により形成されている第２アンテナを有する第３半導体基板とを備えることを特徴とする。
また、請求項８記載の本発明の電子回路は、情報を記憶するメモリアレイと、該メモリアレイが存在する領域に重ねて前記メモリアレイを駆動する配線層とは別に、前記メモリアレイの周辺回路を形成する金属配線層により形成されている第１アンテナとしてのコイルと、前記コイルに接続され、該コイルを所定の電位に保持しようとする電位保持回路と、該コイルの中央の電位を前記所定の電位に保持しつつ、送信データに従って該コイルを駆動するコイル駆動回路とを有する送信器とを有する第１半導体基板と、前記第１アンテナが存在する領域に重ねて金属配線層により形成されている第２アンテナを有する第３半導体基板とを備えることを特徴とする。
本発明によれば、チップ寸法を大きくせずに（したがって製造コストを高くせずに）メモリアレイ上に誘導結合通信用のチャネルを設置できる。
メモリアレイ上は広いので、大きなコイルを設置でき、遠距離まで通信できる。通信できる距離は、およそコイルの直径程度である。また、コイルの直径が大きいほど、チップの積層時の合わせ誤差に強くなる。積層するチップをボンディング配線のための領域を確保するために、あえて相互にずらすことも可能になる。
ロジック集積回路に混載されたメモリの場合は、メモリアレイ上に使用されていない複数の金属配線層があるので、巻き数を増やすことでコイルの寸法を小さくできる。
また、メモリアレイはチップ寸法の大きな面積を占めることが多いので、多数のチャネルを並列に形成することができて、通信帯域を大きくできる。
以下、添付図面を参照しながら本発明の好適な実施の形態について詳細に説明する。
図１は、本発明の実施例１による電子回路の構成を示す図である。図は積層実装される電子回路の内の１つのＬＳＩチップについて示している。ＬＳＩチップは、メモリアレイ１１、例えばデコーダである周辺回路１２、及び例えばセンスアンプである周辺回路１３から成る。メモリアレイ１１には、多くのワード線１４及びビット線１５が高密度に配置され、それらの交点にはメモリセル１６が配置される。ワード線１４によってメールセル行を選択し、ビット線１５によって信号を書き込み又は読み出す。図ではワード線１４、ビット線１５、及びメモリセル１６をそれぞれ１つずつ示した。このメモリアレイ１１の領域に、送受信器２１に接続され、誘導結合による通信を行うためのコイル２２を配置する。コイル２２は、ワード線１４及びビット線１５とは異なる金属配線層を用いて形成する。その際に、コイル２２の形状を多角形、ここでは例えば四角形として、その各辺がワード線１４及びビット線１５に対して平行でないように配置する。図の括弧の中には逆にコイルの各辺がワード線１４又はビット線１５に対して平行となる例を示しているが、この場合でも後述する実施例によってその影響を小さくすることができる。
本実施例においては、更に、送受信器２１とコイル２２とを結ぶ引き回し配線２６をワード線１４及びビット線１５に対して平行でないように配置した。これらにより、コイル２２及び引き回し配線２６とワード線１４及びビット線１５との容量結合及び磁界結合を小さくすることができる。
図２は、本発明の実施例１による電子回路の実装例を示す図である。図２(a)は図１と同じ平面図であり、図２(b)は図２(a)のＢＢ'線における断面図である。図は、メモリアレイ１１とロジック回路４５を有する標準的なＬＳＩチップを示しており、半導体基板４１の上に３層の金属配線層４２〜４４が積層されている。第１層の金属配線層４２によってワード線１４を形成し、第２層の金属配線層４３によってビット線１５を形成し、第３層の金属配線層４４によってコイル２２を形成している。周辺回路１２、１３やロジック回路４５には３層以上の金属配線層が使われるが、メモリアレイ１１にはほとんど２層しか使われないので、その領域の使われていない金属配線層を使ってコイル２２を形成している。なお、どの金属配線層に何を形成するかは任意に選択することができるのであって、この例に限られない。
図３は、本発明の実施例２による電子回路の構成を示す図である。本実施例は、コイル２３の形状を８角形としたものである。本実施例においても、コイル２３の各辺がワード線１４及びビット線１５に対して平行でないように配置され、送受信器２１とコイル２３とを結ぶ引き回し配線２６をワード線１４及びビット線１５に対して平行でないように配置している。コイルの形状はその他の任意の多角形でも良い。図の括弧の中には逆にコイルのいずれかの辺がワード線１４又はビット線１５に対して平行となる例を示しているが、この場合でも後述する実施例によってその影響を小さくすることができる。
図４は、実施例１の作用を示す図である。図４(a)は実施例１の場合、図４(b)は本実施例を適用しない場合をそれぞれ示す。図４(a)に示す実施例１の場合におけるコイル２２及び引き回し配線２６とビット線１５とが重なる部分３１と、図４(b)に示す本実施例を適用しない場合においてコイル２２及び引き回し配線２６とビット線１５とが重なる部分３２とを比較すると、重なる部分３２と比べて重なる部分３１は格段に小さいことが分かる。このため、ビット線１５の容量と比べてコイル２２及び引き回し配線２６との結合容量は十分に小さい。さらに、コイル２２及び引き回し配線２６の電位変動によるビット線１５の電位変動は十分に小さい。ワード線１４についても同様のことが言える。
図５は、本発明の実施例３による電子回路の構成を示す図である。図６は、本実施例を適用しない場合の電子回路の構成を示す図である。コイル２４を複数回、例えば２回、巻く場合、普通に巻くと、図６に示すように、メモリアレイ１１上で金属配線層が２層とＶＩＡ（層間接続線）が必要になる。これに対して図５に示すように、コイルを１回巻くごとに送受信器２１まで配線を引き回すようにレイアウトすると、メモリアレイ１１上では金属配線層を１層使用するだけで済む。これにより、１層の金属配線層で複数回巻回するコイルを形成することができる。
図７は、本発明の実施例４による電子回路の構成を示す図である。本実施例は、コイル３３の一部をメモリアレイ１１の外にはみ出し、そこでＶＩＡを用いてコイル３３を複数回巻くものである。本実施例においても、メモリアレイ１１上では金属配線層を１層使用するだけで済み、これにより、１層の金属配線層で複数回巻回するコイルを形成することができる。
コイルの巻き数を増やすことで、コイルの自己インダクタンスを大きくすることができ、受信信号を大きくすることができる。その結果、通信距離を長くしたり、通信の信頼性を高めることができる。
図８は、本発明の実施例１による送信器の構成を示す図である。図９は、本発明の実施例１による送信器の各部の波形を示す図である。図１０は、従来の送信器の構成を示す図である。図１１は、従来の送信器の各部の波形を示す図である。図１０に示す従来の送信器は、遅延回路８１、インバータ８２、ＮＡＮＤ８３、ＮＯＲ８４、インバータ８６及びトランジスタＴ１〜Ｔ４から成り、トランジスタＴ１とトランジスタＴ２、及び、トランジスタＴ３とトランジスタＴ４がそれぞれインバータを形成して、バッファとして機能し、送信コイル８５を駆動する。
信号を送信するとき、信号Ｔｘ／バー（Ｒｘ）はハイとなる。その結果、ＮＡＮＤ８３とＮＯＲ８４は、いずれもインバータと同じ動作をすることになるので、送信データＴxdataの信号は、トランジスタＴ１とトランジスタＴ２に入力した後ある時間が経過した後に、同じ極性の信号としてトランジスタＴ３とトランジスタＴ４に入力することになる。たとえば、まず送信データＴxdataがローであるとすると、トランジスタＴ１とトランジスタＴ３がオンであるので、送信コイル８５の電位は電源電位ＶDDであり、送信コイル８５に流れる電流ＩTは０である。つぎに、送信データＴxdataがローからハイに変化すると、まず、トランジスタＴ１がオフして、同時にトランジスタＴ２がオンする。このとき、それ以前と同様に、トランジスタＴ３はオン、トランジスタＴ４はオフのままである。したがって、送信コイル８５に正方向に電流ＩTが流れる。このとき、送信コイル８５の各部の電位はトランジスタＴ３とトランジスタＴ２のオン抵抗の比で決まるＶDDとＶSS（ＧＮＤ）の中間の電位であるＶA、ＶB、ＶCに変化する。実際には、これらＶA、ＶB、ＶCはほとんど同電位である。この送信データＴxdataのローからハイへの変化は、遅延回路８１、インバータ８６、ＮＡＮＤ８３、及びＮＯＲ８４を介して、トランジスタＴ３、Ｔ４に伝播し、トランジスタＴ３はオフしてトランジスタＴ４はオンする。その結果、送信コイル８５に流れる電流ＩTはゼロになる。このとき、送信コイル８５の電位はＶSSになる。また、送信データＴxdataがハイからローに変化した場合も、上記説明と同様で逆極性の回路動作をする。この送信コイル８５の電位の変動はビット線１５などに容量結合によるノイズＶNCとなって大きく影響する。なお、この送信コイル８５の電流はその流れる時間を短くすることで、ビット線１５などへの誘導結合によるノイズＶNLは必要最小限に抑えることができる。このように、従来の回路では、信号を送信する際に、送信コイルの電位が大きく変動し、メモリアレイのビット線やワード線との容量結合などによる影響が懸念された。
これに対して図８に示す実施例１による送信器は、ＮＡＮＤ７１、７３、ＮＯＲ７２、７４、抵抗７６、７７、７８、及びトランジスタＰ１〜Ｐ３、Ｎ１〜Ｎ３から成る。ＮＡＮＤ７１、７３、ＮＯＲ７２、７４、及びトランジスタＰ１、Ｐ２、Ｎ１、Ｎ２は、送信コイル７５を駆動するコイル駆動回路であり、抵抗７６、７７、７８、及びトランジスタＰ３、Ｎ３は、送信コイル７５をトランジスタＰ３とトランジスタＮ３のオン抵抗の比で決まるＶDDとＶSSの中間の電位に保持しようとする電位保持回路である。信号ＣＰはクロックＴxclkから図８(b)に示す回路によって作成され、その波形を図８(c)に示す。図８(b)に示す回路は、ＮＯＲ６１、ＮＡＮＤ６２、バッファ６３、及びインバータＩ１〜Ｉ４から成る。信号ＣＰがローのとき、送信データＴxdataにかかわらず、トランジスタＰ１〜Ｐ３、Ｎ１〜Ｎ３はオフであり、送信コイル７５に電流は流れず、送信コイル７５は電位保持回路によって所定の電位に保持される。クロックＴxclkに同期した信号ＣＰがハイのとき、送信データＴxdataに従って送信コイル７５に電流が流れる。送信データＴxdataがハイのとき、トランジスタＰ１、Ｎ２がオン、トランジスタＰ２、Ｎ１がオフになり、送信コイル７５には電流ＩTが流れ、このとき、送信コイル７５の各部の電位はトランジスタＰ１とトランジスタＮ２のオン抵抗の比で決まるＶDDとＶSSの中間の電位であるＶA、ＶB、ＶCになる。実際には、これらＶA、ＶB、ＶCはほとんど同電位である。また、送信データＴxdataがローのとき、トランジスタＰ２、Ｎ１がオン、トランジスタＰ１、Ｎ２がオフになり、送信コイル７５には電流−ＩTが流れ、送信コイル７５の電位はトランジスタＰ２とトランジスタＮ１のオン抵抗の比で決まるＶDDとＶSSの中間の電位であるＶA、ＶB、ＶCになる。したがって、トランジスタＰ１、Ｎ２のオン抵抗の比と、トランジスタＰ２、Ｎ１のオン抵抗の比と、トランジスタＰ３、Ｎ３のオン抵抗の比が等しくなるように各トランジスタのサイズを設計すると、電位保持回路が出力する電位と、送信データＴxdataが変化して信号ＣＰがハイとなる期間に送信器が送信コイル７５を駆動するときの電位がほとんど等しくなり、送信コイル７５の電位は常にほとんど一定となる。実際には、製造ばらつきなどの影響で、わずかな電位の変化を生じ得る。しかし、信号ＣＰをハイとする期間はとても短く例えば３００ｐ秒程度である。これに対してメモリの書き込み／読み出しの速度は例えば３ｎ秒／ビット程度から３μ秒／ビット程度である。このように、送信コイルを駆動する時間を、メモリアレイのビット線及びワード線の信号が変化する時間に比べて十分に短くすることによって、信号ＣＰをハイとする僅かの期間に送信コイルの電位が変化しても、メモリの書き込み／読み出しに与える影響を小さくすることができる。また、電位保持回路が送信コイル７５を所定の電位に保持しようとしているので、送信コイル７５に電流が流れる場合でも送信コイル７５の電位が大きく変化することはないから、この点からも、メモリの書き込み／読み出しに与える影響は小さい。
なお、電位保持回路の出力は、抵抗を介して、送信コイル７５の中央に接続しても同様の効果が得られる。
なお、本発明は上記実施の形態に限定されるものではない。
図１２は、本発明の適用例を示す図である。図１２(a)は最も典型的な適用例であり、メモリアレイ１１とコイル２２を有する複数のチップ５２を積層実装したＬＳＩ５１の例である。なお、図は模式的に示したものであり、実際には他のチップが積層実装されていても良い。図１２(b)はメモリアレイ１１とコイル２２を有するチップ５２にコイル２２を有するチップ５４を積層実装したＬＳＩ５３の例である。図１２(c)は逆に、コイル２２を有するチップ５４にメモリアレイ１１とコイル２２を有するチップ５２を積層実装したＬＳＩ５５の例である。図１２(d)はメモリアレイ１１とコイル２２を有するＬＳＩ５６とコイル２２を有するＬＳＩ５７との組合せの例であり、この例はＬＳＩどうしで誘導結合による通信を行うものである。
上記実施例においては、コイルの全体がメモリアレイの領域に重ねて形成される例を示したが、コイルの一部がメモリアレイの領域に重なっている場合でも良い。
コイルの開口を大きくすると、チップ間で積層位置が多少ずれていて、したがって、コイル開口相互の積層位置が多少ずれていても通信することができる。
メモリは読み出し専用のメモリであっても良いし、書き込み可能なメモリであっても良い。
アンテナとして、コイルに代えて棒状など他の形状のアンテナでも良いし、容量結合による通信を行うコンデンサ電極を用いても良い。
アンテナは、本電子回路内の通信に用いる場合だけでなく、他の電子回路との通信のために用いるものであっても良い。
送受信器は、送信器又は受信器であっても良い。すなわち、コイルを送受信器に接続して送信及び受信に共用する場合、コイルを送信器に接続して送信コイルとして使用する場合、及びコイルを受信器に接続して受信コイルとして使用する場合がありうるのであって、これらのいずれも本発明の範囲である。この点、特許請求の範囲には代表的に送信器と記載したが、その送信器は受信器又は送受信器である場合を含む。同様に、特許請求の範囲に記載したアンテナ及びコイルも送信用、受信用及び送受信用のいずれの場合も含む。
１１ メモリアレイ
１２、１３ 周辺回路
１４ ワード線
１５ ビット線
１６ メモリセル
２１ 送受信器
２２、２３、２４、３３ コイル
２６〜２８ 引き回し配線
４１ 半導体基板
４２、４３、４４ 金属配線層
４５ ロジック回路
５２、５４ チップ
５１、５３、５５、５６、５７ ＬＳＩ
６３ バッファ
７５、８５ 送信コイル
７６〜７８ 抵抗
８１ 遅延回路
Ｉ１〜Ｉ４ インバータ
Ｐ１〜Ｐ３、Ｎ１〜Ｎ３、Ｔ１〜Ｔ４ トランジスタ
１２、１３ 周辺回路
１４ ワード線
１５ ビット線
１６ メモリセル
２１ 送受信器
２２、２３、２４、３３ コイル
２６〜２８ 引き回し配線
４１ 半導体基板
４２、４３、４４ 金属配線層
４５ ロジック回路
５２、５４ チップ
５１、５３、５５、５６、５７ ＬＳＩ
６３ バッファ
７５、８５ 送信コイル
７６〜７８ 抵抗
８１ 遅延回路
Ｉ１〜Ｉ４ インバータ
Ｐ１〜Ｐ３、Ｎ１〜Ｎ３、Ｔ１〜Ｔ４ トランジスタ
Claims (8)
- 半導体基板上に、情報を記憶するメモリアレイと、
該メモリアレイが存在する領域に重ねて前記メモリアレイを駆動する配線層とは別に、前記メモリアレイの周辺回路を形成する金属配線層により形成されているアンテナとしてのコイルと、
前記コイルに接続され前記メモリアレイが存在する領域の外に配置されている送信器と、
前記コイルと前記送信器とを結び、前記メモリアレイのビット線及びワード線に対して平行でないように配置された引き回し配線と
を備えることを特徴とする電子回路。 - 前記コイルは多角形であり、その各辺が前記メモリアレイのビット線及びワード線に対して平行でないように配置されていることを特徴とする請求項１記載の電子回路。
- 前記コイルは、前記メモリアレイが存在する領域において、前記引き回し配線も含めて重ならないように、複数回巻かれていることを特徴とする請求項１又は２記載の電子回路。
- 半導体基板上に、情報を記憶するメモリアレイと、
該メモリアレイが存在する領域に重ねて前記メモリアレイを駆動する配線層とは別に、前記メモリアレイの周辺回路を形成する金属配線層により形成されているアンテナとしてのコイルと、
前記コイルに接続され、
該コイルを所定の電位に保持しようとする電位保持回路と、
該コイルの中央の電位を前記所定の電位に保持しつつ、送信データに従って該コイルを駆動するコイル駆動回路と
を有する送信器と
を備えることを特徴とする電子回路。 - 第１半導体基板上の前記アンテナが存在する領域と第２半導体基板上の前記アンテナが存在する領域とが重ねられて両アンテナが無線通信するように、第１半導体基板と第２半導体基板とが積層実装されていることを特徴とする請求項１又は４記載の電子回路。
- 前記アンテナによって他の電子回路と無線通信することを特徴とする請求項１又は４記載の電子回路。
- 情報を記憶するメモリアレイと、
該メモリアレイが存在する領域に重ねて前記メモリアレイを駆動する配線層とは別に、前記メモリアレイの周辺回路を形成する金属配線層により形成されている第１アンテナとしてのコイルと、
前記コイルに接続され前記メモリアレイが存在する領域の外に配置されている送信器と、
前記コイルと前記送信器とを結び、前記メモリアレイのビット線及びワード線に対して平行でないように配置された引き回し配線と
を有する第１半導体基板と、
前記第１アンテナが存在する領域に重ねて金属配線層により形成されている第２アンテナを有する第３半導体基板と
を備えることを特徴とする電子回路。 - 情報を記憶するメモリアレイと、
該メモリアレイが存在する領域に重ねて前記メモリアレイを駆動する配線層とは別に、前記メモリアレイの周辺回路を形成する金属配線層により形成されている第１アンテナとしてのコイルと、
前記コイルに接続され、
該コイルを所定の電位に保持しようとする電位保持回路と、
該コイルの中央の電位を前記所定の電位に保持しつつ、送信データに従って該コイルを駆動するコイル駆動回路と
を有する送信器と
を有する第１半導体基板と、
前記第１アンテナが存在する領域に重ねて金属配線層により形成されている第２アンテナを有する第３半導体基板と
を備えることを特徴とする電子回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008117532A JP5475962B2 (ja) | 2008-04-28 | 2008-04-28 | 電子回路 |
| US12/289,995 US8276822B2 (en) | 2008-04-28 | 2008-11-10 | Electronic circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008117532A JP5475962B2 (ja) | 2008-04-28 | 2008-04-28 | 電子回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009266109A JP2009266109A (ja) | 2009-11-12 |
| JP5475962B2 true JP5475962B2 (ja) | 2014-04-16 |
Family
ID=41214498
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008117532A Active JP5475962B2 (ja) | 2008-04-28 | 2008-04-28 | 電子回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8276822B2 (ja) |
| JP (1) | JP5475962B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5283075B2 (ja) | 2008-12-26 | 2013-09-04 | 学校法人慶應義塾 | 電子回路 |
| JP5374246B2 (ja) * | 2009-06-12 | 2013-12-25 | 学校法人慶應義塾 | 密封型半導体記録媒体及び密封型半導体記録装置 |
| US9305606B2 (en) * | 2009-08-17 | 2016-04-05 | Micron Technology, Inc. | High-speed wireless serial communication link for a stacked device configuration using near field coupling |
| US9401745B1 (en) * | 2009-12-11 | 2016-07-26 | Micron Technology, Inc. | Wireless communication link using near field coupling |
| JP6233716B2 (ja) * | 2012-09-18 | 2017-11-22 | パナソニックＩｐマネジメント株式会社 | アンテナ、送信装置、受信装置、三次元集積回路、及び非接触通信システム |
| KR102048443B1 (ko) | 2012-09-24 | 2020-01-22 | 삼성전자주식회사 | 근거리 무선 송수신 방법 및 장치 |
| US9509375B2 (en) * | 2013-08-01 | 2016-11-29 | SK Hynix Inc. | Wireless transceiver circuit with reduced area |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5701037A (en) * | 1994-11-15 | 1997-12-23 | Siemens Aktiengesellschaft | Arrangement for inductive signal transmission between the chip layers of a vertically integrated circuit |
| JP4131544B2 (ja) * | 2004-02-13 | 2008-08-13 | 学校法人慶應義塾 | 電子回路 |
| JP4193060B2 (ja) | 2004-06-04 | 2008-12-10 | 学校法人慶應義塾 | 電子回路 |
| JP4677598B2 (ja) | 2004-08-05 | 2011-04-27 | 学校法人慶應義塾 | 電子回路 |
| JP4124365B2 (ja) | 2004-08-24 | 2008-07-23 | 学校法人慶應義塾 | 電子回路 |
| JP5024740B2 (ja) | 2004-09-30 | 2012-09-12 | 学校法人慶應義塾 | Ｌｓｉチップ試験装置 |
| JP2006173986A (ja) * | 2004-12-15 | 2006-06-29 | Keio Gijuku | 電子回路 |
| JP2006173415A (ja) * | 2004-12-16 | 2006-06-29 | Keio Gijuku | 電子回路 |
| US7767516B2 (en) * | 2005-05-31 | 2010-08-03 | Semiconductor Energy Laboratory Co., Ltd | Semiconductor device, manufacturing method thereof, and manufacturing method of antenna |
| US8816484B2 (en) * | 2007-02-09 | 2014-08-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
-
2008
- 2008-04-28 JP JP2008117532A patent/JP5475962B2/ja active Active
- 2008-11-10 US US12/289,995 patent/US8276822B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2009266109A (ja) | 2009-11-12 |
| US8276822B2 (en) | 2012-10-02 |
| US20090267848A1 (en) | 2009-10-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5475962B2 (ja) | 電子回路 | |
| JP4205553B2 (ja) | メモリモジュール及びメモリシステム | |
| JP5283075B2 (ja) | 電子回路 | |
| KR102047930B1 (ko) | 임피던스 조정 기능을 갖는 적층형 반도체 회로 | |
| JP4982778B2 (ja) | 電子回路装置 | |
| WO2006013835A1 (ja) | 電子回路 | |
| US7236012B2 (en) | Data output driver that controls slew rate of output signal according to bit organization | |
| JP2013077358A (ja) | 半導体装置 | |
| JP5301262B2 (ja) | 半導体装置、及び動作モ−ド切換方法 | |
| JP5326088B2 (ja) | 電子回路と通信機能検査方法 | |
| JP5436997B2 (ja) | 集積回路 | |
| CN112420091A (zh) | 半导体装置以及包括其的半导体*** | |
| US20060133123A1 (en) | Semiconductor memory device and method of making design change to semiconductor chip | |
| US10255954B1 (en) | Memory device | |
| US7518898B2 (en) | Semiconductor memory device with strengthened power and method of strengthening power of the same | |
| US9508407B2 (en) | Wiring configuration of a bus system and power wires in a memory chip | |
| JP2010034436A (ja) | 半導体集積回路装置 | |
| JP2006041480A (ja) | 半導体装置におけるパッド部の配線構造 | |
| JP2012169513A (ja) | 電子回路 | |
| JP2013041636A (ja) | 半導体装置 | |
| JP2012003812A (ja) | 半導体デバイス | |
| JP4209792B2 (ja) | 半導体集積回路装置及び非接触電子装置 | |
| JP2008097814A (ja) | 積層メモリ、メモリモジュール及びメモリシステム | |
| JP4649939B2 (ja) | 半導体記憶装置の入出力回路、入出力方法、組立方法、及び半導体記憶装置 | |
| JP2013037734A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110404 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130417 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130613 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130702 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130930 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20130930 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20131023 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131113 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140110 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140129 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140207 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5475962 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |