JP2010034436A - 半導体集積回路装置 - Google Patents
半導体集積回路装置 Download PDFInfo
- Publication number
- JP2010034436A JP2010034436A JP2008197277A JP2008197277A JP2010034436A JP 2010034436 A JP2010034436 A JP 2010034436A JP 2008197277 A JP2008197277 A JP 2008197277A JP 2008197277 A JP2008197277 A JP 2008197277A JP 2010034436 A JP2010034436 A JP 2010034436A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- mem
- terminal
- signal
- circuit device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01055—Cesium [Cs]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
【解決手段】論理チップLOG上に、メモリチップMEM_A,MEM_Bを積層し、LOGとMEM_A,MEM_B間とのコマンド、アドレス、データ等の送受信を誘導結合送信端子群211,214,218,219および誘導結合受信端子群212,213,215〜217を用いた無線通信によって行う。MEM_A,MEM_Bの電源は、ワイヤボンディング225,227によって供給し、MEM_A,MEM_Bの内部状態を初期化するリセット信号も、ワイヤボンディング222,224によって供給する。無線通信を用いることで各チップ間の動作電圧が異なっていても低遅延で通信でき、電源や信頼性が必要な信号を有線で供給することで安定した動作も実現できる。
【選択図】図2
Description
205 パッケージ基板
206 バンプ
207 外部端子
211,214,218,219 誘導結合送信端子群
212,213,215,216,217 誘導結合受信端子群
221〜228 ワイヤボンディング
DEV 半導体集積回路装置
LOG 論理チップ
MEM メモリチップ
P_RST 外部リセット端子
P_DI 外部データ入力端子
P_DO 外部データ出力端子
P_VDD,P_VDDM 外部電源端子
P_VSS 外部接地電位端子
RST,RSTM リセット端子
DI データ入力端子
DO データ出力端子
VDD,VDDM 電源端子
VSS 接地電位端子
DW ライトデータ端子
DR リードデータ端子
CLK クロック端子
ADD アドレス端子
CMD コマンド端子
CSL チップ識別端子
PD パッド
TD データ信号
TADD アドレス信号
TMOD テストモード信号
TCLK クロック信号
TRX 通信マクロ部
CTL 制御論理部
MCR メモリコア部
ICLK 内部クロック信号
WLSEL ワード選択信号
WE ライト選択信号
BLKSEL ブロック選択信号
BF バッファ回路
LT ラッチ回路
RX 受信回路
TX 送信回路
RX_CLK クロック受信回路
CMP 比較回路
PERI メモリ制御回路
EN イネーブル信号
Claims (8)
- 無線通信機能を備えた第1集積回路と、
無線通信機能を備えた第2集積回路と、
を具備してなり、
前記第2集積回路は、前記第1集積回路の上に積層され、
前記第2集積回路の電源は、有線で供給されるように構成されたことを特徴とする半導体集積回路装置。 - 請求項1記載の半導体集積回路装置において、
前記第2集積回路は、リセット信号が入力された際に自身の内部状態を初期化するように構成され、
前記第2集積回路に向けたリセット信号は、有線で供給されるように構成されたことを特徴とする半導体集積回路装置。 - 請求項2記載の半導体集積回路装置において、
前記第2集積回路は、
テストモード端子と、
前記テストモード端子が第1電位レベルの際に前記第2集積回路の動作制御が可能に設定され、第2電位レベルの際に前記第2集積回路の動作制御が不可能に設定される複数のテスト用信号端子と、を備え、
前記テストモード端子は、有線によって前記第2電位レベルに固定されていることを特徴とする半導体集積回路装置。 - 請求項2記載の半導体集積回路装置において、
前記第2集積回路の電源と前記第2集積回路に向けたリセット信号は、ワイヤボンディングによって供給されるように構成されたことを特徴とする半導体集積回路装置。 - 請求項1記載の半導体集積回路装置において、
前記無線通信機能は、誘導結合方式を用いた無線通信回路であることを特徴とする半導体集積回路装置。 - 無線通信機能を備えた第1集積回路と、
前記第1集積回路によってアクセスされ、無線通信機能を備えた第1集積記憶回路および第2集積記憶回路と、
を具備してなり、
前記第1集積記憶回路は、前記第1集積回路の上に積層され、
前記第2集積記憶回路は、前記第1集積記憶回路の上に積層され、
前記第1集積記憶回路は、第1チップ識別端子を備え、前記第1集積回路からそれぞれの前記無線通信機能を介して受信した第1信号の電位レベルと前記第1チップ識別端子の電位レベルとを比較し、この比較結果に応じて自身のアクセス可否を制御し、
前記第2集積記憶回路は、第2チップ識別端子を備え、前記第1集積回路からそれぞれの前記無線通信機能を介して受信した前記第1信号の電位レベルと前記第2チップ識別端子の電位レベルとを比較し、この比較結果に応じて自身のアクセス可否を制御し、
前記第1集積記憶回路と前記第2集積記憶回路の電源は、それぞれ有線によって供給され、
前記第1チップ識別端子と前記第2チップ識別端子は、有線によってそれぞれ異なる電位レベルに固定されていることを特徴とする半導体集積回路装置。 - 請求項6記載の半導体集積回路装置において、
前記第1集積記憶回路および前記第2集積記憶回路のそれぞれは、リセット信号が入力された際に自身の内部状態を初期化するように構成され、
前記第1集積記憶回路および前記第2集積記憶回路のそれぞれに向けたリセット信号は、有線で供給されるように構成されたことを特徴とする半導体集積回路装置。 - 請求項6記載の半導体集積回路装置において、
前記無線通信機能は、誘導結合方式を用いた無線通信回路であることを特徴とする半導体集積回路装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008197277A JP4643691B2 (ja) | 2008-07-31 | 2008-07-31 | 半導体集積回路装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008197277A JP4643691B2 (ja) | 2008-07-31 | 2008-07-31 | 半導体集積回路装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010034436A true JP2010034436A (ja) | 2010-02-12 |
JP4643691B2 JP4643691B2 (ja) | 2011-03-02 |
Family
ID=41738541
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008197277A Expired - Fee Related JP4643691B2 (ja) | 2008-07-31 | 2008-07-31 | 半導体集積回路装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4643691B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011102067A1 (ja) | 2010-02-19 | 2011-08-25 | ソニーケミカル&インフォメーションデバイス株式会社 | 保護回路、バッテリ制御装置、及び、バッテリパック |
KR20200065270A (ko) * | 2018-11-30 | 2020-06-09 | 한국생산기술연구원 | 다종 소자를 이용한 3차원 적층형 패키지 구조 |
US11817422B2 (en) | 2018-11-13 | 2023-11-14 | Shinko Electric Industries Co., Ltd. | Semiconductor device |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007029435A (ja) * | 2005-07-27 | 2007-02-08 | Juki Corp | 玉縁縫いミシン |
JP2007073600A (ja) * | 2005-09-05 | 2007-03-22 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JP2007251394A (ja) * | 2006-03-14 | 2007-09-27 | Sony Corp | 3次元集積化装置 |
WO2007111036A1 (ja) * | 2006-03-24 | 2007-10-04 | Nec Corporation | 半導体装置 |
JP2008004714A (ja) * | 2006-06-22 | 2008-01-10 | Nec Corp | チップ積層型半導体装置 |
JP2008091627A (ja) * | 2006-10-02 | 2008-04-17 | Toshiba Corp | 半導体集積チップ及び半導体装置 |
-
2008
- 2008-07-31 JP JP2008197277A patent/JP4643691B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007029435A (ja) * | 2005-07-27 | 2007-02-08 | Juki Corp | 玉縁縫いミシン |
JP2007073600A (ja) * | 2005-09-05 | 2007-03-22 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JP2007251394A (ja) * | 2006-03-14 | 2007-09-27 | Sony Corp | 3次元集積化装置 |
WO2007111036A1 (ja) * | 2006-03-24 | 2007-10-04 | Nec Corporation | 半導体装置 |
JP2008004714A (ja) * | 2006-06-22 | 2008-01-10 | Nec Corp | チップ積層型半導体装置 |
JP2008091627A (ja) * | 2006-10-02 | 2008-04-17 | Toshiba Corp | 半導体集積チップ及び半導体装置 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011102067A1 (ja) | 2010-02-19 | 2011-08-25 | ソニーケミカル&インフォメーションデバイス株式会社 | 保護回路、バッテリ制御装置、及び、バッテリパック |
US11817422B2 (en) | 2018-11-13 | 2023-11-14 | Shinko Electric Industries Co., Ltd. | Semiconductor device |
KR20200065270A (ko) * | 2018-11-30 | 2020-06-09 | 한국생산기술연구원 | 다종 소자를 이용한 3차원 적층형 패키지 구조 |
KR102131648B1 (ko) * | 2018-11-30 | 2020-07-08 | 한국생산기술연구원 | 다종 소자를 이용한 3차원 적층형 패키지 구조 |
Also Published As
Publication number | Publication date |
---|---|
JP4643691B2 (ja) | 2011-03-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20230120661A1 (en) | Semiconductor memory systems with on-die data buffering | |
KR101751045B1 (ko) | 3d 반도체 장치 | |
US9209160B2 (en) | Semiconductor devices compatible with mono-rank and multi-ranks | |
US7391634B2 (en) | Semiconductor memory devices having controllable input/output bit architectures | |
US9230619B2 (en) | Semiconductor device | |
US8837191B2 (en) | Semiconductor apparatus | |
US8174115B2 (en) | Multi-chip package memory device | |
CN111739875B (zh) | 叠层半导体器件及其测试方法 | |
US20120051113A1 (en) | Semiconductor integrated circuit | |
KR20110138099A (ko) | 관통 전극을 갖는 3차원 적층 구조의 반도체 장치 및 그 반도체 장치의 시그널링 방법 | |
US9263371B2 (en) | Semiconductor device having through-silicon via | |
US7721010B2 (en) | Method and apparatus for implementing memory enabled systems using master-slave architecture | |
US20140063990A1 (en) | Multi-chip semiconductor apparatus | |
US6909649B2 (en) | Semiconductor device and semiconductor integrated circuit | |
JP4643691B2 (ja) | 半導体集積回路装置 | |
CN104733007B (zh) | 半导体器件和包括半导体器件的半导体*** | |
CN102956258B (zh) | 半导体装置及其数据传输方法 | |
US11398290B2 (en) | Stacked memory device and memory system including the same | |
US11289174B2 (en) | Stacked semiconductor device and semiconductor system including the same | |
CN107209735A (zh) | 用于以最小封装复杂度支持不同外部存储器类型的共用管芯 | |
US7486532B2 (en) | Semiconductor multi-chip package including two semiconductor memory chips having different memory densities | |
CN108962331B (zh) | 半导体器件、测试方法和包括其的*** | |
US20100074043A1 (en) | Semiconductor device | |
US10255954B1 (en) | Memory device | |
JP2016091576A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100813 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100824 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101020 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101109 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101202 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131210 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |