JP5473398B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP5473398B2 JP5473398B2 JP2009117381A JP2009117381A JP5473398B2 JP 5473398 B2 JP5473398 B2 JP 5473398B2 JP 2009117381 A JP2009117381 A JP 2009117381A JP 2009117381 A JP2009117381 A JP 2009117381A JP 5473398 B2 JP5473398 B2 JP 5473398B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- type
- ion implantation
- conductivity type
- drift layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 36
- 238000004519 manufacturing process Methods 0.000 title claims description 21
- 238000005468 ion implantation Methods 0.000 claims description 133
- 238000000034 method Methods 0.000 claims description 44
- 239000000758 substrate Substances 0.000 claims description 40
- 239000012535 impurity Substances 0.000 claims description 35
- 230000015556 catabolic process Effects 0.000 claims description 31
- 230000015572 biosynthetic process Effects 0.000 claims description 30
- 238000002513 implantation Methods 0.000 claims description 27
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 20
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 17
- 239000013078 crystal Substances 0.000 claims description 9
- 230000002093 peripheral effect Effects 0.000 claims description 9
- 238000002347 injection Methods 0.000 claims description 4
- 239000007924 injection Substances 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 183
- 210000000746 body region Anatomy 0.000 description 37
- 238000010586 diagram Methods 0.000 description 28
- 230000008569 process Effects 0.000 description 17
- 150000002500 ions Chemical class 0.000 description 7
- 230000005684 electric field Effects 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 5
- 238000009826 distribution Methods 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 230000004913 activation Effects 0.000 description 3
- 239000002019 doping agent Substances 0.000 description 3
- 238000004088 simulation Methods 0.000 description 3
- 230000005465 channeling Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 230000003746 surface roughness Effects 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
- H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
- H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
- H01L21/047—Making n or p doped regions or layers, e.g. using diffusion using ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Description
本発明は、炭化珪素（ＳｉＣ）を用いて形成された半導体装置およびその製造方法に関し、特に、ｐｎ接合でなだれ降伏を安定して生じさせる装置構造、並びにそのｐｎ接合を形成するためのイオン注入技術に関するものである。
近年、省エネルギーの観点からパワーデバイスの特性改善の要求が高まっており、次世代の高耐圧低損失スイッチング素子として、ＳｉＣを用いて形成したＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）やｐｎ接合ダイオード、ショットキ障壁ダイオードが有望視されている。
一般に、これらの素子は、ｎ型領域内に選択的に形成されたｐ型領域を有しており、その間にはｐｎ接合が形成される。ｐ型領域は、アクセプタとなる元素のイオン注入と、その後の活性化熱処理によって形成される。またｐ型領域の終端部に、徐々にドーピング濃度を低減させた終端構造を設け、その部分での電界集中を低減する技術が知られている（例えば、特許文献１）。
また、ＭＯＳＦＥＴの耐圧保持領域およびチャネル形成領域となるｐ型ボディ領域の形成に関して、テーパ形状のマスクを用い、注入角度の異なる２方向からのイオン注入を行うことによって所望のドーピング濃度分布を得る技術が知られている（例えば、特許文献２）。
従来、半導体素子の形成に用いられるＳｉＣ基板としては、結晶多形制御のため、表面が基準面の結晶面に対して一定の角度（オフ角）だけ傾いたものが使用されてきた。しかし、ウエハの大口径化および結晶成長技術の向上により、オフ角は従来の８°から、４°に低減される傾向にある（例えば、特許文献３）。
通常のＳｉ基板を用いた半導体装置（ＳｉＣデバイス）の製造では、ＭＯＳＦＥＴのボディ領域などのｐ型領域の形成の際には、チャネリング防止などの目的でイオン注入の角度が考慮されることがあった。しかし、ｐ型領域の終端構造の形成に関してまでは、その考慮は成されていなかった。そのため、ＭＯＳＦＥＴやｐｎ接合ダイオードに、降伏電圧が印加されたときになだれ降伏を安定して生じさせるという点では、充分な素子構造とは言えなかった。
特にＳｉＣ基板を用いた半導体装置では、従来は基板のオフ角が大きく（８°）、基板表面に垂直な方向からイオン注入を行ってもチャネリング等の問題は生じないので、ｐ型領域の形成の際でもイオン注入の角度が考慮されることはなかった。つまり従来のＳｉＣデバイスの製造では、イオン注入の角度がＳｉＣデバイスの特性に与える影響が少なかったため、考慮する必要が無かったのである。
しかし近年のようにＳｉＣ基板のオフ角が小さくなると、イオン注入の角度がＳｉＣデバイスの特性に少なからず影響するようになると考えられる。よってその角度を適切に制御すれば、ＳｉＣデバイスの特性向上が期待できる。
本発明は以上のような課題を解決するためになされたものであり、降伏電圧が印加されたときにｐｎ接合になだれ降伏が安定して生じる半導体装置およびその製造方法を提供することを目的とする。
本発明に係る半導体装置は、炭化珪素の基板上に形成された第１導電型のドリフト層と、前記ドリフト層の上部に選択的に形成された第２導電型領域とを有し、前記第２導電型領域と前記ドリフト層との境界のｐｎ接合に降伏電圧が印加されたとき当該ｐｎ接合から伸びる空乏層が前記ドリフト層を突き抜けないノンパンチスルー型の半導体素子を備える半導体装置であって、前記第２導電型領域が、端部に、中央部よりも第２導電型不純物濃度プロファイルの前記ドリフト層の深さ方向への１０ １５ ｃｍ −３ 台での裾引きが長い部分を有しているものである。
本発明によれば、ノンパンチスルー型の半導体素子の第２導電型領域とドリフト層との境界のｐｎ接合において、端部で傾斜接合の特性が強く現れる。よってｐｎ接合の端部での降伏電圧が大きくなるため、ｐｎ接合の中央部で先に（低い電圧で）なだれ降伏が開始するようになる。それにより、ｐｎ接合で生じるなだれ降伏は安定したものとなる。
＜実施の形態１＞
図１は、本発明に係る半導体装置であるＭＯＳＦＥＴの構成を示す断面図である。同図中の一点鎖線の間の領域のそれぞれが、ＭＯＳＦＥＴとして機能する単位領域（ＭＯＳＦＥＴ構造の最小単位）に相当する。実際には、この単位領域の構造が横方向に繰り返され、櫛型もしくは多角形構造で連続することとなる。一方、図１の両端（一点鎖線よりも外側）には、ＭＯＳＦＥＴの形成領域の外周部（終端部）を示している。
図１は、本発明に係る半導体装置であるＭＯＳＦＥＴの構成を示す断面図である。同図中の一点鎖線の間の領域のそれぞれが、ＭＯＳＦＥＴとして機能する単位領域（ＭＯＳＦＥＴ構造の最小単位）に相当する。実際には、この単位領域の構造が横方向に繰り返され、櫛型もしくは多角形構造で連続することとなる。一方、図１の両端（一点鎖線よりも外側）には、ＭＯＳＦＥＴの形成領域の外周部（終端部）を示している。
図１の如く、当該ＭＯＳＦＥＴは、ｎ型の低抵抗ＳｉＣ基板１（以下「ｎ型基板１」）およびその上のｎ型ドリフト層２に形成される。ｎ型ドリフト層２は、ｎ型基板１上にエピタキシャル成長により形成したものであり、ＭＯＳＦＥＴの加わる電圧を保持するように機能する。ドリフト層２は、層厚が３〜１５０μｍ程度、ドーピング濃度が０．５〜１５×１０15／ｃｍ3程度である。ｋＶ級の耐圧を得るためには、ｎ型ドリフト層２の層厚は５〜２０μｍ程度、ドーピング濃度は５〜１５×１０15／ｃｍ3程度が望ましい。
ｎ型ドリフト層２の上部には、ｐ型ボディ層３（ｐ型ボディ層３は、後述の領域３ａ，３ｂ，３ｃから成る）が形成されており、そのｐ型ボディ層３内の上面近傍に、ｎ型ソース領域４が形成される。
ボディ領域３は、層厚が０．５〜２μｍ程度、ドーピング濃度が３〜２０×１０17／ｃｍ3程度であるが、チャネルが形成されるｐ型ボディ層３の表面付近でドーピング濃度が低くなるようにしてもよい。表面付近のドーピング濃度を低くすると、不純物による散乱が低減され、形成されたチャネルでのキャリア移動度を高くでき、ＭＯＳＦＥＴのオン抵抗を小さくすることができる。またソース領域４は、層厚が０．３〜１μｍ程度、ドーピング濃度が５〜５０×１０18／ｃｍ3程度である。
ｎ型ドリフト層２の上面には、ｎ型ドリフト層２、ｐ型ボディ層３およびｎ型ソース領域４の上を跨ぐように、ゲート絶縁膜７を介してゲート電極８が配設されている。ゲート絶縁膜７は、ｎ型ドリフト層２上に成膜した厚さ１０〜１００ｎｍ程度の絶縁膜（シリコン酸化膜やシリコン酸化窒化膜等）をパターニングして形成される。その絶縁膜の成膜手法としては、ｎ型ドリフト層２の上面を熱酸化や窒化する手法や、ｎ型ドリフト層２上に所定の絶縁膜を堆積させる手法、あるいはそれらを併用する手法などがある。ゲート電極８は、ゲート絶縁膜７上に成膜した多結晶シリコン膜や金属膜をパターニングして形成される。
またゲート電極８は、層間絶縁膜９で覆われている。またゲート電極８の隣には、ｎ型ソース領域４並びにｐ型ボディ層３に接続するソース電極１０が配設されており、当該ソース電極１０は、層間絶縁膜９に形成されたコンタクトホールを通して、層間絶縁膜９の上層の配線１２に接続している。またｎ型基板１の下面にドレイン電極１１が設けられる。図示は省略するが、ゲート電極８上の一部の領域では、層間絶縁膜９および配線１２が除去されており、その部分が、ゲート電極８に配線を接続するためのパッド部となる。
本実施の形態では、ｐ型ボディ層３の形成の際、ゲート電極８の下に位置するチャネル形成領域３ｂと、ソース電極１０と接続するコンタクト領域３ｃと、それらを除いた領域３ａ（以下「ボディ領域３ａ」と称す）の３つに部位に分け（コンタクト領域３ｃはボディ領域３ａ内に重畳して形成されている）、それぞれ異なる工程のイオン注入によって形成される。ｎ型ソース領域４は、ボディ領域３ａの上部に形成される。なお、コンタクト領域３ｃは、ソース電極１０との接続抵抗を低くするために、その上部のみ高濃度（例えば５〜５０×１０18／ｃｍ3程度）にドーピングされていてもよい。
またＭＯＳＦＥＴ形成領域の外周部（終端部）となるｐ型ボディ層３では、その最外周部にｐ型終端領域５が形成されている。このｐ型終端領域５は、ｐ型ボディ層３と並行して形成される。以上のｐ型ボディ層３（ボディ領域３ａ、チャネル形成領域３ｂ、コンタクト領域３ｃ）、ｐ型終端領域５およびｎ型ソース領域４の具体的は形成手法については後述する。
図１に示すように、２つのＭＯＳＦＥＴの単位領域に跨るｐ型ボディ層３（図１の中央部のもの）は、その２つのＭＯＳＦＥＴにより共有される。そのため当該ｐ型ボディ層３では、中央にコンタクト領域３ｃが、その外側にボディ領域３ａが、両端部にチャネル形成領域３ｂが、それぞれ位置することになる。
また、終端部（図１の両端）のｐ型ボディ層３は、終端部に隣接するＭＯＳＦＥＴにも跨るため、当該ｐ型ボディ層３では、中央にコンタクト領域３ｃが、その外側にボディ領域３ａが、ＭＯＳＦＥＴ側の端部にチャネル形成領域３ｂが、終端部側の端部にｐ型終端領域５が、それぞれ位置することになる。
本発明に係るＭＯＳＦＥＴは、ｐ型ボディ層３とｎ型ドリフト層２との境界のｐｎ接合に降伏電圧が印加されたとき、当該ｐｎ接合から伸びる空乏層がｎ型ドリフト層２と突き抜けない（ｎ型ドリフト層２の下面にまで達しない）ノンパンチスルー型である。
本発明者が、Konstantinov等の報告（Materials Science Forum vols. 264-268 (1998) pp. 1211-1214）による４Ｈ−ＳｉＣのインパクトイオン化の値を用いたデバイスシミュレーションにより、ドリフト層におけるドーピング濃度Ｎ［／ｃｍ3］と電界最大値Ｅmax［Ｖ／ｃｍ］との関係を算出した結果を図２のグラフに示す。この結果から、次の式（１）の関係が得られる。
Ｅmax＝４．６９・１０4・Ｎ0.1082 …（１）
また、空乏層幅ｄ［μｍ］と、電界最大値Ｅmaxおよびドリフト層のドーピング濃度Ｎとの関係は、誘電率ｅ、電荷素量ｑを用いて、次の式（２）で与えられる。
また、空乏層幅ｄ［μｍ］と、電界最大値Ｅmaxおよびドリフト層のドーピング濃度Ｎとの関係は、誘電率ｅ、電荷素量ｑを用いて、次の式（２）で与えられる。
ｄ＝（ｅ・Ｅmax）／（ｑ・Ｎ） …（２）
式（１），（２）より、空乏層幅ｄはドーピング濃度Ｎを用いて次の式（３）で与えられる。
式（１），（２）より、空乏層幅ｄはドーピング濃度Ｎを用いて次の式（３）で与えられる。
ｄ＝２．５０７・１０15・Ｎ-0.8918 …（３）
よって、ドリフト層厚ｔ［μｍ］（ｐ型ボディ層３の下面とｎ型ドリフト層２の下面との間の距離）が、次の式（４）を満たす場合、ノンパンチスルー型のデバイスとなる。
よって、ドリフト層厚ｔ［μｍ］（ｐ型ボディ層３の下面とｎ型ドリフト層２の下面との間の距離）が、次の式（４）を満たす場合、ノンパンチスルー型のデバイスとなる。
ｔ＞２．５０７・１０15・Ｎ-0.8918 …（４）
また図１の構成では省略していたが、本発明に係るＭＯＳＦＥＴでは、図３または図４ように、ゲート電極８の下に、ｎ型ソース領域４、ｐ型ボディ層３（チャネル形成領域３ｂ）およびｎ型ドリフト層２に渡るチャネル層６を設けてもよい。図３は、チャネル層６を、ｎ型ドリフト層２の表面上にエピタキシャル成長によって形成した例であり、図４は、チャネル層６を、ｎ型ドリフト層２内の表面部にイオン注入により形成した例である。
また図１の構成では省略していたが、本発明に係るＭＯＳＦＥＴでは、図３または図４ように、ゲート電極８の下に、ｎ型ソース領域４、ｐ型ボディ層３（チャネル形成領域３ｂ）およびｎ型ドリフト層２に渡るチャネル層６を設けてもよい。図３は、チャネル層６を、ｎ型ドリフト層２の表面上にエピタキシャル成長によって形成した例であり、図４は、チャネル層６を、ｎ型ドリフト層２内の表面部にイオン注入により形成した例である。
チャネル層６の導電型はｎ型でもｐ型でもよく、ｎ型ドリフト層２に注入したイオンの活性化熱処理により生じたｎ型ドリフト層２の表面荒れを改善するには図３の構成が望ましく、その表面荒れが少ないなら図４の構造としてもよい。
ｐ型ボディ層３の形成に際しては、ｐ型ドーパントのイオン注入を行った後、注入したイオン種を活性化させるための熱処理（活性加熱処理）を行う必要があるが、その活性化熱処理は、図４の構成をとる場合はゲート絶縁膜７の形成前に行うとよい。図３の構成をとる場合には、それをチャネル層６の形成前に行うことになるが、ｎ型ドリフト層２へのイオン注入工程を全て終えた後に一括して行ってもよいし、それぞれのイオン注入工程ごとに行ってもよい。
図５は、イオン注入における注入角度とドーピング濃度分布との関係を示す図であり、本発明者によるプロセスシミュレーションの結果である。このシミュレーションは、４Ｈ−ＳｉＣの（０００１）面へＡｌのイオン注入を行うという設定で行われ、イオン注入の方向を（０００１）面に垂直な方向から＜１１−２０＞方向へと傾けた場合における、ＳｉＣ内の深さ方向のドーピング濃度分布を算出した。ここではイオン注入の方向と（０００１）面に垂直な方向とが成す角を「注入角度」と定義する。
図５を参照し、注入エネルギーが同じ条件で注入角度が４°の場合と８°の場合とを比較すると、４°の場合の方がドーピング濃度の低い領域（ＳｉＣの表面から深い領域）において、ドーピング濃度プロファイルが裾を引くことが分かる。このように、イオンの注入方向が結晶面に垂直な方向に近いほど、ドーピング濃度プロファイルがＳｉＣの深さ方向に裾を引くようになる。
図１の構成のＭＯＳＦＥＴでは、ゲート電極８にしきい値電圧以上の電圧が印加されると、ｐ型ボディ層３のチャネル形成領域３ｂにチャネルが形成され、ソース電極１０とドレイン電極１１との間が導通し、両電極間に電流が流れる（オン状態）。またゲート電極８の電圧がしきい値電圧未満の場合には、チャネル形成領域３ｂにはチャネルが形成されず、ソース電極１０とドレイン電極１１との間は非導通となり電流は遮断される（オフ状態）。一方、ソース・ドレイン間に高い電圧が印加されると、ボディ領域３とドリフト層２との間のｐｎ接合がなだれ降伏することになるが、なだれ降伏はｐｎ接合の端部でなく、中央部で生じることが望ましい。
特に、ノンパンチスルー型のＭＯＳＦＥＴの場合、ｐ型ボディ層３の端部においてｐ型不純物の濃度プロファイルがｎ型ドリフト層２の深さ方向に長く裾を引くようにすれば、安定になだれ降伏を生じさせることができる。ｐ型ボディ層３とｎ型ドリフト層２との間のｐｎ接合の端部で傾斜接合の特性が強く現れ、その部分の降伏電圧が大きくなるため、ｐｎ接合の中央部で先に（低い電圧で）なだれ降伏が開始するようになるためである。
そこで本実施の形態では、ｐ型ボディ層３およびｐ型終端領域５を形成するイオン注入工程において、ｐ型ボディ層３の端部となるチャネル形成領域３ｂおよびｐ型終端領域５と、中央部となるコンタクト領域３ｃと、その間のボディ領域３ａとに分け、それぞれをドーピング濃度プロファイルの裾引きが異なるイオン注入で形成し、それによりｐ型ボディ層３の端部でｐ型不純物の濃度プロファイルが長く裾を引くようにする。ここで、ボディ領域３ａを形成するためのイオン注入を「第１のイオン注入」、チャネル形成領域３ｂおよびｐ型終端領域５を形成するイオン注入を「第２のイオン注入」、コンタクト領域３ｃを形成するためのイオン注入を「第３のイオン注入」と定義する。
図５から分かるように、注入されたイオンのドーピング濃度プロファイルは、その注入方向と結晶面の垂線とが成す角度が小さいほど、深さ方向に長く裾を引くようになる。よって、ｐ型ボディ層３の中央部でｐ型不純物の濃度プロファイルの裾引きを長くするためには、第２のイオン注入を結晶面の垂線から小さく傾けて行い、第１、第３のイオン注入を結晶面に垂線から大きく傾けて行うとよい。これにより、ドーピング濃度プロファイルの裾引きを、チャネル形成領域３ｂおよびｐ型終端領域５で長く、ボディ領域３ａおよびコンタクト領域３ｃで短くすることができる。但し、コンタクト領域３ｃは、ボディ領域３ａの内部に形成されるため、ｐｎ接合部分における不純物濃度プロファイルには殆ど寄与しない。
続いて、本発明に係るＭＯＳＦＥＴのｐ型ボディ層３およびｐ型終端領域５を形成するイオン注入工程について、具体的に説明する。
以下の説明において、４Ｈ−ＳｉＣのｎ型基板１は、（０００１）面を基準面としており、その表面が（０００１）面から＜１１−２０＞方向へと所定のオフ角だけ傾けられたものとする。また各イオン注入は、注入方向を（０００１）面に垂直な方向（すなわち＜０００１＞方向）から＜１１−２０＞方向に特定の角度だけ傾けて行われる。その注入方向は角度を用いて表現し、基準となる方向（＜０００１＞方向またはｎ型ドリフト層２表面の垂線方向）から＜１１−２０＞方向に成す角を正（＋）の値、その逆を負（−）の値で表すこととする（各図面では、時計回りが正の角度、反時計回りが負の角度となる）。
また先に述べたように、ボディ領域３ａの内部に形成されるコンタクト領域３ｃは、ｐｎ接合部分の不純物濃度プロファイルには殆ど寄与せず、本発明の特徴との関連が薄いため、以下ではコンタクト領域３ｃおよび第３のイオン注入の図示および説明は省略する。実際のデバイス構造でも、コンタクト領域３ｃを設ける必要性がなければ、省略してもよい。
図６および図７は、実施の形態１に係るＭＯＳＦＥＴの製造方法におけるイオン注入工程を示す図である。図６（ａ）は、ｐ型ボディ層３、ｐ型終端領域５およびｎ型ソース領域４のためのイオン注入工程が完了した状態を示している。同図の如く、本実施の形態で用いたｎ型基板１のオフ角は８°である。
本実施の形態では、次のような手順でｐ型ボディ層３、ｐ型終端領域５およびｎ型ソース領域４を形成する。なお、各イオン注入工程では特定の領域のみに選択的にイオンを注入するために、ｎ型ドリフト層２の上面にマスクが形成されるが、簡単のため、マスクの図示は省略している。
まず図６（ｂ）の如く、ボディ領域３ａを形成する第１のイオン注入を、ｎ型ドリフト層２表面（ｎ型基板１表面）に垂直な方向（＜０００１＞方向に対して＋８°傾いた方向）から行う。続いて図７（ａ）の如く、チャネル形成領域３ｂおよびｐ型終端領域５を形成する第２のイオン注入を、ｎ型ドリフト層２表面の垂線に対して−４°傾いた方向（＜０００１＞方向に対して＋４°傾いた方向）から行う。
第１および第２のイオン注入は、それぞれ同程度の注入エネルギーおよびドーズ量で行う。また第１および第２のイオン注入は、それぞれは１回で行ってもよいし、多数回に分けて行ってもよい（説明を省略した第３のイオン注入についても同様である）。多数回に分けて行う場合、必要に応じて各回ごとに注入エネルギーおよびドーズ量を変更してもよいが、原則として注入方向は一定にする。このことは以下の各実施の形態でも同様である。
その後、図７（ｂ）の如く、ｎ型ソース領域４を形成するためのイオン注入を、ｎ型ドリフト層２表面に垂直な方向（＜０００１＞方向に対して＋８°傾いた方向）から行う。但し、このイオン注入の方向（角度）は任意でよい。もちろんその注入方向を変えるとｎ型ソース領域４の不純物濃度プロファイルが変わるが、本発明との関連は薄く、本発明の効果には殆ど影響しない。
このようにしてｐ型ボディ層３を形成すると、ボディ領域３ａよりも、チャネル形成領域３ｂおよびｐ型終端領域５において、ｐ型不純物の濃度プロファイルのｎ型ドリフト層２の深さ方向への裾引きが長くなる。つまり、ｐ型ボディ層３の端部でｐ型不純物の濃度プロファイルの裾引きが長くなる。その結果、ｐ型ボディ層３とｎ型ドリフト層２との間のｐｎ接合の端部で傾斜接合の特性が強く現れ、その部分の降伏電圧が増加するので、ｐｎ接合の中央部で先に（低い電圧で）なだれ降伏が開始されるようになる。よって、ｐ型ボディ層３とｎ型ドリフト層２との間のｐｎ接合においてなだれ降伏が安定して生じるノンパンチスルー型のＭＯＳＦＥＴが得られる。
以上では、第１のイオン注入、第２のイオン注入、ｎ型ソース領域４形成のためのイオン注入を、この順に行うよう説明したが、各イオン注入（説明を省略した第３のイオン注入も含む）の順番はこれに限られず、任意でよい。以下の各実施の形態でも同様である。
＜実施の形態２＞
図８および図９は、実施の形態２に係るＭＯＳＦＥＴの製造方法におけるイオン注入工程を示す図である。図８（ａ）は、ｐ型ボディ層３、ｐ型終端領域５およびｎ型ソース領域４のためのイオン注入工程が完了した状態を示している。実施の形態１と同様にｎ型基板１のオフ角は８°である。
図８および図９は、実施の形態２に係るＭＯＳＦＥＴの製造方法におけるイオン注入工程を示す図である。図８（ａ）は、ｐ型ボディ層３、ｐ型終端領域５およびｎ型ソース領域４のためのイオン注入工程が完了した状態を示している。実施の形態１と同様にｎ型基板１のオフ角は８°である。
本実施の形態では、次のような手順でｐ型ボディ層３、ｐ型終端領域５およびｎ型ソース領域４を形成する。
まず図８（ｂ）の如く、ボディ領域３ａを形成する第１のイオン注入を、ｎ型ドリフト層２表面（ｎ型基板１表面）に垂直な方向（＜０００１＞方向に対して＋８°傾いた方向）から行う。続いて図９（ａ）の如く、チャネル形成領域３ｂおよびｐ型終端領域５を形成する第２のイオン注入を、ｎ型ドリフト層２表面の垂線に対して−１２°傾いた方向（＜０００１＞方向に対して−４°傾いた方向）から行う。
その後、図９（ｂ）の如く、ｎ型ソース領域４を形成するためのイオン注入を、ｎ型ドリフト層２表面に垂直な方向（＜０００１＞方向に対して＋８°傾いた方向）から行う（このイオン注入は、それ以外の方向から行ってもよい）。
本実施の形態では、実施の形態１に対して第２のイオン注入の方向を変えているが、その＜０００１＞方向からの傾きの大きさ（絶対値）に注目すると実施の形態１と同じである（角度の正、負が変わっただけである）。そのため本実施の形態のｐ型ボディ層３におけるｐ型不純物濃度プロファイルの裾引きの状態は、実施の形態１とほぼ同様になる。従って実施の形態１と同様に、ｐ型ボディ層３の端部でｐ型不純物の濃度プロファイルの裾引きが長くなり、ｐ型ボディ層３とｎ型ドリフト層２との間のｐｎ接合においてなだれ降伏が安定して生じるノンパンチスルー型のＭＯＳＦＥＴが得られる。
第１および第２のイオン注入において、＜０００１＞方向に対する注入方向の角度の正、負を変えても、結果として形成されるｐ型ボディ層３のｐ型不純物濃度プロファイルの裾引きの状態は殆ど変わらない。そのため、ｐ型不純物濃度プロファイルの裾引きの状態がほぼ同じｐ型ボディ層３を形成する手法は、複数存在することになる。
但し、ｎ型ドリフト層２表面の垂線から過度に傾いたイオン注入を用いると、ｐ型ボディ層３の形状の対象性が失われ、ＭＯＳＦＥＴの電気的特性に影響を及ぼすことが懸念される。そのため、第１および第２のイオン注入の角度は、＜０００１＞方向に対する所望の注入角度を得ることが可能な注入方向が複数存在する場合、そのうちｎ型ドリフト層２表面の垂線に近いものを選定することが望ましい（同様の理由により、ｎ型ソース領域４やコンタクト領域３ｃ（不図示）を形成するイオン注入の方向も、ｎ型ドリフト層２表面の垂線に近いことが好ましい）。
＜実施の形態３＞
図１０および図１１は、実施の形態３に係るＭＯＳＦＥＴの製造方法におけるイオン注入工程を示す図である。図１０（ａ）は、ｐ型ボディ層３、ｐ型終端領域５およびｎ型ソース領域４のためのイオン注入工程が完了した状態を示している。同図の如く、本実施の形態で用いたｎ型基板１のオフ角は４°である。
図１０および図１１は、実施の形態３に係るＭＯＳＦＥＴの製造方法におけるイオン注入工程を示す図である。図１０（ａ）は、ｐ型ボディ層３、ｐ型終端領域５およびｎ型ソース領域４のためのイオン注入工程が完了した状態を示している。同図の如く、本実施の形態で用いたｎ型基板１のオフ角は４°である。
本実施の形態では、次のような手順でｐ型ボディ層３、ｐ型終端領域５およびｎ型ソース領域４を形成する。
まず図１０（ｂ）の如く、ボディ領域３ａを形成する第１のイオン注入を、ｎ型ドリフト層２表面（ｎ型基板１表面）に対し＋４°傾いた方向（＜０００１＞方向に対して＋８°傾いた方向）から行う。続いて図１１（ａ）の如く、チャネル形成領域３ｂおよびｐ型終端領域５を形成する第２のイオン注入を、ｎ型ドリフト層２表面に垂直な方向（＜０００１＞方向に対して＋４°傾いた方向）から行う。
その後、図１１（ｂ）の如く、ｎ型ソース領域４を形成するためのイオン注入を、ｎ型ドリフト層２表面に垂直な方向（＜０００１＞方向に対して＋４°傾いた方向）から行う。但し、このイオン注入の方向（角度）は任意でよい。
このようにしてｐ型ボディ層３を形成すると、ボディ領域３ａよりも、チャネル形成領域３ｂおよびｐ型終端領域５において、ｐ型不純物の濃度プロファイルのｎ型ドリフト層２の深さ方向への裾引きが長くなる。つまり、ｐ型ボディ層３の端部でｐ型不純物の濃度プロファイルの裾引きが長くなり、ｐ型ボディ層３とｎ型ドリフト層２との間のｐｎ接合においてなだれ降伏が安定して生じるノンパンチスルー型のＭＯＳＦＥＴが得られる。
＜実施の形態４＞
図１２および図１３は、実施の形態４に係るＭＯＳＦＥＴの製造方法におけるイオン注入工程を示す図である。図１２（ａ）は、ｐ型ボディ層３、ｐ型終端領域５およびｎ型ソース領域４のためのイオン注入工程が完了した状態を示している。実施の形態３と同様にｎ型基板１のオフ角は４°である。
図１２および図１３は、実施の形態４に係るＭＯＳＦＥＴの製造方法におけるイオン注入工程を示す図である。図１２（ａ）は、ｐ型ボディ層３、ｐ型終端領域５およびｎ型ソース領域４のためのイオン注入工程が完了した状態を示している。実施の形態３と同様にｎ型基板１のオフ角は４°である。
本実施の形態では、次のような手順でｐ型ボディ層３、ｐ型終端領域５およびｎ型ソース領域４を形成する。
まず図１２（ｂ）の如く、ボディ領域３ａを形成する第１のイオン注入を、ｎ型ドリフト層２表面（ｎ型基板１表面）に対して−１２°傾いた方向（＜０００１＞方向に対して−８°傾いた方向）から行う。続いて図１３（ａ）の如く、チャネル形成領域３ｂおよびｐ型終端領域５を形成する第２のイオン注入を、ｎ型ドリフト層２表面に垂直な方向（＜０００１＞方向に対して＋４°傾いた方向）から行う。
その後、図１３（ｂ）の如く、ｎ型ソース領域４を形成するためのイオン注入を、ｎ型ドリフト層２表面に垂直な方向（＜０００１＞方向に対して＋４°傾いた方向）から行う（このイオン注入は、それ以外の方向から行ってもよい）。
本実施の形態では、実施の形態３に対して第２のイオン注入の方向を変えているが、その＜０００１＞方向からの傾きの大きさ（絶対値）に注目すると実施の形態３と同じである（角度の正、負が変わっただけである）。そのため本実施の形態のｐ型ボディ層３におけるｐ型不純物濃度プロファイルの裾引きの状態は、実施の形態３とほぼ同様になる。
但し、第１および第２のイオン注入の角度は、＜０００１＞方向に対する所望の注入角度を得ることが可能な注入方向が複数存在する場合、そのうちｎ型ドリフト層２表面の垂線に近いものを選定することが望ましい。
＜実施の形態５＞
実施の形態５では、本発明をダイオード素子に適用した例を示す。図１４は、実施の形態５に係る半導体装置であるダイオード素子の構成図である。
実施の形態５では、本発明をダイオード素子に適用した例を示す。図１４は、実施の形態５に係る半導体装置であるダイオード素子の構成図である。
このダイオード素子の構成は、本発明に係るＭＯＳＦＥＴの構成に対し、ｐ型ボディ層３のチャネル形成領域３ｂ、コンタクト領域３ｃおよびｎ型ソース領域４を省略したものである。つまり当該ダイオード素子のアノードとなるｐ型ボディ層３は、ボディ領域３ａのみから成っている。ｎ型ドリフト層２とｐ型ボディ層３との間のｐｎ接合の中央部は、当該ダイオード素子の活性領域であり、当該ｐｎ接合の端部は、活性領域の外周部である終端領域である。ｐｎ接合の端部、すなわちｐ型ボディ層３の外周部にはｐ型終端領域５が設けられている。
チャネル形成領域３ｂおよびコンタクト領域３ｃの形成を行わないことを除けば、このダイオード素子のｐ型ボディ層３の製造方法は、実施の形態１〜４のＭＯＳＦＥＴのものと同様である。
本実施の形態のダイオード素子では、アノードであるｐ型ボディ層３の端部（ｐ型終端領域５）で、中央部（ボディ領域３ａ）よりも、ｐ型不純物の濃度プロファイルの裾引きが長くなる。よって、ｐ型ボディ層３とｎ型ドリフト層２との間のｐｎ接合においてなだれ降伏が安定して生じるノンパンチスルー型のダイオード素子が得られる。
＜実施の形態６＞
図１５および図１６は、実施の形態６に係るＭＯＳＦＥＴの製造方法におけるイオン注入工程を示す図である。当該ＭＯＳＦＥＴは、実施の形態１のＭＯＳＦＥＴに対し、ｐ型ボディ層３のチャネルが形成される領域（チャネル形成領域３ｂに相当）を、それ以外の領域と分けずに、ボディ領域３ａの一部としている点で異なっている。
図１５および図１６は、実施の形態６に係るＭＯＳＦＥＴの製造方法におけるイオン注入工程を示す図である。当該ＭＯＳＦＥＴは、実施の形態１のＭＯＳＦＥＴに対し、ｐ型ボディ層３のチャネルが形成される領域（チャネル形成領域３ｂに相当）を、それ以外の領域と分けずに、ボディ領域３ａの一部としている点で異なっている。
図１５（ａ）は、ｐ型ボディ層３、ｐ型終端領域５およびｎ型ソース領域４のためのイオン注入工程が完了した状態を示している。同図の如く、本実施の形態のｐ型ボディ層３は、ボディ領域３ａのみから成っており（ボディ領域３ａの内部にコンタクト領域３ｃを設けてもよい）、チャネルが形成される領域（ｎ型ソース領域４とｎ型ドリフト層２とに挟まれたｐ型ボディ層３の上部）は、ボディ領域３ａの一部となっている。一方、ＭＯＳＦＥＴの外周部（終端部）においては、実施の形態１と同様に、ボディ領域３ａの外側にｐ型終端領域５が設けられる。なお、本実施の形態で用いたｎ型基板１のオフ角は８°である。
本実施の形態では、次のような手順でｐ型ボディ層３、ｐ型終端領域５およびｎ型ソース領域４を形成する。
まず図１５（ｂ）の如く、ボディ領域３ａを形成する第１のイオン注入を、ｎ型ドリフト層２表面（ｎ型基板１表面）に垂直な方向（＜０００１＞方向に対して＋８°傾いた方向）から行う。本実施の形態では、この第１のイオン注入で、ｐ型ボディ層３のチャネルが形成される領域にもｐ型ドーパントが注入される。続いて図１６（ａ）の如く、ｐ型終端領域５を形成する第２のイオン注入を、ｎ型ドリフト層２表面の垂線に対して−４°傾いた方向（＜０００１＞方向に対して＋４°傾いた方向）から行う。
その後、図１６（ｂ）の如く、ｎ型ソース領域４を形成するためのイオン注入を、ｎ型ドリフト層２表面に垂直な方向（＜０００１＞方向に対して＋８°傾いた方向）から行う。但し、このイオン注入の方向（角度）は任意でよい。
このようにしてｐ型ボディ層３を形成すると、ボディ領域３ａよりも、ｐ型終端領域５でｐ型不純物の濃度プロファイルのｎ型ドリフト層２の深さ方向への裾引きが長くなる。つまり、ＭＯＳＦＥＴの形成領域の外周部に位置するｐ型ボディ層３の外側端部でｐ型不純物の濃度プロファイルの裾引きが長くなり、その部分の降伏電圧が大きくなる。その結果、ＭＯＳＦＥＴの形成領域の中央部で先に（低い電圧で）なだれ降伏が開始されるようになる。よって、ｐ型ボディ層３とｎ型ドリフト層２との間のｐｎ接合においてなだれ降伏が安定して生じるノンパンチスルー型のＭＯＳＦＥＴが得られる。
＜実施の形態７＞
図１７および図１８は、実施の形態７に係るＭＯＳＦＥＴの製造方法におけるイオン注入工程を示す図である。図１７（ａ）は、ｐ型ボディ層３、ｐ型終端領域５およびｎ型ソース領域４のためのイオン注入工程が完了した状態を示している。本実施の形態でも、ｐ型ボディ層３のチャネルが形成される領域は、ボディ領域３ａの一部である。またｎ型基板１のオフ角は８°である。
図１７および図１８は、実施の形態７に係るＭＯＳＦＥＴの製造方法におけるイオン注入工程を示す図である。図１７（ａ）は、ｐ型ボディ層３、ｐ型終端領域５およびｎ型ソース領域４のためのイオン注入工程が完了した状態を示している。本実施の形態でも、ｐ型ボディ層３のチャネルが形成される領域は、ボディ領域３ａの一部である。またｎ型基板１のオフ角は８°である。
本実施の形態では、次のような手順でｐ型ボディ層３、ｐ型終端領域５およびｎ型ソース領域４を形成する。
まず図１７（ｂ）の如く、ボディ領域３ａを形成する第１のイオン注入を、ｎ型ドリフト層２表面（ｎ型基板１表面）に垂直な方向（＜０００１＞方向に対して＋８°傾いた方向）から行う。続いて図１８（ａ）の如く、ｐ型終端領域５を形成する第２のイオン注入を、ｎ型ドリフト層２表面の垂線に対して−１２°傾いた方向（＜０００１＞方向に対して−４°傾いた方向）から行う。
その後、図１８（ｂ）の如く、ｎ型ソース領域４を形成するためのイオン注入を、ｎ型ドリフト層２表面に垂直な方向（＜０００１＞方向に対して＋８°傾いた方向）から行う（このイオン注入は、それ以外の方向から行ってもよい）。
本実施の形態では、実施の形態６に対して第２のイオン注入の方向を変えているが、その＜０００１＞方向からの傾きの大きさ（絶対値）に注目すると実施の形態６と同じである（角度の正、負が変わっただけである）。そのため本実施の形態のｐ型ボディ層３におけるｐ型不純物濃度プロファイルの裾引きの状態は、実施の形態６とほぼ同様になる。
但し、第１および第２のイオン注入の角度は、＜０００１＞方向に対する所望の注入角度を得ることが可能な注入方向が複数存在する場合、そのうちｎ型ドリフト層２表面の垂線に近いものを選定することが望ましい。
＜実施の形態８＞
図１９および図２０は、実施の形態８に係るＭＯＳＦＥＴの製造方法におけるイオン注入工程を示す図である。図１９（ａ）は、ｐ型ボディ層３、ｐ型終端領域５およびｎ型ソース領域４のためのイオン注入工程が完了した状態を示している。本実施の形態でも、ｐ型ボディ層３のチャネルが形成される領域は、ボディ領域３ａの一部である。またｎ型基板１のオフ角は４°である。
図１９および図２０は、実施の形態８に係るＭＯＳＦＥＴの製造方法におけるイオン注入工程を示す図である。図１９（ａ）は、ｐ型ボディ層３、ｐ型終端領域５およびｎ型ソース領域４のためのイオン注入工程が完了した状態を示している。本実施の形態でも、ｐ型ボディ層３のチャネルが形成される領域は、ボディ領域３ａの一部である。またｎ型基板１のオフ角は４°である。
本実施の形態では、次のような手順でｐ型ボディ層３、ｐ型終端領域５およびｎ型ソース領域４を形成する。
まず図１９（ｂ）の如く、ボディ領域３ａを形成する第１のイオン注入を、ｎ型ドリフト層２表面（ｎ型基板１表面）の垂線に対して＋４°傾いた方向（＜０００１＞方向に対して＋８°傾いた方向）から行う。続いて図２０（ａ）の如く、ｐ型終端領域５を形成する第２のイオン注入を、ｎ型ドリフト層２表面に垂直な方向（＜０００１＞方向に対して＋４°傾いた方向）から行う。
その後、図２０（ｂ）の如く、ｎ型ソース領域４を形成するためのイオン注入を、ｎ型ドリフト層２表面に垂直な方向（＜０００１＞方向に対して＋４°傾いた方向）から行う。但し、このイオン注入の方向（角度）は任意でよい。
このようにしてｐ型ボディ層３を形成すると、ボディ領域３ａよりも、ｐ型終端領域５でｐ型不純物の濃度プロファイルのｎ型ドリフト層２の深さ方向への裾引きが長くなる。つまり、ＭＯＳＦＥＴの形成領域の外周部に位置するｐ型ボディ層３の外側端部でｐ型不純物の濃度プロファイルの裾引きが長くなり、ｐ型ボディ層３とｎ型ドリフト層２との間のｐｎ接合においてなだれ降伏が安定して生じるノンパンチスルー型のＭＯＳＦＥＴが得られる。
＜実施の形態９＞
図２１および図２２は、実施の形態９に係るＭＯＳＦＥＴの製造方法におけるイオン注入工程を示す図である。図２１（ａ）は、ｐ型ボディ層３、ｐ型終端領域５およびｎ型ソース領域４のためのイオン注入工程が完了した状態を示している。本実施の形態でも、ｐ型ボディ層３のチャネルが形成される領域は、ボディ領域３ａの一部である。またｎ型基板１のオフ角は４°である。
図２１および図２２は、実施の形態９に係るＭＯＳＦＥＴの製造方法におけるイオン注入工程を示す図である。図２１（ａ）は、ｐ型ボディ層３、ｐ型終端領域５およびｎ型ソース領域４のためのイオン注入工程が完了した状態を示している。本実施の形態でも、ｐ型ボディ層３のチャネルが形成される領域は、ボディ領域３ａの一部である。またｎ型基板１のオフ角は４°である。
本実施の形態では、次のような手順でｐ型ボディ層３、ｐ型終端領域５およびｎ型ソース領域４を形成する。
まず図２１（ｂ）の如く、ボディ領域３ａを形成する第１のイオン注入を、ｎ型ドリフト層２表面（ｎ型基板１表面）の垂線に対して−１２°傾いた方向（＜０００１＞方向に対して−８°傾いた方向）から行う。続いて図２２（ａ）の如く、ｐ型終端領域５を形成する第２のイオン注入を、ｎ型ドリフト層２表面に垂直な方向（＜０００１＞方向に対して＋４°傾いた方向）から行う。
その後、図２２（ｂ）の如く、ｎ型ソース領域４を形成するためのイオン注入を、ｎ型ドリフト層２表面に垂直な方向（＜０００１＞方向に対して＋４°傾いた方向）から行う（このイオン注入は、それ以外の方向から行ってもよい）。
本実施の形態では、実施の形態８に対して第２のイオン注入の方向を変えているが、その＜０００１＞方向からの傾きの大きさ（絶対値）に注目すると実施の形態８と同じである（角度の正、負が変わっただけである）。そのため本実施の形態のｐ型ボディ層３におけるｐ型不純物濃度プロファイルの裾引きの状態は、実施の形態８とほぼ同様になる。
但し、第１および第２のイオン注入の角度は、＜０００１＞方向に対する所望の注入角度を得ることが可能な注入方向が複数存在する場合、そのうちｎ型ドリフト層２表面の垂線に近いものを選定することが望ましい。
＜実施の形態１０＞
図２３および図２４は、それぞれ実施の形態１０に係る半導体装置の構成を示す図であり、図２３はＭＯＳＦＥＴの構造、図２４はダイオード素子の構造を示している。
図２３および図２４は、それぞれ実施の形態１０に係る半導体装置の構成を示す図であり、図２３はＭＯＳＦＥＴの構造、図２４はダイオード素子の構造を示している。
図２３および図２４に示すように、本実施の形態では、ｐ型終端領域５の外側の部分に、ｐ型終端領域５よりも深い第２のｐ型終端領域１５を設ける。つまり本実施の形態では、終端構造がｐ型終端領域５とそれよりも深い第２の終端領域１５とから成る段階的な構造となっている。それにより、ｐ型ボディ層３とｎ型ドリフト層２との間のｐｎ接合においてなだれ降伏が生じる際、終端部での電界集中を緩和することができる。第２の終端領域１５は、ｐ型ボディ層３を形成するためのイオン注入とは別の工程で、ｐ型終端領域５よりも深くｐ型ドーパントをイオン注入することによって形成する。
第２の終端領域１５は、上記した実施の形態１〜９のＭＯＳＦＥＴまたはダイオード素子のいずれにも設けることができる。もちろん、各実施の形態と同様に、なだれ降伏を安定して生させるという効果も得られる。
以上の各実施の形態では、（０００１）面を基準面とし、表面がその基準面から＜１１−２０＞方向へ所定のオフ角だけ傾いたｎ型基板１を用いたが、本発明の適用はこれに限られるものではない。他の結晶面を基準面とする基板を用いる場合でも、ドリフト層との間でｐｎ接合を構成する不純物層の形成工程において、基準面の垂線に対する角度が大きい方向からのイオン注入で不純物層の中央部を形成し、基準面の垂線に対する角度が小さい方向からのイオン注入で不純物層の端部を形成することによって、不純物層の端部に、中央部よりも不純物濃度プロファイルの裾引きが長い部分を設けることができる。それにより、ｐｎ接合でなだれ降伏が安定して生じるノンパンチスルー型の半導体素子を得ることができる。
また基板のオフ角、並びに各イオン注入の注入方向（角度）についても、上で説明したものは一例であり、本発明の適用がそれらに限られるものではない。
なお、以上の説明では、ドリフト層２と基板１とが同じ導電型を有する構造のＭＯＳＦＥＴについて述べたが、本発明は、ドリフト層２と基板１とが異なる導電型を有する構造のＩＧＢＴ（Insulated Gate Bipolar Transistor）に対しても適用可能である。例えば、図１に示した構成に対し、ｎ型基板１をｐ型の基板に置き換えればＩＧＢＴの構成となる。その場合、ＭＯＳＦＥＴのｎ型ソース領域４およびソース電極１０は、それぞれＩＧＢＴのエミッタ領域およびエミッタ電極に対応し、ＭＯＳＦＥＴのドレイン電極１１はコレクタ電極に対応することになる。
ＩＧＢＴに適用する場合でも、ＭＯＳＦＥＴの場合と同様に、ドリフト層との間でｐｎ接合を構成する不純物層の形成工程において、基準面の垂線に対する角度が大きい方向からのイオン注入で不純物層の中央部を形成し、基準面の垂線に対する角度が小さい方向からのイオン注入で不純物層の端部を形成することによって、不純物層の端部に、中央部よりも不純物濃度プロファイルの裾引きが長い部分を設けることができる。それにより、ｐｎ接合でなだれ降伏が安定して生じるノンパンチスルー型のＩＧＢＴを得ることができる。
１ ｎ型基板、２ ｎ型ドリフト層、３ ｐ型ボディ層、３ａ ボディ領域、３ｂ チャネル形成領域、３ｃ コンタクト領域、４ ｎ型ソース領域、５ ｐ型終端領域、７ ゲート絶縁膜、８ ゲート電極、９ 層間絶縁膜、１０ ソース電極、１１ ドレイン電極、１２ 配線、１５ 第２の終端領域。
Claims (13)
- 炭化珪素の基板上に形成された第１導電型のドリフト層と、
前記ドリフト層の上部に選択的に形成された第２導電型領域とを有し、
前記第２導電型領域と前記ドリフト層との境界のｐｎ接合に降伏電圧が印加されたとき当該ｐｎ接合から伸びる空乏層が前記ドリフト層を突き抜けないノンパンチスルー型の半導体素子を備える半導体装置であって、
前記第２導電型領域は、
端部に、中央部よりも第２導電型不純物濃度プロファイルの前記ドリフト層の深さ方向への１０ １５ ｃｍ −３ 台での裾引きが長い部分を有している
ことを特徴とする半導体装置。 - 前記半導体素子はＩＧＢＴであり、
前記第２導電型領域は、前記ＩＧＢＴのボディ層であり、
前記第２導電型領域の端部は、前記ＩＧＢＴのチャネル形成領域である
請求項１記載の半導体装置。 - 前記半導体素子はＩＧＢＴであり、
前記第２導電型領域は、前記ＩＧＢＴのボディ層であり、
前記第２導電型領域の端部は、前記ＩＧＢＴの形成領域の外周部である終端領域である
請求項１記載の半導体装置。 - 前記終端領域は、外側が深く形成された段階的な構造を有している
請求項３記載の半導体装置。 - 前記半導体素子はダイオード素子であり、
前記ｐｎ接合の中央部は、当該ダイオード素子の活性領域であり、
前記ｐｎ接合の端部は、前記活性領域の外周部である終端領域である
請求項１記載の半導体装置。 - 前記終端領域は、外側が深く形成された段階的な構造を有している
請求項５記載の半導体装置。 - 基準面である結晶面から所定のオフ角だけ傾いた表面を有する炭化珪素の基板を準備する工程と、
前記基板上に第１導電型のドリフト層を形成する工程と、
前記ドリフト層の上部に第２導電型領域を選択的に形成するイオン注入工程とを備え、
前記イオン注入工程は、
前記第２導電型領域の中央部を含む領域を形成するための第１のイオン注入と、
前記第２導電型領域の端部を形成するための第２のイオン注入とを含み、
前記第１のイオン注入の注入方向が前記基準面の垂線と成す角を、前記第２のイオン注入の注入方向が前記基準面の垂線と成す角度よりも大きくすることによって、前記第２導電型領域の端部における第２導電型不純物濃度プロファイルの前記ドリフト層の深さ方向への１０ １５ ｃｍ −３ 台での裾引きを、前記第２導電型領域の中央部における前記裾引きよりも長くする
ことを特徴とする半導体装置の製造方法。 - 前記第２導電型領域は、ＩＧＢＴのボディ層であり、
前記第２導電型領域の端部は、前記ＩＧＢＴのチャネル形成領域である
請求項７記載の半導体装置の製造方法。 - 前記第２導電型領域は、ＩＧＢＴのボディ層であり、
前記第２導電型領域の端部は、前記ＩＧＢＴの形成領域の外周部である終端領域である
請求項７記載の半導体装置の製造方法。 - 前記終端領域の外側の部分に、イオン注入によって前記終端領域より深く第２導電型の領域を形成する工程をさらに備える
請求項９記載の半導体装置の製造方法。 - 前記ドリフト層と前記第２導電型領域とはダイオード素子を構成し、
前記ドリフト層と前記第２導電型領域との間のｐｎ接合の中央部は、当該ダイオード素子の活性領域であり、
前記ｐｎ接合の端部は、前記活性領域の外周部である終端領域である
請求項７記載の半導体装置の製造方法。 - 前記終端領域の外側の部分に、イオン注入によって前記終端領域より深く第２導電型の領域を形成する工程をさらに備える
請求項１１記載の半導体装置の製造方法。 - 前記イオン注入工程は、
当該イオン注入工程で行う各イオン注入の注入方向を設定する工程を含み、
前記注入方向の設定工程では、
前記基準面の垂線に対する所望の注入角度を得ることが可能な注入方向が複数存在する場合、そのうち前記ドリフト層上面の垂線に近いものが選定される
請求項７から請求項１２のいずれか１項記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009117381A JP5473398B2 (ja) | 2009-05-14 | 2009-05-14 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009117381A JP5473398B2 (ja) | 2009-05-14 | 2009-05-14 | 半導体装置およびその製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2010267767A JP2010267767A (ja) | 2010-11-25 |
| JP2010267767A5 JP2010267767A5 (ja) | 2011-12-22 |
| JP5473398B2 true JP5473398B2 (ja) | 2014-04-16 |
Family
ID=43364503
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009117381A Active JP5473398B2 (ja) | 2009-05-14 | 2009-05-14 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5473398B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102668049B (zh) * | 2010-12-22 | 2015-11-25 | 住友电气工业株式会社 | 制造碳化硅半导体器件的方法 |
| JP5683436B2 (ja) * | 2011-11-11 | 2015-03-11 | 三菱電機株式会社 | 半導体装置の製造方法 |
| JP5875334B2 (ja) * | 2011-11-11 | 2016-03-02 | 株式会社日立製作所 | 炭化珪素半導体装置 |
| JP5669712B2 (ja) * | 2011-11-11 | 2015-02-12 | 三菱電機株式会社 | 半導体装置の製造方法 |
| WO2013140473A1 (ja) | 2012-03-23 | 2013-09-26 | パナソニック株式会社 | 半導体素子 |
| WO2016002058A1 (ja) * | 2014-07-03 | 2016-01-07 | 株式会社日立製作所 | 半導体装置およびその製造方法、パワーモジュール、並びに電力変換装置 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01287966A (ja) * | 1987-12-29 | 1989-11-20 | Matsushita Electron Corp | 縦型ｍｏｓ電界効果トランジスタ |
| JPH10242164A (ja) * | 1997-02-24 | 1998-09-11 | Sanyo Electric Co Ltd | 縦型パワー半導体装置の製造方法 |
| JP3460585B2 (ja) * | 1998-07-07 | 2003-10-27 | 富士電機株式会社 | 炭化けい素ｍｏｓ半導体素子の製造方法 |
| JP3959856B2 (ja) * | 1998-07-31 | 2007-08-15 | 株式会社デンソー | 炭化珪素半導体装置及びその製造方法 |
| JP2000058869A (ja) * | 1998-08-13 | 2000-02-25 | Toshiba Corp | 半導体装置 |
| JP2007019146A (ja) * | 2005-07-06 | 2007-01-25 | Toshiba Corp | 半導体素子 |
| JP2009302436A (ja) * | 2008-06-17 | 2009-12-24 | Denso Corp | 炭化珪素半導体装置の製造方法 |
| JP5405089B2 (ja) * | 2008-11-20 | 2014-02-05 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
-
2009
- 2009-05-14 JP JP2009117381A patent/JP5473398B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2010267767A (ja) | 2010-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7182594B2 (ja) | ゲート・トレンチと、埋め込まれた終端構造とを有するパワー半導体デバイス、及び、関連方法 | |
| JP6400778B2 (ja) | 絶縁ゲート型炭化珪素半導体装置及びその製造方法 | |
| JP5473397B2 (ja) | 半導体装置およびその製造方法 | |
| US10707321B2 (en) | Power device with multiple field stop layers | |
| JP6475635B2 (ja) | ゲート酸化膜層において電界を低下させた半導体デバイス | |
| JP5236279B2 (ja) | 電流抑制層を備える絶縁ゲート・バイポーラ・トランジスタ | |
| JP5034315B2 (ja) | 半導体装置及びその製造方法 | |
| JP7190144B2 (ja) | 超接合炭化珪素半導体装置および超接合炭化珪素半導体装置の製造方法 | |
| JP5592997B2 (ja) | 半導体素子およびその製造方法 | |
| JP5790573B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
| JP6099749B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
| JP2008294214A (ja) | 半導体装置 | |
| JP6802454B2 (ja) | 半導体装置およびその製造方法 | |
| JP5473398B2 (ja) | 半導体装置およびその製造方法 | |
| WO2013161116A1 (ja) | 半導体装置及びその製造方法 | |
| US20160240608A1 (en) | Field-stop reverse conducting insulated gate bipolar transistor and manufacturing method therefor | |
| JP5676923B2 (ja) | 半導体装置の製造方法および半導体装置 | |
| WO2017094339A1 (ja) | 炭化珪素半導体装置 | |
| WO2019186785A1 (ja) | 炭化珪素半導体装置およびその製造方法 | |
| JP5638559B2 (ja) | 半導体装置 | |
| KR20130119873A (ko) | 파워 소자 및 그 제조방법 | |
| WO2013119548A1 (en) | Sic devices with high blocking voltage terminated by a negative bevel | |
| JP2015099845A (ja) | 半導体装置 | |
| US20220093727A1 (en) | Semiconductor device | |
| US9048210B2 (en) | Transistors and methods of manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111109 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111109 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130808 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130820 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131016 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140107 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140204 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5473398 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |