JP5472183B2

JP5472183B2 - スイッチング電源装置

Info

Publication number: JP5472183B2
Application number: JP2011076962A
Authority: JP
Inventors: 博松前; 幸雄柄沢
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 2011-03-31
Filing date: 2011-03-31
Publication date: 2014-04-16
Anticipated expiration: 2031-03-31
Also published as: JP2012213260A; US20120249059A1

Description

本発明は、サージ電圧を吸収するためのスナバコンデンサを備えたスイッチング電源装置に関する。

従来から、図２７に示すごとく、負荷９１３と電源９１４との間に設けられ、負荷９１３に加わる電圧の調節等を行うスイッチング電源装置９１が知られている（下記特許文献１参照）。このスイッチング電源装置９１は、電源９１４に接続したフルブリッジ回路９２と、トランス９３と、整流回路９１０と、負荷９１３に並列接続した平滑コンデンサ９１１と、負荷９１３に直列接続した平滑リアクトル９１２とを備える。フルブリッジ回路９２は複数のスイッチング素子Ｓａ〜Ｓｄにより構成され、整流回路９１０は複数の整流ダイオードＤ１〜Ｄ４により構成されている。

フルブリッジ回路９２のスイッチング素子Ｓａ〜Ｓｄをオンオフ動作させると、トランス９３の一次コイル９３１に一次電流Ｉ１が流れ、又、トランス９３の二次コイル９３２に二次電流Ｉ２が流れる。二次電流Ｉ２は整流回路９１０によって整流される。また、整流後の電圧は、平滑リアクトル９１２及び平滑コンデンサ９１１からなるフィルタ回路９９９によって平滑化される。これにより、負荷９１３に直流電圧を印加している。スイッチング電源装置９１は、スイッチング素子Ｓａ〜Ｓｄがオンする時間を制御することにより、負荷９１３に加わる電圧を調節できるようになっている。

図２７に示すごとく、トランス９３の二次コイル９３２の一部分は変圧作用に寄与せず、漏れインダクタンスＬ_Ｌとなっている。そのため、二次コイル９３２に二次電流Ｉ２が流れる際（すなわち、二次電圧が出力される際）に整流ダイオードのリカバリ電流（ダイオードが導通状態から不導通状態に移行する際にダイオードの蓄積電荷による逆向きの電流）が流れ、そのリカバリ電流と漏れインダクタンスＬ_Ｌによりサージ電圧が発生する。サージ電圧は、整流ダイオードＤ１〜Ｄ４に対して逆方向に加わるため、高いサージ電圧が発生すると整流ダイオードＤ１〜Ｄ４が故障しやすくなる。この不具合を防止するため、スイッチング電源装置９１にはスナバ回路９７が設けられている。

スナバ回路９７は、スナバコンデンサＣｓと、第１ダイオードＤｓ１と、第２ダイオードＤｓ２とからなる。スナバコンデンサＣｓと第１ダイオードＤｓ１とは直列接続されて直列接続体９４を構成している。直列接続体９４は、平滑リアクトル９１２に並列接続されている。また、スナバコンデンサＣｓと第１ダイオードＤｓ１との接続点９８と、整流回路９１０の負側の出力端子９９との間に、第２ダイオードＤｓ２が接続されている。

二次電流Ｉ２は整流回路９１０の整流ダイオードＤ３（又は整流ダイオードＤ１）を通り、スナバコンデンサＣｓ、第１ダイオードＤｓ１、平滑リアクトル９１２、平滑コンデンサ９１１、負荷９１３、整流ダイオードＤ２（又は整流ダイオードＤ４）を流れる。ダイオードのリカバリ電流と漏れインダクタンスとにより、二次電流Ｉ２の発生（すなわち、二次電圧の発生）と共にサージ電圧が生じるが、このサージ電圧はスナバコンデンサＣｓに吸収される。そのため、整流ダイオードＤ１〜Ｄ４に大きなサージ電圧が加わりにくくなり、整流ダイオードＤ１〜Ｄ４が故障しにくくなる。

スナバコンデンサＣｓは、容量が大きい方がサージ電圧を吸収しやすい。そのため、スナバコンデンサＣｓには、容量の大きなコンデンサを用いることが望まれている。

スイッチング電源９１は、二次コイル９３２に二次電流Ｉ２が流れるオン時間（図２７参照）と、二次電流Ｉ２が流れないオフ時間（図２８参照）とが交互に繰り返されるように、スイッチング素子Ｓａ〜Ｓｄのオンオフ動作を制御している。スナバコンデンサＣｓは、図２７に示すごとく、上記オン時間においてサージ電圧を吸収し、電荷を蓄える。また、図２８に示すごとく、スナバコンデンサＣｓは、上記オフ時間において、蓄えた電荷を放電する。そのため、オフ時間には放電電流Ｉｄが流れる。放電電流Ｉｄは、スナバコンデンサＣｓ、整流ダイオードＤ１〜Ｄ４、第２ダイオードＤｓ２からなる閉回路を流れる。放電電流Ｉｄが整流ダイオードＤ１〜Ｄ４を逆方向に流れるのは、以下の理由による。

図２７に示すごとく、オン時間には、平滑リアクトル９１２にリアクトル電流Ｉ_Ｌが流れる。平滑リアクトル９１２は、二次コイル９３２がオフ時間（図２８参照）になった場合も、リアクトル電流Ｉ_Ｌを流し続けようとする。

オフ時間において、リアクトル電流Ｉ_Ｌは整流ダイオードＤ１〜Ｄ４を順方向に流れる。また、リアクトル電流Ｉ_ＬはスナバコンデンサＣｓの放電電流Ｉｄよりも大きい。そのため、放電電流Ｉｄは、リアクトル電流Ｉ_Ｌとは逆向きに、リアクトル電流Ｉ_Ｌを減少させるように流れる。したがって、放電電流Ｉｄは整流ダイオードＤを見かけ上、逆方向に流れる。

特開平９−２８５１２６号公報特開平１−２９５６７５号公報

しかしながら、従来のスイッチング電源装置９１は、スナバコンデンサＣｓの放電電流Ｉｄが流れる経路上に、放電電流Ｉｄを抑制するための抵抗やコイル等が無いため、大きな放電電流Ｉｄが流れるという問題があった。また、多くの電荷を放電した後で、再びオン時間となり、スナバコンデンサＣｓを充電することとなるため、充電電流も大きくなるという問題があった。

上述したように、サージ電圧を充分に吸収するためには、スナバコンデンサＣｓの容量を大きくする必要があるが、容量を大きくしすぎると、充電電流および放電電流Ｉｄが大きくなり、スイッチング電源装置９１の電力損失が大きくなるという問題が生じる。

本発明は、かかる問題点に鑑みてなされたもので、サージ電圧を低減しやすく、かつ電力損失が少ないスイッチング電源装置を提供しようとするものである。

本発明は、複数のスイッチング素子を有するフルブリッジ回路と、
一次コイルと二次コイルとを有し、上記フルブリッジ回路の出力端子に上記一次コイルが接続したトランスと、
該トランスの上記二次コイルに接続され、該二次コイルから出力する二次電圧を全波整流する整流回路と、
平滑コンデンサ及び、該平滑コンデンサに直列接続された平滑リアクトルからなり、上記整流回路によって整流した二次電圧を平滑化するフィルタ回路と、
スナバコンデンサと第１ダイオードとを直列接続してなり、上記平滑リアクトルに並列接続された第１直列接続体とを備え、
上記スナバコンデンサの一方の端子は上記整流回路の正側の出力端子に接続し、上記スナバコンデンサの他方の端子は上記第１ダイオードのアノード端子に接続し、上記第１ダイオードのカソード端子は上記平滑コンデンサにおける正電圧が加わる端子に接続しており、
上記スナバコンデンサと上記第１ダイオードとの接続点と、上記整流回路の負側の出力端子との間には第２ダイオードが設けられ、該第２ダイオードのカソード端子は上記接続点側に接続しており、
上記フルブリッジ回路の上記スイッチング素子をフェイズシフト方式によりスイッチング制御するよう構成されており、
上記二次コイルが二次電圧を出力するオン時間と、上記二次コイルが上記二次電圧を出力しないオフ時間とを交互に繰り返すように、上記スイッチング素子を制御するよう構成されており、上記オフ時間において上記スナバコンデンサの両端電圧が０Ｖまで低下しないように、該スナバコンデンサの容量が定められていることを特徴とするスイッチング電源装置にある（請求項１）。

上記スイッチング電源装置においては、フルブリッジ回路のスイッチング素子をフェイズシフト方式によりスイッチング制御している。このようにすると、フェイズシフト方式によるスイッチング制御の効果によって、スナバコンデンサを放電する時間に、トランスの二次コイルに二次側還流電流が流れる。
トランスの等価回路（図１８、図１９参照）をみた場合、一次側漏れインダクタンスと二次側漏れインダクタンスは直列回路で表される（励磁インダクタンス＞＞漏れインダクタンスとする）。上記二次側還流電流は、一次側漏れインダクタンスと二次側漏れインダクタンスの直列回路を流れる。
以下、一次側漏れインダクタンスと二次側漏れインダクタンスを合わせたものを総漏れインダクタンスと記す。

上記構成にすると、スナバコンデンサの放電電流は、後述するように、総漏れインダクタンスを流れる。そのため、この総漏れインダクタンスによって、大きな放電電流が流れることを防止できる。これにより、スイッチング電源装置の電力損失を低減することが可能となる。また、スナバコンデンサの容量を大きくしても、放電電流を少なくすることができる。そのため、容量の大きなスナバコンデンサを使用することができ、サージ電圧を吸収しやすくなる。これにより、整流ダイオードを保護しやすくなる。

尚、本発明では、フェイズシフト制御の共振インダクタンス（還流電流を流すインダクタンス）として、トランスの漏れインダクタンスを利用することができるが、別途、独立したインダクタンスをトランス端子に直列に追加してもよい。この場合は更に該追加インダクタンスが総漏れインダクタンスに追加されることになる。

以上のごとく、本発明によれば、サージ電圧を低減しやすく、かつ電力損失が少ないスイッチング電源装置を提供することができる。

実施例１における、スイッチング電源装置の回路図。実施例１における、フルブリッジ回路の動作説明図。実施例１における、整流後の二次電圧と、スナバコンデンサの両端電圧の波形。図２における、（Ａ）の状態説明図。図２における、（Ｂ）の状態説明図。図２における、（Ｃ）の状態説明図。図２における、（Ｄ）の状態説明図。図２における、（Ｅ）の状態説明図。図２における、（Ｆ）の状態説明図。図２における、（Ｇ）の状態説明図。図２における、（Ｈ）の状態説明図。図２における、（Ｉ）の状態説明図。図２における、（Ｊ）の状態説明図。実施例１における、スイッチング素子Ｓａ，Ｓｄがオンしたスイッチング電源装置の、電流の経路を表した図。実施例１における、スイッチング素子Ｓａ，Ｓｃがオンしたスイッチング電源装置の、電流の経路を表した図。実施例１における、スイッチング素子Ｓｂ，Ｓｃがオンしたスイッチング電源装置の、電流の経路を表した図。実施例１における、スイッチング素子Ｓｂ，Ｓｄがオンしたスイッチング電源装置の、電流の経路を表した図。図１５の等価回路。図１７の等価回路。実施例２における、スイッチング電源装置の回路図。実施例３における、スイッチング電源装置の回路図。比較例における、スイッチング電源装置の回路図。図２２に示すスイッチング電源装置をハードスイッチング制御した場合の、トランスの二次電圧と二次電流の波形を表したグラフ。図２２に示すスイッチング電源装置をフェイズシフト制御した場合の、トランスの二次電圧と二次電流の波形を表したグラフ。図１に示すスイッチング電源装置をハードスイッチング制御した場合の、トランスの二次電圧と二次電流の波形を表したグラフ。図１に示すスイッチング電源装置をフェイズシフト制御した場合の、トランスの二次電圧と二次電流の波形を表したグラフ。従来例における、スナバコンデンサを充電する状態での、スイッチング電源装置の回路図。従来例における、スナバコンデンサを放電する状態での、スイッチング電源装置の回路図。

上述した本発明における好ましい実施の形態につき説明する。
上記スイッチング電源装置は、例えば、電気自動車やハイブリッド車に搭載したバッテリーを、家庭に配されたコンセントを使って充電するための充電装置に用いることができる。

上記スイッチング電源装置において、上記第２ダイオードと電荷放電用インピーダンスとが直列に接続されて第２直列接続体を構成しており、該第２直列接続体が、上記接続点と、上記整流回路の負側の出力端子との間に設けられていることが好ましい（請求項２）。
この場合には、スナバコンデンサの放電電流は、総漏れインダクタンスと電荷放電用インピーダンスとの双方を流れることになるため、放電電流をより効果的に減少させることができる。そのため、スナバコンデンサの容量を大きくしやすくなり、サージ電圧を吸収しやすくなると共に、スイッチング電源装置の電力損失をより効果的に低減することが可能になる。

また、上記電荷放電用インピーダンスはインダクタンスであることが好ましい（請求項３）。
この場合には、電荷放電用インピーダンスとして抵抗を用いた場合と比較して、放電電流が流れた場合の発熱量を低減できる。そのため、スイッチング電源装置の電力損失を低減しやすい。

また、上記二次コイルが二次電圧を出力するオン時間と、上記二次コイルが上記二次電圧を出力しないオフ時間とを交互に繰り返すように、上記スイッチング素子を制御するよう構成されており、上記オフ時間において上記スナバコンデンサの両端電圧が０Ｖまで低下しないように、該スナバコンデンサの容量が定められている。
したがって、上記オフ時間においてスナバコンデンサの両端電圧が０Ｖまで低下しない位、容量の大きなスナバコンデンサを用いているため、二次コイルのサージ電圧をより効果的に吸収することが可能になる。

（実施例１）
本発明の実施例にかかるスイッチング電源装置につき、図１〜図１７を用いて説明する。
図１に示すごとく、本例のスイッチング電源装置１は、フルブリッジ回路２と、トランス３と、整流回路１０と、平滑コンデンサ１１と、平滑リアクトル１２と、第１直列接続体４とを備える。平滑リアクトル１２と平滑コンデンサ１１とによってフィルタ回路１９が構成されている。
フルブリッジ回路２は、複数のスイッチング素子Ｓ（Ｓａ〜Ｓｄ）を有する。トランス３は一次コイル３１と二次コイル３２とを有する。フルブリッジ回路２の出力端子に一次コイル３１が接続している。整流回路１０は、トランス３の二次コイル３２に接続され、該二次コイル３２から出力する二次電圧を整流する。平滑リアクトル１２と平滑コンデンサ１１は、整流回路１０によって整流した二次電圧を平滑化する。平滑リアクトル１２は、平滑コンデンサ１１に直列接続されている。第１直列接続体４は、スナバコンデンサＣｓと第１ダイオードＤｓ１とを直列接続したものである。第１直列接続体４は、平滑リアクトル１２に並列接続されている。

スナバコンデンサＣｓの一方の端子６０は整流回路１０の正側の出力端子６２に接続している。また、スナバコンデンサＣｓの他方の端子６１は第１ダイオードＤｓ１のアノード端子に接続している。第１ダイオードＤｓ１のカソード端子は平滑コンデンサ１１における正電圧が加わる端子６５に接続している。

スナバコンデンサＣｓと第１ダイオードＤｓ１との接続点６４と、整流回路１０の負側の出力端子６３との間には第２ダイオードＤｓ２が設けられている。第２ダイオードＤｓ２のカソード端子は接続点６４側に接続している。
スイッチング電源装置１は、フルブリッジ回路２のスイッチング素子Ｓ（Ｓａ〜Ｓｄ）をフェイズシフト方式によりスイッチング制御するよう構成されている。

本例のスイッチング電源装置１は、スイッチング素子Ｓ（Ｓａ〜Ｓｄ）のデューティーを制御することにより、負荷１３に加わる電圧を調節するためのＤＣ−ＤＣコンバータとして用いられる。

本例では、フルブリッジ回路２のスイッチング素子Ｓａ〜Ｓｄとして、ＭＯＳＦＥＴを用いている。スイッチング素子Ｓには、上アームとなる第１スイッチング素子Ｓａ及び第３スイッチング素子Ｓｃと、下アームとなる第２スイッチング素子Ｓｂ及び第４スイッチング素子Ｓｄとがある。各スイッチング素子ＳにはダイオードＤａ〜Ｄｄ（ＭＯＳＦＥＴの寄生ダイオード）が接続している。また、各スイッチング素子Ｓにはコンデンサ（ＭＯＳＦＥＴの寄生コンデンサ）が接続している。

第１スイッチング素子Ｓａのソース端子と、第２スイッチング素子Ｓｂのドレイン端子は接続している。また、第３スイッチング素子Ｓｃのソース端子と、第４スイッチング素子Ｓｄのドレイン端子は接続している。第１スイッチング素子Ｓａのドレイン端子と、第３スイッチング素子Ｓｃのドレイン端子は、共に電源１４（直流電源）の正極端子に接続している。また、第２スイッチング素子Ｓｂのソース端子と、第４スイッチング素子Ｓｄのソース端子は、共に電源１４の負極端子に接続している。各スイッチング素子Ｓのゲート端子は、図示しない制御回路に接続されている。この制御回路を使って、スイッチング素子Ｓのオンオフ動作を制御している。

第１スイッチング素子Ｓａと第２スイッチング素子Ｓｂとの接続部６８と、第３スイッチング素子Ｓｃと第４スイッチング素子Ｓｄとの接続部６９との間には、トランス３の一次コイル３１が接続している。一次コイル３１の一部は変圧に寄与せず、一次側漏れインダクタンスＬ_Ｌ１となっている。

トランス３の二次コイル３２は、整流回路１０に接続している。二次コイル３２の一部は変圧に寄与せず、二次側漏れインダクタンスＬ_Ｌ２となっている。

整流回路１０の正側の出力端子６２と負荷１３との間は、正側電力ライン６ｐによって接続されている。また、整流回路１０の負側の出力端子６３と負荷１３との間は、負側電力ライン６ｎによって接続されている。正側電力ライン６ｐには平滑リアクトル１２が設けられている。正側電力ライン６ｐと負側電力ライン６ｎとの間には、負荷１３に並列になるように、平滑コンデンサ１１が設けられている。

上述したように、平滑リアクトル１２には第１直列接続体４が並列接続している。第１直列接続体４は、スナバコンデンサＣｓと第１ダイオードＤｓ１とを直列接続したものである。
また、本例のスイッチング電源装置１は、第２ダイオードＤｓ２と電荷放電用インピーダンス５０（スナバインダクタンスＬｓ）とを直列接続した第２直列接続体５を備える。第２ダイオードＤｓ２のカソード端子は、スナバコンデンサＣｓと第１ダイオードＤｓ１との接続点６４に接続している。また、第２ダイオードＤｓ２のアノード端子は、スナバインダクタンスＬｓの一方の端子５１に接続している。スナバインダクタンスＬｓの他方の端子５２は、負側電力ライン６ｎに接続している。

本例のスイチッチング電源装置１は、フルブリッジ回路２のスイッチング素子Ｓａ〜Ｓｄをオンオフ制御することにより、トランス３の一次コイル３１に交流電圧（一次電圧）を印加するようになっている。これに伴って二次コイル３２に二次電圧が発生する。この二次電圧を整流回路１０によって整流し、平滑リアクトル１２、平滑コンデンサ１１によって平滑化している。

本例では、図２に示すごとく、フルブリッジ回路２のスイッチング素子Ｓａ〜Ｓｄを、フェイズシフト方式によりスイッチング制御している。すなわち、第１スイッチング素子Ｓａと第２スイッチング素子Ｓｂとを１組にしてオンオフ動作させると共に、第３スイッチング素子Ｓｃと第４スイッチング素子Ｓｄとを別の組にしてオンオフ動作させる。そして、第１スイッチング素子Ｓａと第２スイッチング素子Ｓｂの動作波形に対して、第３スイッチング素子Ｓｃと第４スイッチング素子Ｓｄの動作波形の位相をずらすことにより、第１スイッチング素子Ｓａ（又は第２スイッチング素子Ｓｂ）と第４スイッチング素子Ｓｄ（又は第３スイッチング素子Ｓｃ）とが同時にオンする時間幅を調節し、一次コイル３１に加わる電圧Ｖ１，Ｖ２のパルス幅を制御している。

第１スイッチング素子Ｓａと第２スイッチング素子Ｓｂとは同時にオンせず、第１スイッチング素子Ｓａオンする時間Ｔａと第２スイッチング素子Ｓｂがオンする時間Ｔｂとの間にディレイタイムＤｔが介在する。また、第３スイッチング素子Ｓｃと第４スイッチング素子Ｓｄとは同時にオンせず、第３スイッチング素子Ｓｃがオンする時間Ｔｃと第４スイッチング素子Ｓｄがオンする時間Ｔｄとの間にディレイタイムＤｔが介在する。また、各スイッチング素子Ｓａ〜Ｓｄがオンする時間の長さ及び周期は一定である。

第１スイッチング素子Ｓａと第４スイッチング素子Ｓｄとが同時にオンする時間に、トランス３の一次コイル３１にパルス状の電圧Ｖ１が加わる。また、第２スイッチング素子Ｓｂと第３スイッチング素子Ｓｃとが同時にオンする時間には、一次コイル３１に、上記電圧Ｖ１とは逆向きの電圧Ｖ２が加わる。

図４〜図１３を使って、フルブリッジ回路２に流れる電流の経路について説明する。図４〜図１３は、図１のフルブリッジ回路２及び一次コイル３１、共振インダクタンスＬ_ｒの等価回路である。本例では、一次側から見た総漏れインダクタンスＬ_ａを共振インダクタンスＬ_ｒとして利用している。もちろん、別体のインダクタンスを追加してもよい。また、図４〜図１３は、図２の（Ａ）〜（Ｊ）にそれぞれ対応している。

図４に示すごとく、第１スイッチング素子Ｓａ及び第４スイッチング素子Ｓｄのみがオンしている場合は、一次電流Ｉ１が第１スイッチング素子Ｓａ、一次コイル３１、共振インダクタンスＬ_ｒ、第４スイッチング素子Ｓｄを通って流れる。この状態において第４スイッチング素子Ｓｄをオンからオフに切り替えると、図５に示すごとく、共振インダクタンスＬ_ｒが電流を流し続けようとするため、一次側還流電流Ｉｂ１が発生する。この一次側還流電流Ｉｂ１は、第３フライホイールダイオードＤｃ、第１スイッチング素子Ｓａ、一次コイル３１、共振インダクタンスＬ_ｒからなる閉回路内を流れる。

第３フライホイールダイオードＤｃに一次側還流電流Ｉｂ１が流れると、第３スイッチング素子Ｓｃの端子間の電位差が、第３フライホイールダイオードＤｃの順方向電圧まで低下する。この後、図６に示すごとく、第３スイッチング素子Ｓｃをオフからオンに切り替える。このようにオンオフ動作を制御することにより、第３スイッチング素子Ｓｃにおける電力損失を低減している。

次いで、図７に示すごとく、一次側還流電流Ｉｂ１が流れている間に、第１スイッチング素子Ｓａをオンからオフに切り替える。このようにすると、一次側還流電流Ｉｂ１は、第３フライホイールダイオードＤｃ、電源１４、第２フライホイールダイオードＤｂ、一次コイル３１、共振インダクタンスＬ_ｒからなる閉回路内を流れるようになる。

一次側還流電流Ｉｂ１が第２フライホイールダイオードＤｂを流れると、第２スイッチング素子Ｓｂの端子間の電圧が、第２フライホイールダイオードＤｂの順方向電圧まで低下する。この後、図８に示すごとく、第２スイッチング素子Ｓｂをオフからオンに切り替える。

この状態で暫く経過すると一次側還流電流Ｉｂ１が減衰し、図９に示すごとく、電源１４の電圧によって一次電流Ｉ１が流れる。一次電流Ｉ１は、第３スイッチング素子Ｓｃ、一次側漏れインダクタンスＬ_Ｌ１、一次コイル３１、第２スイッチング素子Ｓｂを通る。図９の状態では、一次コイル３１に流れる一次電流Ｉ１の向きは、図２の状態とは逆向きである。

この後、図１０に示すごとく、第３スイッチング素子Ｓｃをオンからオフに切り替える。このようにすると、共振インダクタンスＬ_ｒが電流を流し続けようとするため、一次側還流電流Ｉｂ１が再び発生する。この一次側還流電流Ｉｂ１は、第４フライホイールダイオードＤｄ、共振インダクタンスＬ_ｒ、一次コイル３１、第２スイッチング素子Ｓｂからなる閉回路内を流れる。図１０では、共振インダクタンスＬ_ｒに流れる一次側還流電流Ｉｂ１の向きは、図５〜図８とは逆向きである。

第４フライホイールダイオードＤｄに一次側還流電流Ｉｂ１が流れると、第４スイッチング素子Ｓｄの端子間電圧が、第４フライホイールダイオードＤｄの順方向電圧まで低下する。この後、図１１に示すごとく、第４スイッチング素子Ｓｄをオフからオンに切り替える。

次いで、一次側還流電流Ｉｂ１が流れ続けている間に、図１２に示すごとく、第２スイッチング素子Ｓｂをオンからオフに切り替える。このようにすると、一次側還流電流Ｉｂ１は、第１フライホイールダイオードＤａ、電源１４、第４フライホイールダイオードＤｄ、共振インダクタンスＬ_ｒ、一次コイル３１からなる閉回路を流れるようになる。

第１フライホイールダイオードＤａに一次側還流電流Ｉｂ１が流れると、第１スイッチング素子Ｓａの端子間電圧が、第１フライホイールダイオードＤａの順方向電圧まで低下する。この後、図１３に示すごとく、第１スイッチング素子Ｓａをオフからオンに切り替える。
この状態で暫く経過すると一次側還流電流Ｉｂ１が減衰し、図４に示すごとく、一次電流Ｉ１が流れ始める。一次電流Ｉ１は、第１スイッチング素子Ｓａ、一次コイル３１、共振インダクタンスＬ_ｒ、第４スイッチング素子Ｓｄを流れる。

以上説明したように、フルブリッジ回路をフェイズシフト方式によって動作させることにより、一次コイル３１に一次電流Ｉ１と一次側還流電流Ｉｂ１とが交互に流れる。これに伴って、トランス３の二次コイル３２に二次電流Ｉ２と二次側還流電流Ｉｂ２とが交互に流れる。この場合、トランスに印加される電圧の方向が交互に変わるたびに、トランス電流は流れる向きを変える。例えば図１４に示すごとく、フルブリッジ回路２の第１スイッチング素子Ｓａと第４スイッチング素子Ｓｄのみをオンにすると、一次コイル３１に今までとは逆向きの一次電流Ｉ１が流れ、又、二次コイル３２にも、今までとは逆向きの二次電流Ｉ２が流れる。この際、今まで導通状態であったダイオードに逆電圧がかかると導通状態から不通導状態に移行するが、そのとき該ダイオードには逆向きのリカバリ電流が流れ、該リカバリ電流と総漏れインダクタンスＬ_ａによりサージ電圧が発生する。

図１４に示すごとく、二次電流Ｉ２は、第３整流ダイオードＤ３を通り、そして、平滑インダクタンス１２、平滑コンデンサ１１を通る経路、平滑インダクタンス１２、負荷１３を通る経路、スナバコンデンサＣｓ、第１ダイオードＤｓ１、平滑コンデンサ１１を通る経路をたどり、第２整流ダイオードＤ２を流れる。この際、スナバコンデンサＣｓは電荷を蓄える。トランスに印加される電圧の方向が交互に変わるたびサージ電圧が発生するが、このサージ電圧はスナバコンデンサＣｓに吸収される。これにより、整流ダイオードＤ１〜Ｄ４に大きなサージ電圧が加わることを防止している。

図１５に示すごとく、第１スイッチング素子Ｓａをオンにした状態で第４スイッチング素子Ｓｄをオフにすると、一次コイル３１に一次側還流電流Ｉｂ１が流れはじめ、又、二次コイル３２に二次側還流電流Ｉｂ２が流れる。二次側還流電流Ｉｂ２は、二次コイル３２、第３整流ダイオードＤ３、平滑インダクタンス１２、負荷１３、第２整流ダイオードＤ２、二次側漏れインダクタンスＬ_Ｌ２を流れる。

二次側還流電流Ｉｂ２が流れる時は、二次コイル３２の二次電圧が低下するため、スナバコンデンサＣｓに加わる電圧も低下する。そのため、スナバコンデンサＣｓは蓄えた電荷を放電する。スナバコンデンサＣｓの放電電流Ｉｄは、二次側還流電流Ｉｂ２とは逆向きに、二次側還流電流Ｉｂ２を減少させるように流れる。放電電流Ｉｄは、スナバコンデンサＣｓ、第３整流ダイオードＤ３、二次コイル３２、二次側漏れインダクタンスＬ_Ｌ２、第２整流ダイオードＤ２、スナバインダクタンスＬｓ、第２ダイオードＤｓ２からなる閉回路内を流れる。
なお、図１５における回路上では、放電電流Ｉｄは二次側漏れインダクタンスＬ_Ｌ２のみを流れているが、図１８に示すごとく、等価回路的には、放電電流Ｉｄは総漏れインダクタンスＬ_ａを通るとみなすことができる。

このように、放電電流Ｉｄが流れる経路上に二次側から見た総漏れインダクタンスＬ_ａ（共振インダクタンスＬ_ｒ）とスナバインダクタンスＬｓとが存在するため、これらのインダクタンスＬ_ｒ、Ｌｓによって、大きな放電電流Ｉｄが流れることを防止できる。なお、放電電流Ｉｄが流れる際に、インダクタンスＬｓはエネルギーを蓄える。

次に、図１６に示すごとく、フルブリッジ回路２の第２スイッチング素子Ｓｂと第３スイッチング素子Ｓｃのみをオンにすると、一次コイル３１に一次電流Ｉ１が流れ、又、二次コイル３２に二次電流Ｉ２が流れる。図１６における、一次電流Ｉ１及び二次電流Ｉ２の向きは、図１４とは逆向きである。

二次電流Ｉ２は、第１整流ダイオードＤ１を通り、そして、平滑インダクタンス１２、平滑コンデンサ１１を通る経路、平滑インダクタンス１２、負荷１３、を通る経路、スナバコンデンサＣｓ、第１ダイオードＤｓ１、平滑コンデンサ１１を通る経路をたどり、第４整流ダイオードＤ４を流れる。この際、スナバコンデンサＣｓは電荷を蓄える。トランスに印加される電圧の方向が交互に変わるたびサージ電圧が発生するが、このサージ電圧はスナバコンデンサＣｓに吸収される。これにより、整流ダイオードＤ１〜Ｄ４に大きなサージ電圧が加わることを防止している。

また、二次電流Ｉ２が流れる際に、スナバインダクタンスＬｓは、スナバコンデンサＣｓの放電時（図１５参照）に吸収したエネルギーを放出する。このエネルギーは回生電流Ｉｒとなり、スナバインダクタンスＬｓ、第２ダイオードＤｓ２、第１ダイオードＤｓ１、平滑コンデンサ１１からなる閉回路内を流れる。

次に、図１７に示すごとく、フルブリッジ回路２の第２スイッチング素子Ｓｂをオンにした状態で第３スイッチング素子Ｓｃをオフにすると、一次コイル３１に一次側還流電流Ｉｂ１が流れ、又、二次コイル３１に二次側還流電流Ｉｂ２が流れる。二次側還流電流Ｉｂ２は、二次コイル３２、二次側漏れインダクタンスＬ_Ｌ２、第１整流ダイオードＤ１、平滑インダクタンス１２、負荷１３、第４整流ダイオードＤ４を流れる。

二次側還流電流Ｉｂ２が流れる時には、二次コイル３２の二次電圧が低下するため、スナバコンデンサＣｓに加わる電圧が低下する。そのため、スナバコンデンサＣｓは、蓄えた電荷を放電する。スナバコンデンサＣｓの放電電流Ｉｄは、二次側還流電流Ｉｂ２と逆向きに、二次側還流電流Ｉｂ２を減少させるように流れる。放電電流Ｉｄは、スナバコンデンサＣｓ、第１整流ダイオードＤ１、二次側漏れインダクタンスＬ_Ｌ２、二次コイル３２、第４整流ダイオードＤ４、スナバインダクタンスＬｓ、第２ダイオードＤｓ２からなる閉回路内を流れる。
なお、図１７における回路上では、放電電流Ｉｄは二次側漏れインダクタンスＬ_Ｌ２のみを流れているが、図１９に示すごとく、等価回路的には、放電電流Ｉｄは総漏れインダクタンスＬ_ａを通るとみなすことができる。

放電電流Ｉｄが流れた時に、スナバインダクタンスＬｓはエネルギーを蓄える。このエネルギーは、図１４に示すごとく、スイッチング電源装置１に二次電流Ｉ２が再び流れた時に、回生電流Ｉｒとなって放出される。回生電流Ｉｒは、スナバインダクタンスＬｓ、第２ダイオードＤｓ２、第１ダイオードＤｓ１、平滑コンデンサ１１からなる閉回路内を流れる。

本例の作用効果について説明する。本例では、フルブリッジ回路２のスイッチング素子Ｓａ〜Ｓｄをフェィズシフト方式によりスイッチング制御している。このようにすると、フェィズシフト方式によるスイッチング制御の効果によって、スナバコンデンサＣｓを放電する時間（図１５、図１７参照）に、トランス３の二次コイル３２に二次側還流電流Ｉｂ２が流れる。この二次側還流電流Ｉｂ２を減少させる方向に、スナバコンデンサＣｓの放電電流Ｉｄが流れる。

上述したように、図１５、図１７の等価回路（図１８、図１９）を見ると、放電電流Ｉｄは総漏れインダクタンスＬ_ａを通ることが分かる。そのため、この総漏れインダクタンスＬ_ａによって、電荷の過剰な放出が抑制され、放電電流Ｉｄを減少させることができる。過剰な放電電流が抑制されることはスナバコンデンサＣｓの過剰な充電電流も抑制されることになり、これにより、スイッチング電源装置１の電力損失を低減することが可能になる。また、スナバコンデンサＣｓの値を大きくしても過剰な充放電電流が生じない。そのため、容量の大きなスナバコンデンサＣｓを使用することができ、サージ電圧を吸収しやすくなる。これにより、整流ダイオードＤ１〜Ｄ４を保護しやすくなる。

また、本例では図３に示すごとく、二次コイル３２が二次電圧を出力するオン時間Ｔ_ｏｎと、二次コイル３２が二次電圧を出力しないオフ時間Ｔ_ｏｆｆとを交互に繰り返すように、スイッチング素子Ｓａ〜Ｓｄを制御するよう構成されている。そして、オフ時間Ｔ_ｏｆｆにおいてスナバコンデンサＣｓの両端電圧が０Ｖまで低下しないように、スナバコンデンサＣｓの容量が定められている。
このようにすると、オフ時間Ｔ_ｏｆｆにおいてスナバコンデンサＣｓの両端電圧が０Ｖまで低下しない位、容量の大きなスナバコンデンサＣｓを用いているため、二次コイル３２のサージ電圧を効果的に吸収することが可能になる。

また、図１に示すごとく、本例のスイッチング電源装置１は、第２ダイオードＤｓ２と電荷放電用インピーダンス５０とを直列に接続した第２直列接続体５を備える。第２直列接続体５は、スナバコイルＣｓと第１ダイオードＤｓ１との接続点６４と、整流回路１０の負側の出力端子６３との間に設けられている。
このようにすると、スナバコンデンサＣｓの放電電流Ｉｄは、総漏れインダクタンスＬ_ａと電荷放電用インピーダンス５０との双方を流れることになるため、放電電流Ｉｄをより効果的に減少させることができる。そのため、スナバコンデンサＣｓの容量を大きくしやすくなり、サージ電圧を吸収しやすくなると共に、スイッチング電源装置１の電力損失をより効果的に低減することが可能になる。

また、本例では、上記電荷放電用インピーダンス５０として、インダクタンス（スナバインダクタンスＬｓ）を用いた。
このようにすると、電荷放電用インピーダンス５０として抵抗を用いた場合と比較して、放電電流Ｉｄが流れた場合の発熱量を低減できる。そのため、スイッチング電源装置１の電力損失を低減しやすい。

以上のごとく、本例によれば、サージ電圧を低減しやすく、かつ電力損失が少ないスイッチング電源装置を提供することができる。

（実施例２）
本例は、図２０に示すごとく、スナバコンデンサＬｓ（電荷放電用インピーダンス５０）を設けず、第２ダイオードＤｓ２のアノード端子を負側電力ライン６ｎに接続した例である。
このようにすると、スナバコンデンサＣｓの放電電流Ｉｄが流れる経路上に総漏れインダクタンスＬ_ａしか存在しないため、実施例１のスイッチング電源装置１と比較して放電電流Ｉｄの抑制効果が少ないものの、スナバコンデンサＬｓを設けないため、部品点数を低減することができ、スイッチング電源装置１の製造コストを下げることが可能となる。
その他、実施例１と同様の構成及び作用効果を備える。

本例ではフェイズシフト制御用共振インダクタンスとして総漏れインダクタンスＬ_ａを利用しているが、フェイズシフト制御でのスイッチング損失低減のため総漏れインダクタンスＬ_ａに直列に追加の共振インダクタンスＬα（図示しない）を追加する場合がある。この場合は追加の共振インダクタンスＬαと総漏れインダクタンスＬ_ａの合計が、共振インダクタンスＬ_ｒとして作動する。

（実施例３）
本例は、図２１に示すごとく、スイッチング電源装置１を充電装置１００に使用した例である。充電装置１００は、電気自動車やハイブリッド車等に搭載したバッテリー（負荷１３）を、家庭に配された商用電源（電源１４）を使って充電するための装置である。充電装置１００は、電源１４に接続した電源側整流回路１５０と、ＰＦＣ回路６００と、スイッチング電源装置１とを備える。ＰＦＣ回路６００は、チョークコイル６０と、ＩＧＢＴ素子６２と、放電防止用ダイオード６１と、ＰＦＣ用平滑コンデンサ６３とを備える。充電装置１００は、ＩＧＢＴ素子６２をオンオフ制御することにより、チョークコイル６０に流れるリアクトル電流Ｉ_Ｌ１を正弦波に近い波形に矯正する。これにより、入力電流Ｉｓの波形の歪みを少なくし、電源１４から供給する電力の力率を高めている。

このように、充電装置１００は、ＰＦＣ回路６００を使って電力の力率を高めた後で、スイッチング電源装置１のフルブリッジ回路２に直流電圧を加えるようになっている。

（実験例）
本例の効果を確認するために試験を行った。まず、図２２に示すごとく、第１直列接続体４及び第２ダイオードＤｓ２を備えない、本発明の範囲外の回路について試験を行った。図２２の回路は、正側電力ライン９６ｐと負側電力ライン９６ｎとの間を、抵抗ＲとコンデンサＣとによって直列接続したものである。この回路のスイッチング素子Ｓａ〜Ｓｄをオンオフ動作させ、トランス９３の二次電圧と二次電流の波形を確認した。

試験では、上記コンデンサＣの容量を３０００ｐＦとし、抵抗Ｒを２２Ωとした。また、トランス９３の一次コイルと二次コイルの巻数比を２：３にした。また、本試験では、スイッチング素子ＳとしてＭＯＳＦＥＴを使用した。スイッチング素子Ｓに並列に接続されているダイオード、コンデンサはそれぞれＭＯＳＦＥＴの寄生ダイオード、寄生コンデンサである。
そして、フルブリッジ回路９２をいわゆるハードスイッチング制御とフェイズシフト制御とによってオンオフ動作させ、それぞれの制御を行った場合における、トランス９３の二次電圧と二次電流の波形を確認した。

ハードスイッチング制御は、第１スイッチング素子Ｓａと第４スイッチング素子Ｓｄとを同期させると共に、第２スイッチング素子Ｓｂと第３スイッチング素子Ｓｃとを同期させ、これらのスイッチング素子Ｓａ〜Ｓｄがオンする時間を制御することにより、負荷９１３に加わる電圧を調節する制御方法である。試験では、直流入力電源９１４の電圧を４００Ｖとし、負荷９１３の電圧を２６０Ｖ、負荷９１３の電力を３３００Ｗになる様にスイッチング素子Ｓａ〜Ｓｄのデューティー及び負荷９１３の値を制御した。図２３に、ハードスイッチング制御を行った場合の、二次電圧と二次電流の波形を示し、図２４に、フェイズシフト制御を行った場合の波形を示す。

図２３、図２４に示すごとく、図２２の回路においては、ハードスイッチング制御をした場合も、フェイズシフト制御を行った場合も、どちらも二次電圧にサージ電圧が発生していることがわかる。これは、図１の回路と異なり、コンデンサＣの容量を充分に大きくできないため、コンデンサＣによってサージ電圧を充分に吸収できないためと考えられる。
また、図２２の回路をハードスイッチング制御した場合の効率（入力電力を負荷に伝達できる割合）は８３．８％であり、フェイズシフト制御した場合の効率は８７．４％であった。ハードスイッチング制御とフェイズシフト制御とを比較すると、フィエズシフト制御の効率は３．６％向上している。これは、フェイズシフト制御はスイッチング素子のスイッチング損失が低減し、又、トランス一次電圧が印加されていない期間にはトランス巻線には循環電流が流れるためトランス電流の振動がなく、ハードスイッチングでは生じる該電流の振動によるトランス巻線などの高周波損失増加が抑制されるためである。

また、図１に示す回路において、スナバコンデンサＣｓの容量を１μＦとし、スナバインダクタンスＬｓを１００μＨとして、フルブリッジ回路２のスイッチング素子Ｓａ〜Ｓｄをオンオフ動作させた。トランス３の、一次コイル３１と二次コイル３２との巻数比を２：３とした。そして、フルブリッジ回路２をハードスイッチング制御とフェイズシフト制御の２種類の制御により動作させ、トランス３の二次電圧と二次電流の波形を確認した。直流入力電源９１４の電圧及び負荷９１３の電圧を図２２の場合と同じにした。ハードスイッチング制御を行った場合の、二次電圧と二次電流の波形を図２５に示し、フェイズシフト制御を行った場合の波形を図２６に示す。

図２５に示すごとく、図１の回路をハードスイッチング制御により動作させた場合は、サージ電圧が低減するものの、二次電圧が発生しない時間Ｔ_ｏｆｆにおいて二次電流が共振していることが分かる。二次電流が共振すると、電力の効率が低下する原因となる。
また、ハードスイッチング制御をした場合における、電力の効率は８６．８％であり、従来の図２２における条件に対し、３．０％の効率向上であった。

また、図２６に示すごとく、図１の回路をフェイズシフト制御により動作させた場合は、サージ電圧が低減すると共に、トランス電流の波形には振動電流がほとんど表れていない。この場合の効率は９１．５％であり、図２２における条件に対し、効率は４．１％の向上となった。この効率向上の効果はハードスイッチングとスナバ回路の組合せによる効果に対し、フェイズシフトとスナバ回路の組合せによる効率向上がよりおおきくなっていることがわかる。その理由は、振動電流によるトランス巻線の高周波損失低減に加え、トランス一次電圧が印加されていない期間の還流電流が充分低下しておりスナバコンデンサＣｓの過剰な充放電電流が抑制されていることによるスイッチング素子やトランス巻線の損失が低減されているためである。

１スイッチング電源装置
２フルブリッジ回路
３トランス
３１一次コイル
３２二次コイル
４第１直列接続体
５第２直列接続体
５０電荷放電用インピーダンス
Ｃｓスナバコンデンサ
Ｄｓ１第１ダイオード
Ｄｓ２第２ダイオード
Ｌ_Ｌ１一次側漏れインダクタンス
Ｌ_Ｌ２二次側漏れインダクタンス
Ｉ１一次電流
Ｉ２二次電流
Ｉｂ１一次側還流電流
Ｉｂ２二次側還流電流

Claims

複数のスイッチング素子を有するフルブリッジ回路と、
一次コイルと二次コイルとを有し、上記フルブリッジ回路の出力端子に上記一次コイルが接続したトランスと、
該トランスの上記二次コイルに接続され、該二次コイルから出力する二次電圧を全波整流する整流回路と、
平滑コンデンサ及び、該平滑コンデンサに直列接続された平滑リアクトルからなり、上記整流回路によって整流した二次電圧を平滑化するフィルタ回路と、
スナバコンデンサと第１ダイオードとを直列接続してなり、上記平滑リアクトルに並列接続された第１直列接続体とを備え、
上記スナバコンデンサの一方の端子は上記整流回路の正側の出力端子に接続し、上記スナバコンデンサの他方の端子は上記第１ダイオードのアノード端子に接続し、上記第１ダイオードのカソード端子は上記平滑コンデンサにおける正電圧が加わる端子に接続しており、
上記スナバコンデンサと上記第１ダイオードとの接続点と、上記整流回路の負側の出力端子との間には第２ダイオードが設けられ、該第２ダイオードのカソード端子は上記接続点側に接続しており、
上記フルブリッジ回路の上記スイッチング素子をフェイズシフト方式によりスイッチング制御するよう構成されており、
上記二次コイルが二次電圧を出力するオン時間と、上記二次コイルが上記二次電圧を出力しないオフ時間とを交互に繰り返すように、上記スイッチング素子を制御するよう構成されており、上記オフ時間において上記スナバコンデンサの両端電圧が０Ｖまで低下しないように、該スナバコンデンサの容量が定められていることを特徴とするスイッチング電源装置。
請求項１に記載のスイッチング電源装置において、上記第２ダイオードと電荷放電用インピーダンスとが直列に接続されて第２直列接続体を構成しており、該第２直列接続体が、上記接続点と、上記整流回路の負側の出力端子との間に設けられていることを特徴とするスイッチング電源装置。
請求項２に記載のスイッチング電源装置において、上記電荷放電用インピーダンスはインダクタンスであることを特徴とするスイッチング電源装置。