JP5463884B2 - 半導体単結晶基板の結晶欠陥評価方法 - Google Patents

半導体単結晶基板の結晶欠陥評価方法 Download PDF

Info

Publication number
JP5463884B2
JP5463884B2 JP2009276616A JP2009276616A JP5463884B2 JP 5463884 B2 JP5463884 B2 JP 5463884B2 JP 2009276616 A JP2009276616 A JP 2009276616A JP 2009276616 A JP2009276616 A JP 2009276616A JP 5463884 B2 JP5463884 B2 JP 5463884B2
Authority
JP
Japan
Prior art keywords
semiconductor single
single crystal
crystal substrate
defect
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009276616A
Other languages
English (en)
Other versions
JP2011119528A (ja
Inventor
英樹 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2009276616A priority Critical patent/JP5463884B2/ja
Publication of JP2011119528A publication Critical patent/JP2011119528A/ja
Application granted granted Critical
Publication of JP5463884B2 publication Critical patent/JP5463884B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Analysing Materials By The Use Of Radiation (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

本発明は、半導体単結晶基板の欠陥評価に好適な評価方法である。
近年の半導体素子の高集積化に伴い、半導体単結晶中の結晶欠陥の正確な評価が重要になってきている。
半導体単結晶基板の中でも、低抵抗率基板表面やその内部に存在する欠陥は、ケミカルエッチ法(非特許文献1)や、アングルポリッシュとエッチング法によって顕在化した欠陥を光学顕微鏡により欠陥観察を行う手法、レーザーを使った光学的手法(特許文献1)などによって観察されてきた。このような手法により観察測定される欠陥像は、表面においてはデバイス歩留りに影響するし、内部の欠陥はシリコンウェーハのゲッタリング能力を示す重要なパラメータであり、開発時及び出荷検査時などの品質データとして重要である。
しかし、近年注目されているヒ素やボロン等を高濃度ドープした5mΩ・cm以下といった低抵抗率ウェーハの欠陥については、その欠陥の検出方法が確立されておらず、上記いずれの方法においても検出感度が低く、レーザーを用いた光学的手法においては、レーザー光自身の侵入が妨げられ、観察評価が困難になってきている。
また、ドーパントの種類によっては、ドーパント濃度が高くなるにつれ欠陥サイズが微小となり、検出が困難になることも多く、適切な評価方法が求められてきた。
従って、半導体単結晶基板の結晶欠陥を、高感度に検出し精度良く評価することのできる半導体単結晶基板の結晶欠陥評価方法が求められている。
特開平11−274257号公報
シリコンの科学 第9章第5節 欠陥密度 植村訓之((株)リアライズ社,1990)
本発明は、上記事情に鑑みなされたもので、半導体単結晶基板の結晶欠陥を、高感度に検出し精度良く評価することのできる半導体単結晶基板の結晶欠陥評価方法を提供することを目的としている。
上記課題を解決するために、本発明によれば、半導体単結晶基板の結晶欠陥評価方法であって、少なくとも、前記半導体単結晶基板を水素雰囲気下800〜1100℃で熱処理した後、該熱処理した半導体単結晶基板の表面に顕在化した結晶欠陥の検出を行うことによって、前記半導体単結晶基板の結晶欠陥の評価を行うことを特徴とする半導体単結晶基板の結晶欠陥評価方法を提供する。
このように、半導体単結晶基板を水素雰囲気下800〜1100℃で熱処理することによって、半導体単結晶基板の表面に結晶欠陥をピットとして顕在化させることができるため、この顕在化した結晶欠陥を検出することによって、半導体単結晶基板の結晶欠陥の評価を高感度に、精度良く行うことができる。
また、前記評価する半導体単結晶基板を、低抵抗率のヒ素又はボロンドープシリコンウェーハとすることができる。
このように、本発明の半導体単結晶基板の結晶欠陥の評価方法を用いれば、従来の検出方法では感度が低い為に検出方法が確立されていなかったヒ素又はボロンを高濃度ドープした低抵抗率シリコンウェーハの結晶欠陥も、シリコンウェーハ表面にピットとして顕在化させることができるため、精度良く評価することができる。
また、前記評価する半導体単結晶基板の表面は、ポリッシュ又は劈開により鏡面とし、その後前記水素雰囲気下800〜1100℃での熱処理を行い、前記熱処理した半導体単結晶基板の表面に顕在化した結晶欠陥の検出を行うことが好ましい。
このように、評価する半導体結晶基板の表面を、ポリッシュ又は劈開により鏡面とすることによって、半導体基板の表面及び内部のいずれをも、より高感度に結晶欠陥を検出することができる。
また、前記評価する半導体単結晶基板に前記鏡面を形成した後、洗浄を行い、その後前記熱処理を行うことが好ましい。
このように、半導体単結晶基板に鏡面を形成後に洗浄を行い、その後熱処理を行うことによって、異物の除去をすることができるとともに、評価する半導体単結晶基板表面に存在していた結晶欠陥に加えて、表面直下に存在していた結晶欠陥もピットとして顕在化させることができるため、好ましい。
また、前記顕在化した結晶欠陥を、走査型電子顕微鏡又は表面欠陥検査装置を用いて検出することが好ましい。
このように、顕在化した結晶欠陥を、走査型電子顕微鏡を用いて検出することによって、結晶欠陥の形状、サイズ、組成、結晶欠陥密度等の評価をすることができ、また、表面欠陥検査装置を用いて検出することによって、結晶欠陥密度や分布を短時間で正確に評価することができる。
また前記評価する半導体単結晶基板として、エピタキシャル成長用の半導体単結晶基板を評価することができる。
本発明を用いることにより、低抵抗率の基板が多く用いられるエピタキシャル成長用の半導体単結晶基板を評価すれば、エピタキシャル成長時に形成されるエピタキシャル欠陥を生む積層欠陥核を顕在化させることができる。このため、本発明により評価され、品質基準を満たした半導体単結晶基板は、エピタキシャル成長用の半導体単結晶基板として有用であり、エピタキシャルウェーハの高品質化に資する。
以上説明したように、本発明の結晶欠陥評価方法を用いれば、半導体単結晶基板の表面に結晶欠陥をピットとして顕在化させることができるため、この顕在化した結晶欠陥を検出することによって、半導体単結晶基板の結晶欠陥の評価を精度良く行うことができる。特に、従来結晶欠陥検出感度が低い為に検出方法が確立されていなかったヒ素又はボロンを高濃度ドープした低抵抗率シリコンウェーハの結晶欠陥を評価するために本発明は有効である。
本発明の半導体単結晶基板の結晶欠陥評価方法の一例を示した工程フロー図である。 本発明により顕在化させた結晶欠陥の高分解能走査型電子顕微鏡による観察結果である。 高分解能走査型電子顕微鏡により検出された欠陥像をもとに結晶欠陥密度換算を行った結果である。 本発明により顕在化させた結晶欠陥のMAGICS M5640(レーザーテック社)を用いて検出された欠陥分布である。
以下、本発明についてより具体的に説明する。
前述のように、例えば5mΩ・cm以下といった低抵抗率基板表面及び内部に存在する結晶欠陥は、ケミカルエッチ法や光学的手法により観察されてきたが、ヒ素やボロン等を高濃度ドープしたウェーハの結晶欠陥については、結晶欠陥の検出方法が確立されていなかった。従って、半導体単結晶基板の結晶欠陥を高感度に顕在化させることのできる欠陥評価方法が求められていた。
そこで、本発明者は、半導体単結晶基板(特に、5mΩ・cm以下の低抵抗率基板)の結晶欠陥を顕在化させることができる結晶欠陥の評価方法について、以下の検討を行った。
そして、本発明者は鋭意検討を重ねたところ、例え低抵抗率の半導体単結晶基板であっても水素雰囲気下800〜1100℃で熱処理することによって、半導体単結晶基板の表面に結晶欠陥をピットとして顕在化させることができ、評価する半導体単結晶基板の表面を、予めポリッシュ(アングルポリッシュを含む)あるいは劈開しておくことで、熱処理後顕在化した結晶欠陥の検出を行うことによって、半導体単結晶基板の表面のみならず内部の結晶欠陥の評価をも行うことができることを見出した。
以下、本発明の半導体単結晶基板の結晶欠陥評価方法について図1を参照して詳細に説明するが、本発明はこれらに限定されるものではない。
本発明に係る半導体単結晶基板の結晶欠陥評価方法は、図1に示すように、評価する半導体単結晶基板(図1(A))に、水素雰囲気下800〜1100℃の熱処理を行う(図1(D))ことを特徴とする結晶欠陥評価方法である。このように、評価する半導体単結晶基板を、水素雰囲気下800〜1100℃で熱処理することにより、半導体単結晶基板の表面に結晶欠陥をピットとして顕在化させることができる。尚、本発明において半導体単結晶基板の表面とは、半導体単結晶基板の主表面だけではなく、例えば後述するような劈開により現れる表面も含まれる。
従って、半導体単結晶基板表面のみならず内部に存在していた結晶欠陥を検出することができ、評価する半導体単結晶基板の持つゲッタリング能力などに代表されるウェーハの特性評価を詳細に得ることができる。
評価する半導体単結晶基板としては、特に限定されないが、5mΩ・cm以下といった低抵抗率のヒ素又はボロンドープシリコンウェーハを用いることができる。このような従来の検出方法では感度が低い為に検出方法が確立されていなかった低抵抗率のヒ素又はボロンドープシリコンウェーハについても、本発明の結晶欠陥評価方法を用いれば、結晶欠陥を高感度に検出することができ、精度良く評価することができる。
また、図1に示すように、図1(D)の水素雰囲気下800〜1100℃の熱処理の前に、評価する半導体単結晶基板の表面をポリッシュ(アングルポリッシュを含む)又は劈開により鏡面とすることが好ましい(図1(B))。半導体単結晶基板の表面を、ポリッシュ又は劈開により鏡面とすることで、基板の表面・内部ともにより高感度に結晶欠陥を検出することができる。
また、前記評価する半導体単結晶基板に前記鏡面を形成した後、洗浄を行うことが好ましい(図1(C))。
ここで行う洗浄としては、過酸化水素をベースとした、HO/H/NHOH(SC−1洗浄)、HO/H/HCl(SC−2洗浄)による2段階洗浄を行うことができる。このような洗浄をすることによって、半導体単結晶基板表面がエッチングされ、確実に異物が除去されるとともに、評価する半導体単結晶基板表面に存在していた結晶欠陥に加えて、表面直下に存在していた結晶欠陥も、熱処理した半導体単結晶基板の表面に顕在化させることができるため、より精度良く半導体単結晶基板の評価をすることができる。また、自然酸化膜除去のためにフッ酸を用いた洗浄も行うことができる。
その後、図1(D)の水素雰囲気下800〜1100℃の熱処理を行う。使用する熱処理炉については特に限定されず、熱処理条件としては、100%Hガス、又はHを含むNやArとの混合ガス雰囲気下で行うことができ、熱処理時間は20秒〜3時間とすることができるが、これに限られない。
水素雰囲気下800〜1100℃で熱処理することにより、基板表面もしくは表層の欠陥とその他の領域とのエッチングレートの差を利用し、欠陥部のシリコンに結晶方位に沿ったピットが形成されることで、結晶欠陥を高感度に顕在化させることができる。
そして、該熱処理した半導体単結晶基板の表面に顕在化した結晶欠陥の検出を行うことによって(図1(E))、前記半導体単結晶基板の結晶欠陥の評価を行うものである(図1(F))。
この顕在化した結晶欠陥は、走査型電子顕微鏡や表面欠陥検査装置等を用いて検出することができる。走査型電子顕微鏡を用いて検出することによって、結晶欠陥の形状、サイズ、組成、結晶欠陥密度等の分析をすることができ、半導体単結晶基板の持つ品質特性を詳細に評価することができる。また、表面欠陥検査装置(例えば、MAGICS、SP1、SP2等)に適合する形状の試料にあっては、このような表面欠陥検査装置を用いることによって、結晶欠陥密度や分布を短時間で正確に分析することができ、ゲッタリング能力等に代表されるウェーハの特性を評価することができる。
また、本発明の結晶欠陥評価方法を用いて顕在化させた結晶欠陥は、エピタキシャル成長時に積層欠陥核となり、エピタキシャル欠陥を生む可能性が高いことが判った。従って、本発明により評価され、品質基準を満たした半導体単結晶基板は、エピタキシャル成長用の半導体単結晶基板として有用であり、また、本発明の評価方法を用いることによりこの積層欠陥核の原因究明にも有用である。
以下、実施例と比較例を示して本発明を具体的に説明するが、本発明はこれらに限定されるものではない。
(実施例1)
評価する半導体単結晶基板として、直径150mm、抵抗率1.5mΩ・cm、<100>のN型ヒ素ドープシリコンウェーハを用いた。
このシリコンウェーハをポリッシュ加工し、シリコンウェーハ表面を鏡面とし、その後SC1洗浄、SC2洗浄、HF洗浄を行った。その後水素雰囲気下900℃で10分間熱処理を施した。
この熱処理したシリコンウェーハを高分解能走査型電子顕微鏡SU−800(日立製)を用いて観察し、検出された欠陥像を図2に示す。
更に、上記と同様のポリッシュ加工、洗浄を行い、それぞれ水素雰囲気下850℃で60分、水素雰囲気下900℃で10分熱処理を施したN型ヒ素ドープシリコンウェーハを、高分解能走査型電子顕微鏡SU−800により観察し、検出された欠陥像をもとに欠陥個数を計測し、密度換算したものを図3に示す。
また、上記と同様のポリッシュ加工、洗浄を行い、水素雰囲気下900℃で10分熱処理を施したN型ヒ素ドープシリコンウェーハをMAGICS M5640(レーザーテック社製)を用いて観察し、検出された欠陥分布を図4に示す。
図2〜図4から明らかのように、評価する半導体単結晶基板を水素雰囲気下で800〜1100℃で熱処理することによって、結晶欠陥がピットとして顕在化され、走査型電子顕微鏡や表面欠陥装置等を用いて顕在化した欠陥を高感度に検出することができた。
(比較例1)
評価する半導体単結晶基板として、実施例と同様のヒ素ドープシリコンウェーハを用い、水素雰囲気下での熱処理を行わずに、シリコンウェーハ表面からレーザー光を入射して結晶欠陥による散乱光を検出したところ、感度が低く結晶欠陥の検出をすることができなかった。
(実施例2〜7、比較例2〜4)
評価する半導体単結晶基板として、直径150mm、抵抗率1.5mΩ・cm、<100>のN型ヒ素ドープシリコンウェーハを用いた。
このシリコンウェーハをポリッシュ加工し、シリコンウェーハ表面を鏡面とし、その後SC1洗浄、SC2洗浄、HF洗浄を行った。その後水素雰囲気下で下記表1の熱処理条件で熱処理を施した。各条件で熱処理したN型ヒ素ドープシリコンウェーハを、高分解能走査型電子顕微鏡SU−800により観察した結果を表1に示す。
Figure 0005463884
表1により、評価する半導体単結晶基板を水素雰囲気下で800〜1100℃で熱処理することによって、結晶欠陥がピットとして顕在化され、走査型電子顕微鏡を用いて顕在化した欠陥を高感度に検出することができた。一方、比較例2〜4では、欠陥を検出することができなかった。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に含有される。

Claims (5)

  1. 半導体単結晶基板の結晶欠陥評価方法であって、少なくとも、前記半導体単結晶基板を水素雰囲気下800〜1100℃で熱処理した後、該熱処理した半導体単結晶基板の表面に顕在化した結晶欠陥の検出を行うことによって、前記半導体単結晶基板の結晶欠陥の評価を行う半導体単結晶基板の結晶欠陥評価方法であり、前記評価する半導体単結晶基板を、5mΩ・cm以下の低抵抗率のヒ素又はボロンドープシリコンウェーハとすることを特徴とする半導体単結晶基板の結晶欠陥評価方法。
  2. 前記評価する半導体単結晶基板の表面は、ポリッシュ又は劈開により鏡面とし、その後前記水素雰囲気下800〜1100℃での熱処理を行い、前記熱処理した半導体単結晶基板の表面に顕在化した結晶欠陥の検出を行うことを特徴とする請求項1に記載の半導体単結晶基板の結晶欠陥評価方法。
  3. 前記評価する半導体単結晶基板に前記鏡面を形成した後、洗浄を行い、その後前記熱処理を行うことを特徴とする請求項に記載の半導体単結晶基板の結晶欠陥評価方法。
  4. 前記顕在化した結晶欠陥を、走査型電子顕微鏡又は表面欠陥検査装置を用いて検出することを特徴とする請求項1乃至請求項のいずれか一項に記載の半導体単結晶基板の結晶欠陥評価方法。
  5. 前記評価する半導体単結晶基板として、エピタキシャル成長用の半導体単結晶基板を評価することを特徴とする請求項1乃至請求項のいずれか一項に記載の半導体単結晶基板の結晶欠陥評価方法。
JP2009276616A 2009-12-04 2009-12-04 半導体単結晶基板の結晶欠陥評価方法 Active JP5463884B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009276616A JP5463884B2 (ja) 2009-12-04 2009-12-04 半導体単結晶基板の結晶欠陥評価方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009276616A JP5463884B2 (ja) 2009-12-04 2009-12-04 半導体単結晶基板の結晶欠陥評価方法

Publications (2)

Publication Number Publication Date
JP2011119528A JP2011119528A (ja) 2011-06-16
JP5463884B2 true JP5463884B2 (ja) 2014-04-09

Family

ID=44284499

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009276616A Active JP5463884B2 (ja) 2009-12-04 2009-12-04 半導体単結晶基板の結晶欠陥評価方法

Country Status (1)

Country Link
JP (1) JP5463884B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7484808B2 (ja) 2021-05-12 2024-05-16 信越半導体株式会社 半導体単結晶基板の結晶欠陥評価方法
CN116642914B (zh) * 2023-05-29 2024-02-13 山东有研半导体材料有限公司 一种重掺砷低电阻率硅单晶微缺陷的检测方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0443659A (ja) * 1990-06-11 1992-02-13 Hitachi Ltd 半導体製造装置
JP2000269288A (ja) * 1999-03-15 2000-09-29 Shin Etsu Handotai Co Ltd シリコンウエーハの結晶欠陥検出法および結晶欠陥評価法ならびに酸化膜耐圧特性評価法
TW473894B (en) * 1999-12-24 2002-01-21 Shinetsu Handotai Kk Inspecting device for crystal defect of silicon wafer and method for detecting crystal defect of the same
JP4120163B2 (ja) * 2000-12-15 2008-07-16 株式会社Sumco Siエピタキシャルウェーハの製造方法及びSiエピタキシャルウェーハ
JP3784300B2 (ja) * 2001-11-07 2006-06-07 東芝セラミックス株式会社 シリコンウエハの微小欠陥の評価方法
JP4449842B2 (ja) * 2005-07-07 2010-04-14 信越半導体株式会社 半導体基板の測定方法

Also Published As

Publication number Publication date
JP2011119528A (ja) 2011-06-16

Similar Documents

Publication Publication Date Title
JP2008210947A (ja) 半導体基板の評価方法
JP2002076082A (ja) シリコンウエーハの検査方法及び製造方法、半導体デバイスの製造方法及びシリコンウエーハ
JP2011124354A (ja) Soiウェーハの検査方法
CN107039300B (zh) 硅晶圆的品质评价方法、硅晶圆的制造方法及硅晶圆
JP6673122B2 (ja) シリコンウェーハの評価方法、シリコンウェーハ製造工程の評価方法およびシリコンウェーハの製造方法
JP6651134B2 (ja) 半導体単結晶基板の結晶欠陥検出方法
JP5463884B2 (ja) 半導体単結晶基板の結晶欠陥評価方法
US6753955B2 (en) Inspection device for crystal defect of silicon wafer and method for detecting crystal defect of the same
Velidandla et al. Texture process monitoring in solar cell manufacturing using optical metrology
JPH04212433A (ja) 半導体基板、半導体基板と半導体装置の製造方法、並びに半導体基板の検査・評価方法
JP5343721B2 (ja) シリコン基板の評価方法及び半導体デバイスの製造方法
JP4784192B2 (ja) シリコンウエーハの評価方法
JP3717691B2 (ja) シリコンウェーハの評価方法
JP2013118212A (ja) 炭化珪素半導体装置の製造方法及びその検査方法、並びに、炭化珪素半導体ウェハの製造方法及びその検査方法
JP5742742B2 (ja) 金属汚染評価方法
JP6634962B2 (ja) シリコンエピタキシャルウェーハのエピタキシャル層の評価方法及びシリコンエピタキシャルウェーハの製造方法
JP2006108151A (ja) シリコンエピタキシャルウェーハの製造方法
JP2007180485A (ja) 半導体基板の品質評価方法、半導体基板の製造方法
JPH0862122A (ja) シリコンウェーハの酸素析出欠陥密度評価方法
JP5541190B2 (ja) P型シリコンウェーハの金属不純物濃度評価方法
JP6713493B2 (ja) エピタキシャルシリコンウェーハの製造方法及びエピタキシャルシリコンウェーハ
JP3784300B2 (ja) シリコンウエハの微小欠陥の評価方法
WO2005086222A1 (fr) Procede de revelation des dislocations emergentes dans un materiau cristallin
JP7484808B2 (ja) 半導体単結晶基板の結晶欠陥評価方法
KR100384680B1 (ko) 반도체 웨이퍼 결함 검출 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111219

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130820

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130827

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131010

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131224

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140106

R150 Certificate of patent or registration of utility model

Ref document number: 5463884

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250