JP6713493B2 - エピタキシャルシリコンウェーハの製造方法及びエピタキシャルシリコンウェーハ - Google Patents

エピタキシャルシリコンウェーハの製造方法及びエピタキシャルシリコンウェーハ Download PDF

Info

Publication number
JP6713493B2
JP6713493B2 JP2018032266A JP2018032266A JP6713493B2 JP 6713493 B2 JP6713493 B2 JP 6713493B2 JP 2018032266 A JP2018032266 A JP 2018032266A JP 2018032266 A JP2018032266 A JP 2018032266A JP 6713493 B2 JP6713493 B2 JP 6713493B2
Authority
JP
Japan
Prior art keywords
silicon wafer
epitaxial
dopant
atoms
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018032266A
Other languages
English (en)
Other versions
JP2019149416A (ja
Inventor
理衣 尾崎
理衣 尾崎
泰輔 水野
泰輔 水野
和尚 鳥越
和尚 鳥越
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2018032266A priority Critical patent/JP6713493B2/ja
Publication of JP2019149416A publication Critical patent/JP2019149416A/ja
Application granted granted Critical
Publication of JP6713493B2 publication Critical patent/JP6713493B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)

Description

本発明は、エピタキシャルシリコンウェーハの製造方法及びエピタキシャルシリコンウェーハに関するものである。
従来、エピタキシャルシリコンウェーハ内部のFe、Ni、Cu等の遷移金属が、半導体デバイスの電気特性を低下させることが知られている。そのため、シリコンウェーハを取り扱うに際し、使用する薬液やガスの高純度化や、環境のクリーン化等、汚染源低減のための様々な対策が検討されている。
さらに、これらの汚染対策に加えて、デバイス活性領域に遷移金属が入り込まないようにするゲッタリング技術についても数多くの検討が行われている。
イントリンシックゲッタリング法(IG法)は、例えばCZシリコンウェーハ(Czochralski法により製造されたシリコンウェーハ)に固溶している酸素を用いてデバイス製造工程の熱処理において、酸素析出核形成及び酸素析出物成長を行い、シリコンウェーハ内部(バルク)に生じた酸素析出物(BMD:Bulk Micro Defect)を用いて、遷移金属等を捕捉するものである。
また、エクストリンシックゲッタリング法(EG法)は、シリコンウェーハの裏面に付与したダメージや多結晶膜等により、遷移金属等を捕捉するものである。
しかしながら、イントリンシックゲッタリング法(IG法)では、近年のデバイス製造工程の低温・短時間化に伴い、バルクに形成されるBMDの成長が抑制されてしまい、ゲッタリング能力が十分でなくなるおそれがあった。
また、エクストリンシックゲッタリング法(EG法)では、シリコンウェーハの薄膜化に伴うゲッタリング層の減少により、ゲッタリング能力が低下するおそれがあった。
一方、不純物が高濃度にドープされた基板にエピタキシャル層を成長させた基板を用いて、高ドープ基板に遷移金属を偏析させることにより、ゲッタリングする技術がある。特に、p型のドーパントが高濃度ドープされたp+基板では十分なゲッタリング能力を得られることが良く知られている(例えば、特許文献1参照)。さらに、p+基板ではエピタキシャル層成長プロセスでBMDが多く発生する傾向にあり、さらにゲッタリング能力の向上が図られる。
特開2005−317853号公報
しかしながら、n型のドーパントが高濃度ドープされたn+基板では、エピタキシャル層成長プロセスでBMDの発生が抑制されてしまうため、最先端半導体デバイスに対応できるだけのゲッタリング能力が十分に得られていない。
そこで、本発明は、ゲッタリング能力を向上させることのでき、且つ、析出物起因のバルク欠陥を抑制することのできる、n+基板を備えたエピタキシャルシリコンウェーハの製造方法、及び、ゲッタリング能力を向上させ、且つ、析出物起因のバルク欠陥を抑制した、n+基板を備えたエピタキシャルシリコンウェーハを提供することを目的とする。
本発明の要旨構成は、以下の通りである。
本発明のエピタキシャルシリコンウェーハの製造方法は、
n型ドーパントのドーパント濃度が1.0×1019atoms/cm以上のシリコンウェーハを準備する、シリコンウェーハ準備工程と、
前記シリコンウェーハを、該シリコンウェーハの酸化に対して不活性なガス雰囲気下にて、900〜1300℃の熱処理温度で、1〜300secの熱処理時間で熱処理を行う、急速熱アニーリング工程と、
前記急速熱アニーリング工程を行った後の前記シリコンウェーハ上に、エピタキシャル層を成長させる、エピタキシャル成長工程と、を含み、
前記エピタキシャル層のドーパント濃度は、1.0×1019atoms/cm未満であることを特徴とする。
本発明のエピタキシャルシリコンウェーハの製造方法では、前記n型ドーパントは、P、As、Sbのうち、いずれか1種以上のドーパントであることが好ましい。
本発明のエピタキシャルシリコンウェーハの製造方法では、前記n型ドーパントは、Pであることが好ましい。
本発明のエピタキシャルシリコンウェーハの製造方法では、前記エピタキシャル層が有するドーパントは、n型ドーパントであることが好ましい。
本発明のエピタキシャルシリコンウェーハの製造方法では、前記急速熱アニーリング工程において、前記シリコンウェーハの酸化に対して不活性なガス雰囲気における、該シリコンウェーハの酸化に対して不活性なガスの純度は99.999体積%以上であることが好ましい。
本発明のエピタキシャルシリコンウェーハの製造方法では、前記シリコンウェーハの酸化に対して不活性なガスは、希ガス、Hガス、Nガスのいずれかであることが好ましい。
本発明のエピタキシャルシリコンウェーハの製造方法では、前記シリコンウェーハの酸化に対して不活性なガスは、Arガスであることが好ましい。
本発明のエピタキシャルシリコンウェーハの製造方法では、前記エピタキシャル成長工程により成長された前記エピタキシャル層の厚さは、1〜150μmであることが好ましい。
本発明のエピタキシャルシリコンウェーハは、
シリコンウェーハ上にエピタキシャル層を有する、エピタキシャルシリコンウェーハであって、
前記シリコンウェーハのn型ドーパントのドーパント濃度は、1.0×1019atoms/cm以上であり、
前記エピタキシャル層のドーパント濃度は、1.0×1019atoms/cm未満であることを特徴とする。
本発明によれば、ゲッタリング能力を向上させることのでき、且つ、析出物起因のバルク欠陥を抑制することのできる、n+基板を備えたエピタキシャルシリコンウェーハの製造方法、及び、ゲッタリング能力を向上させ、且つ、析出物起因のバルク欠陥を抑制した、n+基板を備えたエピタキシャルシリコンウェーハを提供することができる。
本発明の一実施形態にかかるエピタキシャルシリコンウェーハの製造方法のフロー図である。 ドーパント濃度とCuに対するゲッタリング効率との関係を示す図である。 ドーパント濃度とCu析出物の密度及び散乱強度との関係を示す図である。 ドーパント濃度とCu析出物の密度との関係を示す図である。
以下、本発明の実施形態について、図面を参照して詳細に例示説明する。
<エピタキシャルシリコンウェーハの製造方法>
図1は、本発明の一実施形態にかかるエピタキシャルシリコンウェーハの製造方法のフロー図である。
図1に示すように、本実施形態においては、まず、n型ドーパントのドーパント濃度が1.0×1019atoms/cm以上のシリコンウェーハを準備する(シリコンウェーハ準備工程:ステップS101)。
ここで、シリコンウェーハは、既知の手法により製造したものを用いて準備することができる。特には限定しないが、例えば、チョクラルスキー法(CZ法)により成長された単結晶インゴットをスライスしてなる、単結晶シリコンウェーハとすることができる。シリコンウェーハの酸素濃度は、特には限定しないが、例えば、5×1017〜20×1017atoms/cm(ASTM F−121−1976)とすることができる。また、シリコンウェーハの炭素濃度は、特には限定しないが、例えば、1×1015〜3×1017atoms/cm(ASTM F123−1981)とすることができる。また、シリコンウェーハの窒素濃度は、特には限定しないが、例えば、1×1011〜1×1015atoms/cmとすることができる。
ここで、本実施形態では、シリコンウェーハが有するn型ドーパントは、P、As、Sbのうち、いずれか1種以上のドーパントとすることが好ましく、Pとすることが特に好ましい。シリコンウェーハが、このようなn型ドーパントをドーパント濃度1.0×1019atoms/cm以上有することにより、シリコンウェーハの抵抗率を、例えば、0.006Ω・cm以下とすることができる。なお、シリコンウェーハが有するドーパントのドーパント濃度は、1.0×1020atoms/cm以下とすることが好ましい。
次いで、本実施形態においては、図1に示すように、シリコンウェーハに、該シリコンウェーハの酸化に対して不活性なガス雰囲気下にて、900〜1300℃の熱処理温度で、1〜300secの熱処理時間で熱処理を行う(急速熱アニーリング工程:ステップS102)。
ここで、急速熱アニーリング工程(ステップS102)において、熱処理温度は、900〜1300℃とすることができ、1150〜1200℃とすることが好ましい。熱処理時間は、1〜300secとすることができ、30〜80secとすることが好ましい。
また、シリコンウェーハの酸化に対して不活性なガスは、希ガス、Hガス、Nガスのいずれかを用いることができる。これらのガスは、シリコンウェーハを酸化させてシリコン酸化膜を形成するものではないからである。さらに、シリコンウェーハの酸化に対して不活性なガスは、Arガスとすることが特に好ましい。シリコン自体に対して不活性であるからである。
さらに、急速熱アニーリング工程(ステップS102)において、シリコンウェーハの酸化に対して不活性なガス雰囲気における、該シリコンウェーハの酸化に対して不活性なガスの純度は99.999体積%以上であることが好ましい。
なお、急速熱アニーリング工程(ステップS102)は、既知の急速熱アニーリング装置を用いて行うことができる。
次いで、本実施形態においては、図1に示すように、急速熱アニーリング工程(ステップS102)を行った後のシリコンウェーハ上に、エピタキシャル層を成長させる(エピタキシャル成長工程:ステップS103)。
エピタキシャル成長は、既知の手法で行うことができ、例えば気相成長法により行うことができる。この場合、成長温度は、特に限定されないが、例えば1000〜1300℃で行うことができる。エピタキシャル成長工程により成長されたエピタキシャル層の厚さ(膜厚)は、特に限定されないが、1〜150μmとすることが好ましい。
ここで、エピタキシャル層のドーパント濃度は、1.0×1019atoms/cm未満であり、5.0×1016atoms/cm以下とすることが好ましい。一方で、エピタキシャル層のドーパント濃度は、4.0×1012atoms/cm以上とすることが好ましい。
ここで、本実施形態では、エピタキシャル層が有するドーパントは、n型ドーパントである。n型ドーパントは、P、As、Sbのうち、いずれか1種以上のドーパントとすることが好ましく、Pとすることが特に好ましい。エピタキシャル層の抵抗率は、0.1〜1000Ω・cmとすることが好ましい。これによりデバイス層としての機能を確保することができる
なお、エピタキシャル層の導電型については、n型ドーパントを有するエピタキシャル層を有する構成とすることが好ましく、よって、n型ドーパントを有するシリコンウェーハ上に、n型ドーパントを有するエピタキシャル層を有する構成とすることが好ましい。
以下、本実施形態のエピタキシャルシリコンウェーハの製造方法の作用効果について説明する。
本実施形態のエピタキシャルシリコンウェーハの製造方法によれば、まず、急速熱アニーリング工程(ステップS102)により、n型シリコンウェーハ内部の空孔の熱平衡濃度を上昇させて、より多くの空孔をウェーハ内部に生じさせ、空孔に入ったCuとドーパントとの反応により、偏析型ゲッタリングを生じさせて、ゲッタリング能力を向上させることができる。そして、本実施形態では、急速熱アニーリング工程(ステップS102)を、シリコンウェーハの酸化に対して不活性なガス雰囲気下にて行っているため、シリコンウェーハ上にシリコン酸化膜が形成されず、空孔に格子間シリコン原子が注入されるのを抑制することができる。その結果、空孔濃度を高いまま維持することができるため、上記の偏析型ゲッタリングの効果を十分に得ることができる。従って、デバイス層であるエピタキシャル層のCu濃度をより低減することができる。
一般的に、n型シリコン中においてCu析出核はマイナスチャージしており、Cu がクーロン力で凝集することで析出物サイズは大きくなる。しかし、本実施形態ではシリコンウェーハのn型ドーパントのドーパント濃度を1.0×1019atoms/cm以上とし、Cuとドーパントとの反応による偏析型ゲッタリングを利用しているためゲッタリングされたCuはシリコン中に固溶した状態である。したがって、シリコンウェーハ内部における過剰なCu析出を抑制して、バルク欠陥の発生を抑制することもできる。
そして、上記の偏析型ゲッタリングは、BMD起因のゲッタリングではないため、エピタキシャル成長工程や、デバイス製造工程の熱処理プロセスの低温・短時間熱処理化といった工程変化の影響が、ゲッタリング能力に影響しない。また、BMD核やBMD密度の制御のためのデバイス製造工程における前処理(成長熱処理)等が不要になる。
このように、本実施形態のエピタキシャルシリコンウェーハの製造方法によれば、析出物起因のバルク欠陥を抑制し、且つ、ゲッタリング能力を向上させることができる。
本発明のエピタキシャルシリコンウェーハの製造方法では、上述したように、急速熱アニーリング工程(ステップS102)において、シリコンウェーハの酸化に対して不活性なガス雰囲気における、該シリコンウェーハの酸化に対して不活性なガスの純度は99.999体積%以上であることが好ましい。不活性ガスが支配的となることにより、シリコン酸化膜の形成がより一層抑制されて、偏析型ゲッタリングの効果をより確実に十分に得ることができるからである。
<エピタキシャルシリコンウェーハ>
本発明の一実施形態にかかるエピタキシャルウェーハは、シリコンウェーハ上にエピタキシャル層を有し、シリコンウェーハのn型ドーパントのドーパント濃度は、1.0×1019atoms/cm以上であり、エピタキシャル層のドーパント濃度は、1.0×1019atoms/cm未満である。
ここで、n型シリコンウェーハは、特には限定しないが、既知の手法により製造したものとすることができる。例えば、チョクラルスキー法(CZ法)により成長された単結晶インゴットをスライスしてなる、単結晶シリコンウェーハとすることができる。上述したように、シリコンウェーハの酸素濃度は、特には限定しないが、例えば、5×1017〜20×1017atoms/cm(ASTM F−121−1976)とすることができる。また、シリコンウェーハの炭素濃度は、特には限定しないが、例えば、1×1015〜3×1017atoms/cm(ASTM F123−1981)とすることができる。また、シリコンウェーハの窒素濃度は、特には限定しないが、例えば、1.0×1011〜1.0×1015atoms/cmとすることができる。
ここで、本実施形態では、シリコンウェーハが有するn型ドーパントは、P、As、Sbのうち、いずれか1種以上のドーパントとすることが好ましく、Pとすることが特に好ましい。シリコンウェーハが、このようなn型ドーパントをドーパント濃度1.0×1019atoms/cm以上有することにより、シリコンウェーハの抵抗率を、例えば、0.006Ω・cm以下とすることができる。なお、シリコンウェーハが有するドーパントのドーパント濃度は、1.0×1020atoms/cm以下とすることが好ましい。
上述したように、エピタキシャル層の厚さ(膜厚)は、特に限定されないが、1〜150μmとすることが好ましい。ここで、エピタキシャル層のドーパント濃度は、1.0×1019atoms/cm未満であり、5.0×1016atoms/cm以下とすることが好ましい。一方で、エピタキシャル層のドーパント濃度は、4.0×1012atoms/cm以上とすることが好ましい。
ここで、本実施形態では、エピタキシャル層が有するドーパントは、n型ドーパントである。n型ドーパントは、P、As、Sbのうち、いずれか1種以上のドーパントとすることが好ましく、Pとすることが特に好ましい。エピタキシャル層の抵抗率は、0.1〜1000Ω・cmとすることが好ましい。これによりデバイス層としての機能を確保することができる。
なお、本実施形態では、エピタキシャル層が有するドーパントをn型ドーパントとしているが、本発明では、エピタキシャル層が有するドーパントをp型ドーパントとすることもできる。この場合、p型ドーパントは、B、Al、Gaのうち、いずれか1種以上のドーパントとすることが好ましく、Bとすることが特に好ましい。この場合もエピタキシャル層の抵抗率を0.1〜1000Ω・cmとすることが好ましい。
なお、シリコンウェーハ及びエピタキシャル層の導電型については、n型ドーパントを有するシリコンウェーハ上に、n型ドーパントを有するエピタキシャル層を有する構成とすることが最も好ましい。
本実施形態のエピタキシャルシリコンウェーハによれば、析出物起因のバルク欠陥を抑制し、且つ、ゲッタリング能力を向上させることができる。
以下、本発明の実施例について説明するが、本発明は、以下の実施例に何ら限定されるものではない。
ドーパント種及びドーパント濃度の異なる9種類の200mmのn型シリコンウェーハを準備した。各シリコンウェーハの諸元は、以下の表1に示している。
各シリコンウェーハに対し、Ar雰囲気下にて1150℃、1minの急速熱アニーリング処理を行い、結晶成長中に形成したBMDの核を消去する処理を行った。
次いで、急速熱アニーリング処理を行った各シリコンウェーハに対し、HF洗浄、HCl/H洗浄によりシリコンウェーハ表面を親水面とした。
また、金属標準液1000ppmを68%HNOと超純水を用いて10ppmに希釈し、Cu汚染液を作製した。各シリコンウェーハに対し、スピンコート汚染法にて故意汚染させ(表面汚染濃度:1.7×1013cm−2)、窒素雰囲気下の横型炉に導入し、900℃で30min保持することでシリコンウェーハ内部に熱拡散させた。
Figure 0006713493
≪実施例1≫BMD密度の評価
<評価手法>
BMDを顕在化するため、急速熱アニーリング処理後のシリコンウェーハを、900℃で保持した横型炉へ投入し、1000℃へ昇温後、16h保持した。熱処理後、サンプルを短冊状に劈開し、ライトエッチング液で2μmエッチングを行い、光学顕微鏡観察により断面のエッチピット密度を計測した。
<結果>
以下の表2に、急速熱アニーリング処理後のBMD密度の測定結果を示す。表2に示すように、全てのシリコンウェーハについて、検出下限値以下であった。BMDのIG能力は、BMDの密度及びサイズに依存する。そこで、エッチピット密度の測定結果からBMD表面積を算出し、CuのIG能力を確認した。BMD成長の機構として酸素の拡散律速成長を仮定した。BMDの初期半径を1nmと仮定し,使用したシリコンウェーハの酸素濃度から急速熱アニーリング処理後のBMD半径を算出した。以下の表2にエッチピット密度(N)、BMD半径(R)およびウェーハ厚み(d=725μm)から算出した4πNRdの値を示す。通常、4πNRdの値が1.0×10−4以下であると、ゲッタリングへの影響がほとんどないとされており、この結果から、いずれのシリコンウェーハにおいても、BMD起因のゲッタリングの影響はないことがわかった。
なお、エピタキシャル成長工程も急速熱アニーリング処理の一種であるため、エピタキシャル成長処理前後において、BMD密度やCuゲッタリング効率およびCu析出に差は生じないと判断した。
Figure 0006713493
≪実施例2≫Cuゲッタリング効率
<評価手法>
化学分析技術により、シリコンウェーハ表面、表層およびバルクの金属不純物量を測定した。2%HF/2%Hの混合液を用いてドロップエッチング法:DE(Drop Etching)によって、シリコンウェーハ表面のCuを回収し、Inductively Coupled Plasma Mass Spectrometry:ICP−MSによって、その濃度を測定した。シリコンウェーハの表層は、38%HF及び68%HNOを混合したエッチング液を用いて表層5μmまでの領域を液相エッチング法:DSE(Drop Sandwich Etching)にてエッチングし、Atomic Absorption Spectrometry:AASにて、Cu濃度を測定した。バルクは、38%HF及び68%HNOの混合液を用いた全溶解法:WD(Wafer Digestion)で評価し、ICP−MSにてCu濃度を測定した。表1に示した全てのシリコンウェーハに対して上記評価をそれぞれ3枚ずつ実施した。
<結果>
シリコンウェーハの表層及びバルクから検出されたCu量は、900℃で横型炉よりシリコンウェーハを取り出し、50℃/minの速度で冷却する過程においてシリコンウェーハ表面及び裏面に再拡散せず、バルクに残存したCu量(バルク残存量)である。このバルク残存量は、何らかのゲッタリングサイトに捕獲されたCuであると仮定して、以下の(式1)よりゲッタリング効率を算出した。
(式1)ゲッタリング効率(%)=バルク残存量/故意汚染量×100
ここで故意汚染量は、シリコンウェーハの表裏面、表層、バルクから検出されたCuの総量を示す。
表3及び図2に、各シリコンウェーハのゲッタリング効率を示す。ドーパント濃度が1.0×1019atoms/cm以上のシリコンウェーハでは高いゲッタリング効率となった。特に、ドーパント濃度が3.0×1019atoms/cm以上のシリコンウェーハでは、急激にゲッタリング効率が高くなる。
Figure 0006713493
≪実施例3≫Cu析出の抵抗率依存性
<評価手法>
ドーパント濃度を1.0×1014−1.0×1019atoms/cmまで広く変化させたPドープのサンプルを用いて、Cu析出の抵抗率依存性を調べた。散乱強度と析出物サイズには正の相関があることから、Cuの拡散熱処理後、赤外散乱トモグラフにてバルクに確認された析出物の密度および散乱強度を測定した。赤外散乱トモグラフの場合、欠陥密度が高くなると(1.0×10atoms/cm以上)欠陥のサイズ及び密度の正確な測定が困難になるため、空間分解能がより高く高密度の欠陥まで測定可能な二次元計測にて測定を実施した。レーザー強度100mW、スキャン距離500μmの条件で測定を行い、ウェーハの深さ88.4−348.4μmの範囲の析出物を観察した。しかし、ドーパント濃度が高くなるとシリコンウェーハに赤外線が吸収されるため赤外散乱が得られない。そこで、拡散熱処理後のサンプルをライトエッチング(Write Etching)液で2μmエッチングを行い、光学顕微鏡観察により断面のエッチピット密度を測定し、選択エッチングによる析出物密度の評価も実施した。
<結果>
図3に赤外散乱トモグラフにて測定したCu析出物の密度、及び散乱強度の結果を示す。ドーパント濃度の増加に伴い、Cu析出物の密度は増加、析出物のサイズは小さくなる傾向にあることがわかる。しかし、ドーパント濃度1.0×1018atoms/cm以上の水準に関しては、赤外吸収の影響をうけるため赤外散乱トモグラフによる測定では析出物が検出されなかった。選択エッチングによるエッチピット密度の測定結果を、表4及び図4に示す。赤外散乱トモグラフでの測定結果と同様に、ドーパント濃度1.0×1014−1.0×1018atoms/cmの範囲では、Cu析出物の密度が増加する傾向が確認された。また、ドーパント濃度1.0×1019atoms/cm以上では選択エッチングでもCu析出物が観察されなかった。
Figure 0006713493
本発明によれば、ゲッタリング能力を向上させることのでき、且つ、析出物起因のバルク欠陥を抑制することのできる、n+基板を備えたエピタキシャルシリコンウェーハの製造方法、及び、ゲッタリング能力を向上させ、且つ、析出物起因のバルク欠陥を抑制した、n+基板を備えたエピタキシャルシリコンウェーハを提供することができる。

Claims (6)

  1. n型ドーパントのドーパント濃度が1.0×1019atoms/cm3以上のシリコンウェーハを準備する、シリコンウェーハ準備工程と、
    前記シリコンウェーハ準備工程に次いで、該シリコンウェーハで準備した前記シリコンウェーハを、Arガス雰囲気下にて、900〜1300℃の熱処理温度で、1〜300secの熱処理時間で熱処理を行う、急速熱アニーリング工程と、
    前記急速熱アニーリング工程を行った後の、裏面にポリシリコンが形成されていない前記シリコンウェーハ上に、該シリコンウェーハの研磨を行うことなく、エピタキシャル層を成長させる、エピタキシャル成長工程と、を含み、
    前記エピタキシャル層のドーパント濃度は、1.0×1019atoms/cm3未満であることを特徴とする、エピタキシャルシリコンウェーハの製造方法。
  2. 前記n型ドーパントは、P、As、Sbのうち、いずれか1種以上のドーパントである、請求項1に記載のエピタキシャルシリコンウェーハの製造方法。
  3. 前記n型ドーパントは、Pである、請求項1又は2に記載のエピタキシャルウェーハの製造方法。
  4. 前記エピタキシャル層が有するドーパントは、n型ドーパントである、請求項1〜3のいずれか一項に記載のエピタキシャルウェーハの製造方法。
  5. 前記急速熱アニーリング工程において、Arガス雰囲気における、該Arガスの純度は99.999体積%以上である、請求項1〜4のいずれか一項に記載のエピタキシャルシリコンウェーハの製造方法。
  6. 前記エピタキシャル成長工程により成長された前記エピタキシャル層の厚さは、1〜150μmである、請求項1〜5のいずれか一項に記載のエピタキシャルシリコンウェーハの製造方法。
JP2018032266A 2018-02-26 2018-02-26 エピタキシャルシリコンウェーハの製造方法及びエピタキシャルシリコンウェーハ Active JP6713493B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018032266A JP6713493B2 (ja) 2018-02-26 2018-02-26 エピタキシャルシリコンウェーハの製造方法及びエピタキシャルシリコンウェーハ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018032266A JP6713493B2 (ja) 2018-02-26 2018-02-26 エピタキシャルシリコンウェーハの製造方法及びエピタキシャルシリコンウェーハ

Publications (2)

Publication Number Publication Date
JP2019149416A JP2019149416A (ja) 2019-09-05
JP6713493B2 true JP6713493B2 (ja) 2020-06-24

Family

ID=67849462

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018032266A Active JP6713493B2 (ja) 2018-02-26 2018-02-26 エピタキシャルシリコンウェーハの製造方法及びエピタキシャルシリコンウェーハ

Country Status (1)

Country Link
JP (1) JP6713493B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7282019B2 (ja) * 2019-12-05 2023-05-26 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハ及びその熱処理方法

Also Published As

Publication number Publication date
JP2019149416A (ja) 2019-09-05

Similar Documents

Publication Publication Date Title
TWI393168B (zh) 降低矽晶圓中金屬污染之方法
TWI539041B (zh) 單晶矽半導體晶圓及其製造方法
JP5519305B2 (ja) 炭化珪素単結晶の欠陥検出方法
JP6448805B2 (ja) エピタキシャルにコーティングされた半導体ウェハとエピタキシャルにコーティングされた半導体ウェハの製造方法
JP5087855B2 (ja) 熱処理評価用ウェーハ、熱処理評価方法、および半導体ウェーハの製造方法
JP5407212B2 (ja) 熱処理炉評価方法および半導体ウェーハの製造方法
JP6713493B2 (ja) エピタキシャルシリコンウェーハの製造方法及びエピタキシャルシリコンウェーハ
JP2010034330A (ja) エピタキシャルウェーハおよびその製造方法
KR20190007502A (ko) 단결정 실리콘 판상체 및 그의 제조 방법
JP5590002B2 (ja) 金属汚染評価方法及びエピタキシャルウェーハの製造方法
JP5742742B2 (ja) 金属汚染評価方法
TWI465617B (zh) 矽晶圓
Shaw et al. Saw damage gettering for industrially relevant mc‐Si feedstock
JP6365887B2 (ja) シリコンウェーハのゲッタリング能力評価方法
EP1202334A1 (en) Method of producing silicon epitaxial wafers
KR102192287B1 (ko) 실리콘 단결정 웨이퍼의 열처리방법
JP6119680B2 (ja) 半導体基板の欠陥領域の評価方法
JP5949303B2 (ja) エピタキシャル成長炉の評価方法およびエピタキシャルウェーハの製造方法
JP6333182B2 (ja) シリコンウェーハ及びその製造方法
Ozaki et al. Gettering Mechanism of Copper in n‐Type Silicon Wafers
JP5742739B2 (ja) 金属汚染評価用シリコン基板の選別方法
JP2011119528A (ja) 半導体単結晶基板の結晶欠陥評価方法
JP3731553B2 (ja) シリコンウェーハの窒素濃度の評価方法
JP4370571B2 (ja) アニールウエーハの評価方法及び品質保証方法
JP2023169790A (ja) シリコンウェーハの熱処理方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190115

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190225

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20190514

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190618

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20190618

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20190626

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20190702

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20190726

C211 Notice of termination of reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C211

Effective date: 20190730

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20200317

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20200331

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20200414

C23 Notice of termination of proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C23

Effective date: 20200421

C03 Trial/appeal decision taken

Free format text: JAPANESE INTERMEDIATE CODE: C03

Effective date: 20200526

C30A Notification sent

Free format text: JAPANESE INTERMEDIATE CODE: C3012

Effective date: 20200526

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200603

R150 Certificate of patent or registration of utility model

Ref document number: 6713493

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250