JP5462377B1 - Ｉｉｉ族窒化物エピタキシャル基板およびその製造方法 - Google Patents

Ｉｉｉ族窒化物エピタキシャル基板およびその製造方法 Download PDF

Info

Publication number
JP5462377B1
JP5462377B1 JP2013000148A JP2013000148A JP5462377B1 JP 5462377 B1 JP5462377 B1 JP 5462377B1 JP 2013000148 A JP2013000148 A JP 2013000148A JP 2013000148 A JP2013000148 A JP 2013000148A JP 5462377 B1 JP5462377 B1 JP 5462377B1
Authority
JP
Japan
Prior art keywords
layer
substrate
group iii
iii nitride
composition ratio
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013000148A
Other languages
English (en)
Other versions
JP2014132607A (ja
Inventor
哲也 生田
智彦 柴田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dowa Electronics Materials Co Ltd
Original Assignee
Dowa Electronics Materials Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dowa Electronics Materials Co Ltd filed Critical Dowa Electronics Materials Co Ltd
Priority to JP2013000148A priority Critical patent/JP5462377B1/ja
Priority to PCT/JP2013/007012 priority patent/WO2014106875A1/ja
Priority to CN201380069372.3A priority patent/CN104885198A/zh
Priority to US14/759,128 priority patent/US20150340230A1/en
Application granted granted Critical
Publication of JP5462377B1 publication Critical patent/JP5462377B1/ja
Publication of JP2014132607A publication Critical patent/JP2014132607A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/301—AIII BV compounds, where A is Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C23C16/303—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45531—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations specially adapted for making ternary or higher compositions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/04—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings of inorganic non-metallic material
    • C23C28/048—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings of inorganic non-metallic material with layers graded in composition or physical properties
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/40—Coatings including alternating layers following a pattern, a periodic or defined repetition
    • C23C28/42—Coatings including alternating layers following a pattern, a periodic or defined repetition characterized by the composition of the alternating layers
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C30B23/025—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H01L29/151—Compositional structures
    • H01L29/152—Compositional structures with quantum effects only in vertical direction, i.e. layered structures with quantum effects solely resulting from vertical potential variation
    • H01L29/155—Comprising only semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Recrystallisation Techniques (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

【課題】主積層体を形成した後の反りを低減し、かつ、縦方向耐圧を向上したIII族窒化物エピタキシャル基板およびその製造方法を提供する。
【解決手段】本発明のIII族窒化物エピタキシャル基板１０は、Ｓｉ基板１１と、該Ｓｉ基板１１と接する初期層１４と、該初期層１４上に形成され、ＡｌαＧａ１−αＮ（０．５＜α≦１）からなる第１層１５Ａ１（１５Ｂ１）およびＡｌβＧａ１−βＮ（０＜β≦０．５）からなる第２層１５Ａ２（１５Ｂ２）を交互に積層してなる超格子積層体１５と、を有し、前記第２層のＡｌ組成比βが、前記Ｓｉ基板から離れるほど漸増することを特徴とする。
【選択図】図１

Description

本発明は、III族窒化物エピタキシャル基板およびその製造方法に関する。
近年、一般に、Ａｌ，Ｇａ，ＩｎなどとＮとの化合物からなるIII族窒化物半導体は、発光素子や電子デバイス用素子等に広く用いられている。このようなデバイスの特性は、III族窒化物半導体の結晶性に大きく影響されるため、結晶性の高いIII族窒化物半導体を成長させるための技術が求められている。
III族窒化物半導体は、従来、サファイア基板上にエピタキシャル成長させることによって形成されていた。しかしながら、サファイア基板は熱伝導率が小さいために放熱性が悪く、高出力デバイスの作成には適さないという問題があった。
そのため、近年、III族窒化物半導体の結晶成長基板として、シリコン基板（Ｓｉ基板）を用いる技術が提案されている。Ｓｉ基板は、上記サファイア基板よりも放熱性が高いため高出力デバイスの作成に適しており、また、大型基板が安価であることから、製造コストを抑えることができるという利点を有している。しかしながら、サファイア基板と同様に、Ｓｉ基板はIII族窒化物半導体とは格子定数が異なり、このＳｉ基板上に直接III族窒化物半導体を成長させても、結晶性の高いIII族窒化物半導体を得ることは期待できなかった。
また、Ｓｉ基板上に直接III族窒化物半導体を成長させた場合、このIII族窒化物半導体の熱膨張係数はＳｉと比較して大きいため、高温の結晶成長工程から室温にまで冷却する過程において、III族窒化物半導体に大きな引っ張り歪が生じ、これに起因して、Ｓｉ基板が反ってしまうと同時に、III族窒化物半導体に高密度のクラックが発生してしまうという問題があった。
そのため、特許文献１には、Ｓｉ基板とIII族窒化物半導体との間に、ＡｌｘＧａ１−ｘＮ（０．５≦ｘ≦１）からなる第１層とＡｌｙＧａ１−ｙＮ（０．０１≦ｙ≦０．２）からなる第２層とを交互に各々複数層積層したＡｌＮ系超格子バッファ層を設けることにより、Ｓｉ基板上に、結晶性が高く、かつ、クラックの発生を防止したIII族窒化物半導体を製造する技術が開示されている。
特開２００７−６７０７７号公報
特許文献１では、窒化物半導体超格子構造を形成することにより、その上のIII族窒化物半導体層（主積層体）でのクラックの発生を防止することについては言及している。しかしながら、本発明者らの検討によると、Ｓｉ基板に対して、特許文献１のような従来の超格子積層体を形成して、その上にIII族窒化物半導体層からなる主積層体を形成した場合、得られるIII族窒化物エピタキシャル基板が、Ｓｉ基板側を凹として、主積層体側を凸として大きく反ってしまうことがあることが確認された。なお、III族窒化物エピタキシャル基板の反りに関して、以下、Ｓｉ基板側を凹として、主積層体側を凸として反る場合を「上側に凸に反る」といい、その反対に、Ｓｉ基板側を凸として、主積層体側を凹として反る場合を「下側に凸に反る」という。このような大きな上側に凸の反りが発生した場合、主積層体に対するデバイス形成工程での正確な加工に支障をきたし、デバイス不良が発生する可能性があるため、問題となる。
また、III族窒化物エピタキシャル基板には縦方向耐圧の向上も求められている。
そこで本発明は、上記課題に鑑み、主積層体を形成した後の反りを低減し、かつ、縦方向耐圧を向上したIII族窒化物エピタキシャル基板およびその製造方法を提供することを目的とする。
この目的を達成することが可能な本発明のIII族窒化物エピタキシャル基板は、Ｓｉ基板と、該Ｓｉ基板と接する初期層と、該初期層上に形成され、ＡｌαＧａ１−αＮ（０．５＜α≦１）からなる第１層およびＡｌβＧａ１−βＮ（０＜β≦０．５）からなる第２層を交互に積層してなる超格子積層体と、を有し、前記第２層のＡｌ組成比βが、前記Ｓｉ基板から離れるほど漸増することを特徴とする。
本発明では、前記超格子積層体が、前記第１層およびＡｌ組成比βが一定の前記第２層を交互に積層してなる超格子層を複数有し、前記第２層のＡｌ組成比βが、前記Ｓｉ基板から離れる位置の超格子層のものほど大きいことが好ましい。
また、前記Ｓｉ基板に最も近い前記第２層のＡｌ組成比ｘと、前記Ｓｉ基板から最も遠い前記第２層のＡｌ組成比ｙとの差ｙ−ｘが０．０２以上であることが好ましい。
また、前記第１層がＡｌＮであることが好ましい。
また、前記初期層が、ＡｌＮ層と該ＡｌＮ層上のＡｌｚＧａ１−ｚＮ層（０＜ｚ＜１）とを含み、該ＡｌｚＧａ１−ｚＮ層のＡｌ組成比ｚが、前記Ｓｉ基板から最も遠い前記第２層のＡｌ組成比ｙよりも大きいことが好ましい。
前記超格子積層体上に、少なくともＡｌＧａＮ層およびＧａＮ層の２層を含むIII族窒化物層をエピタキシャル成長することにより形成された主積層体をさらに有することが好ましい。
前記主積層体形成後の反り量は、以下の式（１）の値以下であることが好ましい。
（ｘ／６）２×５０μｍ ・・・（１）
ただし、ｘは前記Ｓｉ基板のインチサイズとする。すなわち、前記Ｓｉ基板が６インチの場合、前記主積層体形成後の反り量が５０μｍ以下であることが好ましい。
本発明のIII族窒化物エピタキシャル基板の製造方法は、Ｓｉ基板上に、該Ｓｉ基板と接する初期層を形成する第１工程と、該初期層上に、ＡｌαＧａ１−αＮ（０．５＜α≦１）からなる第１層およびＡｌβＧａ１−βＮ（０＜β≦０．５）からなる第２層を交互に積層してなる超格子積層体を形成する第２工程と、を有し、前記第２工程では、前記第２層のＡｌ組成比βを、前記Ｓｉ基板から離れるほど漸増させることを特徴とする。
本発明によれば、第２層のＡｌ組成比βが、前記Ｓｉ基板から離れるほど漸増することにより、主積層体を形成した後の反りを低減し、かつ、縦方向耐圧を向上したIII族窒化物エピタキシャル基板を得ることができる。
本発明に従うIII族窒化物エピタキシャル基板１０の模式断面図である。 本発明に従う他のIII族窒化物エピタキシャル基板２０の模式断面図である。 反り量（ＳＯＲＩ）の定義を説明する基板の模式断面図である。
以下、図面を参照しつつ本発明をより詳細に説明する。なお、本明細書において、本発明の実施形態である２つのIII族窒化物エピタキシャル基板に共通する構成要素には、原則として下１桁が同一の参照番号を付し、説明は省略する。また、基板の模式断面図は、説明の便宜上、各層の厚みをＳｉ基板に対して誇張して描いたものである。また、本明細書において単に「ＡｌＧａＮ」と表記する場合は、III族元素（Ａｌ，Ｇａの合計）とＮとの化学組成比が１：１であり、III族元素ＡｌとＧａとの比率は不定の任意の化合物を意味するものとする。また、この化合物におけるIII族元素中のＡｌの割合を「Ａｌ組成比」と称する。
（実施形態１：III族窒化物エピタキシャル基板１０）
本発明の一実施形態であるIII族窒化物エピタキシャル基板１０は、図１に示すように、Ｓｉ基板１１と、このＳｉ基板１１上に形成されたバッファ層１２とを有する。そして、このバッファ層１２上にIII族窒化物層をエピタキシャル成長することにより形成された主積層体１３を具えることができる。バッファ層１２は、Ｓｉ基板１１と接する初期層１４と、この初期層１４上に形成され、ＡｌαＧａ１−αＮ（０．５＜α≦１）からなる第１層およびＡｌβＧａ１−βＮ（０＜β≦０．５）からなる第２層を交互に積層してなる超格子積層体１５と、を有する。本実施形態では、超格子積層体１５が、例えばＡｌＮからなる第１層１５Ａ１（α＝１）およびＡｌ組成比βが一定値０．１０をとるＡｌ０．１０Ｇａ０．９０Ｎからなる第２層１５Ａ２を交互に積層してなる第１超格子層１５Ａと、例えばＡｌＮからなる第１層１５Ｂ１（α＝１）およびＡｌ組成比βが一定値０．１５をとるＡｌ０．１５Ｇａ０．８５Ｎからなる第２層１５Ｂ２を交互に積層してなる第２超格子層１５Ｂと、の２層の超格子層を有する。
Ｓｉ基板１１はＳｉ単結晶基板であり、面方位は特に指定されず、（１１１），（１００），（１１０）面等を使用することができるが、III族窒化物の（０００１）面を成長させるためには（１１０），（１１１）面が望ましく、さらに、表面平坦性よく成長させるためには、（１１１）面を使用することが望ましい。また、ｐ型、ｎ型いずれの伝導型としてもよく、０．００１〜１０００００Ω・ｃｍまでの各種抵抗率に適用可能である。また、Ｓｉ基板内に導電性を制御する以外の目的の不純物（Ｃ，Ｏ，Ｎ，Ｇｅなど）を含んでもよい。基板の厚みは、各層のエピタキシャル成長後の反り量等を勘案して適宜設定されるが、例えば５００〜２０００μｍの範囲内である。
初期層１４を構成する典型的な材料としては、ＡｌＧａＮまたはＡｌＮが挙げられ、特に、初期層１４の基板接触部分をＡｌＮ層とすることにより、Ｓｉ基板１１との反応を抑制し、縦方向耐圧を向上させることができる。また、初期層１４は、膜厚方向に必ずしも均一組成である必要はなく、基板接触部分をＡｌＮ層とすれば、そのＡｌＮ層上にＡｌＧａＮ層を形成するなど、異なる組成の複数層の積層としたり、組成傾斜させたりしてもよい。また、ＡｌＮとＳｉ単結晶基板の界面部分に、Ｓｉの窒化膜・酸化膜・炭化膜等の薄膜を挿入したり、こうした膜とＡｌＮが反応した薄膜を挿入してもよい。さらに、初期層１４は、結晶品質を損ねない範囲の厚みで、例えば低温バッファ層のようなアモルファス層、多結晶層を形成してもよい。初期層１４の厚みは、例えば１０〜５００ｎｍの範囲内である。１０ｎｍ未満の場合、上層の原料の一部であるＧａとＳｉ基板とが反応することにより欠陥が発生してしまう可能性があり、５００ｎｍ超えの場合、初期層を形成した時点でクラックが発生する可能性があるからである。
本実施形態では、第１超格子層１５Ａの第２層１５Ａ２はＡｌ組成比βが０．１０で、第２超格子層１５Ｂの第２層１５Ｂ２はＡｌ組成比βが０．１５となっており、第２層のＡｌ組成比βが、Ｓｉ基板１１から離れるほど増加する点が特徴的構成である。このように高Ａｌ組成比αのＡｌＧａＮ層（ＡｌＮ含む）と低Ａｌ組成比βのＡｌＧａＮ層との超格子積層体において、低Ａｌ組成比βのＡｌＧａＮ層のＡｌ組成比βをＳｉ基板から離れるほど増加させることによって、主積層体１３を形成した後のIII族窒化物エピタキシャル基板１０の反りを低減できることを、本発明者らは見出した。その結果、主積層体に対するデバイス形成工程でのデバイス不良の可能性を低減することができる。
本発明は、以下のような作用により上記の効果が得られるものと本発明者らは予想している。すなわち、Ａｌ組成比が低い層の上にＡｌ組成比が高い層を形成すると、ウェハ面内の格子定数として考えた場合、面内格子定数の大きい層（例えばＧａＮ＝３．１９）の上に面内格子定数の小さい層（例えばＡｌＮ＝３．１１）を形成することになり、Ａｌ組成比が高い層に引張応力が誘起される。さらに、その引張応力が誘起されたＡｌ組成比が高い層の上にＡｌ組成比が低い層を形成すると、逆にＡｌ組成比が低い層に圧縮応力が誘起される。そのため、単なる繰り返しでは全体としてこれらの応力はキャンセルされて小さくなる。しかし、高Ａｌ組成比のＡｌＧａＮ層（ＡｌＮ含む）と低Ａｌ組成比のＡｌＧａＮ層との超格子積層体において、低Ａｌ組成比のＡｌＧａＮ層のＡｌ組成比をＳｉ基板から離れるほど増加させていくと、格子定数差が小さくなった結果として、引張応力を発生することができる。結果、そのほかの層で発生している圧縮応力とキャンセルすることにより、応力の総和を低減することが可能となる。そのため、本発明の超格子積層体１５は、主積層体１３との間で応力を相殺させ、主積層体１３を形成した後のIII族窒化物エピタキシャル基板１０の反りを低減できる。
また、第２層のＡｌ組成比βが、Ｓｉ基板１１から離れるほど増加する本実施形態においては、反対に第２層のＡｌ組成比が、Ｓｉ基板から離れるほど減少する場合に比べて、縦方向耐圧が向上するという効果も奏する。III族窒化物半導体は、Ａｌ組成比が高くなるほどバンドギャップが大きくなり、材料自体の持つ固有の抵抗が高くなる。本実施形態では、Ａｌ組成比の高い層を超格子層に使う割合が増えることにより、バッファ層の抵抗を高くすることができ、リーク電流の減少・耐圧向上の効果を有すると考えられる。ただし、超格子積層体全体として生じる圧縮応力が大きくなりすぎた場合、クラックの発生につながるため、組成差は適宜設定する必要がある。
主積層体１３は、バッファ層１２上に、少なくともＡｌＧａＮ層およびＧａＮ層の２層を含むIII族窒化物層をエピタキシャル成長することにより形成される。本実施形態では、主積層体１３は、第２超格子層１５Ｂ上に形成されるＡｌＧａＮ層１６と、ＡｌＧａＮ層１６上に形成されるＧａＮからなるチャネル層１７と、チャネル層１７上に形成され、チャネル層よりもバンドギャップの大きいＡｌＧａＮからなる電子供給層１８とからなる。２次元電子ガスが発生する部分での合金散乱を避けるため、主積層体１３におけるＧａＮ層は、本実施形態のように最も電子供給層１８側に位置することが好ましい。超格子積層体１５の直上の層は、該層に圧縮応力が加わるように、超格子積層体１５中の最も上側の第２層よりも低いＡｌ組成比を有するＡｌＧａＮまたはＧａＮとすることが好ましい。本発明において、主積層体１３の厚みは、０．１〜５μｍの範囲内であることが好ましい。０．１μｍ未満の場合、ピットなどの欠陥が発生する可能性があり、５μｍ超えの場合、主積層体１３にクラックが発生する可能性があるからである。チャネル層１６および電子供給層１７の厚みは、デバイス設計上適宜設定すればよい。
本実施形態のIII族窒化物エピタキシャル基板１０は任意の電子デバイス（ＬＥＤ，ＬＤ，トランジスタ，ダイオード等）に用いることができ、特にＨＥＭＴ（High Electron Mobility Transistor）に用いるのが好ましい。
本発明のIII族窒化物エピタキシャル基板１０をデバイス化する工程としては、基板１０に電極を形成する工程、窒化物半導体層の個片化のために、エッチングで溝を形成する工程、表面パッシベーション膜を形成する工程、素子を分離する工程などが挙げられ、各工程間に素子の搬送が行われる。
（実施形態２：III族窒化物エピタキシャル基板２０）
本発明の他の実施形態であるIII族窒化物エピタキシャル基板２０は、図２に示すように、Ｓｉ基板２１と、このＳｉ基板２１上に形成されたバッファ層２２とを有する。そして、このバッファ層２２上にIII族窒化物層をエピタキシャル成長することにより形成された主積層体２３を具えることができる。バッファ層２２は、Ｓｉ基板１１と接する初期層２４と、この初期層２４上に形成され、ＡｌαＧａ１−αＮ（０．５＜α≦１）からなる第１層およびＡｌβＧａ１−βＮ（０＜β≦０．５）からなる第２層を交互に積層してなる超格子積層体２５と、を有する。本実施形態では、超格子積層体２５が、例えばＡｌＮからなる第１層２５Ａ１（α＝１）およびＡｌ組成比βが一定値０．１０をとるＡｌ０．１０Ｇａ０．９０Ｎからなる第２層２５Ａ２を交互に積層してなる第１超格子層２５Ａと、例えばＡｌＮからなる第１層２５Ｂ１（α＝１）およびＡｌ組成比βが一定値０．１２をとるＡｌ０．１２Ｇａ０．８８Ｎからなる第２層２５Ｂ２を交互に積層してなる第２超格子層２５Ｂと、例えばＡｌＮからなる第１層２５Ｃ１（α＝１）およびＡｌ組成比βが一定値０．１４をとるＡｌ０．１４Ｇａ０．８６Ｎからなる第２層２５Ｃ２を交互に積層してなる第３超格子層２５Ｃと、例えばＡｌＮからなる第１層２５Ｄ１（α＝１）およびＡｌ組成比βが一定値０．１６をとるＡｌ０．１６Ｇａ０．８４Ｎからなる第２層２５Ｄ２を交互に積層してなる第４超格子層２５Ｄと、例えばＡｌＮからなる第１層２５Ｅ１（α＝１）およびＡｌ組成比βが一定値０．１８をとるＡｌ０．１８Ｇａ０．８２Ｎからなる第２層２５Ｅ２を交互に積層してなる第５超格子層２５Ｅと、の５層の超格子層を有する。
本実施形態でも、５つの超格子層２５Ａ〜２５Ｅ中の第２層２５Ａ２〜２５Ｅ２のＡｌ組成比βが、０．１０＜０．１２＜０．１４＜０．１６＜０．１８と、Ｓｉ基板２１から離れるほど増加しており、実施形態１と同様、主積層体２３を形成した後のIII族窒化物エピタキシャル基板２０の反りを低減でき、かつ、縦方向耐圧を向上できる。
Ｓｉ基板２１、初期層２４、ＡｌＧａＮ層２６、チャネル層２７、電子供給層２８については実施形態１と同様である。
（他の実施形態）
上述したところはいずれも代表的な実施形態の例を示したものであって、本発明はこれらの実施形態に限定されるものではなく、例えば以下のような実施形態をも包含するものである。
実施形態１，２の超格子積層体１５，２５では、複数の超格子層を設け、各超格子層にわたり第１層はＡｌＮとし、各超格子層におけるＡｌβＧａ１−βＮからなる第２層の一定のＡｌ組成比βを基板から離れるほど増加させる例を示した。しかし、超格子積層体中のＡｌ組成比の変化の態様としては、例えば以下のようなものでもよい。
例えば、ＡｌＮからなる第１層と、ＡｌβＧａ１−βＮからなる第２層を交互に複数組形成する超格子積層体において、この第２層のＡｌ組成比βを基板から離れるほど漸増させても良い。ここで、漸増とは、連続または階段状に増加することを言い、上記の複数の超格子層により第２層のＡｌ組成比βが階段状に増加するもの以外に、第２層のＡｌ組成比βがＳｉ基板から離れるほど連続して増加し続ける場合を含む。このような場合であっても、実施形態１において説明した作用効果を奏することは明らかである。
また、本発明における第２層は、Ａｌ組成比βが０＜β≦０．５であり、第１層は、Ａｌ組成比αが０．５＜α≦１であるため、いずれの第２層も、素子から近いか遠いかに関わらず、必ず第１層よりも低いＡｌ組成比を有している。よって、本発明において、第１層は素子からの距離に関わらず同一の組成（実施形態１，２ではＡｌＮ）に限定する必要はなく、複数の第１層の間で０．５＜α≦１の範囲内でＡｌ組成比を変化させてもよい。
しかし、本発明では実施形態１，２に示したように、すべての第１層がＡｌＮであることが好ましい。これにより、隣接する第２層とのＡｌ組成比の差が最大となり、歪緩衝効果が最大となるからである。
本発明における第２層は、Ａｌ組成比βが０＜β≦０．５であれば特に限定されないが、Ｓｉ基板から最も遠い第２層のＡｌ組成比ｙが０．０５〜０．５の範囲内であることが好ましい。ｙが０．０５を下回ると、縦方向耐圧が十分に確保できない可能性があり、０．５を超えると、歪緩衝効果が不十分になり、超格子積層体にクラックが発生する可能性があるからである。
また、本発明では、Ｓｉ基板に最も近い第２層のＡｌ組成比ｘも０となることはない。すなわち、第２層がＧａＮとなることはない。なぜならば、第２層がＧａＮとなる場合、素子の縦方向耐圧を十分に確保できなくなるからである。さらに、縦方向耐圧が特に重要な場合、このように素子の縦方向耐圧を確保する観点からは、ｘが０．０５より大きいことが好ましく、０．１０以上であることがより好ましい。
また、本発明では、Ｓｉ基板に最も近い第２層のＡｌ組成比ｘと、Ｓｉ基板から最も離れた第２層のＡｌ組成比ｙとの関係において、Ａｌ組成比βの値の範囲内でｘ＜ｙであり、その差（ｙ−ｘ）が０．０２以上であることが好ましい。０．０２未満では、反りの低減効果が不十分となる可能性があるためである。さらに、その差（ｙ−ｘ）が０．４５以下であることが好ましく、０．２以下であることがより好ましい。
また、初期層１４が、ＡｌＮ層とこのＡｌＮ層上のＡｌｚＧａ１−ｚＮ層（０＜ｚ＜１）とを含む場合には、Ａｌ組成比ｚが、Ｓｉ基板から最も遠い第２層、すなわち第２層中最大のＡｌ組成比を有する第２層のＡｌ組成比ｙよりも大きいことが好ましい。ｚ＞ｙとすることにより、超格子積層体にクラックが発生するのを抑制できるからである。
本明細書において、バッファ層を構成する「ＡｌＧａＮ」は、他のIII族元素であるＢおよび／またはＩｎを合計１％以下含んでいてもよい。また、例えばＳｉ，Ｈ，Ｏ，Ｃ，Ｍｇ，Ａｓ，Ｐなどの微量の不純物を含んでいてもよい。なお、主積層体を構成するＧａＮ，ＡｌＧａＮなども同様に他のIII族元素を合計１％以下含んでいてもよい。
本発明における超格子積層体の一組の積層体（実施形態１，２では第１層および第２層）の厚みは、組成の組み合わせで適宜設定され、例えば１〜１００ｎｍ程度とすればよい。また、第１層の厚みは、０．５〜２００ｎｍ、第２層の厚みは、０．５〜１００ｎｍとすることができる。
本発明における超格子積層体の積層体（第１層および第２層）の組数は、必要とする耐圧により適宜設定され、例えば４０〜３００組とすることができる。また、超格子積層体の全体の厚みは１μｍ以上とすることが好ましい。１μｍ以上の場合、膜内に発生する応力の総和が十分に大きくなるため、本発明による効果が十分に発揮されるからである。
本発明において、主積層体形成後の反り量は、以下の式（１）の値以下であることが好ましい。
（ｘ／６）２×５０μｍ ・・・（１）
ただし、ｘは前記Ｓｉ基板のインチサイズとする。すなわち、Ｓｉ基板が６インチの場合、主積層体形成後の反り量が５０μｍ以下であることが好ましい。これにより、主積層体に対するデバイス形成工程でのデバイス不良をより効果的に低減することができる。
（III族窒化物エピタキシャル基板の製造方法）
次に、本発明のIII族窒化物エピタキシャル基板の製造方法の実施形態について説明する。本発明のIII族窒化物エピタキシャル基板の製造方法は、例えば図１に示すように、Ｓｉ基板１１上に、このＳｉ基板１１と接する初期層１４を形成する第１工程と、この初期層１４上に、ＡｌαＧａ１−αＮ（０．５＜α≦１）からなる第１層１５Ａ１（１５Ｂ１）およびＡｌβＧａ１−βＮ（０＜β≦０．５）からなる第２層１５Ａ２（１５Ｂ２）を交互に積層してなる超格子積層体１５を形成する第２工程と、を有し、この第２工程では、第２層のＡｌ組成比βを、第１超格子層１５Ａよりも第２超格子層１５Ｂで、すなわち、Ｓｉ基板１１から離れるほど漸増させることを特徴とする。その後、バッファ層１２上にIII族窒化物層をエピタキシャル成長することにより主積層体１３を形成することができる。この方法により、主積層体１３を形成した後のIII族窒化物エピタキシャル基板１０の反りを低減でき、かつ、縦方向耐圧を向上できる。
本発明における各層のエピタキシャル成長方法としては、ＭＯＣＶＤ法、ＭＢＥ法など公知の手法を用いることができる。ＡｌＧａＮを形成する場合の原料ガスとしては、ＴＭＡ（トリメチルアルミニウム）、ＴＭＧ（トリメチルガリウム）、アンモニアを挙げることができ、膜中のＡｌ組成比の制御は、ＴＭＡとＴＭＧとの混合比を制御することにより行うことができる。また、エピタキシャル成長後のＡｌ組成比や膜厚の評価は、ＴＥＭ−ＥＤＳなど公知の手法を用いることができる。
以下、実施例を用いて本発明をさらに詳細に説明するが、本発明は以下の実施例に何ら限定されるものではない。
（実施例１）
（１１１）面６インチｐ型Ｓｉ単結晶基板（Ｂドープ、比抵抗０．０２Ω・ｃｍ、厚さ：６２５μｍ）上に、バッファ層として、ＡｌＮ（厚さ：１２０ｎｍ）とＡｌ０．３５Ｇａ０．６５Ｎ（厚さ：５０ｎｍ）を順に積層した初期層を形成した。その後、初期層上に、ＡｌＮ（厚さ：３．５ｎｍ）およびＡｌ０．１０Ｇａ０．９０Ｎ（厚さ：２５ｎｍ）を交互に５０組積層した第１超格子層と、ＡｌＮ（厚さ：３．５ｎｍ）およびＡｌ０．１５Ｇａ０．８５Ｎ（厚さ：２５ｎｍ）を交互に５０組積層した第２超格子層とを順次エピタキシャル成長させ、超格子積層体とした。その後、超格子積層体上に、Ａｌ０．１５Ｇａ０．８５Ｎ（厚さ：１μｍ）、ＧａＮチャネル層（厚さ：２０ｎｍ）およびＡｌ０．２５Ｇａ０．７５Ｎ電子供給層（厚さ：３０ｎｍ）を主積層体としてエピタキシャル成長させて、ＨＥＭＴ構造を持つ実施形態１のようなIII族窒化物エピタキシャル基板を作製した。なお、成長方法としては、原料として、ＴＭＡ(トリメチルアルミニウム)、ＴＭＧ（トリメチルガリウム）、アンモニアを用いたＭＯＣＶＤ法を用いた。キャリアガスとしては、窒素・水素を用いた。各層の成長条件（圧力・温度）は、いずれも２０ｋＰａ、１０００℃、Ｖ／III比を２０００とした。また、各ＡｌＧａＮ層におけるＡｌ組成比の制御は、ＴＭＡとＴＭＧとの混合比を適宜制御することにより行った。以下の各実施例および各比較例においても同様である。
（実施例２）
超格子積層体を、ＡｌＮ（厚さ：３．５ｎｍ）およびＡｌ０．１０Ｇａ０．９０Ｎ（厚さ：２５ｎｍ）を交互に２０組積層した第１超格子層と、ＡｌＮ（厚さ：３．５ｎｍ）およびＡｌ０．１２Ｇａ０．８８Ｎ（厚さ：２５ｎｍ）を交互に２０組積層した第２超格子層と、ＡｌＮ（厚さ：３．５ｎｍ）およびＡｌ０．１４Ｇａ０．８５Ｎ（厚さ：２５ｎｍ）を交互に２０組積層した第３超格子層と、ＡｌＮ（厚さ：３．５ｎｍ）およびＡｌ０．１６Ｇａ０．８４Ｎ（厚さ：２５ｎｍ）を交互に２０組積層した第４超格子層と、ＡｌＮ（厚さ：３．５ｎｍ）およびＡｌ０．１８Ｇａ０．８２Ｎ（厚さ：２５ｎｍ）を交互に２０組積層した第５超格子層と、を順次エピタキシャル成長させたものとした以外は、実施例１と同様にして、ＨＥＭＴ構造を持つ実施形態２のようなIII族窒化物エピタキシャル基板を作製した。成長温度および成長圧力は実施例１と同様とした。
（実施例３）
超格子積層体を、ＡｌＮ（厚さ：３．５ｎｍ）およびＡｌ０．１０Ｇａ０．９０Ｎ（厚さ：２５ｎｍ）を交互に２０組積層した第１超格子層と、ＡｌＮ（厚さ：３．５ｎｍ）およびＡｌ０．１１Ｇａ０．８９Ｎ（厚さ：２５ｎｍ）を交互に２０組積層した第２超格子層と、ＡｌＮ（厚さ：３．５ｎｍ）およびＡｌ０．１２Ｇａ０．８８Ｎ（厚さ：２５ｎｍ）を交互に２０組積層した第３超格子層と、ＡｌＮ（厚さ：３．５ｎｍ）およびＡｌ０．１３Ｇａ０．８７Ｎ（厚さ：２５ｎｍ）を交互に２０組積層した第４超格子層と、ＡｌＮ（厚さ：３．５ｎｍ）およびＡｌ０．１４Ｇａ０．８６Ｎ（厚さ：２５ｎｍ）を交互に２０組積層した第５超格子層と、を順次エピタキシャル成長させたものとした以外は、実施例１と同様にして、ＨＥＭＴ構造を持つIII族窒化物エピタキシャル基板を作製した。
（比較例１）
超格子積層体を、ＡｌＮ（厚さ：３．５ｎｍ）およびＡｌ０．１５Ｇａ０．８５Ｎ（厚さ：２５ｎｍ）を交互に１００組積層した超格子層をエピタキシャル成長させたものとした以外は、実施例１と同様にして、ＨＥＭＴ構造を持つ比較例１にかかるIII族窒化物エピタキシャル基板を作製した。
（比較例２）
超格子積層体を、ＡｌＮ（厚さ：３．５ｎｍ）およびＡｌ０．１０Ｇａ０．９０Ｎ（厚さ：２５ｎｍ）を交互に１００組積層した超格子層をエピタキシャル成長させたものとした以外は、実施例１と同様にして、ＨＥＭＴ構造を持つ比較例２にかかるIII族窒化物エピタキシャル基板を作製した。
（比較例３）
超格子積層体を、ＡｌＮ（厚さ：３．５ｎｍ）およびＡｌ０．０５Ｇａ０．９５Ｎ（厚さ：２５ｎｍ）を交互に１００組積層した超格子層をエピタキシャル成長させたものとした以外は、実施例１と同様にして、ＨＥＭＴ構造を持つ比較例３にかかるIII族窒化物エピタキシャル基板を作製した。
（比較例４）
超格子積層体を、ＡｌＮ（厚さ：３．５ｎｍ）およびＧａＮ（厚さ：２５ｎｍ）を交互に１００組積層した超格子層をエピタキシャル成長させたものとした以外は、実施例１と同様にして、ＨＥＭＴ構造を持つ比較例４にかかるIII族窒化物エピタキシャル基板を作製した。
（比較例５）
超格子積層体を、ＡｌＮ（厚さ：３．５ｎｍ）およびＡｌ０．１０Ｇａ０．９０Ｎ（厚さ：２５ｎｍ）を交互に５０組積層した第１超格子層と、ＡｌＮ（厚さ：３．５ｎｍ）およびＡｌ０．０５Ｇａ０．９５Ｎ（厚さ：２５ｎｍ）を交互に５０組積層した第２超格子層と、を順次エピタキシャル成長させたものとした以外は、実施例１と同様にして、ＨＥＭＴ構造を持つ比較例５にかかるIII族窒化物エピタキシャル基板を作製した。
（比較例６）
超格子積層体を、ＡｌＮ（厚さ：３．５ｎｍ）およびＡｌ０．１５Ｇａ０．８５Ｎ（厚さ：２５ｎｍ）を交互に５０組積層した第１超格子層と、ＡｌＮ（厚さ：３．５ｎｍ）およびＡｌ０．１０Ｇａ０．９０Ｎ（厚さ：２５ｎｍ）を交互に５０組積層した第２超格子層と、を順次エピタキシャル成長させたものとした以外は、実施例１と同様にして、ＨＥＭＴ構造を持つ比較例６にかかるIII族窒化物エピタキシャル基板を作製した。
（評価１：III族窒化物エピタキシャル基板の反り量の測定）
光学干渉方式による反り測定装置（Ｎｉｄｅｋ社製、ＦＴ−９００）を用いて、主積層体を形成した後のIII族窒化物エピタキシャル基板の反り量を測定し、結果を表１に示す。本発明における「反り量」は、ＳＥＭＩ Ｍ１−０３０２に準じて測定したものを意味するものとする。すなわち、非強制状態で測定を行い、反り量は非吸着での全測定点データの最大値と最小値との差の値である。図３に示すように、基準面を最小二乗法により求められた仮想平面とすると、反り量（ＳＯＲＩ）は最大値Ａと最小値Ｂの絶対値の和で示される。なお、表１では、基準面に対して下側に凸となる反りを「−（マイナス）」で、上側に凸となる反りを「＋（プラス）」で表示する。
（評価２：縦方向耐圧の測定）
電子供給層上に、８０μｍφからなるＴｉ／Ａｕ積層構造のオーミック電極を形成し、オーミック電極外側を５０ｎｍの厚みでエッチングした後、Ｓｉ基板裏面を金属板に接地し、両電極間に流れる電流値を電圧に対して測定した。この際、空気中の放電を抑制するため、絶縁油で両電極間を絶縁している。また、基板裏面へのリークの影響をなくすため、基板下には絶縁板を配置している。本実験例において、縦方向耐圧は縦方向の電流値を上記オーミック電極の面積で単位面積当たりの値に換算した値が１０−４Ａ／ｃｍ２に達する電圧値とし、以下の評価基準で結果を表１に示す。
（評価基準）
○：４００Ｖ以上
△：２００Ｖ以上４００Ｖ未満
×：２００Ｖ未満
Figure 0005462377
表１に示すとおり、実施例では比較例よりも、主積層体を形成した後のIII族窒化物エピタキシャル基板の反り量を小さくすることができ、反り量をいずれも５０μｍ以下とすることができた。また、初期層から主積層体に近づくにつれて超格子積層体の第２層のＡｌ組成比を高くしているため、初期層から主積層体に近づくにつれて超格子積層体の第２層のＡｌ組成比を低くした比較例５，６に比べて、縦方向耐圧が悪くなることはなかった。
また、実施例１と実施例２とから、Ａｌ組成比の変更を多数回としても同様の効果が得られることがわかる。また、実施例２と実施例３とを比較すると、第２層のＡｌ組成比の変化を大きくしたほうが、より下方向に凸にする効果が高いことがわかる。
本発明によれば、主積層体を形成した後の反りを低減し、かつ、縦方向耐圧を向上したIII族窒化物エピタキシャル基板を得ることができる。
１０ III族窒化物エピタキシャル基板
１１ Ｓｉ基板
１２ バッファ層
１３ 主積層体
１４ 初期層
１５ 超格子積層体
１５Ａ 第１超格子層
１５Ａ１ 第１層（ＡｌＮ）
１５Ａ２ 第２層（Ａｌ０．１０Ｇａ０．９０Ｎ）
１５Ｂ 第２超格子層
１５Ｂ１ 第１層（ＡｌＮ）
１５Ｂ２ 第２層（Ａｌ０．１５Ｇａ０．８５Ｎ）
１６ ＡｌＧａＮ層
１７ チャネル層（ＧａＮ）
１８ 電子供給層（ＡｌＧａＮ）

Claims (9)

  1. Ｓｉ基板と、該Ｓｉ基板と接する初期層と、該初期層上に形成され、ＡｌαＧａ１−αＮ（０．５＜α≦１）からなる第１層およびＡｌβＧａ１−βＮ（０＜β≦０．５）からなる第２層を交互に積層してなる超格子積層体と、を有し、
    前記第２層のＡｌ組成比βが、前記Ｓｉ基板から離れるほど漸増することを特徴とするIII族窒化物エピタキシャル基板。
  2. 前記超格子積層体が、前記第１層およびＡｌ組成比βが一定の前記第２層を交互に積層してなる超格子層を複数有し、
    前記第２層のＡｌ組成比βが、前記Ｓｉ基板から離れる位置の超格子層のものほど大きい請求項１に記載のIII族窒化物エピタキシャル基板。
  3. 前記Ｓｉ基板に最も近い前記第２層のＡｌ組成比ｘと、前記Ｓｉ基板から最も遠い前記第２層のＡｌ組成比ｙとの差ｙ−ｘが０．０２以上である請求項１または２に記載のIII族窒化物エピタキシャル基板。
  4. 前記第１層がＡｌＮである請求項１〜３のいずれか１項に記載のIII族窒化物エピタキシャル基板。
  5. 前記初期層が、ＡｌＮ層と該ＡｌＮ層上のＡｌｚＧａ１−ｚＮ層（０＜ｚ＜１）とを含み、該ＡｌｚＧａ１−ｚＮ層のＡｌ組成比ｚが、前記Ｓｉ基板から最も遠い前記第２層のＡｌ組成比ｙよりも大きい請求項１〜４のいずれか１項に記載のIII族窒化物エピタキシャル基板。
  6. 前記超格子積層体上に、少なくともＡｌＧａＮ層およびＧａＮ層の２層を含むIII族窒化物層をエピタキシャル成長することにより形成された主積層体をさらに有する請求項１〜５のいずれか１項に記載のIII族窒化物エピタキシャル基板。
  7. 前記主積層体形成後の反り量が、以下の式（１）の値以下である請求項６に記載のIII族窒化物エピタキシャル基板。
    （ｘ／６）２×５０μｍ ・・・（１）
    ただし、ｘは前記Ｓｉ基板のインチサイズとする。
  8. 前記Ｓｉ基板が６インチであり、前記主積層体形成後の反り量が５０μｍ以下である請求項６に記載のIII族窒化物エピタキシャル基板。
  9. Ｓｉ基板上に、該Ｓｉ基板と接する初期層を形成する第１工程と、
    該初期層上に、ＡｌαＧａ１−αＮ（０．５＜α≦１）からなる第１層およびＡｌβＧａ１−βＮ（０＜β≦０．５）からなる第２層を交互に積層してなる超格子積層体を形成する第２工程と、を有し、
    前記第２工程では、前記第２層のＡｌ組成比βを、前記Ｓｉ基板から離れるほど漸増させることを特徴とするIII族窒化物エピタキシャル基板の製造方法。
JP2013000148A 2013-01-04 2013-01-04 Ｉｉｉ族窒化物エピタキシャル基板およびその製造方法 Active JP5462377B1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2013000148A JP5462377B1 (ja) 2013-01-04 2013-01-04 Ｉｉｉ族窒化物エピタキシャル基板およびその製造方法
PCT/JP2013/007012 WO2014106875A1 (ja) 2013-01-04 2013-11-28 Iii族窒化物エピタキシャル基板およびその製造方法
CN201380069372.3A CN104885198A (zh) 2013-01-04 2013-11-28 Iii族氮化物外延基板以及其的制造方法
US14/759,128 US20150340230A1 (en) 2013-01-04 2013-11-28 Iii nitride epitaxial substrate and method of producing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013000148A JP5462377B1 (ja) 2013-01-04 2013-01-04 Ｉｉｉ族窒化物エピタキシャル基板およびその製造方法

Publications (2)

Publication Number Publication Date
JP5462377B1 true JP5462377B1 (ja) 2014-04-02
JP2014132607A JP2014132607A (ja) 2014-07-17

Family

ID=50619362

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013000148A Active JP5462377B1 (ja) 2013-01-04 2013-01-04 Ｉｉｉ族窒化物エピタキシャル基板およびその製造方法

Country Status (4)

Country Link
US (1) US20150340230A1 (ja)
JP (1) JP5462377B1 (ja)
CN (1) CN104885198A (ja)
WO (1) WO2014106875A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018093243A (ja) * 2018-03-22 2018-06-14 富士通株式会社 化合物半導体装置及びその製造方法
CN110544716A (zh) * 2018-05-28 2019-12-06 Imec 非营利协会 Iii-n半导体结构及形成iii-n半导体结构的方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6180401B2 (ja) * 2014-11-25 2017-08-16 サンケン電気株式会社 エピタキシャルウェーハ、半導体素子、エピタキシャルウェーハの製造方法、並びに、半導体素子の製造方法
TWI552948B (zh) * 2015-06-05 2016-10-11 環球晶圓股份有限公司 半導體元件
JP2018041851A (ja) * 2016-09-08 2018-03-15 クアーズテック株式会社 窒化物半導体基板
TWI683372B (zh) * 2017-06-29 2020-01-21 環球晶圓股份有限公司 半導體元件及其形成方法
CN111146269A (zh) * 2018-11-06 2020-05-12 世界先进积体电路股份有限公司 高电子迁移率晶体管装置及其制造方法
JP7279552B2 (ja) * 2019-07-11 2023-05-23 信越半導体株式会社 電子デバイス用基板およびその製造方法
JP2022016951A (ja) * 2020-07-13 2022-01-25 富士通株式会社 半導体装置
US11387356B2 (en) * 2020-07-31 2022-07-12 Vanguard International Semiconductor Corporation Semiconductor structure and high-electron mobility transistor device having the same
CN114256057A (zh) * 2020-09-25 2022-03-29 华为技术有限公司 氮化物外延结构和半导体器件
CN113659006B (zh) * 2021-08-05 2024-05-24 王晓波 一种基于第三代半导体GaN材料的HEMT外延器件及其生长方法
TWI805106B (zh) * 2021-12-01 2023-06-11 世界先進積體電路股份有限公司 半導體結構

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010232377A (ja) * 2009-03-26 2010-10-14 Sumitomo Electric Device Innovations Inc 半導体素子
JP2011023664A (ja) * 2009-07-17 2011-02-03 Dowa Electronics Materials Co Ltd 横方向を電流導通方向とする電子デバイス用エピタキシャル基板およびその製造方法
JP2011100772A (ja) * 2009-11-04 2011-05-19 Dowa Electronics Materials Co Ltd Ｉｉｉ族窒化物積層基板
JP2011238685A (ja) * 2010-05-07 2011-11-24 Rohm Co Ltd 窒化物半導体素子
WO2013008461A1 (ja) * 2011-07-11 2013-01-17 Ｄｏｗａエレクトロニクス株式会社 Iii族窒化物エピタキシャル基板およびその製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5804768B2 (ja) * 2011-05-17 2015-11-04 古河電気工業株式会社 半導体素子及びその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010232377A (ja) * 2009-03-26 2010-10-14 Sumitomo Electric Device Innovations Inc 半導体素子
JP2011023664A (ja) * 2009-07-17 2011-02-03 Dowa Electronics Materials Co Ltd 横方向を電流導通方向とする電子デバイス用エピタキシャル基板およびその製造方法
JP2011100772A (ja) * 2009-11-04 2011-05-19 Dowa Electronics Materials Co Ltd Ｉｉｉ族窒化物積層基板
JP2011238685A (ja) * 2010-05-07 2011-11-24 Rohm Co Ltd 窒化物半導体素子
WO2013008461A1 (ja) * 2011-07-11 2013-01-17 Ｄｏｗａエレクトロニクス株式会社 Iii族窒化物エピタキシャル基板およびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018093243A (ja) * 2018-03-22 2018-06-14 富士通株式会社 化合物半導体装置及びその製造方法
CN110544716A (zh) * 2018-05-28 2019-12-06 Imec 非营利协会 Iii-n半导体结构及形成iii-n半导体结构的方法

Also Published As

Publication number Publication date
CN104885198A (zh) 2015-09-02
WO2014106875A1 (ja) 2014-07-10
JP2014132607A (ja) 2014-07-17
US20150340230A1 (en) 2015-11-26

Similar Documents

Publication Publication Date Title
JP5462377B1 (ja) Ｉｉｉ族窒化物エピタキシャル基板およびその製造方法
JP5665676B2 (ja) Ｉｉｉ族窒化物エピタキシャル基板およびその製造方法
JP5576771B2 (ja) Ｉｉｉ族窒化物エピタキシャル積層基板
JP6239499B2 (ja) 半導体積層基板、半導体素子、およびその製造方法
JP5785103B2 (ja) ヘテロ接合型電界効果トランジスタ用のエピタキシャルウエハ
JP4685961B2 (ja) 電子デバイス用エピタキシャル基板およびその製造方法
JP5631034B2 (ja) 窒化物半導体エピタキシャル基板
JP5133927B2 (ja) 化合物半導体基板
JP5788296B2 (ja) 窒化物半導体基板及びその製造方法
JP2011187654A (ja) Ｉｉｉ族窒化物半導体からなるｈｅｍｔ、およびその製造方法
JP5689245B2 (ja) 窒化物半導体素子
TW201605077A (zh) 氮化物半導體結構
JP6126906B2 (ja) 窒化物半導体エピタキシャルウェハ
JP6173493B2 (ja) 半導体素子用のエピタキシャル基板およびその製造方法
JP2013145782A (ja) ヘテロ接合型電界効果トランジスタ用のエピタキシャルウエハ
JP4904726B2 (ja) 半導体エピタキシャルウェハ及びｈｅｍｔ用半導体エピタキシャルウェハの製造方法
JP2015103665A (ja) 窒化物半導体エピタキシャルウエハおよび窒化物半導体
US9401420B2 (en) Semiconductor device
WO2016152106A1 (ja) 半導体ウエハ、半導体装置及び半導体ウエハの製造方法
JP6404738B2 (ja) 電子デバイス用エピタキシャル基板および高電子移動度トランジスタならびにそれらの製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140116

R150 Certificate of patent or registration of utility model

Ref document number: 5462377

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250