JP5457762B2 - 回路装置及びその製造方法 - Google Patents

回路装置及びその製造方法 Download PDF

Info

Publication number
JP5457762B2
JP5457762B2 JP2009199925A JP2009199925A JP5457762B2 JP 5457762 B2 JP5457762 B2 JP 5457762B2 JP 2009199925 A JP2009199925 A JP 2009199925A JP 2009199925 A JP2009199925 A JP 2009199925A JP 5457762 B2 JP5457762 B2 JP 5457762B2
Authority
JP
Japan
Prior art keywords
resin
circuit board
circuit
package
cavity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009199925A
Other languages
English (en)
Other versions
JP2011054623A (ja
Inventor
英行 坂本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Components Industries LLC
Original Assignee
Semiconductor Components Industries LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Components Industries LLC filed Critical Semiconductor Components Industries LLC
Priority to JP2009199925A priority Critical patent/JP5457762B2/ja
Publication of JP2011054623A publication Critical patent/JP2011054623A/ja
Application granted granted Critical
Publication of JP5457762B2 publication Critical patent/JP5457762B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/30107Inductance

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

本発明は、全面モールド型のパッケージの未充填領域を低減する回路装置及びその製造方法に関する。
従来の回路装置及びその製造方法の一実施例を下記に説明する。図7(A)は、従来のパッケージの斜視図を示す。図7(B)は、図7(A)に示すパッケージのD−D線方向の断面図を示す。図8は、従来の樹脂モールド工程の断面図を示す。
図7(A)に示す如く、混成集積回路装置51の樹脂パッケージ52は、回路基板59(図7(B)参照)全面を被覆するフルパッケージ型として形成される。樹脂パッケージ52の長手方向の側面53、54からは複数のリード55が導出する。そして、樹脂パッケージ52の短手方向の側面56、57には、ネジ留め用のU字孔58が配置される。
図7(B)に示す如く、回路基板59上面は絶縁層60により被覆され、絶縁層60上面には導電パターン61が配置される。導電パターン61上には半導体素子62等の回路素子が固着され、導電パターン61とリード55とは金属細線63により電気的に接続される。そして、回路基板59、半導体素子62や金属細線63等は、樹脂パッケージ52内に完全に封止される。
図8に示す如く、樹脂封止金型の上金型64と下金型65によりリード55を挟持することで、回路基板59は、樹脂封止金型のキャビティ66内に収納される。このとき、回路基板59の裏面側においても下金型65との間に樹脂が充填される隙間が形成される。そして、図7(A)に示すように、樹脂パッケージ52の長手方向の側面53、54には複数のリード55が配置されるため、例えば、樹脂パッケージ52の短手方向の側面56、57側から、キャビティ66内へと樹脂が注入される(例えば、特許文献1参照。)。
特開2007−273698号公報(第7−9頁、第1、5図)
従来の樹脂パッケージ52の長手方向の側面53、54には、複数のリード55が一定間隔で配置され、樹脂封止金型のゲート部(図示せず)が配置される領域が存在しない。そのため、樹脂パッケージ52の短手方向の側面56、57に樹脂封止金型のゲート部が配置されることとなる。その結果、キャビティ66内に注入される樹脂は、ゲート部から回路基板59の長手方向に沿ってキャビティ66内に充填されることとなり、注入された樹脂の流れ方向を制御し難くなる。具体的には、樹脂が、ゲート部からその対抗面側に向かい、キャビティ66の中央領域から充填されることで、キャビティ66内の空気がキャビティ66端部の一定領域(エアベント形成領域)へと追い込まれることとなる。しかしながら、樹脂が、回路基板59の長手方向に沿って充填されることで、キャビティ66の奥行きが広くなり、樹脂の流れ方向が制御し難くなる。そして、キャビティ66内の空気が、キャビティ66端部の一定領域(エアベント形成領域)へと追い込まれ難くなる。その結果、キャビティ66内の空気が、キャビティ66内に残存し、樹脂パッケージ52に未充填領域(ボイド)が発生するという問題がある。
特に、回路基板59の裏面側では、半導体素子62等から発生し、回路基板59に熱伝導した熱を樹脂パッケージ52外部へと効率的に放出するため、その樹脂厚みを薄くする必要がある。一方、回路基板59の表面側は、半導体素子62や金属細線63等を完全に被覆するため、その樹脂厚みは厚くなり、樹脂の流路幅も広くなる。この構造により、キャビティ66内に充填された樹脂は、回路基板59の表面側の方が流れ易く、回路基板59の裏面側には、その表面側からも樹脂が回り込む。その結果、前述したように、回路基板59の裏面側では、色々な方向から樹脂が流れ込み、キャビティ66内の空気が残存し、樹脂パッケージ52に未充填領域が発生し易くなる。そして、樹脂パッケージ52の裏面側に未充填領域が発生することで、混成集積回路装置51の耐圧特性が悪化する等の問題が発生する。
本発明の回路装置は、導電パターン及び前記導電パターンに固着された回路素子を有する混成集積回路が上面に組み込まれた矩形形状の回路基板と、前記導電パターン上に固着され、一対の前記回路基板の長手方向に沿ってそれぞれ配置された複数のリードと、前記回路基板を被覆する樹脂パッケージとを有し、少なくとも前記リードが導出する前記樹脂パッケージの一方の側面には、前記リード間に樹脂注入ゲート部が配置される隙間を有し、前記隙間は前記一方の側面の中央領域に配置され、前記樹脂パッケージは、前記回路基板を完全に被覆するパッケージであり、前記樹脂パッケージの表面側には、前記樹脂注入ゲート部側に前記一方の側面に沿って溝が形成されることを特徴とする。
本発明の回路装置の製造方法は、導電パターン及び前記導電パターンに固着された回路素子を有する混成集積回路が上面に組み込まれた矩形形状の回路基板を樹脂封止金型のキャビティ内に収納し、前記回路基板を樹脂モールドすることで樹脂パッケージを形成する回路装置の製造方法において、一対の前記回路基板の長手方向に沿ってそれぞれ前記導電パターン上にリードを固着し、前記リードを挟持し、前記樹脂封止金型のキャビティ内に前記回路基板を収納した後、前記回路基板の長手方向の側面側の中央領域であり、且つ前記リード間の隙間に配置された前記樹脂封止金型のゲート部から、前記回路基板の短手方向に沿って前記キャビティ内に樹脂を注入し、前記ゲート部の前記キャビティへの入り口は、前記回路基板の裏面と前記樹脂封止金型との隙間と同じ高さに配置されることを特徴とする。
本発明では、樹脂パッケージの長手方向側面の中央領域に樹脂注入用のゲート部を有することで、樹脂の流れ方向の奥行きが狭まり、樹脂パッケージの未充填領域の発生を抑止できる。
また、本発明では、樹脂パッケージの表面側にその長手方向に沿って溝が配置されることで、回路基板の表面側の樹脂の流れ等が制御し易くなる。
また、本発明では、回路素子が回路基板上の一定領域に配置されることで、金属細線倒れが防止される。
また、本発明では、回路基板と下金型との隙間に合わせて樹脂注入用のゲート部を配置することで、回路基板の裏面側の樹脂の充填を優先的に行い、未充填領域の発生を抑止できる。
また、本発明では、上金型の突出部により回路基板の表面側の樹脂の流速を調整することで、樹脂の注入速度を速くし、回路基板の裏面側の樹脂の充填をスムーズに行える。
本発明の実施の形態における回路装置を説明するための斜視図である。 本発明の実施の形態における回路装置を説明するための平面図である。 本発明の実施の形態における回路装置を説明するための(A)断面図、(B)断面図、(C)断面図である。 本発明の実施の形態における回路装置の製造方法を説明するための(A)平面図、(B)断面図である。 本発明の実施の形態における回路装置の製造方法を説明するための図である。 本発明の実施の形態における回路装置の製造方法を説明するための(A)断面図、(B)断面図、(C)断面図である。 従来の実施の形態における回路装置を説明するための(A)斜視図、(B)断面図である。 従来の実施の形態における回路装置の製造方法を説明するための断面図である。
以下に、図1〜図3を参照し、本発明の一実施例である回路装置について説明する。図1は、回路装置を説明する斜視図である。図2は、回路装置を説明する平面図である。図3(A)〜図3(C)は、回路装置を説明する断面図である。
先ず、図1に示す如く、混成集積回路装置1の樹脂パッケージ2は、回路基板15(図2参照)全面を被覆するフルモールド型のパッケージである。樹脂パッケージ2の長手方向の側面3、4からは複数のリード5が導出する。一方、樹脂パッケージ2の短手方向の側面6、7には、ネジ留め用のU字孔8が配置される。そして、樹脂パッケージ2の側面4側では、リード5が側面4の両側に離間して配置され、その中央領域には樹脂注入用のゲート部が配置される。
樹脂パッケージ2の表面9には、その長手方向に沿って溝10が配置される。詳細は後述するが、溝10は、樹脂モールド工程時に樹脂の流れや速度を制御するために設けられ、溝10よりも側面4側は幅W1有し、幅W1を調整することで、樹脂の流れや速度が調整される。一方、溝10よりも側面3側は幅W2有し、その樹脂パッケージ2の表面9には、位置認識用マーク11〜14が配置される。例えば、位置認識マーク11は鏡面となり、位置認識マーク12〜14は梨地面となる。
次に、図2に示す如く、矩形の回路基板15上にリード5が実装される状態を示す。図示していないが、回路基板15上は導電パターン16が配置され、導電パターン16上には半導体素子やコンデンサ等の回路素子が実装され、混成集積回路が形成される。前述したように、回路基板15の一点鎖線17上に溝10(図1参照)が配置され、幅W1の領域に位置する回路基板15には、導電パターン16のみが配置される。一方、幅W2の領域に位置する回路基板15には、導電パターン16上に回路素子が実装される。つまり、幅W1の領域では、樹脂モールド時の樹脂流入速度が速く、金属細線倒れ等を防止するため、回路素子が配置されない領域として用いられる。
次に、図3(A)は、図1のA−A線方向の断面図を示す。図示したように、回路基板15は、アルミニウム(Al)や銅(Cu)等の金属を主材料とする金属基板から成り、例えば、1.5mm程度の厚みを有する。例えば、回路基板15としてAl基板を用いる場合には、その表裏面には酸化膜が形成され、アルマイト処理される。
絶縁層18は、回路基板15の上面全域を被覆し、その膜厚は50μm程度と成る。絶縁層18は、Al等のフィラーが、例えば、60〜80重量%程度高充填されたエポキシ樹脂から成る。そして、絶縁層18は、フィラーが混入されることで熱抵抗が低減され、回路素子から発生する熱の回路基板15への放熱性が向上される。
導電パターン16は、Cu等の金属から成り、絶縁層18上面にパターン配置される。導電パターン16の膜厚及びその幅は、例えば、50〜100μm程度である。そして、導電パターン16上には、半導体素子19やチップコンデンサー20等の回路素子が実装される。尚、その他の回路素子としては、例えば、チップ抵抗、インダクタンス、発振器等の受動素子や能動素子が採用される。
樹脂パッケージ2は、回路基板15全面を被覆するように形成される。そして、樹脂パッケージ2が、トランスファーモールドにより形成される場合には、熱硬化性樹脂が用いされ、インジェクションモールドにより形成される場合には、熱可塑性樹脂が用いられる。そして、樹脂パッケージ2を構成する樹脂内には、熱伝導率の向上させるための酸化シリコン等のフィラーが混入される。
回路基板15の裏面側の樹脂パッケージ2の厚みT1は、例えば、0.5mm程度であり、この厚みT1を薄くすることで、回路基板15から樹脂パッケージ2外部への放熱性が向上される。前述したように、回路基板15表面側の樹脂パッケージ2には溝10が配置され、溝10の配置領域での樹脂パッケージ2の厚みT2は、例えば、0.5〜1.0mm程度であり、その他の領域での樹脂パッケージ2の厚みT3は、例えば、3.5mm程度である。また、この断面では、樹脂パッケージ2の側面4には、丸印21にて示すように、樹脂注入用のゲート部が配置される。一方、樹脂パッケージ2の側面3からはリード5が導出する。
次に、図3(B)は、図1のB−B線方向の断面図を示す。尚、図3(A)に示す構成部材と同一の構成部材には同一の符番を付し、その説明を参酌する。図示する断面では、樹脂パッケージ2の側面4からもリード5が導出し、図2(A)の丸印21にて示す樹脂注入用のゲート部が配置されていない。
次に、図3(C)は、図1のC−C線方向の断面図を示す。尚、図3(A)に示す構成部材と同一の構成部材には同一の符番を付し、その説明を参酌する。図示する断面では、回路基板15上に導電パターン16等が配置されない領域であり、その上面の樹脂パッケージ2の厚みはT2と成る。前述したように、樹脂パッケージ2の側面6、7側にはネジ留め用のU字孔8が配置される。そして、回路基板1の端部近傍には、樹脂モールドの際に回路基板15の固定するガイドピンによる孔22が形成される。
図示したように、樹脂パッケージ2の両側面6、7側には、回路基板15の表面側に厚みはT2の領域が、回路基板15の短手方向に沿って配置される。詳細は樹脂モールド工程にて説明するが、樹脂パッケージ2の厚みT2の領域では、樹脂モールド時の樹脂の速度を遅くできるので、回路基板15の表面側から裏面側への樹脂の回り込みを遅らせることができる。その結果、回路基板15裏面側の樹脂パッケージ2に未充填領域(ボイド)が発生することを防止でき、混成集積回路装置1の耐圧特性の劣化やパッケージ不良等を防止できる。つまり、樹脂パッケージ2の両側面6、7側に、回路基板15上の厚みT3よりも薄い領域を配置することで、前述した効果を得ることができる。尚、U字孔8の配置領域では、機械的強度が優先され、樹脂パッケージ2の厚みも厚くなる。
次に、図4〜図6を参照し、本発明の一実施例である回路装置の製造方法について説明する。図4(A)は、リードフレームを説明する平面図である。図4(B)は、実装工程を説明する断面図である。図5は、樹脂モールド工程を説明する図である。図6(A)〜図6(C)は、樹脂モールド工程を説明する断面図である。尚、尚、本実施の形態では、図1〜図3に示す構造の製造方法を説明するため、同一の構成部材には同一の符番を付し、また、適宜、図1〜図3を参照する。
先ず、図4(A)に示す如く、例えば、銅を主材料とするリードフレーム31を準備する。リードフレーム31は、紙面X軸方向に延在し、リードフレーム31には点線で示す複数のユニット32が配置される。個々のユニット32では、紙面Y軸方向にそれぞれ離間して複数のリード5が配置され、その中央領域に回路基板15の配置領域がある。そして、複数のリード5は、紙面X軸方向に延在するタイバー33により互いに連結され、リードフレーム31に固定される。また、リードフレーム31の紙面X軸方向には、その上下端部領域にインデックス孔34が設けられ、各工程での位置決めに用いられる。
次に、図4(B)に示す如く、回路基板15を準備し、回路基板15上に絶縁層18、導電パターン16を形成する。尚、予め、絶縁層18、導電パターン16が形成された回路基板15を準備する場合でも良い。次に、ダイボンド工程にて、導電パターン16上に半導体素子19等の回路素子を導電性接着材により固着する。次に、ワイヤーボンディング工程にて、半導体素子19と導電パターン16とを金属細線35により接続する。その後、リード5を導電パターン16上に導電性接着材により固着し、ユニット32毎に回路基板15をリードフレーム31に固着する。
次に、図5及び図6を用いて、樹脂モールド工程を説明する。
先ず、図5では、点線で示すように、樹脂封止金型36内に回路基板15を配置した状態を示す。樹脂封止金型36では、リードフレーム31の各ユニット32毎にリード5を挟持することで、回路基板15をキャビティ内に設置する。そして、紙面下側のゲート部37からキャビティ内へ樹脂を注入し、キャビティ内を樹脂にて充填し、樹脂パッケージ2を形成する。
このとき、先ず、ゲート部37は、回路基板15の長手方向の側面中央領域に配置されることで、キャビティ内への樹脂の注入を制御し易くなる。具体的には、樹脂は回路基板15の短手方向に沿って注入されることで、樹脂の注入方向の奥行きが狭くなる。そして、一点鎖線で示すように、樹脂は、回路基板15の表裏面において、キャビティ内の中央領域から外周領域へと充填される。その結果、キャビティ内の空気は、エアベント部38が設けられたキャビティ端部へと追いやられる。
次に、樹脂封止金型36には、紙面上側の両側にはエアベント部38が配置され、キャビティ内の空気や樹脂をキャビティ外部へと排出する。前述したように、ゲート部37の位置により、キャビティ内の空気は確実にキャビティ端部へと追いやられる。そして、エアベント部38は、キャビティ内にて最後に樹脂が充填される領域に配置されることで、効率的にキャビティ内の空気が排出され、樹脂パッケージ2の未充填領域の発生を防止できる。
次に、詳細は図6(A)を用いて後述するが、樹脂封止金型36の上金型には、回路基板15の長手方向に沿って突出部39が配置される。突出部39は、ゲート部37近傍に配置され、回路基板15の表面側の樹脂の流れや速度を制御し、回路基板15の表面側から裏面側への樹脂の回り込みや金属細線倒れ等を防止する。
図6(A)では、図1のA−A線方向の断面に対応し、樹脂封止金型36のゲート部37が配置される断面を示す。リード5が、上金型40と下金型41との当接面にて挟持され、回路基板15は樹脂封止金型36のキャビティ42内に収納される。丸印43で示すように、キャビティ42に連続するゲート部37の入り口は、下金型41表面から、例えば、0.55mm程度開口し、回路基板15と下金型41との隙間とほぼ同じ高さに配置される。そして、その隙間は、例えば、0.5mm程度と狭い領域であるが、ゲート部37から注入された樹脂は、回路基板15に阻まれることなく、スムーズに回路基板15の裏面側へと流れ込む。
一方、ゲート部37から注入された樹脂は、回路基板15の側面と上金型40との隙間を流れ、回路基板15の表面側にも流れ込む。回路基板15の表面側の隙間は、例えば、3.5mm程度あり、回路基板15の裏面側と比較しても広く、樹脂が流れ易い領域となる。前述したように、上金型40に突出部39を配置することで、回路基板15の表面側の樹脂の流れを制御する。例えば、回路基板15の表面と突出部39先端との隙間を0.5〜1.0mm程度とすることで、突出部39より先へ流れる樹脂の速度を遅らせることができる。
つまり、回路基板15の裏面側では、ほぼ全領域が0.5mm程度の狭い隙間のため、樹脂の充填速度が遅くなるが、ゲート部37の位置や突出部39により回路基板15の表面側の樹脂の充填速度を遅らせることで、優先的に回路基板15の裏面側から樹脂が充填され易くなる。特に、ゲート部37から離れた領域において、回路基板15の表面側から裏面側への樹脂の回り込みを無くすことで、回路基板15裏面側での樹脂パッケージ2への未充填領域の発生を抑止できる。
更に、回路基板15の表面側では、突出部39よりゲート部37側の領域44には回路素子が配置されず、金属細線も配置されない。そのため、ゲート部37からの樹脂の注入速度を速くした場合でも金属細線倒れが問題とならない。前述したように、突出部39より先の領域45への樹脂の速度が抑制されるため、領域45にて金属細線倒れが発生しない範囲で、樹脂の注入速度を速くすることができる。その結果、回路基板15の裏面側では、樹脂の注入速度が速く、更に、回路基板15の表面側よりも樹脂が優先的に充填され易くなる。
次に、図6(B)では、図1のB−B線方向の断面に対応し、樹脂封止金型36のゲート部37が配置されない断面を示す。この断面においても、前述したように、上金型40の突出部39により回路基板15の表面側の樹脂の流れや速度を制御することで、優先的に回路基板15の裏面側が樹脂で充填され易くなる。
次に、図6(C)では、エアベント部38が配置される断面を示す。この断面では、回路基板15は、上金型40に設けられた位置ピン46によりキャビティ42内にて適正な位置を維持している。前述したように、樹脂は回路基板15の裏面側から優先的に充填され、回路基板15は上金型40側へと傾き易いが、位置ピン46によりその傾きが防止される。また、回路基板15の短手方向に沿って、回路基板15と上金型40との隙間を小さくすることで、前述したように、回路基板15の表面側から裏面側への樹脂の回り込みを防止できる。
また、キャビティ42端部へと追い込まれた空気は、樹脂とともにエアベント部38へと流れ込むことで、樹脂パッケージ2への未充填領域の発生が抑止される。丸印47にて示すように、キャビティ42とエアベント部38間の通路を広くし、樹脂も積極的にエアベント部38へと流すことで、樹脂パッケージ2端部での未充填領域の発生も抑止できる。尚、上金型40にはエアベント部38から空気のみを逃がす通路48を設ける場合でも良い。
最後に、樹脂封止型36から離型したリードフレーム31からユニット32毎に樹脂パッケージ2を分離し、図1(A)に示す混成集積回路装置1が完成する。
1 混成集積回路装置
2 樹脂パッケージ
10 溝
15 回路基板
31 リードフレーム
37 ゲート部
38 エアベント部
39 突出部

Claims (4)

  1. 導電パターン及び前記導電パターンに固着された回路素子を有する混成集積回路が上面に組み込まれた矩形形状の回路基板と、
    前記導電パターン上に固着され、一対の前記回路基板の長手方向に沿ってそれぞれ配置された複数のリードと、
    前記回路基板を被覆する樹脂パッケージとを有し、
    少なくとも前記リードが導出する前記樹脂パッケージの一方の側面には、前記リード間に樹脂注入ゲート部が配置される隙間を有し、前記隙間は前記一方の側面の中央領域に配置され、
    前記樹脂パッケージは、前記回路基板を完全に被覆するパッケージであり、前記樹脂パッケージの表面側には、前記樹脂注入ゲート部側に前記一方の側面に沿って溝が形成されることを特徴とする回路装置。
  2. 前記回路素子は、前記溝から前記リードが導出する他方の側面の間の前記回路基板上に配置されることを特徴とする請求項1に記載の回路装置。
  3. 導電パターン及び前記導電パターンに固着された回路素子を有する混成集積回路が上面に組み込まれた矩形形状の回路基板を樹脂封止金型のキャビティ内に収納し、前記回路基板を樹脂モールドすることで樹脂パッケージを形成する回路装置の製造方法において、
    一対の前記回路基板の長手方向に沿ってそれぞれ前記導電パターン上にリードを固着し、前記リードを挟持し、前記樹脂封止金型のキャビティ内に前記回路基板を収納した後、前記回路基板の長手方向の側面側の中央領域であり、且つ前記リード間の隙間に配置された前記樹脂封止金型のゲート部から、前記回路基板の短手方向に沿って前記キャビティ内に樹脂を注入し、
    前記ゲート部の前記キャビティへの入り口は、前記回路基板の裏面と前記樹脂封止金型との隙間と同じ高さに配置されることを特徴とする回路装置の製造方法。
  4. 前記回路基板の表面側の前記樹脂封止金型には、前記回路基板の長手方向に沿って突出部が配置され、前記回路基板表面側へと流れた樹脂は、前記突出部によりその流速が遅くなることを特徴とする請求項3に記載の回路装置の製造方法。

JP2009199925A 2009-08-31 2009-08-31 回路装置及びその製造方法 Active JP5457762B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009199925A JP5457762B2 (ja) 2009-08-31 2009-08-31 回路装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009199925A JP5457762B2 (ja) 2009-08-31 2009-08-31 回路装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2011054623A JP2011054623A (ja) 2011-03-17
JP5457762B2 true JP5457762B2 (ja) 2014-04-02

Family

ID=43943372

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009199925A Active JP5457762B2 (ja) 2009-08-31 2009-08-31 回路装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP5457762B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013073542A1 (ja) * 2011-11-18 2013-05-23 日本電気株式会社 電子モジュールおよび電子モジュールの製造方法
JP2013120914A (ja) * 2011-12-09 2013-06-17 Semiconductor Components Industries Llc 回路装置の製造方法
JP2014072347A (ja) * 2012-09-28 2014-04-21 Sanken Electric Co Ltd 半導体装置の製造方法、および、半導体装置
JP5971270B2 (ja) 2014-02-27 2016-08-17 トヨタ自動車株式会社 半導体装置の製造方法および製造装置
JP2019165064A (ja) * 2018-03-19 2019-09-26 トヨタ自動車株式会社 半導体モジュール

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6191937A (ja) * 1984-10-12 1986-05-10 Sanken Electric Co Ltd 樹脂封止型半導体装置の製造方法
JP2751896B2 (ja) * 1995-11-30 1998-05-18 日本電気株式会社 樹脂封止型半導体装置
JP4073559B2 (ja) * 1998-10-30 2008-04-09 三菱電機株式会社 半導体装置
JP2000150553A (ja) * 1998-11-09 2000-05-30 Toshiba Corp 半導体モジュール及び半導体モジュール製造方法
JP5095957B2 (ja) * 2006-05-31 2012-12-12 オンセミコンダクター・トレーディング・リミテッド 回路装置の製造方法

Also Published As

Publication number Publication date
JP2011054623A (ja) 2011-03-17

Similar Documents

Publication Publication Date Title
JP5633210B2 (ja) 半導体装置
JP5598787B2 (ja) 積層型半導体装置の製造方法
US7714455B2 (en) Semiconductor packages and methods of fabricating the same
US20190267300A1 (en) Circuit device and method of manufacturing the same
JP5563917B2 (ja) 回路装置及びその製造方法
JP5457762B2 (ja) 回路装置及びその製造方法
US7504735B2 (en) Manufacturing method of resin-molding type semiconductor device, and wiring board therefor
US20080119065A1 (en) Circuit device
US7935899B2 (en) Circuit device and method of manufacturing the same
US9024448B2 (en) Lower semiconductor molding die, semiconductor package, and method of manufacturing the semiconductor package
US20150235937A1 (en) Method For Manufacturing Semiconductor Device Using Mold Having Resin Dam And Semiconductor Device
JP2005244035A (ja) 半導体装置の実装方法、並びに半導体装置
JP4845090B2 (ja) 回路装置の製造方法
JP5341339B2 (ja) 回路装置
JP7504258B2 (ja) 半導体製造装置およびそれを用いた半導体装置の製造方法ならびに半導体装置
JP2014204082A (ja) 半導体装置の製造方法
JP2010109255A (ja) 半導体装置
JP5095957B2 (ja) 回路装置の製造方法
JP5536975B2 (ja) 回路装置およびその製造方法
JP2008034728A (ja) 回路装置およびその製造方法
JP5872320B2 (ja) 半導体装置
JP3379221B2 (ja) 樹脂モールド型電子部品
JP2008112928A (ja) 回路装置の製造方法
JP2005057099A (ja) 半導体装置およびその製造方法
JP2014116366A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20110606

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120723

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20130218

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130408

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130903

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130910

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131129

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131217

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140110

R150 Certificate of patent or registration of utility model

Ref document number: 5457762

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D04

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250